CN110010547A - 一种底部带tsv结构的硅空腔结构的制作方法 - Google Patents

一种底部带tsv结构的硅空腔结构的制作方法 Download PDF

Info

Publication number
CN110010547A
CN110010547A CN201811593478.4A CN201811593478A CN110010547A CN 110010547 A CN110010547 A CN 110010547A CN 201811593478 A CN201811593478 A CN 201811593478A CN 110010547 A CN110010547 A CN 110010547A
Authority
CN
China
Prior art keywords
cavity
tsv
support plate
metal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811593478.4A
Other languages
English (en)
Other versions
CN110010547B (zh
Inventor
冯光建
王志宇
张兵
周琪
张勋
郁发新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Hangzhou Zhenlei Microwave Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Zhenlei Microwave Technology Co Ltd filed Critical Hangzhou Zhenlei Microwave Technology Co Ltd
Priority to CN201811593478.4A priority Critical patent/CN110010547B/zh
Publication of CN110010547A publication Critical patent/CN110010547A/zh
Application granted granted Critical
Publication of CN110010547B publication Critical patent/CN110010547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种底部带TSV结构的硅空腔结构的制作方法,具体处理包括如下步骤:101)制作金属柱步骤、102)制作空腔步骤、103)空腔处理步骤;本发明提供有利于后续的芯片粘接和接地,且本工艺制造流程简单,可以大大节省成本和制作时间的一种底部带TSV结构的硅空腔结构的制作方法。

Description

一种底部带TSV结构的硅空腔结构的制作方法
技术领域
本发明涉及半导体技术领域,更具体的说,它涉及一种底部带TSV结构的硅空腔结构的制作方法。
背景技术
毫米波射频技术在半导体行业发展迅速,其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用,预计2018年市场达到11亿美元,成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求,对于无线发射和接收系统,目前还不能集成到同一颗芯片上(SOC),因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
传统封装工艺把各种功能芯片和无源器件安装在基板上,占用面积大,可靠性差,不能满足封装系统越来越小型化的趋势,而基于标准硅工艺的三维异构封装技术(系统级封装SIP)运用TSV技术和空腔结构将不同衬底不同功能的芯片集成在一起,能在较小的区域内实现芯片的堆叠和互联,大大减小了功能件的面积并增加了其可靠性,越来越成为该产业未来发展的方向。
基于空腔结构的三维异构技术,往往需要在空腔内埋置射频芯片,方便芯片的PAD跟转接板表面互联。但是射频芯片需要对其底部进行散热和接地互联,这样就要求芯片底部需要有TSV铜柱做接触。对于要把射频芯片埋入到硅空腔的结构,如果先做TSV,则需要在转接板的背部做空腔,TSV的底部做空腔的底部,然后做互联,TSV深度会有差异,这样做出来的底部会不平,不利于芯片的接地互联;如果先做空腔,后做TSV,则需要在空腔的底部进行TSV刻蚀工艺,成本较高。
发明内容
本发明克服了现有技术的不足,提供有利于后续的芯片粘接和接地,且本工艺制造流程简单,可以大大节省成本和制作时间的一种底部带TSV结构的硅空腔结构的制作方法。
本发明的技术方案如下:
一种底部带TSV结构的硅空腔结构的制作方法,具体处理包括如下步骤:
101)制作金属柱步骤:在载板上表面通过刻蚀工艺制作TSV孔,TSV孔深度小于载板厚度,在载板上表面通过沉积氧化硅、氮化硅或者直接热氧化形成绝缘层;再通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作种子层;接着通过电镀金属,使金属充满TSV孔,并在200到500度温度下密化金属形成金属柱,通过CMP工艺去除载板上表面的金属;
102)制作空腔步骤:在载板上表面制作TSV孔的区域,进行干法刻蚀或湿法腐蚀空腔,空腔的深度小于TSV孔的深度,空腔的宽度大于TSV孔的区域;或者在载板下表面对应上表面制作TSV孔的区域,进行干法刻蚀或湿法腐蚀空腔,空腔的宽度大于TSV孔的区域;其中空腔内的绝缘层用湿法刻蚀的工艺去除,或者采用干法刻蚀的方法,使刻蚀之后露出金属材质;
103)空腔处理步骤:用湿法刻蚀的工艺对空腔内的金属柱进行腐蚀,使空腔内的金属柱高度与空腔底部处于同一水平,且金属柱的一端露出;其中湿法刻蚀的液体包括氢氟酸,磷酸,硝酸,硫酸,盐酸,氨水,双氧水中的一种或多种。
进一步的,载板大小采用4、6、8、12寸中的一种,载板厚度范围为200um到2000um,载板材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种。
进一步的,空腔、TSV孔截面呈方形、圆形、椭圆形或三角形。
进一步的,绝缘层厚度范围在10nm到100um之间,种子层厚度范围在1nm到100um,种子层的材料采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种,种子层本身结构为一层或多层。
进一步的,金属柱的材料采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种,金属柱本身结构为一层或多层。
本发明相比现有技术优点在于:本发明先在晶圆表面做TSV铜柱,然后通过在金属柱表面开空腔的方式,使TSV孔在空腔内露出来,然后把空腔内部铜柱用湿法腐蚀的方式去掉,这样做出的空腔底部TSV跟空腔底部平面一样平,有利于后续的芯片粘接和接地,且本工艺制造流程简单,可以大大节省成本和制作时间。
附图说明
图1为本发明的形成TSV孔的剖面图;
图2为本发明的形成金属柱的剖面图;
图3为本发明的形成空腔的剖面图;
图4为本发明的去除金属柱钝化层的剖面图;
图5为本发明的结构图;
图6为本发明的形成另一种空腔的剖面图;
图7为本发明的另一种去除金属柱钝化层的剖面图;
图8为本发明的另一种结构图;
图9为本发明的图3的多个组具有不同空腔深度的剖面图;
图10为本发明的图9处理后的结构图;
图11为本发明的图2的多组的剖面图;
图12为本发明的图11形成的另一种空腔的剖面图;
图13为本发明的图12处理后的结构图。
图中标识:载板101、TSV孔102、金属柱103、绝缘层104、空腔105。
具体实施方式
下面详细描述本发明的实施方式,其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是,除非另外定义,这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样的定义,不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号,仅仅是为了描述的方便,而没有实质上先后顺序的联系。各具体实施方式中的不同步骤,可以进行不同先后顺序的组合,实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
实施例一:
一种底部带TSV结构的硅空腔105结构的制作方法,具体处理包括如下步骤:
101)制作金属柱103步骤:在载板101表面制作TSV孔102,TSV孔102深度小于载板厚度,在TSV孔102填充金属。如图1所示,通过光刻、刻蚀工艺在载板101上表面制作TSV孔102,TSV孔102直径范围在1um到1000um,深度在10um到1000um之间。
如图2所示,在硅片上方沉积氧化硅或者氮化硅等绝缘层104,或者直接热氧化,绝缘层104厚度范围在10nm到100um之间。通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层104上方制作种子层,种子层厚度范围在1nm到100um,种子层结构可以是一层也可以是多层。种子层的材料采用金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。种子层为多层时其材料都是选用同一种材料。
接着进行电镀金属,金属一般采用铜,通过电镀使铜金属充满TSV孔102,并在200到500度温度下密化,使铜更致密;通过CMP工艺使载板101表面铜金属去除,使载板101表面只剩下填的铜金属形成金属柱103即铜柱;载板101表面的绝缘层104可以用干法刻蚀或者湿法腐蚀工艺去除;载板101表面的绝缘层104也可以保留。
载板101大小为4,6,8,12寸的晶圆,厚度范围为200um到2000um,一般采用硅片也可以是其他材质,包括玻璃,石英,碳化硅,氧化铝等无机材料,也可以是环氧树脂,聚氨酯等有机材料,其主要功能是提供支撑作用。
102)制作空腔105步骤:用干法刻蚀工艺在载板101上表面制作TSV孔102的区域,进行干法刻蚀空腔105,使铜柱露出来,空腔105的深度小于TSV孔102的深度,空腔105的宽度大于TSV孔102的区域。用湿法刻蚀的方式去除空腔105表面的绝缘层104。
具体如图3所示,用干法刻蚀工艺在载板101上表面制作TSV孔102的区域,进行干法刻蚀出空腔105,此时如果空腔105采用特殊形状,其还可以采用湿法腐蚀的方式进行形成。空腔105深度范围在100nm到700um之间,其截面形状可以是方形,圆形,椭圆形,三角形等,其侧壁可以是垂直的,也可以是倾斜的。
如图4所示,用湿法刻蚀的工艺去除空腔105表面的绝缘层104,此处也可以采用干法刻蚀的方法进行去除绝缘层104,刻蚀之后铜柱表面露出金属材质。因为种子层在绝缘层104上,因此此处必然也去除了种子层。
103)空腔105处理步骤:用湿法刻蚀的工艺对空腔105内的金属柱103进行腐蚀,使空腔105内的金属柱103高度与空腔105底部处于同一水平,且金属柱103的一端露出;其中湿法刻蚀的液体包括氢氟酸,磷酸,硝酸,硫酸,盐酸,氨水,双氧水中的一种或多种。
具体如图5所示,用湿法刻蚀的工艺对空腔105内的铜柱进行腐蚀,此处湿法刻蚀液包括氢氟酸,磷酸,硝酸,硫酸,盐酸,氨水,双氧水等化学物质的一种或多种,其浓度范围在1%到90%;刻蚀完成后,空腔105内部所有金属柱103都被去除掉只留下空腔105底部露出一端做互联用。
实施例二:
其与实施例一基本相同,不同之处在于步骤102)用干法刻蚀工艺在载板101上表面制作TSV孔102的区域,进行干法刻蚀出空腔105后,因为会损坏绝缘层104,重而可以在载板101上再次进行形成绝缘层104。生成方式与第一次相同,此次的绝缘层104厚度范围仍在10nm到100um之间。
实施例三:
其与实施例一基本相同,不同之处在于步骤102)。如图6至图8所示,实施例三用干法刻蚀工艺在载板101下表面进行减薄,减薄厚度在100nm到700um,减薄可以是直接在载板101背部做减薄处理,也可以是用临时键合的工艺保护住载板101设置TSV孔102的面,然后以临时键合的工艺起到保护作用的载片做支撑减薄载板101下表面。
在对应制作TSV孔102的区域,进行干法刻蚀或湿法腐蚀出空腔105,空腔105的宽度大于TSV孔102的区域,并使铜柱露出来。在载板101下表面通过沉积或者直接热氧化法制作绝缘层104,用湿法刻蚀或干法刻蚀的方式去除铜柱表面绝缘层104。
实施例四:
其与实施例一和实施例二相似,具体如图9至图10所示,只是其可以同时进行多个处理,空腔105的深度可以随需要调整并不一定要相同,TSV孔102与铜柱的粗细也可以改变。
实施例五:
其与实施例三相似,具体如图11至图13所示,只是其可以同时进行多个处理,空腔105的深度可以随需要调整并不一定要相同,TSV孔102与铜柱的粗细也可以改变。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明构思的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明保护范围内。

Claims (5)

1.一种底部带TSV结构的硅空腔结构的制作方法,其特征在于,具体处理包括如下步骤:
101)制作金属柱步骤:在载板上表面通过刻蚀工艺制作TSV孔,TSV孔深度小于载板厚度,在载板上表面通过沉积氧化硅、氮化硅或者直接热氧化形成绝缘层;再通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作种子层;接着通过电镀金属,使金属充满TSV孔,并在200到500度温度下密化金属形成金属柱,通过CMP工艺去除载板上表面的金属;
102)制作空腔步骤:在载板上表面制作TSV孔的区域,进行干法刻蚀或湿法腐蚀空腔,空腔的深度小于TSV孔的深度,空腔的宽度大于TSV孔的区域;或者在载板下表面对应上表面制作TSV孔的区域,进行干法刻蚀或湿法腐蚀空腔,空腔的宽度大于TSV孔的区域;其中空腔内的绝缘层用湿法刻蚀的工艺去除,或者采用干法刻蚀的方法,使刻蚀之后露出金属材质;
103)空腔处理步骤:用湿法刻蚀的工艺对空腔内的金属柱进行腐蚀,使空腔内的金属柱高度与空腔底部处于同一水平,且金属柱的一端露出;其中湿法刻蚀的液体包括氢氟酸,磷酸,硝酸,硫酸,盐酸,氨水,双氧水中的一种或多种。
2.根据权利要求1所述的一种底部带TSV结构的硅空腔结构的制作方法,其特征在于:载板大小采用4、6、8、12寸中的一种,载板厚度范围为200um到2000um,载板材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种。
3.根据权利要求1所述的一种底部带TSV结构的硅空腔结构的制作方法,其特征在于:空腔、TSV孔截面呈方形、圆形、椭圆形或三角形。
4.根据权利要求1所述的一种底部带TSV结构的硅空腔结构的制作方法,其特征在于:绝缘层厚度范围在10nm到100um之间,种子层厚度范围在1nm到100um,种子层的材料采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种,种子层本身结构为一层或多层。
5.根据权利要求1所述的一种底部带TSV结构的硅空腔结构的制作方法,其特征在于:金属柱的材料采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种,金属柱本身结构为一层或多层。
CN201811593478.4A 2018-12-25 2018-12-25 一种底部带tsv结构的硅空腔结构的制作方法 Active CN110010547B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811593478.4A CN110010547B (zh) 2018-12-25 2018-12-25 一种底部带tsv结构的硅空腔结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811593478.4A CN110010547B (zh) 2018-12-25 2018-12-25 一种底部带tsv结构的硅空腔结构的制作方法

Publications (2)

Publication Number Publication Date
CN110010547A true CN110010547A (zh) 2019-07-12
CN110010547B CN110010547B (zh) 2021-06-15

Family

ID=67165243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811593478.4A Active CN110010547B (zh) 2018-12-25 2018-12-25 一种底部带tsv结构的硅空腔结构的制作方法

Country Status (1)

Country Link
CN (1) CN110010547B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111682108A (zh) * 2020-02-29 2020-09-18 浙江集迈科微电子有限公司 一种三维的电感制作方法
CN111689460A (zh) * 2019-11-29 2020-09-22 浙江集迈科微电子有限公司 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
CN111952243A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 一种凹槽芯片嵌入工艺
CN115225057A (zh) * 2022-09-19 2022-10-21 苏州汉天下电子有限公司 一种载体、制造方法及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364550A (zh) * 2007-08-08 2009-02-11 矽品精密工业股份有限公司 具硅通道的多芯片堆叠结构及其制法
CN102623427A (zh) * 2012-03-31 2012-08-01 苏州晶方半导体科技股份有限公司 半导体封装结构及其封装方法
CN107452689A (zh) * 2017-09-14 2017-12-08 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板及制作方法
CN108598062A (zh) * 2018-05-10 2018-09-28 中国电子科技集团公司第五十八研究所 一种新型三维集成封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364550A (zh) * 2007-08-08 2009-02-11 矽品精密工业股份有限公司 具硅通道的多芯片堆叠结构及其制法
CN102623427A (zh) * 2012-03-31 2012-08-01 苏州晶方半导体科技股份有限公司 半导体封装结构及其封装方法
CN107452689A (zh) * 2017-09-14 2017-12-08 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板及制作方法
CN108598062A (zh) * 2018-05-10 2018-09-28 中国电子科技集团公司第五十八研究所 一种新型三维集成封装结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111689460A (zh) * 2019-11-29 2020-09-22 浙江集迈科微电子有限公司 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
CN111682108A (zh) * 2020-02-29 2020-09-18 浙江集迈科微电子有限公司 一种三维的电感制作方法
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111293078B (zh) * 2020-03-17 2022-05-27 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111952243A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 一种凹槽芯片嵌入工艺
CN111952243B (zh) * 2020-08-24 2023-04-07 浙江集迈科微电子有限公司 一种凹槽芯片嵌入工艺
CN115225057A (zh) * 2022-09-19 2022-10-21 苏州汉天下电子有限公司 一种载体、制造方法及其应用
CN115225057B (zh) * 2022-09-19 2023-01-10 苏州汉天下电子有限公司 一种谐振器、制造方法及其应用

Also Published As

Publication number Publication date
CN110010547B (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
CN110010547A (zh) 一种底部带tsv结构的硅空腔结构的制作方法
CN110010548B (zh) 一种底部带焊盘的空腔结构制作方法
US5380681A (en) Three-dimensional multichip package and methods of fabricating
CN110010561A (zh) 一种多层芯片堆叠的射频结构及其制作方法
CN110010491B (zh) 一种多层堆叠射频微系统立方体结构的制作工艺
CN111952196B (zh) 凹槽芯片嵌入工艺
CN110010563A (zh) 一种底部散热型射频芯片转接板封装工艺
CN111952243B (zh) 一种凹槽芯片嵌入工艺
CN110010490B (zh) 一种纵向互联的射频立方体结构的制作工艺
CN111341665B (zh) 一种芯片嵌入转接板凹槽制作方法
CN110010500A (zh) 一种高度集成的射频芯片系统级封装工艺
CN111243970A (zh) 一种空腔中芯片嵌入工艺
CN110010502B (zh) 一种射频芯片的系统级封装工艺
CN110010484B (zh) 一种插孔式超深tsv互联的射频芯片系统级封装工艺
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN110010480B (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺
CN110010498A (zh) 一种侧面散热的密闭型系统级封装工艺
CN110190376B (zh) 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
CN111370316A (zh) 一种六面包围嵌入式封装方法
CN110010487B (zh) 一种立式焊接的射频芯片系统级封装工艺
CN110010495B (zh) 一种高密度侧壁互联方法
CN110010494B (zh) 一种侧壁带焊盘的系统级封装互联结构制作方法
CN110648962A (zh) 一种弯管互联金属填充方法
CN110010575B (zh) 一种栓塞互联式的tsv结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Feng Guangjian

Inventor before: Feng Guangjian

Inventor before: Wang Zhiyu

Inventor before: Zhang Bing

Inventor before: Zhou Qi

Inventor before: Zhang Xun

Inventor before: Yu Faxin

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200805

Address after: 313100 Workshop No. 8, North Park, Second Division of Changxing National University Science and Technology Park, Chenwang Road and Taihu Road Intersection, Changxing County Economic and Technological Development Zone, Huzhou City, Zhejiang Province

Applicant after: ZHEJIANG JIMAIKE MICROELECTRONIC Co.,Ltd.

Address before: 310030 Building 6, No. 3, Xiyuan Third Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province

Applicant before: HANGZHOU ZHENLEI MICROWAVE TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant