CN110010563A - 一种底部散热型射频芯片转接板封装工艺 - Google Patents
一种底部散热型射频芯片转接板封装工艺 Download PDFInfo
- Publication number
- CN110010563A CN110010563A CN201811176922.2A CN201811176922A CN110010563A CN 110010563 A CN110010563 A CN 110010563A CN 201811176922 A CN201811176922 A CN 201811176922A CN 110010563 A CN110010563 A CN 110010563A
- Authority
- CN
- China
- Prior art keywords
- pad
- insulating layer
- copper
- range
- photoetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012536 packaging technology Methods 0.000 title claims abstract description 13
- 230000005855 radiation Effects 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 238000005538 encapsulation Methods 0.000 claims abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 59
- 239000010949 copper Substances 0.000 claims description 59
- 229910052802 copper Inorganic materials 0.000 claims description 59
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 35
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 238000001259 photo etching Methods 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 238000005516 engineering process Methods 0.000 claims description 20
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 19
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 19
- 239000004411 aluminium Substances 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 19
- 229910052737 gold Inorganic materials 0.000 claims description 19
- 239000010931 gold Substances 0.000 claims description 19
- 229910052759 nickel Inorganic materials 0.000 claims description 19
- 229910052709 silver Inorganic materials 0.000 claims description 19
- 239000004332 silver Substances 0.000 claims description 19
- 239000011135 tin Substances 0.000 claims description 19
- 229910052718 tin Inorganic materials 0.000 claims description 19
- 238000009713 electroplating Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 238000000280 densification Methods 0.000 claims description 5
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910052716 thallium Inorganic materials 0.000 claims description 5
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims description 2
- 238000001816 cooling Methods 0.000 abstract description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种底部散热型射频芯片转接板封装工艺，包括如下步骤：101）底座上表面处理步骤、102）底座下表面处理步骤、103）封装步骤；本发明提供通过风冷对转接板底部的金属柱进行降温，达到了整个微系统降温的一种底部散热型射频芯片转接板封装工艺。
Description
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种底部散热型射频芯片转接板封装工艺。
背景技术
电子产品的迅猛发展是当今封装技术进化的主要驱动力,小型化、高密度、高频高速、高性能、高可靠性和低成本是先进封装的主流发展方向,其中系统级封装是最重要也是最有潜力满足这种高密度系统集成的技术之一。
在各种系统级封装中，利用硅转接板作为系统级封装的基板技术，为芯片到芯片和芯片到PCB板提供了最短的连接距离，最小的焊盘尺寸和中心间距。与其他互连技术如引线键合技术相比，硅转接板技术的优点包括：更好的电学性能、更高的带宽、更高的密度、更小的尺寸、更轻的重量。
但是对于较大尺寸的射频芯片来说，硅转接板埋置工艺需要用到较为苛刻的散热结构，一般是在硅转接板模块的下面设置铜块，铜块跟基板或者PCB板上的镶铜结构，浪费了基板或PCB板上的面积。
发明内容
本发明克服了现有技术的不足，提供通过风冷对转接板底部的金属柱进行降温，达到了整个微系统降温的一种底部散热型射频芯片转接板封装工艺。
本发明的技术方案如下：
一种底部散热型射频芯片转接板封装工艺，具体处理包括如下步骤：
101）底座上表面处理步骤：通过光刻、刻蚀工艺在底座上表面制作散热孔和TSV孔，TSV孔设置在散热孔外侧，散热孔和TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间，再通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构是一层或多层，种子层的金属采用钛、铜、铝、银、钯、金、铊、锡、镍一种或多种；
通过电镀铜，使铜金属充满散热孔，在200到500度温度下密化铜，通过CMP工艺使底座上表面只剩下填铜形成铜柱；
在底座的上表面的散热孔处制作焊盘、TSV孔处设置RDL或焊盘，焊盘包括先制作绝缘层，绝缘层厚度范围在10nm到1000um之间，绝缘层采用氧化硅或者氮化硅，通过光刻，干法刻蚀工艺开窗，能使开窗处要设置的焊盘和铜柱连接，再通过光刻、电镀工艺在底座表面制作焊盘，即通过光刻、电镀工艺在底座上表面制作键合金属，焊盘高度范围在10nm到1000um，焊盘采用铜、铝、镍、银、金、锡中的一种或多种，焊盘本身结构为一层或多层；
102）底座下表面处理步骤；对底座下表面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱下表面这端露出，对底座下表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，再通过光刻、刻蚀工艺对绝缘层表面开窗，开窗后使铜柱露出；
在底座的下表面制作RDL，包括先制作绝缘层，绝缘层厚度范围在10nm到1000um，绝缘层采用氧化硅或者氮化硅，再通过光刻、电镀工艺在硅片表面制作RDL，RDL包括走线和键合功能的焊盘；
通过光刻、电镀工艺在硅片表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，焊盘采用铜、铝、镍、银、金、锡中的一种或多种，焊盘本身结构采用一层或多层；
103）封装步骤：在底座的下表面通过刻蚀工艺制作深腔，使散热柱的铜柱露出，把功能芯片放置在底座上表面的散热柱上的焊盘上，通过打线使其PAD跟底座互联，再切割得到单个模组，最后把单个模组通过贴片工艺焊接在基板或PCB板上。
进一步的，底座上表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
进一步的，在底座上表面的焊盘处覆盖绝缘层，在绝缘层上开窗露出焊盘；此处焊盘金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径。
进一步的，在RDL表面覆盖绝缘层，在绝缘层上开窗露出需要焊盘的位置，RDL的金属采用铜、铝、镍、银、金、锡中的一种或多种，RDL本身结构为一层或多层，其厚度范围为10nm到1000um，焊盘开窗的直径为10um到10000um。
进一步的，深腔采用立方形、倒梯形、圆柱形或者半球形，深腔的尺寸范围在10um到10000um之间，深度范围在10um到600um之间，此处尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度。
本发明相比现有技术优点在于：本发明在底座的底部设置空腔，空腔内设置跟芯片底部互联的金属柱，通过风冷对转接板底部的金属柱进行降温，达到了整个微系统降温的目的，还不占用基板或者PCB板的面积。
附图说明
图1为本发明的底座结构图；
图2为本发明的图1上镀铜后的结构图；
图3为本发明的图2上处理TSV孔后的结构图；
图4为本发明的图3上处理下表面的结构图；
图5为本发明的图4上下表面设置深腔的结构图；
图6为本发明的图2上处理TSV孔后第二种类型的结构图；
图7为本发明的图6上处理下表面的结构图；
图8为本发明的图7上下表面设置深腔的结构图；
图9为本发明的结构图。
图中标识：底座101、散热孔102、铜柱103、TSV孔104、RDL105。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语（包括技术术语和科技术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图9所示，一种底部散热型射频芯片转接板封装工艺，具体处理包括如下步骤：
101）底座101上表面处理步骤：通过光刻、刻蚀工艺在底座101上表面制作散热孔102和TSV孔104，TSV孔104设置在散热孔102外侧，散热孔102和TSV孔104直径范围在1um到1000um，深度在10um到1000um。在底座101上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间，再通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构是一层或多层，种子层的金属采用钛、铜、铝、银、钯、金、铊、锡、镍一种或多种。
通过电镀铜，使铜金属充满散热孔102，在200到500度温度下密化铜，通过CMP工艺使底座101上表面只剩下填铜形成铜柱103。
在底座101的上表面的散热孔102处制作焊盘、TSV孔104处设置RDL105或焊盘，焊盘包括先制作绝缘层，绝缘层厚度范围在10nm到1000um之间，绝缘层采用氧化硅或者氮化硅，通过光刻，干法刻蚀工艺开窗，能使开窗处要设置的焊盘和铜柱103连接，再通过光刻、电镀工艺在底座101表面制作焊盘，即通过光刻、电镀工艺在底座101上表面制作键合金属，焊盘高度范围在10nm到1000um，焊盘采用铜、铝、镍、银、金、锡中的一种或多种，焊盘本身结构为一层或多层。
此处TSV孔104深度可以跟散柱相同，也可以如图6所示，TSV孔104比散热柱更深。TSV孔104还可以跟散热柱分步完成，先制作散热柱再制作TSV孔104，具体如下：
如图1所示，通过光刻、刻蚀工艺在底座101上表面制作散热孔102，散热孔102直径范围在1um到1000um，深度在10um到1000um。在底座101上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间。通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
如图2所示，通过电镀铜，使铜金属充满散热孔102，200到500度温度下密化使铜更致密。铜CMP工艺使表面铜去除，使表面只剩下填铜。表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。表面绝缘层也可以保留。
在底座101的表面制作焊盘，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，干法刻蚀工艺开窗，使焊盘和铜柱103一端连接。通过光刻，电镀工艺在表面制作焊盘。
也可以在焊盘表面覆盖绝缘层，在绝缘层上开窗露出焊盘。此处焊盘金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
如图3所示，通过光刻、刻蚀和电镀工艺在散热铜柱103旁边制作互联TSV孔104，并填充金属。TSV孔104直径范围在1um到1000um，深度在10um到1000um。在底座101硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间。通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
通过电镀铜，使铜金属充满铜柱103孔，200到500度温度下密化使铜更致密。铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜。硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。硅片表面绝缘层也可以保留。
在硅片的表面制作RDL105或焊盘，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，干法刻蚀工艺开窗，使焊盘和TSV一端连接。通过光刻，电镀工艺在硅片表面制作焊盘。
也可以在焊盘表面覆盖绝缘层，在绝缘层上开窗露出焊盘。此处焊盘金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻，电镀工艺在硅片表面制作RDL105或焊盘，高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
102）底座101下表面处理步骤。对底座101下表面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱103下表面这端露出，对底座101下表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，再通过光刻、刻蚀工艺对绝缘层表面开窗，开窗后使铜柱103露出。
在底座101的下表面制作RDL105，包括先制作绝缘层，绝缘层厚度范围在10nm到1000um，绝缘层采用氧化硅或者氮化硅，再通过光刻、电镀工艺在硅片表面制作RDL105，RDL105包括走线和键合功能的焊盘。
通过光刻、电镀工艺在硅片表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，焊盘采用铜、铝、镍、银、金、锡中的一种或多种，焊盘本身结构采用一层或多层。
103）封装步骤：在底座101的下表面通过刻蚀工艺制作深腔，使散热柱的铜柱103露出，把功能芯片放置在底座101上表面的散热柱上的焊盘上，通过打线使其PAD跟底座101互联，再切割得到单个模组，最后把单个模组通过贴片工艺焊接在基板或PCB板上。
具体如图5或图8所示，在底座101晶圆的背部做深腔刻蚀，使散热铜柱103露出来，深腔可以是立方形，倒梯形也可以是圆柱形或者半球形。其尺寸范围在10um到10000um之间，深度范围在10um到600um之间，此处尺寸包括立方形，倒梯形的长宽高或者圆柱形，半球形的直径或高度。
把功能芯片放置在底座101硅片焊盘上，打线使其PAD跟底座101硅片互联，切割得到单个模组。此处功能芯片包括射频芯片及其辅助芯片。
如图9所示，把模组通过贴片工艺焊接在基板或PCB板上完成整个流程。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。
Claims (5)
1.一种底部散热型射频芯片转接板封装工艺，其特征在于，具体处理包括如下步骤：
101）底座上表面处理步骤：通过光刻、刻蚀工艺在底座上表面制作散热孔和TSV孔，TSV孔设置在散热孔外侧，散热孔和TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间，再通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构是一层或多层，种子层的金属采用钛、铜、铝、银、钯、金、铊、锡、镍一种或多种；
通过电镀铜，使铜金属充满散热孔，在200到500度温度下密化铜，通过CMP工艺使底座上表面只剩下填铜形成铜柱；
在底座的上表面的散热孔处制作焊盘、TSV孔处设置RDL或焊盘，焊盘包括先制作绝缘层，绝缘层厚度范围在10nm到1000um之间，绝缘层采用氧化硅或者氮化硅，通过光刻，干法刻蚀工艺开窗，能使开窗处要设置的焊盘和铜柱连接，再通过光刻、电镀工艺在底座表面制作焊盘，即通过光刻、电镀工艺在底座上表面制作键合金属，焊盘高度范围在10nm到1000um，焊盘采用铜、铝、镍、银、金、锡中的一种或多种，焊盘本身结构为一层或多层；
102）底座下表面处理步骤；对底座下表面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱下表面这端露出，对底座下表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，再通过光刻、刻蚀工艺对绝缘层表面开窗，开窗后使铜柱露出；
在底座的下表面制作RDL，包括先制作绝缘层，绝缘层厚度范围在10nm到1000um，绝缘层采用氧化硅或者氮化硅，再通过光刻、电镀工艺在硅片表面制作RDL，RDL包括走线和键合功能的焊盘；
通过光刻、电镀工艺在硅片表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，焊盘采用铜、铝、镍、银、金、锡中的一种或多种，焊盘本身结构采用一层或多层；
103）封装步骤：在底座的下表面通过刻蚀工艺制作深腔，使散热柱的铜柱露出，把功能芯片放置在底座上表面的散热柱上的焊盘上，通过打线使其PAD跟底座互联，再切割得到单个模组，最后把单个模组通过贴片工艺焊接在基板或PCB板上。
2.根据权利要求1所述的一种底部散热型射频芯片转接板封装工艺，其特征在于：底座上表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
3.根据权利要求1所述的一种底部散热型射频芯片转接板封装工艺，其特征在于：在底座上表面的焊盘处覆盖绝缘层，在绝缘层上开窗露出焊盘；此处焊盘金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径。
4.根据权利要求1所述的一种底部散热型射频芯片转接板封装工艺，其特征在于：在RDL表面覆盖绝缘层，在绝缘层上开窗露出需要焊盘的位置，RDL的金属采用铜、铝、镍、银、金、锡中的一种或多种，RDL本身结构为一层或多层，其厚度范围为10nm到1000um，焊盘开窗的直径为10um到10000um。
5.根据权利要求1所述的一种底部散热型射频芯片转接板封装工艺，其特征在于：深腔采用立方形、倒梯形、圆柱形或者半球形，深腔的尺寸范围在10um到10000um之间，深度范围在10um到600um之间，此处尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176922.2A CN110010563B (zh) | 2018-10-10 | 2018-10-10 | 一种底部散热型射频芯片转接板封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176922.2A CN110010563B (zh) | 2018-10-10 | 2018-10-10 | 一种底部散热型射频芯片转接板封装工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010563A true CN110010563A (zh) | 2019-07-12 |
| CN110010563B CN110010563B (zh) | 2021-01-15 |
Family
ID=67164869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811176922.2A Active CN110010563B (zh) | 2018-10-10 | 2018-10-10 | 一种底部散热型射频芯片转接板封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010563B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110620100A (zh) * | 2019-09-25 | 2019-12-27 | 上海先方半导体有限公司 | 一种适用于高密度高功率的封装结构及制造方法 |
| CN110783426A (zh) * | 2019-09-27 | 2020-02-11 | 浙江大学 | 一种嵌入式光通信模组制作方法 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
| CN112289618A (zh) * | 2020-10-14 | 2021-01-29 | 西安医学院 | 一种基于镓铟锡液态金属的相变开关 |
| CN112838011A (zh) * | 2021-04-12 | 2021-05-25 | 浙江集迈科微电子有限公司 | 散热芯片及其制作方法 |
| CN113161306A (zh) * | 2021-04-15 | 2021-07-23 | 浙江集迈科微电子有限公司 | 芯片的高效散热结构及其制备工艺 |
| CN113725175A (zh) * | 2021-08-30 | 2021-11-30 | 武汉新芯集成电路制造有限公司 | 集成电路芯片及制作方法、半导体装置 |
| WO2023226552A1 (zh) * | 2022-05-27 | 2023-11-30 | 华为技术有限公司 | 芯片、制备方法、芯片封装组件、封装方法、电子设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11191603A (ja) * | 1997-12-26 | 1999-07-13 | Sanyo Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
| JP2004040027A (ja) * | 2002-07-08 | 2004-02-05 | Kyocera Corp | 半導体素子収納用パッケージ |
| CN101677116A (zh) * | 2008-09-19 | 2010-03-24 | 上海科学院 | 一种led芯片的封装方法和封装模块 |
| CN101752484A (zh) * | 2008-12-22 | 2010-06-23 | 富准精密工业(深圳)有限公司 | 发光二极管及其制造方法 |
| CN202996893U (zh) * | 2012-12-05 | 2013-06-12 | 钟细环 | 一种直插式大功率led |
| CN104681512A (zh) * | 2014-12-30 | 2015-06-03 | 华天科技（西安）有限公司 | 一种倒装芯片封装散热结构及其制备方法 |
| CN107452689A (zh) * | 2017-09-14 | 2017-12-08 | 厦门大学 | 三维系统级封装应用的内嵌扇出型硅转接板及制作方法 |
-
2018
- 2018-10-10 CN CN201811176922.2A patent/CN110010563B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11191603A (ja) * | 1997-12-26 | 1999-07-13 | Sanyo Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
| JP2004040027A (ja) * | 2002-07-08 | 2004-02-05 | Kyocera Corp | 半導体素子収納用パッケージ |
| CN101677116A (zh) * | 2008-09-19 | 2010-03-24 | 上海科学院 | 一种led芯片的封装方法和封装模块 |
| CN101752484A (zh) * | 2008-12-22 | 2010-06-23 | 富准精密工业(深圳)有限公司 | 发光二极管及其制造方法 |
| CN202996893U (zh) * | 2012-12-05 | 2013-06-12 | 钟细环 | 一种直插式大功率led |
| CN104681512A (zh) * | 2014-12-30 | 2015-06-03 | 华天科技（西安）有限公司 | 一种倒装芯片封装散热结构及其制备方法 |
| CN107452689A (zh) * | 2017-09-14 | 2017-12-08 | 厦门大学 | 三维系统级封装应用的内嵌扇出型硅转接板及制作方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110620100A (zh) * | 2019-09-25 | 2019-12-27 | 上海先方半导体有限公司 | 一种适用于高密度高功率的封装结构及制造方法 |
| CN110783426A (zh) * | 2019-09-27 | 2020-02-11 | 浙江大学 | 一种嵌入式光通信模组制作方法 |
| CN110783426B (zh) * | 2019-09-27 | 2021-07-30 | 浙江大学 | 一种嵌入式光通信模组制作方法 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
| CN112289618A (zh) * | 2020-10-14 | 2021-01-29 | 西安医学院 | 一种基于镓铟锡液态金属的相变开关 |
| CN112838011A (zh) * | 2021-04-12 | 2021-05-25 | 浙江集迈科微电子有限公司 | 散热芯片及其制作方法 |
| CN113161306A (zh) * | 2021-04-15 | 2021-07-23 | 浙江集迈科微电子有限公司 | 芯片的高效散热结构及其制备工艺 |
| CN113161306B (zh) * | 2021-04-15 | 2024-02-13 | 浙江集迈科微电子有限公司 | 芯片的高效散热结构及其制备工艺 |
| CN113725175A (zh) * | 2021-08-30 | 2021-11-30 | 武汉新芯集成电路制造有限公司 | 集成电路芯片及制作方法、半导体装置 |
| CN113725175B (zh) * | 2021-08-30 | 2024-04-16 | 武汉新芯集成电路制造有限公司 | 集成电路芯片及制作方法、半导体装置 |
| WO2023226552A1 (zh) * | 2022-05-27 | 2023-11-30 | 华为技术有限公司 | 芯片、制备方法、芯片封装组件、封装方法、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010563B (zh) | 2021-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110010563A (zh) | 一种底部散热型射频芯片转接板封装工艺 | |
| CN110010561A (zh) | 一种多层芯片堆叠的射频结构及其制作方法 | |
| US8697495B2 (en) | Stacked die package | |
| TW201205759A (en) | Microelectronic elements having metallic pads overlying vias | |
| CN110010548A (zh) | 一种底部带焊盘的空腔结构制作方法 | |
| CN111653489A (zh) | 一种基于多层散热结构的三维射频模组制作方法 | |
| CN110010547A (zh) | 一种底部带tsv结构的硅空腔结构的制作方法 | |
| CN111653491B (zh) | 一种针对射频芯片热集中点的三维堆叠散热模组制作方法 | |
| CN110010500A (zh) | 一种高度集成的射频芯片系统级封装工艺 | |
| US7531429B2 (en) | Methods and apparatuses for manufacturing ultra thin device layers for integrated circuit devices | |
| CN110010498A (zh) | 一种侧面散热的密闭型系统级封装工艺 | |
| US7842553B2 (en) | Cooling micro-channels | |
| US20240083742A1 (en) | Micro-electro mechanical system and manufacturing method thereof | |
| CN110010502A (zh) | 一种射频芯片的系统级封装工艺 | |
| CN110010482A (zh) | 一种基于柔性电路板的密闭型射频芯片封装工艺 | |
| CN110010487A (zh) | 一种立式焊接的射频芯片系统级封装工艺 | |
| CN110010475A (zh) | 一种射频芯片系统级封装的散热模块制作工艺 | |
| TW201738974A (zh) | 半導體裝置之中介層製造方法 | |
| CN110010480A (zh) | 一种晶圆级的射频芯片电磁屏蔽封装工艺 | |
| CN110010504B (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
| CN110190376A (zh) | 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法 | |
| CN110010494A (zh) | 一种侧壁带焊盘的系统级封装互联结构制作方法 | |
| CN110010493A (zh) | 一种互联电感的制作方法 | |
| CN110010593A (zh) | 一种三维堆叠系统级封装工艺 | |
| CN110010495A (zh) | 一种高密度侧壁互联方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |