CN113725175B - 集成电路芯片及制作方法、半导体装置 - Google Patents
集成电路芯片及制作方法、半导体装置 Download PDFInfo
- Publication number
- CN113725175B CN113725175B CN202111005226.7A CN202111005226A CN113725175B CN 113725175 B CN113725175 B CN 113725175B CN 202111005226 A CN202111005226 A CN 202111005226A CN 113725175 B CN113725175 B CN 113725175B
- Authority
- CN
- China
- Prior art keywords
- tsv
- integrated circuit
- circuit chip
- hole
- tsv hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 230000017525 heat dissipation Effects 0.000 claims abstract description 60
- 239000012530 fluid Substances 0.000 claims abstract description 49
- 238000004891 communication Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 78
- 238000000034 method Methods 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 3
- 230000007774 longterm Effects 0.000 abstract description 10
- 230000000149 penetrating effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 106
- 235000012431 wafers Nutrition 0.000 description 84
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- 230000008569 process Effects 0.000 description 18
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 11
- 239000007788 liquid Substances 0.000 description 9
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003570 air Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- WEVYAHXRMPXWCK-UHFFFAOYSA-N Acetonitrile Chemical compound CC#N WEVYAHXRMPXWCK-UHFFFAOYSA-N 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000009529 body temperature measurement Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000010702 perfluoropolyether Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229920002545 silicone oil Polymers 0.000 description 2
- 238000000018 DNA microarray Methods 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000110 cooling liquid Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000005370 electroosmosis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000002077 nanosphere Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000005373 porous glass Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种集成电路芯片及制作方法、半导体装置。所述集成电路芯片包括至少一个用于散热流体流通的TSV导热孔,每个所述TSV导热孔从所述集成电路芯片的第一表面经内部延伸到与所述第一表面相对的第二表面。利用TSV导热孔使散热流体通过,可以增强芯片散热,避免长期高温负荷工作造成芯片的性能稳定性下降。所述半导体装置包括所述集成电路芯片。所述制作方法可用于制作所述集成电路芯片,从键合晶圆的两个表面分别形成第一TSV孔和第二TSV孔,并使它们上下连通,得到的贯通键合晶圆的TSV导热孔用于散热流体流通,实施方便,而且所制作的TSV导热孔的可靠性高。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种集成电路芯片及制作方法、半导体装置。
背景技术
电子产品的迅猛发展是当今封装技术进化的主要驱动力,小型化、高密度、高频高速、高性能、高可靠性和低成本是先进封装的主流发展方向,其中系统级封装是最重要也是最有潜力满足这种高密度系统集成的技术之一。系统级封装将多个具有不同功能或采用不同工艺制备的有源器件、无源器件、MEMS器件或者分立芯片(如光电芯片、生物芯片、存储芯片、逻辑芯片、计算芯片)等进行三维集成组装,在实现强大的系统功能的同时使系统小型化,利用上述系统级封装所形成的芯片可称为三维集成电路(Three-DimensionalIntegrated Circuit,3D IC)芯片。例如,目前用于一些新兴领域(如边缘计算、人工智能)中的一种集成电路芯片即是由逻辑芯片和存储芯片通过三维集成形成的系统级芯片产品,其同时利用逻辑芯片进行高速运算和利用存储芯片进行高速存储。
虽然通过系统级封装在较小的面积内实现了优越功能,但是随之而来的高频率及大功率带来的芯片上热管理问题非常突出,长期高温负荷工作会造成芯片的性能稳定性下降。
发明内容
为了便于热量散发,避免长期高温负荷工作造成芯片的性能稳定性下降,本发明提供了一种集成电路芯片。另外还提供一种集成电路芯片的制作方法和一种半导体装置。
一方面,本发明提供一种集成电路芯片,包括至少一个用于散热流体流通的TSV导热孔,每个所述TSV导热孔从所述集成电路芯片的第一表面经内部延伸到与所述第一表面相对的第二表面。
可选的,所述集成电路芯片包括至少一个衬底层以及与所述衬底层叠加设置的介质层,所述TSV导热孔贯穿全部的所述衬底层和所述介质层。
可选的,所述集成电路芯片包括设置于所述TSV导热孔侧壁的导热膜,所述导热膜围设出所述TSV导热孔;所述集成电路芯片中具有导电组件,所述导热膜与所述导电组件绝缘。
可选的,所述集成电路芯片包括绝缘膜,所述绝缘膜设置于所述衬底层与所述导热膜之间、以及所述介质层和所述导热膜之间。
可选的,所述导热膜包括硅、含氮电介质、含氧电介质、金属、合金、类金刚石碳中的一种或两种以上。
可选的,所述TSV导热孔包括开口在所述第一表面的第一TSV孔和开口在所述第二表面的第二TSV孔,所述第一TSV孔和所述第二TSV孔在所述集成电路芯片内连通;并且,在所述第二TSV孔与所述第一TSV孔的连通处,所述第二TSV孔的横截面面积大于或小于所述第一TSV孔的横截面面积。
一方面,本发明提供一种半导体装置,所述半导体装置包括上述集成电路芯片以及驱动泵和管路,所述驱动泵通过所述管路与所述集成电路芯片上的TSV导热孔连接,所述驱动泵用于在所述集成电路芯片工作时驱动液态的散热流体从所述TSV导热孔流过。
可选的,所述驱动泵为电渗泵。
可选的,所述半导体装置还包括温度传感器和控制器,所述温度传感器用于测量所述集成电路芯片的局部温度,所述控制器用于根据所述温度传感器的测量数据控制所述驱动泵工作,进而控制所述散热流体的流速。
一方面,本发明提供一种集成电路芯片的制作方法,包括以下步骤:
提供一键合晶圆,所述键合晶圆包括相对的第一表面和第二表面,所述键合晶圆包括多个芯片区;
从所述第一表面一侧刻蚀所述键合晶圆,在至少一个所述芯片区内形成至少一个第一TSV孔,所述第一TSV孔的底面位于所述键合晶圆内;
将所述键合晶圆的第一表面与一承载基板键合;
从所述第二表面一侧刻蚀所述键合晶圆,对应于每个所述第一TSV孔形成一第二TSV孔,每个所述第一TSV孔与对应的第二TSV孔上下连通,从而在所述键合晶圆内形成用于散热流体流通的TSV导热孔;以及,
去除所述承载基板。
可选的,在形成所述第二TSV孔之后、去除所述承载基板之前,还包括在所述TSV导热孔的内表面依次形成绝缘膜和导热膜的步骤;在去除所述承载基板后,所述TSV导热孔的两端与外部连通。
可选的,在所述第二TSV孔与所述第一TSV孔的连通处,所述第二TSV孔的横截面面积大于或小于所述第一TSV孔的横截面面积。
本发明提供的集成电路芯片包括至少一个用于散热流体流通的TSV导热孔,每个所述TSV导热孔从所述集成电路芯片的第一表面经内部延伸到与所述第一表面相对的第二表面。利用TSV导热孔使散热流体(如空气、氮气、水、乙醇等等)通过,可以增强芯片散热,避免长期高温负荷工作造成芯片的性能稳定性下降。
本发明提供的半导体装置包括上述集成电路芯片以及驱动泵和管路,所述驱动泵通过所述管路与所述集成电路芯片的TSV导热孔连接,所述驱动泵用于在所述集成电路芯片工作时驱动液态的散热流体从所述TSV导热孔流过。所述驱动泵和管路构成了冷却系统,通过使冷却液从所述TSV导热孔流过,便于及时带走所述集成电路芯片工作时产生的热量,避免所述集成电路芯片长期高温负荷工作。
本发明提供的集成电路芯片的制作方法,从键合晶圆的两个表面分别形成第一TSV孔和第二TSV孔,并使它们上下连通,得到的贯通键合晶圆的TSV导热孔用于散热流体流通,实施方便,而且所制作的TSV导热孔的可靠性高。对于形成有TSV导热孔的芯片来说,由于散热流体可以从TSV导热孔通过并带走热量,因而散热效率提高,避免长期高稳负荷工作,从而制作的芯片性能稳定性较高。
附图说明
图1是本发明实施例的集成电路芯片的剖面示意图。
图2A至图2G是采用本发明实施例的集成电路芯片的制作方法在制作过程中的剖面示意图。
附图标记说明:
10-集成电路芯片;101-TSV导热孔;100-键合晶圆;100a-第一表面;100b-第二表面;11-第一衬底层;13-第一介质层;15-第二衬底层;17-第二介质层;20-导热膜;30-绝缘膜;101a-第一TSV孔;101b-第二TSV孔。
具体实施方式
以下结合附图和具体实施例对本发明的集成电路芯片及制作方法、半导体装置作进一步详细说明。根据下面的说明,本发明的优点和特征将更清楚。应当理解,说明书的附图均采用了非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
需要说明的是,下文中的术语“第一”“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换,例如可使得本文所述的本发明实施例能够不同于本文所述的或所示的其它顺序来操作。类似的,如果本文所述的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序,且一些所述的步骤可被省略和/或一些本文未描述的其它步骤可被添加到该方法。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的结构被倒置或者以其它不同方式定位(如旋转),示例性术语“在……上”也可以包括“在……下”和其它方位关系。
图1是本发明实施例的集成电路芯片的剖面示意图。参照图1,本发明实施例涉及一种集成电路芯片10,所述集成电路芯片10包括至少一个用于散热流体流通的TSV导热孔101,每个所述TSV导热孔101从所述集成电路芯片10的第一表面100a经内部延伸到与所述第一表面100a相对的第二表面100b。所述集成电路芯片10由于设置了TSV导热孔101,通过使散热流体(如空气、氮气、水、乙醇等等)从TSV导热孔101通过,可以增强芯片散热,避免长期高温负荷工作造成芯片的性能稳定性下降。
所述集成电路芯片10可以是各种需要加强散热的芯片,例如一些厚度较大的芯片。这类厚度较大的芯片在工作过程中,芯片内部产生的热量难以及时从芯片的外表面自然散发,进而容易形成高温负荷,长期在高温负荷下工作,容易出现EM(电迁移)不稳定等可靠性问题,从而造成芯片性能下降,不稳定。另外,对于一些局部范围内功耗很高的芯片,也容易出现散热不足的问题。例如,在边缘计算或人工智能领域,由逻辑芯片和存储芯片通过三维集成形成的系统级芯片中,逻辑芯片的计算量巨大,功耗很高,系统级芯片的总功率甚至会达到100W以上,而且还会出现散热不均匀的问题,发热量过大或者散热不均匀的问题会造成芯片性能稳定性下降,如系统级芯片中DRAM存储芯片会因逻辑芯片发热量过大而导致刷新时间不稳定。
本发明实施例中,设置了TSV导热孔101的集成电路芯片10可包括至少一个衬底层以及与所述衬底层叠加设置的介质层,所述TSV导热孔贯穿全部的所述衬底层和所述介质层。所述衬底层的材料可以是硅、锗、硅锗、碳化硅、氧化镓、砷化镓、磷化镓、磷化铟、砷化铟或锑化铟等,也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI),或者还可以为其它的材料,例如GaAs、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP或GaInAsP等,或者还可以是上述材料的组合。衬底层中还可以根据设计需求注入一定的掺杂离子以改变电学参数。所述衬底层中例如设置有所述集成电路芯片的部分导电组件(例如MOS管的源漏区)。所述介质层叠加设置在衬底层上,所述介质层中例如设置有所述集成电路芯片的导电组件(例如MOS管的栅极)及电性连接(例如接触插塞以及互连金属线)。所述介质层例如包括氧化硅、氮氧化硅、氮化硅、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)中的一种或者两种以上的组合,所述介质层也可以包括有机材料。
所述集成电路芯片10例如是基于半导体晶圆完成多个芯片的电路制造后再进行单个芯片的切割后形成的。进一步的,所述集成电路芯片10可以是由键合晶圆进行切割后形成的,因而,该集成电路芯片可包括两个以上的衬底层。参照图1,一实施例中,所述集成电路芯片包括两个衬底层和两个介质层,所述两个衬底层记为第一衬底层11和第二衬底层15,所述两个介质层记为第一介质层13和第二介质层17,其中,在晶圆阶段,包括所述第一衬底层11和第一介质层13的第一晶圆与包括所述第二衬底层15和第二介质层17的第二晶圆相互键合而固定在一起。所述第一晶圆和第二晶圆的键合方式例如为混合键合(hybridbonding),在混合键合后,所述第一晶圆上的电路与第二晶圆上的电路可以相互连接而形成一个总的电路系统。在对键合晶圆进行切割后,所得到的单个集成电路芯片包括上述第一衬底层11、第二衬底层15、第一介质层13和第二介质层17,可选的,还可以包括位于第一介质层13和第二介质层17之间的键合材料层(未示出)。但本发明实施例不限于此,在一些实施例中,第一晶圆和第二晶圆也可以采用其它键合方式(如真空键合、金属键合、粘片键合等)键合。所述键合晶圆也可以由三个以上的晶圆键合形成。如图1所示的实施例中,在单个的集成电路芯片内设置的TSV导热孔贯穿上述第一衬底层11、第二衬底层15、第一介质层13以及第二介质层17,一些实施例中,形成所述集成电路芯片的键合晶圆采用了键合材料层,则所述TSV导热孔也贯穿所述键合材料层。所述第一衬底层11和所述第二衬底层15中每个的厚度约3μm~800μm。
参照图1,所述TSV导热孔101的延伸方向例如与集成电路芯片10的第一表面100a或第二表面100b垂直,即基本平行于芯片的厚度方向,这样方便打孔,且可以节约芯片面积。但一些实施例中,基于工艺及设计考量,集成电路芯片上设置的部分或全部TSV导热孔101的侧壁与第一表面100a或第二表面100b也可以不完全垂直,例如,一实施例中的TSV导热孔101在集成电路芯片的第一表面100a的开口与第二表面100b的开口的连线与芯片的厚度方向成一锐角。在与所述集成电路芯片10的厚度方向垂直的平面内(例如上述第一表面100a或第二表面100b的平面内),所述TSV导热孔101的横截面形状可以是三角形、方形等多边形,也可以是圆形、半圆形、椭圆、半椭圆等具有弧线的形状,具体可以根据芯片设计确定。
可以理解,所述TSV导热孔101的主要作用在于散热,因此TSV导热孔101的设置应不影响集成电路芯片10的正常工作。在单个的集成电路芯片10中,TSV导热孔101的数量、位置以及密度可以结合芯片的整体结构进行设置,例如,在芯片工作时容易热量集中的区域,相对于不容易热量集中的区域,可以设置较多的TSV导热孔101。
参照图1,为了便于在TSV导热孔101内流通的散热流体将芯片内产生的热量带走,提高散热效率,所述集成电路芯片10可包括设置于所述TSV导热孔101侧壁的导热膜20,所述导热膜20围设出所述TSV导热孔101。也即,所述TSV导热孔101的内表面为导热膜20的表面。所述导热膜20采用导热系数较高(例如大于等于30W/(m·K))的材料形成,例如,所述导热膜20可包括硅、含氮电介质(例如TiN、AlN、TaN)、含氧电介质(例如ITO)、金属、合金、类金刚石碳中的一种或两种以上材料,所述导热膜20可以是单层膜或者复数层膜。所述导热膜20的厚度约例如为/>作为示例,所述集成电路芯片10约25mm见方,其上设置的由所述导热膜20围成的TSV导热孔101的径向尺寸约10μm~50μm。
为了避免影响集成电路芯片10的正常工作,所述导热膜20与所述集成电路芯片10中设置的导电组件绝缘。进一步的,所述集成电路芯片10还可包括用于绝缘隔离的绝缘膜30,所述绝缘膜30可以设置于所述集成电路芯片10的衬底层(如图1中的第一衬底层11和第二衬底层15)与导热膜20之间、以及所述集成电路芯片10的介质层(如图1中的第一介质层13和第二介质层17)和导热膜20之间,以避免所述导热膜20与所述衬底层以及所述介质层中的导电组件电连接,产生漏电,影响芯片性能。所述绝缘膜30的厚度约例如为/>
本发明实施例的集成电路芯片10在工作时,所述TSV导热孔101可以直接暴露于空气中或者氮气气氛中,从而利用在芯片周围流通的空气或者流通的氮气等气态的散热流体将芯片内部产生的热量带走。但不限于此,所述TSV导热孔101也可以设置为使液态的散热流体流过,以利用所述散热流体带走热量。相对于未设置上述TSV导热孔的芯片,本实施例的集成电路芯片的散热效率更高,因而工作中的性能稳定性更高。进一步的,通过设计改变TSV导热孔的数目、尺寸与芯片工作时散热流体的流动速率(或压强)等参数可以实现芯片温度控制的目的。
本发明实施例涉及一种半导体装置,所述半导体装置包括本发明实施例上述的集成电路芯片10以及驱动泵和管路,所述驱动泵通过所述管路与所述集成电路芯片10上的TSV导热孔101连接,所述驱动泵用于在所述集成电路芯片10工作时驱动相应的散热流体从所述TSV导热孔101流过。所述驱动泵和管路构成了冷却系统,通过使液态或气态的散热流体从所述TSV导热孔101流过,便于及时带走所述集成电路芯片10工作时产生的热量,避免所述集成电路芯片10长期高温负荷工作。
可以根据半导体装置的工作环境、空间大小、与集成电路芯片10的连接性能、驱动泵的驱动能力等因素选择适合的驱动泵和管路来与所述集成电路芯片10连接。作为示例,一实施例中,所述驱动泵为电渗泵。所述电渗泵由二氧化硅纳米球或亲水性多孔玻璃制成,其泵送机理是在双电层(electrical double layer,EDL)上施加外部电场,产生高压(例如,大于34MPa(施加12kV的电势))和高流速(例如,在体积小于1cm3的泵结构中,外部电场为在100V,流动相的流速为40ml/min)。电渗泵的结构紧凑,没有活动部件,从而占用空间小,有助于半导体装置的小型化。但本发明不限于此,所述驱动泵也可以采用其它可以用来与集成电路芯片10连接,并驱动相应的散热流体从TSV导热孔101流过的泵结构。所述驱动泵优选是微型泵,以便于所述半导体装置的小型化。可被所述驱动泵驱动的气态散热流体例如为压缩空气、氮气等,可被所述驱动泵驱动的液态散热流体例如为水、液氦、液氮、乙醇、乙二醇、乙腈、硅油、全氟聚醚流体(galden)或者氟利昂等等。
所述半导体装置中,驱动泵的数量可以为一个或多个,根据需要设置即可。根据所述集成电路芯片10上TSV导热孔101的设计,可以设置一个驱动泵通过管道连接一个以上的TSV导热孔101,即利用一个所述驱动泵同时控制一个以上的TSV导热孔101内散热流体的流通。一实施例中,所述半导体装置中的集成电路芯片10的一个端部设置有若干个TSV导热孔101,而另一个端部也设置有若干个TSV导热孔101,则可以设置两个驱动泵,这两个驱动泵分别连接两个端部的TSV导热孔101,以分别控制散热流体在芯片的两个端部流动,每个驱动泵可以独立控制。另一实施例中,所述半导体装置中的集成电路芯片10具有在第一表面100a内均匀分布的若干个TSV导热孔101,该若干个TSV导热孔101均与同一驱动泵连接,其中散热流体的流动由该驱动泵统一控制。又一实施例中,所述半导体装置中的集成电路芯片10具有多个TSV导热孔101,其中,仅部分TSV导热孔101通过管路与驱动泵连接,而部分TSV导热孔不与任何驱动泵连接,而是直接通过空气或氮气对流进行散热。
进一步的,本发明实施例的半导体装置还可包括温度传感器和控制器,所述温度传感器用于测量所述集成电路芯片10的局部温度或者整体温度,所述控制器用于根据所述温度传感器的测量数据控制所述驱动泵工作,进而控制流经所述TSV导热孔101的散热流体的流速。例如,对于容易局部热量集中的芯片,可以在该芯片的热量容易集中的局部区域附近,设置温度传感器,以便及时获得该局部区域的实时温度并发送给控制器。所述控制器获得该局部区域的实时温度后,将该实时温度与该局部区域的标准温度范围比较,一方面,若该实时温度高出相应的标准温度范围时,则所述控制器可以向所述驱动泵发送控制指令,使所述驱动泵加快散热流体(优选是该局部区域范围内或附近的TSV导热孔101中的散热流体)的流速,以更快地带走热量。可选的,所述控制器还可以与所述芯片的控制电路连接,当局部区域的实时温度高出相应的标准温度范围时,所述控制器控制所述芯片的控制电路,以降低该局部区域的功耗,即减少单位时间的热量生成;另一方面,若控制器获得的该局部区域的实时温度低于相应的标准温度范围时,控制器也可以向所述驱动泵发送控制指令,使所述驱动泵减慢散热流体的流速,从而减缓热量散发速度,甚至停止相应TSV导热孔101中散热流体的流动,以降低冷却系统的损耗(如驱动泵的功耗及散热流体的损失),此外,当该局部区域的实时温度低于相应的标准温度范围时,所述控制器也可以控制所述芯片的控制电路,以恢复该局部区域的正常功耗。可见,通过上述温度传感器以及控制器的设置,在所述半导体装置中形成了片上温测系统,利用所述片上测温系统的反馈机制,可以实现对局部区域精确控温,达到芯片热管理的作用。
本发明实施例涉及一种集成电路芯片的制作方法,可以获得如图1所示的集成电路芯片。具体说明如下。
图2A是本发明实施例的集成电路芯片的制作方法中提供的键合晶圆的剖面示意图。参见图2A,本实施例中,所述集成电路芯片的制作方法包括第一步骤:提供一完成集成电路芯片制造的键合晶圆100,所述键合晶圆100包括相对的第一表面100a和第二表面100b,所述键合晶圆100包括多个芯片区(die area)。图2A中仅示出了所述键合晶圆100的一个芯片区,其它芯片区的结构和工艺可以采用与该示出的芯片区类似的方式。
具体的,所述键合晶圆100例如由第一晶圆和第二晶圆通过键合形成。所述第一晶圆包括第一衬底层11和形成于第一衬底层11上的第一介质层13,所述第一衬底层11中例如形成有集成电路芯片的部分导电组件(例如MOS管的源漏区),第一介质层13中例如形成有所述集成电路芯片的导电组件(例如MOS管的栅极)及电性连接(例如接触插塞以及互连金属线),作为示例,图2A中示出了位于第一介质层13中的一个导电组件103。所述第二晶圆包括第二衬底层15和形成于第二衬底层15上的第二介质层17,所述第二衬底层15中例如形成有集成电路芯片的部分导电组件(例如MOS管的源漏区),第二介质层17中例如形成有所述集成电路芯片的导电组件(例如MOS管的栅极)及电性连接(例如接触插塞以及互连金属线)。所述第一衬底层11和所述第二衬底层15的材料例如为硅。作为示例,所述键合晶圆100中,第一衬底层11和第二衬底层15相背离,而第一介质层13和第二介质层17相靠近,第一介质层13和第二介质层17之间可形成有键合材料层(未示出)。本实施例示例地以所述第一衬底层11相对远离所述第二衬底层15的一侧表面为第二表面100b,以所述第二衬底层15相对远离所述第一衬底层11的一侧表面为第一表面100a。所述第一晶圆和第二晶圆的键合方式例如为混合键合,在混合键合后,所述第一晶圆上的电路与第二晶圆上的电路可以相互连接而形成一个总的电路系统。所述键合晶圆包括多个芯片区,每个所述芯片区指构成单个集成电路芯片的电路的区域,在切割之前,对应多个芯片区制作的芯片集成在同一个晶圆(即键合晶圆100)上。
所述键合晶圆100中,为了便于工艺制作,第一衬底层11和第二衬底层15中的至少一个可以经历过减薄工艺,以减少厚度。本实施例中,第一衬底层11未进行减薄,其厚度约700μm~800μm,第二衬底层15经过了减薄,厚度约3μm~5μm。
图2B是本发明实施例的集成电路芯片的制作方法中形成第一TSV孔后的剖面示意图。参见图2B,本实施例中,所述集成电路芯片的制作方法包括第二步骤:从所述第一表面100a一侧刻蚀所述键合晶圆100,在至少一个所述芯片区内形成至少一个第一TSV孔101a,所述第一TSV孔101a的底面位于所述键合晶圆100内。
在刻蚀所述键合晶圆100之前,可以先将形成第一TSV孔101a的对侧表面(此处即第二表面100b)设置在一承载板(记为第一承载板200)上,以增强刻蚀工艺的稳定性。参见图2B,在形成第一TSV孔101a之前,先将所述键合晶圆100的第一衬底层11朝上,使其与第一承载板200键合(例如熔融键合(FB)或者临时键合(TB),具体键合方法可采用本领域公开的工艺),然后翻转键合晶圆100,使第一承载板200位于下方,而第二衬底层15位于上方。但应理解,第一承载板200的设置并不是必须的,在一些实施例中,在形成第一TSV孔101a时,也可以直接以第一衬底层11作为承载基板。
作为示例,形成所述第一TSV孔101a的过程包括:首先,在第一表面100a一侧进行光刻工艺,形成图形化的光刻胶层,所述光刻胶层露出预设的要形成TSV导热孔的区域;利用各向异性的干法刻蚀工艺,向下刻蚀所述键合晶圆100,在键合晶圆100中形成第一TSV孔101a;去除光刻胶层。本实施例中,所述键合晶圆100由两个晶圆键合而成,厚度较大,直接从第一表面100a刻穿所述键合晶圆100的工艺难度较大,而且刻蚀深度过大容易导致所形成的孔的上下端尺寸差别大,对散热流体的流动不利。故而,本实施例中,第二步骤不刻穿键合晶圆100,第二步骤形成的第一TSV孔101a的底面位于所述键合晶圆100内。示例的,所述第二衬底层15经过了减薄,从而第二步骤可通过同一次刻蚀工艺刻穿第二衬底层15、第二介质层17,并且继续向下刻蚀,刻穿第一介质层13以及部分厚度的第一衬底层11后停止,使第一TSV孔101a的底面位于第一衬底层11内。但本发明不限于此,一些实施例中,所述键合晶圆100中的两个衬底层均经过了减薄,在事先设置了承载板的情况下,也可以通过从第一表面执行刻蚀工艺,在键合晶圆100中形成贯穿厚度的孔,则可以省去接下来描述的本实施例的步骤。
图2C是本发明实施例的集成电路芯片的制作方法中在第二表面键合承载基板后的剖面示意图。参见图2C,本实施例中,所述集成电路芯片的制作方法包括第三步骤:将所述键合晶圆的第一表面100a与一承载基板(记为第二承载板300)键合。所述第二承载板300在后续刻蚀形成第二TSV孔的工艺中作为承载基板。
具体的,第三步骤可包括如下过程:首先,提供第二承载板300;然后,将形成有第一TSV孔101a的键合晶圆100翻转,使第一TSV孔101a朝下,并与第二承载板300对准;接着,执行键合工艺,使所述键合晶圆100的第一表面100a与第二承载板300键合。示例的,所述键合晶圆100与第二承载板300之间的键合为临时键合(TB)或熔融键合(FB),具体可以采用本领域公开的方法。图2D是本发明实施例的集成电路芯片的制作方法中去除第一承载板后的剖面示意图。参见图2D,在键合第二承载板300之后,于第二表面100b键合的第一承载板200即可以去除。
图2E是本发明实施例的集成电路芯片的制作方法中形成第二TSV孔后的剖面示意图。参见图2E,本实施例中,所述集成电路芯片的制作方法包括第四步骤:从所述第二表面100b一侧刻蚀所述键合晶圆100,对应于每个所述第一TSV孔101a形成一第二TSV孔101b,每个所述第一TSV孔101a与对应的第二TSV孔101b上下连通,从而在所述键合晶圆100内形成用于散热流体流通的TSV导热孔。
第二TSV孔101b的制作目的是在键合晶圆100中形成贯穿其中的TSV导热孔。第二TSV孔101b从键合晶圆100的第二表面形成,第二TSV孔101b的位置为从第二表面来看预设的要形成TSV导热孔的区域。本实施例中,要形成的TSV导热孔沿键合晶圆100的厚度方向延伸,因而每对要上下连通的第二TSV孔101b和第一TSV孔101a在键合晶圆100的与厚度方向垂直的平面内的位置基本相同。
作为示例,形成所述第二TSV孔101b的过程包括:首先,在第二表面100b一侧进行光刻工艺,形成图形化的光刻胶层,所述光刻胶层露出预设的要形成TSV导热孔的区域;利用各向异性的干法刻蚀工艺,向下刻蚀键合晶圆100,在所述键合晶圆100中形成第二TSV孔101b;去除光刻胶层。本实施例中,从第一表面100a一侧制作的第一TSV孔101a已深至第一衬底层11,则在刻蚀形成第二TSV孔101b时,不需要贯穿较厚的第一衬底层11,刻蚀难度较小。第二TSV孔101b的刻蚀深度大于或等于键合晶圆100的总厚度减去第一TSV孔101a的深度的值,使得第二TSV孔101b与对应的第一TSV孔101a上下连通即可。
作为示例,第一TSV孔101a和第二TSV孔101b的径向尺寸约10μm~50μm。本实施例中,通过刻蚀条件的设置,使得在所述第二TSV孔101b与所述第一TSV孔101a的连通处,所述第二TSV孔101b的横截面面积大于所述第一TSV孔101a的横截面面积,这样即使第二TSV孔101b相对于第一TSV孔101a沿键合晶圆100的横截面平面(即与厚度方向垂直的平面)略有偏移时,由于第二TSV孔101b在连通处的横截面面积较大,从而在键合晶圆100的横截面平面较容易与第一TSV孔101a形成重叠,从而方便二者连通。另一实施例中,通过刻蚀条件的设置,使得在所述第二TSV孔101b与所述第一TSV孔101a的连通处,所述第二TSV孔101b的横截面面积小于所述第一TSV孔101a的横截面面积,在这种情况下,当第二TSV孔101b相对于第一TSV孔101a沿键合晶圆的横截面平面略有偏移时,由于第一TSV孔101a在连通处的横截面面积较大,第二TSV孔101b也可以较为容易地在键合晶圆100的横截面平面与第一TSV孔101a形成重叠,从而方便二者连通。本发明不限于此,在一些实施例中,在所述第二TSV孔101b与所述第一TSV孔101a的连通处,所述第二TSV孔101b的横截面面积也可以等于所述第一TSV孔101a的横截面面积。
在形成第二TSV孔101b之后,设置在键合晶圆100的第一表面100a的承载基板(即第二承载板300)可以被去除,从而得到贯通键合晶圆100的TSV导热孔,用于散热流体流通。本实施例中,为了提高散热效率以及芯片的可靠性,在去除第二承载板300之前,还在第一TSV孔101a和第二TSV孔101b的内表面形成了绝缘膜30和导热膜20,并以导热膜20作为TSV导热孔的内表面,具体说明如下。
图2F是本发明实施例的集成电路芯片的制作方法中形成绝缘膜和导热膜后的剖面示意图。参见图2F,可选实施方式中,在形成所述第二TSV孔101b之后、去除所述第二承载板300之前,所述集成电路芯片的制作方法还包括在所述第一TSV孔101a和第二TSV孔101b的内表面依次形成绝缘膜30和导热膜20的步骤。此时,则以内表面形成绝缘膜30和导热膜20后的第一TSV孔101a和第二TSV孔101b作为TSV导热孔,如图2F中的TSV导热孔101所示。
所述绝缘膜30例如为氧化硅,其厚度约例如为/>绝缘膜30例如通过热氧化、现场水汽生成(in-situ steam generation,ISSG)、原子层沉积(ALD)或化学气相沉积等工艺在第一TSV孔101a和第二TSV孔101b的内表面形成。通过控制绝缘膜30的制作条件,使其不至于堵塞第一TSV孔101a和第二TSV孔101b。所述键合晶圆100中具有导电组件,所述绝缘膜30的设置目的是避免所述导热膜与所述导电组件发生电性导通而影响集成电路芯片的性能。
所述导热膜20可以采用导热系数较高(例如大于等于20W/(m·K))的材料形成,例如,所述导热膜20的材料可包括硅、含氮电介质(例如TiN、AlN、TaN)、含氧电介质(例如ITO)、金属、合金、类金刚石碳中的一种或两种以上。所述导热膜20的厚度约例如为/>通过控制所述导热膜20的制作条件,使其不至于堵塞第一TSV孔101a和第二TSV孔101b。所述导热膜20例如通过原子层沉积(ALD)、化学气相沉积或物理气相沉积形成。位于第一TSV孔101a和第二TSV孔101b侧面的所述导热膜20围设出的孔为本实施例的用于散热流体流通的TSV导热孔101。所述散热流体可以是空气或氮气,也可以是水、液氦、液氮、乙醇、乙二醇、硅油、全氟聚醚流体(galden)或者氟利昂等液体。部分所述绝缘膜30和所述导热膜20也可以形成在第二TSV孔101b开口处的第二表面100b上,而第二表面100b上的其它区域沉积的所述绝缘膜30和所述导热膜20部分可以通过刻蚀去除,以避免影响集成电路芯片的性能。通过在散热流体流过的表面形成导热膜20,可以提高散热效率。
在形成上述绝缘膜30和导热膜20时,绝缘膜30和导热膜20的材料也可能沉积在第二承载板300被第一TSV孔101a暴露的表面上,这部分绝缘膜30和导热膜20可以随着第二承载板300的剥离而被移除。
图2G是本发明实施例的集成电路芯片的制作方法中去除承载基板后的剖面示意图。参见图2G,本实施例的集成电路芯片的制作方法包括第五步骤:去除所述承载基板(即第二承载板300)。通过去除所述承载基板,所述第一TSV孔101a在键合晶圆100的第一表面100a的开口被露出,使所述TSV导热孔101的两端与外部连通,从而便于散热流体流通。去除所述承载基板的方法可以采用本领域公开的方法。本实施例中,TSV导热孔101的内表面覆盖有用于提高散热效果的导热膜20,在去除第二承载板300后,TSV导热孔101的两端(指分别暴露与键合晶圆100的第一表面100a和第二表面100b的开口端)与外部连通。
在形成上述TSV导热孔101后,本实施例的集成电路芯片的制作方法还可以包括切割所述键合晶圆100、以分隔各个芯片区的步骤,最终得到独立的集成电路芯片。参照图1,对于形成有TSV导热孔101的集成电路芯片10,利用TSV导热孔101使散热流体(如空气、氮气、水、乙醇等等)通过,可以增强芯片散热,避免长期高温负荷工作造成芯片的性能稳定性下降。本发明提供的集成电路芯片的制作方法从键合晶圆100的两个表面分别形成第一TSV孔101a和第二TSV孔101b,并使它们上下连通,得到的贯通键合晶圆100的TSV导热孔用于散热流体流通,实施方便,而且所制作的TSV导热孔的可靠性高。对于形成有TSV导热孔的芯片来说,由于散热流体可以从TSV导热孔通过并带走热量,因而散热效率提高,避免长期高稳负荷工作,从而制作的芯片性能稳定性较高。
上述描述仅是对本发明较佳实施例的描述,并非对本发明权利范围的任何限定,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (11)
1.一种集成电路芯片,其特征在于,包括至少一个用于散热流体流通的TSV导热孔,每个所述TSV导热孔从所述集成电路芯片的第一表面经内部延伸到与所述第一表面相对的第二表面;所述集成电路芯片包括设置于所述TSV导热孔侧壁的导热膜,所述导热膜围设出所述TSV导热孔;所述集成电路芯片中具有导电组件,所述导热膜与所述导电组件绝缘。
2.如权利要求1所述的集成电路芯片,其特征在于,所述集成电路芯片包括至少一个衬底层以及与所述衬底层叠加设置的介质层,所述TSV导热孔贯穿全部的所述衬底层和所述介质层。
3.如权利要求2所述的集成电路芯片,其特征在于,所述集成电路芯片包括绝缘膜,所述绝缘膜设置于所述衬底层与所述导热膜之间、以及所述介质层和所述导热膜之间。
4.如权利要求1所述的集成电路芯片,其特征在于,所述导热膜的材料包括硅、含氮电介质、含氧电介质、金属、合金、类金刚石碳中的一种或两种以上。
5.如权利要求1至4任一项所述的集成电路芯片,其特征在于,所述TSV导热孔包括开口在所述第一表面的第一TSV孔和开口在所述第二表面的第二TSV孔,所述第一TSV孔和所述第二TSV孔在所述集成电路芯片内连通;并且,在所述第二TSV孔与所述第一TSV孔的连通处,所述第二TSV孔的横截面面积大于或小于所述第一TSV孔的横截面面积。
6.一种半导体装置,其特征在于,所述半导体装置包括如权利要求1至5任一项所述的集成电路芯片以及驱动泵和管路,所述驱动泵通过所述管路与所述集成电路芯片上的TSV导热孔连接,所述驱动泵用于在所述集成电路芯片工作时驱动相应的散热流体从所述TSV导热孔流过。
7.如权利要求6所述的半导体装置,其特征在于,所述驱动泵为电渗泵。
8.如权利要求6所述的半导体装置,其特征在于,所述半导体装置还包括温度传感器和控制器,所述温度传感器用于测量所述集成电路芯片的局部温度或者整体温度,所述控制器用于根据所述温度传感器的测量数据控制所述驱动泵工作,进而控制所述散热流体的流速。
9.一种集成电路芯片的制作方法,其特征在于,包括:
提供一完成集成电路芯片制造的键合晶圆,所述键合晶圆包括相对的第一表面和第二表面,所述键合晶圆包括多个芯片区;
从所述第一表面一侧刻蚀所述键合晶圆,在至少一个所述芯片区内形成至少一个第一TSV孔,所述第一TSV孔的底面位于所述键合晶圆内;
将所述键合晶圆的第一表面与一承载基板键合;
从所述第二表面一侧刻蚀所述键合晶圆,对应于每个所述第一TSV孔形成一第二TSV孔,每个所述第一TSV孔与对应的第二TSV孔上下连通;
在所述第一TSV孔和所述第二TSV孔的内表面形成导热膜,所述导热膜与所述集成电路芯片中的导电组件绝缘,从而在所述键合晶圆内由所述导热膜围设形成用于散热流体流通的TSV导热孔;以及,
去除所述承载基板。
10.如权利要求9所述的制作方法,其特征在于,在形成所述第二TSV孔之后、形成所述导热膜之前且去除所述承载基板之前,还包括在所述第一TSV孔和所述第二TSV孔的内表面形成绝缘膜的步骤;在去除所述承载基板后,所述TSV导热孔的两端与外部连通。
11.如权利要求9所述的制作方法,其特征在于,在所述第二TSV孔与所述第一TSV孔的连通处,所述第二TSV孔的横截面面积大于或小于所述第一TSV孔的横截面面积。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111005226.7A CN113725175B (zh) | 2021-08-30 | 2021-08-30 | 集成电路芯片及制作方法、半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111005226.7A CN113725175B (zh) | 2021-08-30 | 2021-08-30 | 集成电路芯片及制作方法、半导体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113725175A CN113725175A (zh) | 2021-11-30 |
CN113725175B true CN113725175B (zh) | 2024-04-16 |
Family
ID=78679138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111005226.7A Active CN113725175B (zh) | 2021-08-30 | 2021-08-30 | 集成电路芯片及制作方法、半导体装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113725175B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114501274B (zh) * | 2022-01-29 | 2024-09-06 | 华润微电子控股有限公司 | 电容式mems麦克风及其制造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100100301A (ko) * | 2009-03-06 | 2010-09-15 | 주식회사 하이닉스반도체 | 반도체 패키지 |
CN110010563A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种底部散热型射频芯片转接板封装工艺 |
CN110137147A (zh) * | 2019-07-02 | 2019-08-16 | 贵州大学 | 基于下粗上细型tsv的嵌套式散热网络结构 |
CN112151444A (zh) * | 2020-09-28 | 2020-12-29 | 武汉新芯集成电路制造有限公司 | 晶圆的匹配设计方法、晶圆键合结构以及芯片键合结构 |
CN112203399A (zh) * | 2020-09-30 | 2021-01-08 | 浙江集迈科微电子有限公司 | 具有液态散热功能的pcb组装工艺 |
WO2021056859A1 (zh) * | 2019-09-29 | 2021-04-01 | 上海先方半导体有限公司 | 一种集成天线结构的2.5d多芯片封装结构及制造方法 |
CN113192915A (zh) * | 2021-04-26 | 2021-07-30 | 武汉新芯集成电路制造有限公司 | 三维集成电路模块及制作方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9472483B2 (en) * | 2014-12-17 | 2016-10-18 | International Business Machines Corporation | Integrated circuit cooling apparatus |
-
2021
- 2021-08-30 CN CN202111005226.7A patent/CN113725175B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100100301A (ko) * | 2009-03-06 | 2010-09-15 | 주식회사 하이닉스반도체 | 반도체 패키지 |
CN110010563A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种底部散热型射频芯片转接板封装工艺 |
CN110137147A (zh) * | 2019-07-02 | 2019-08-16 | 贵州大学 | 基于下粗上细型tsv的嵌套式散热网络结构 |
WO2021056859A1 (zh) * | 2019-09-29 | 2021-04-01 | 上海先方半导体有限公司 | 一种集成天线结构的2.5d多芯片封装结构及制造方法 |
CN112151444A (zh) * | 2020-09-28 | 2020-12-29 | 武汉新芯集成电路制造有限公司 | 晶圆的匹配设计方法、晶圆键合结构以及芯片键合结构 |
CN112203399A (zh) * | 2020-09-30 | 2021-01-08 | 浙江集迈科微电子有限公司 | 具有液态散热功能的pcb组装工艺 |
CN113192915A (zh) * | 2021-04-26 | 2021-07-30 | 武汉新芯集成电路制造有限公司 | 三维集成电路模块及制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113725175A (zh) | 2021-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2973697B1 (en) | Method of creating a coolant channel in a semiconductor wafer assembly | |
US6976527B2 (en) | MEMS microcapillary pumped loop for chip-level temperature control | |
US8269341B2 (en) | Cooling structures and methods | |
US7663230B2 (en) | Methods of forming channels on an integrated circuit die and die cooling systems including such channels | |
US9343436B2 (en) | Stacked package and method of manufacturing the same | |
US7576432B2 (en) | Using external radiators with electroosmotic pumps for cooling integrated circuits | |
US8829670B1 (en) | Through silicon via structure for internal chip cooling | |
US7084495B2 (en) | Electroosmotic pumps using porous frits for cooling integrated circuit stacks | |
US11508587B2 (en) | Microelectronic assemblies | |
CN111244050A (zh) | 芯片级集成微流体散热模块及制备方法 | |
CN113725175B (zh) | 集成电路芯片及制作方法、半导体装置 | |
US20240186214A1 (en) | Three Dimensional IC Package with Thermal Enhancement | |
CN112928083A (zh) | 一种功率器件栅区的散热装置及制作方法 | |
EP3996134B1 (en) | Chip and memory | |
TW202236431A (zh) | 整合型高效率閘極上閘極冷卻 | |
JP2002334967A (ja) | 3次元半導体チップ | |
US7274106B2 (en) | Packaged electroosmotic pumps using porous frits for cooling integrated circuits | |
CN117246976B (zh) | 晶上集成结构及其形成方法 | |
EP4391049A1 (en) | A micro-electronic component combining power delivery and cooling from the back side | |
US20240213111A1 (en) | Configurable micro heat pipe (mhp) and microchannel for improved cooling of glass core substrate | |
US20240047298A1 (en) | Semiconductor structure | |
JP6263866B2 (ja) | 半導体装置 | |
TW202234519A (zh) | 整合高效率電晶體冷卻 | |
KR20240059601A (ko) | 반도체 다이, 반도체 디바이스 및 반도체 다이를 형성하기 위한 방법 | |
TW202414734A (zh) | 用於增強冷卻的半導體封裝結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
CP03 | Change of name, title or address |