CN110010482A - 一种基于柔性电路板的密闭型射频芯片封装工艺 - Google Patents
一种基于柔性电路板的密闭型射频芯片封装工艺 Download PDFInfo
- Publication number
- CN110010482A CN110010482A CN201811176921.8A CN201811176921A CN110010482A CN 110010482 A CN110010482 A CN 110010482A CN 201811176921 A CN201811176921 A CN 201811176921A CN 110010482 A CN110010482 A CN 110010482A
- Authority
- CN
- China
- Prior art keywords
- flexible circuit
- circuit board
- layer
- groove
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012536 packaging technology Methods 0.000 title claims abstract description 11
- 238000007789 sealing Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 239000003292 glue Substances 0.000 claims description 16
- 238000004026 adhesive bonding Methods 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- 239000004411 aluminium Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 10
- 239000004332 silver Substances 0.000 claims description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- 235000012431 wafers Nutrition 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 239000004814 polyurethane Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 230000005496 eutectics Effects 0.000 claims description 4
- 229920002635 polyurethane Polymers 0.000 claims description 4
- 239000011148 porous material Substances 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 239000011135 tin Substances 0.000 claims description 4
- 206010034960 Photophobia Diseases 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 208000013469 light sensitivity Diseases 0.000 claims description 3
- 239000004033 plastic Substances 0.000 claims description 3
- 229920003023 plastic Polymers 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000003763 carbonization Methods 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本发明公开了一种基于柔性线路板的密闭型射频芯片封装工艺，包括如下步骤：101）制作柔性线路板步骤、102）互联焊盘处理步骤、103）盖板处理步骤、104）密封步骤；本发明提供制作系统级封装结构成本低，集成度高，减少了射频芯片工作时的相互干扰的一种基于柔性线路板的密闭型射频芯片封装工艺。
Description
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种基于柔性电路板的密闭型射频芯片封装工艺。
背景技术
电子产品的迅猛发展是当今封装技术进化的主要驱动力。小型化、高密度、高频高速、高性能、高可靠性和低成本是先进封装的主流发展方向,系统级封装是最重要也是最有潜力满足这种高密度系统集成的技术之一。
在各种系统级封装中，利用硅转接板做中间层是硅基三维集成射频微系统的核心技术，为芯片到芯片和芯片到基板提供了最短的连接距离，最小的焊盘尺寸和中心间距。与其他互连技术如引线键合技术相比，硅转接板技术的优点包括：更好的电学性能、更高的带宽、更高的密度、更小的尺寸、更轻的重量。
但是硅转接板工艺需要用到TSV技术，中间涉及到的工艺包括光刻，干法刻蚀，PVD，CVD以及电镀等复杂步骤，成本和技术难度都比较高，不适合民用领域产品的大量普及。
发明内容
本发明克服了现有技术的不足，提供制作系统级封装结构成本低，集成度高，减少了射频芯片工作时的相互干扰的一种基于柔性电路板的密闭型射频芯片封装工艺。
本发明的技术方案如下：
一种基于柔性电路板的密闭型射频芯片封装工艺，具体处理包括如下步骤：
101）制作柔性电路板步骤：在第一层有机膜表面覆盖第一层铜膜，通过光刻、湿法刻蚀工艺做出第一层通讯线，然后用第二层有机膜覆盖第一层通讯线，并通过钻孔工艺露出第一层通讯线的焊盘；在第二层有机膜表面再重新覆盖第二层铜膜，制作第二通讯线，用第三层有机膜覆盖第二层通讯线，并钻孔露出第二层通讯线的焊盘，形成柔性电路板；
第一层有机膜、第二层有机膜和第三层有机膜都采用聚四氟乙烯塑料、环氧树脂或聚氨酯，其厚度在100nm到1000um之间；第一层通讯线、第二层通讯线的材料采用铜、镍、铝、金或银，其厚度在100nm到1000um之间，宽度在100nm到1000um之间；
通过光刻、干法刻蚀或者激光钻孔的工艺在柔性电路板表面制作互联孔，形成互联焊盘，互联孔直径为10um到1000um；
102）互联焊盘处理步骤：通过光刻电镀工艺在互联焊盘上制作bumping，把柔性电路板通过胶黏的形式固定在载板上；bumping采用铜、镍、铝、金或银，柔性电路板通过胶黏在载板上，胶为热熔型胶或光敏性胶；
103）盖板处理步骤：在盖板表面制作凹槽，凹槽内壁覆盖金属层，然后在凹槽的一面刻蚀沟槽；
通过光刻、干法刻蚀工艺在盖板表面制作凹槽，凹槽采用立方形、倒梯形、圆柱形或者半球形，凹槽尺寸范围在10um到10000um之间，凹槽深度范围在10um到600um，其中范围值包括立方形，倒梯形的长宽高或者圆柱形，半球形的直径或高度；
通过光刻电镀工艺在空腔内壁覆盖金属层，金属层采用铜、铝、镍、银、金、锡中的一种或多种，金属层本身结构采用一层或多层，金属层厚度范围为10nm到1000um，通过表面CMP工艺把盖板表面金属去除只剩下空腔内壁覆盖的金属层；
通过光刻和干法刻蚀工艺在盖板凹槽外侧刻蚀出沟槽，沟槽采用立方形、倒梯形、圆柱形或者半球形，其尺寸范围在10um到10000um之间，沟槽深度范围在10um到600um，其中范围值包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；
104）密封步骤：把射频芯片和其他功能芯片焊接在柔性电路板的bumping上，把盖板盖在柔性电路板上，研磨去除盖板上层，使盖板沟槽露出来；通过共晶焊的方式把射频芯片和其他功能芯片焊接在柔性电路板的bumping上；
把盖板通过胶粘或者晶圆级键合的工艺与柔性电路板固定在一起；通过背部研磨和抛光的工艺减薄盖板的背面，使盖板的沟槽露出来；
去除载板，切割柔性电路板成单个模组，把柔性电路板折叠，通过胶粘的方式与盖板背对背结合在一起，完成芯片的堆叠，最后把折叠好的模组置于基板或者PCB板的焊球上完成互联。
进一步的，盖板包括4，6，8，12寸晶圆，厚度范围为200um到2000um，一般采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
进一步的，焊盘互联采用胶粘或共晶焊接。
本发明相比现有技术优点在于：本发明用晶圆级封装的工艺对射频芯片加防辐射盖板，即确保了芯片不受宇宙辐射的影响，又大大减少了射频芯片工作时的相互干扰性，且适合量产；此外本结构用柔性电路板做载板，可以实现芯片的堆叠，节省了面积。
附图说明
图1为本发明的柔性电路板结构图；
图2为本发明的柔性电路板与载板结构图；
图3为本发明的盖板结构图；
图4为本发明的盖板设置沟槽结构图；
图5为本发明的图2上设置芯片结构图；
图6为本发明的图5与盖板结合图；
图7为本发明的图6处理盖板背面的结构图；
图8为本发明的图7去除柔性电路板的结构图；
图9为本发明的结构图。
图中标识：柔性电路板101、互联焊盘102、射频芯片103、胶201、载板202、盖板301、金属层302、凹槽303、沟槽304。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语（包括技术术语和科技术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图9所示，一种基于柔性电路板101的密闭型射频芯片103封装工艺，具体处理包括如下步骤：
101）制作柔性电路板101步骤：在第一层有机膜表面覆盖第一层铜膜，通过光刻、湿法刻蚀工艺做出第一层通讯线，然后用第二层有机膜覆盖第一层通讯线，并通过钻孔工艺露出第一层通讯线的焊盘。在第二层有机膜表面再重新覆盖第二层铜膜，制作第二通讯线，用第三层有机膜覆盖第二层通讯线，并钻孔露出第二层通讯线的焊盘，形成柔性电路板101。
第一层有机膜、第二层有机膜和第三层有机膜都采用聚四氟乙烯塑料、环氧树脂或聚氨酯，其厚度在100nm到1000um之间。第一层通讯线、第二层通讯线的材料采用铜、镍、铝、金或银，其厚度在100nm到1000um之间，宽度在100nm到1000um之间。
通过光刻、干法刻蚀或者激光钻孔的工艺在柔性电路板101表面制作互联孔，形成互联焊盘102，互联孔直径为10um到1000um。互联孔使柔性电路板101上铜线焊盘露出。
102）互联焊盘102处理步骤：通过光刻电镀工艺在互联焊盘102上制作bumping，把柔性电路板101通过胶201黏的形式固定在载板202上。bumping采用铜、镍、铝、金或银，柔性电路板101通过胶201黏在载板202上，即通过胶黏的形式，用胶201把柔性电路板101粘贴在载板202上，此处的胶201为热熔型胶或光敏性胶。
103）盖板301处理步骤：在盖板301表面制作凹槽303，凹槽303内壁覆盖金属层302，然后在凹槽303的一面刻蚀沟槽304。即通过光刻、干法刻蚀工艺在盖板301表面制作凹槽303，凹槽303采用立方形、倒梯形、圆柱形或者半球形，凹槽303尺寸范围在10um到10000um之间，凹槽303深度范围在10um到600um，其中范围值包括立方形，倒梯形的长宽高或者圆柱形，半球形的直径或高度。
通过光刻电镀工艺在空腔内壁覆盖金属层302，金属层302采用铜、铝、镍、银、金、锡中的一种或多种，金属层302本身结构采用一层或多层，金属层302厚度范围为10nm到1000um，通过表面CMP工艺把盖板301表面金属去除只剩下空腔内壁覆盖的金属层302。
此处还可以先在盖板301表面制作一层绝缘层，在盖板301上方沉积氧化硅或者氮化硅等，或者直接热氧化，绝缘层厚度范围在10nm到100um之间。然后再做电镀金属。此处电镀工艺还可以是直接物理气相沉积或者离子溅射或者蒸镀等。
此步骤的盖板301包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
此处还可以通过光刻和电镀工艺在凹槽303一面增加键合焊盘，焊盘可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
如图4所示，通过光刻和干法刻蚀工艺在盖板301凹槽303外侧刻蚀出沟槽304，沟槽304采用立方形、倒梯形、圆柱形或者半球形，其尺寸范围在10um到10000um之间，沟槽304深度范围在10um到600um，其中范围值包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度。
104）密封步骤：把射频芯片103和其他功能芯片焊接在柔性电路板101的bumping上，把盖板301盖在柔性电路板101上，研磨去除盖板301上层，使盖板301沟槽304露出来。通过共晶焊的方式把射频芯片103和其他功能芯片焊接在柔性电路板101的bumping上。
把盖板301通过胶201粘或者晶圆级键合的工艺与柔性电路板101固定在一起。通过背部研磨和抛光的工艺减薄盖板301的背面，使盖板301的沟槽304露出来。减薄和抛光去除的厚度在10um到700um之间。
去除载板202，切割柔性电路板101成单个模组，把柔性电路板101折叠，通过胶201粘的方式与盖板301背对背结合在一起，完成芯片的堆叠，最后把折叠好的模组置于基板或者PCB板的焊球上完成互联。即具体如图8所示，通过光照或者加热的方式，去除柔性电路板101上面的载板202，对上面的胶201进行清洗。如图9所示，切割柔性电路板101成单个模组，把柔性电路板101折叠，通过胶粘的方式把上盖板301背对背结合在一起，完成芯片的堆叠，最后把折叠好的模组置于基板或者PCB板的焊球上完成互联。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。
Claims (3)
1.一种基于柔性电路板的密闭型射频芯片封装工艺，其特征在于，具体处理包括如下步骤：
101）制作柔性电路板步骤：在第一层有机膜表面覆盖第一层铜膜，通过光刻、湿法刻蚀工艺做出第一层通讯线，然后用第二层有机膜覆盖第一层通讯线，并通过钻孔工艺露出第一层通讯线的焊盘；在第二层有机膜表面再重新覆盖第二层铜膜，制作第二通讯线，用第三层有机膜覆盖第二层通讯线，并钻孔露出第二层通讯线的焊盘，形成柔性电路板；
第一层有机膜、第二层有机膜和第三层有机膜都采用聚四氟乙烯塑料、环氧树脂或聚氨酯，其厚度在100nm到1000um之间；第一层通讯线、第二层通讯线的材料采用铜、镍、铝、金或银，其厚度在100nm到1000um之间，宽度在100nm到1000um之间；
通过光刻、干法刻蚀或者激光钻孔的工艺在柔性电路板表面制作互联孔，形成互联焊盘，互联孔直径为10um到1000um；
102）互联焊盘处理步骤：通过光刻电镀工艺在互联焊盘上制作bumping，把柔性电路板通过胶黏的形式固定在载板上；bumping采用铜、镍、铝、金或银，柔性电路板通过胶黏在载板上，胶为热熔型胶或光敏性胶；
103）盖板处理步骤：在盖板表面制作凹槽，凹槽内壁覆盖金属层，然后在凹槽的一面刻蚀沟槽；
通过光刻、干法刻蚀工艺在盖板表面制作凹槽，凹槽采用立方形、倒梯形、圆柱形或者半球形，凹槽尺寸范围在10um到10000um之间，凹槽深度范围在10um到600um，其中范围值包括立方形，倒梯形的长宽高或者圆柱形，半球形的直径或高度；
通过光刻电镀工艺在空腔内壁覆盖金属层，金属层采用铜、铝、镍、银、金、锡中的一种或多种，金属层本身结构采用一层或多层，金属层厚度范围为10nm到1000um，通过表面CMP工艺把盖板表面金属去除只剩下空腔内壁覆盖的金属层；
通过光刻和干法刻蚀工艺在盖板凹槽外侧刻蚀出沟槽，沟槽采用立方形、倒梯形、圆柱形或者半球形，其尺寸范围在10um到10000um之间，沟槽深度范围在10um到600um，其中范围值包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；
104）密封步骤：把射频芯片和其他功能芯片焊接在柔性电路板的bumping上，把盖板盖在柔性电路板上，研磨去除盖板上层，使盖板沟槽露出来；通过共晶焊的方式把射频芯片和其他功能芯片焊接在柔性电路板的bumping上；
把盖板通过胶粘或者晶圆级键合的工艺与柔性电路板固定在一起；通过背部研磨和抛光的工艺减薄盖板的背面，使盖板的沟槽露出来；
去除载板，切割柔性电路板成单个模组，把柔性电路板折叠，通过胶粘的方式与盖板背对背结合在一起，完成芯片的堆叠，最后把折叠好的模组置于基板或者PCB板的焊球上完成互联。
2.根据权利要求1所述的一种基于柔性电路板的密闭型射频芯片封装工艺，其特征在于：盖板包括4，6，8，12寸晶圆，厚度范围为200um到2000um，一般采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
3.根据权利要求1所述的一种基于柔性电路板的密闭型射频芯片封装工艺，其特征在于：焊盘互联采用胶粘或共晶焊接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176921.8A CN110010482B (zh) | 2018-10-10 | 2018-10-10 | 一种基于柔性电路板的密闭型射频芯片封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176921.8A CN110010482B (zh) | 2018-10-10 | 2018-10-10 | 一种基于柔性电路板的密闭型射频芯片封装工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010482A true CN110010482A (zh) | 2019-07-12 |
| CN110010482B CN110010482B (zh) | 2020-10-27 |
Family
ID=67164928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811176921.8A Active CN110010482B (zh) | 2018-10-10 | 2018-10-10 | 一种基于柔性电路板的密闭型射频芯片封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010482B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111599802A (zh) * | 2020-05-13 | 2020-08-28 | 中国电子科技集团公司第十三研究所 | 陶瓷封装外壳及封装外壳安装结构 |
| CN111863719A (zh) * | 2020-07-28 | 2020-10-30 | 南通通富微电子有限公司 | 一种芯片互连方法 |
| CN111863717A (zh) * | 2020-07-28 | 2020-10-30 | 南通通富微电子有限公司 | 一种芯片互连方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881644A (zh) * | 2012-10-12 | 2013-01-16 | 江阴长电先进封装有限公司 | 一种圆片级芯片封装方法 |
| CN104465581A (zh) * | 2014-11-23 | 2015-03-25 | 北京工业大学 | 一种低成本高可靠性芯片尺寸cis封装 |
| CN105140191A (zh) * | 2015-09-17 | 2015-12-09 | 中芯长电半导体（江阴）有限公司 | 一种封装结构及再分布引线层的制作方法 |
| DE102016124270A1 (de) * | 2016-12-13 | 2018-06-14 | Infineon Technologies Ag | Halbleiter-package und verfahren zum fertigen eines halbleiter-package |
| US20180182727A1 (en) * | 2015-08-11 | 2018-06-28 | Huatian Technology (Kunshan) Electronics Co., Ltd. | Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor |
| CN108538727A (zh) * | 2017-03-06 | 2018-09-14 | 卡尔拜斯有限公司 | 基于碳纳米管的热界面材料及其制造和使用方法 |
-
2018
- 2018-10-10 CN CN201811176921.8A patent/CN110010482B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881644A (zh) * | 2012-10-12 | 2013-01-16 | 江阴长电先进封装有限公司 | 一种圆片级芯片封装方法 |
| CN104465581A (zh) * | 2014-11-23 | 2015-03-25 | 北京工业大学 | 一种低成本高可靠性芯片尺寸cis封装 |
| US20180182727A1 (en) * | 2015-08-11 | 2018-06-28 | Huatian Technology (Kunshan) Electronics Co., Ltd. | Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor |
| CN105140191A (zh) * | 2015-09-17 | 2015-12-09 | 中芯长电半导体（江阴）有限公司 | 一种封装结构及再分布引线层的制作方法 |
| DE102016124270A1 (de) * | 2016-12-13 | 2018-06-14 | Infineon Technologies Ag | Halbleiter-package und verfahren zum fertigen eines halbleiter-package |
| CN108538727A (zh) * | 2017-03-06 | 2018-09-14 | 卡尔拜斯有限公司 | 基于碳纳米管的热界面材料及其制造和使用方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111599802A (zh) * | 2020-05-13 | 2020-08-28 | 中国电子科技集团公司第十三研究所 | 陶瓷封装外壳及封装外壳安装结构 |
| WO2021227374A1 (zh) * | 2020-05-13 | 2021-11-18 | 中国电子科技集团公司第十三研究所 | 陶瓷封装外壳及封装外壳安装结构 |
| CN111863719A (zh) * | 2020-07-28 | 2020-10-30 | 南通通富微电子有限公司 | 一种芯片互连方法 |
| CN111863717A (zh) * | 2020-07-28 | 2020-10-30 | 南通通富微电子有限公司 | 一种芯片互连方法 |
| CN111863717B (zh) * | 2020-07-28 | 2022-07-15 | 南通通富微电子有限公司 | 一种芯片互连方法 |
| CN111863719B (zh) * | 2020-07-28 | 2022-07-19 | 南通通富微电子有限公司 | 一种芯片互连方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010482B (zh) | 2020-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI446509B (zh) | 具有覆蓋通孔之金屬墊之微電子元件 | |
| US7291922B2 (en) | Substrate with many via contact means disposed therein | |
| US7663196B2 (en) | Integrated passive device and method of fabrication | |
| KR100594669B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기 | |
| CN110010482A (zh) | 一种基于柔性电路板的密闭型射频芯片封装工艺 | |
| TW201937768A (zh) | 製造ｒｆ濾波器之方法 | |
| CN110010548B (zh) | 一种底部带焊盘的空腔结构制作方法 | |
| TW201205692A (en) | Non-lithographic formation of three-dimensional conductive elements | |
| JP2002368160A (ja) | ウェーハレベルパッケージ及びその製造方法 | |
| JP6931498B2 (ja) | チップのパッケージング方法及びパッケージング構成 | |
| CN110010563A (zh) | 一种底部散热型射频芯片转接板封装工艺 | |
| US7829993B2 (en) | Semiconductor apparatus | |
| CN110010500A (zh) | 一种高度集成的射频芯片系统级封装工艺 | |
| CN110010547A (zh) | 一种底部带tsv结构的硅空腔结构的制作方法 | |
| CN107369695B (zh) | 晶片封装体与其制造方法 | |
| CN110010498A (zh) | 一种侧面散热的密闭型系统级封装工艺 | |
| CN110010593B (zh) | 一种三维堆叠系统级封装工艺 | |
| CN110010502A (zh) | 一种射频芯片的系统级封装工艺 | |
| CN110010476A (zh) | 一种系统级封装结构中的新型电镀填孔工艺 | |
| CN110010504B (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
| CN110010480B (zh) | 一种晶圆级的射频芯片电磁屏蔽封装工艺 | |
| CN110010487B (zh) | 一种立式焊接的射频芯片系统级封装工艺 | |
| CN110010477B (zh) | 一种侧面散热型密闭射频芯片封装工艺 | |
| US8785249B2 (en) | Three dimensional microelectronic components and fabrication methods for same | |
| JP2009064884A (ja) | 積層型電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |