CN110010476A - 一种系统级封装结构中的新型电镀填孔工艺 - Google Patents

一种系统级封装结构中的新型电镀填孔工艺 Download PDF

Info

Publication number
CN110010476A
CN110010476A CN201811176818.3A CN201811176818A CN110010476A CN 110010476 A CN110010476 A CN 110010476A CN 201811176818 A CN201811176818 A CN 201811176818A CN 110010476 A CN110010476 A CN 110010476A
Authority
CN
China
Prior art keywords
support plate
glue
seed layer
pedestal
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811176818.3A
Other languages
English (en)
Inventor
冯光建
王永河
马飞
程明芳
郭丽丽
郑赞赞
陈雪平
郁发新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimeike Microelectronics Co Ltd
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimeike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimeike Microelectronics Co Ltd filed Critical Zhejiang Jimeike Microelectronics Co Ltd
Priority to CN201811176818.3A priority Critical patent/CN110010476A/zh
Publication of CN110010476A publication Critical patent/CN110010476A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开了一种系统级封装结构中的新型电镀填孔工艺，包括如下步骤：101）载板处理步骤、102）底座处理步骤、103）最终载板步骤；本发明提供大大减少电镀时间的一种系统级封装结构中的新型电镀填孔工艺。

Description

一种系统级封装结构中的新型电镀填孔工艺
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种系统级封装结构中的新型电镀填孔工艺。
背景技术
随着芯片尺寸的逐渐缩小，传统的单片式封装工艺已经从原来的插槽式过渡到BGA，再到WLCSP最后到Fan-out，但是随着系统级功能模块的提出，系统级封装的方式又逐渐取代了过去的单片式，通过载体，把不同材质和不同功能的芯片集成到一个较小的区域，减少了芯片的单位占用面积，缩短了信号互联线，同时有利于产品的组装。
通过转接板做载板或者盖板来做系统级封装的结构既能在架构上将芯片由平面布局改为堆叠式布局，又能集成无源器件或分立元件等系统构建，使得精度、密度增加，性能大大提高，代表着未来射频集成电路系统级封装的发展趋势，在多方面存在极大的优势特性：
a)三维异构集成系统级封装采用一个芯片壳体来完成一个系统的全部互连，使总的焊点大为减少，也缩短了元件的连线路程，从而使电性能得以提高。
b)三维异构集成系统级封装在同一转接板芯片中叠加两个或更多的芯片，把Z方向的空间也利用起来，又不必增加封装引脚，两芯片叠装在同一壳内与芯片面积比均大于100％，三芯片叠装可增至250％；
c)物理尺寸小，重量轻。例如，最先进的技术可实现4层堆叠芯片只有1mm厚的超薄厚度，三叠层芯片的重量减轻35％；
不同工艺（如MEMS工艺、SiGe HBT、SiGe BiCMOS、Si CMOS、III-V（InP、GaN、GaAs）MMIC工艺等），不同材料（如Si、GaAs、InP）制作的不同功能的芯片（如射频、生物、微机电和光电芯片等）组装形成一个系统，有很好的兼容性，并可与集成无源元件结合。有数据显示，无线电和便携式电子整机中现用的无源元件至少可被嵌入30-50％。
但是在实际应用当中，制作TSV的工艺及其复杂，且在金属填孔工艺中，涉及到化学气相沉积绝缘层和物理气相沉积种子层的工艺，以及后续的电镀和CMP技术，不仅对设备和工艺要求非常严格，还大大增加了工艺成本和制作周期。同时，因为种子层在电镀TSV的整个侧壁都有，因此在电镀时需要严格控制电镀液的辅助剂成分且不能任意使用大电流电镀，防止金属在未填满TSV时就把TSV的孔堵住，这样就造成电镀的TSV孔不能太深且电镀时间超长。
发明内容
本发明克服了现有技术的不足，提供大大减少电镀时间的一种系统级封装结构中的新型电镀填孔工艺。
本发明的技术方案如下：
一种系统级封装结构中的新型电镀填孔工艺，具体处理包括如下步骤：
101）载板处理步骤：通过光刻、刻蚀工艺在载板上表面制作载板TSV孔，载板TSV孔直径范围在1um到1000um，深度在10um到1000um；在载板上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；
减薄载板下表面，通过研磨、湿法刻蚀和干法刻蚀工艺使载板TSV孔另一端露出；在载板下表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；在载板下表面涂胶，采用旋涂法、喷溅法或贴干膜的工艺，胶采用热熔胶、UV胶或激光裂解胶，其厚度范围为1um到100um；
102）底座处理步骤：在底座上表面涂胶形成胶面，采用旋涂法、喷溅法或贴干膜的工艺，胶包括热熔胶和UV胶和激光裂解胶，其厚度范围为1um到100um；通过物理溅射、磁控溅射或者蒸镀工艺在胶面上方制作种子层，种子层厚度范围在1nm到100um之间，种子层本身结构为一层或多层，种子层的材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；或则在底座上表面先制作种子层，再在种子层上涂光刻胶；
通过电镀制作金属凸柱，其高度在1um到100um，金属凸柱本身结构采用一层或多层，金属凸柱采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种，其直径范围在1um到1000um之间；
103）最终载板步骤：把底座和载板黏在一起，通过对底座加电使载板TSV孔中填铜，再去除底座，对载板进行CMP工艺去除表面残留金属和残胶，得到填充铜的载板结构。
进一步的，载板、底座采用4、6、8、12寸中的一种尺寸规格，厚度范围为200um到2000um，采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
进一步的，通过曝光显影定义出种子层上涂光刻胶的金属凸柱位置。
本发明相比现有技术优点在于：本发明通过制作电镀种子层载板的技术，使TSV孔内不需要制作种子层，这样电镀时就不需要考虑孔最上端因为电镀沉积而导致的封口问题，能够使电镀工艺使用更大的电流，填充更深的孔且电镀时间能大大减少。
附图说明
图1为本发明的载板结构图；
图2为本发明的图1的减薄后结构图；
图3为本发明的图2设置载板胶面的结构图；
图4为本发明的底座结构图；
图5为本发明的图4设置光刻胶后结构图；
图6为本发明的图5形成金属凸柱后结构图；
图7为本发明的底座和载板结合的结构图；
图8为本发明的结构图；
图9为本发明的第二种底座和载板结合的结构图；
图10为本发明的图9研磨减薄后的结构图。
图中标识：载板101、载板TSV孔102、载板胶面103、底座104、种子层105、铜柱106、光刻胶201、金属凸柱孔202、金属凸柱203。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语（包括技术术语和科技术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
实施例1：
如图1至图8所示，一种系统级封装结构中的新型电镀填孔工艺，底座104、载板101采用同一尺寸规格，都采用4、6、8、12寸中的一种尺寸规格，厚度范围为200um到2000um，一般采用硅片，还包括采用玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。具体处理包括如下步骤：
101）载板101处理步骤：通过光刻、刻蚀工艺在载板101上表面制作载板TSV孔102，载板TSV孔102直径范围在1um到1000um，深度在10um到1000um。在载板101上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。
减薄载板101下表面，通过研磨、湿法刻蚀和干法刻蚀工艺使载板TSV孔102另一端露出。在载板101下表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。在载板101下表面涂胶形成载板胶面103，采用旋涂法、喷溅法或贴干膜的工艺，胶采用热熔胶、UV胶或激光裂解胶，其厚度范围为1um到100um。
102）底座104处理步骤：在底座104上表面涂胶形成胶面，采用旋涂法、喷溅法或贴干膜的工艺，胶包括热熔胶和UV胶和激光裂解胶，其厚度范围为1um到100um。通过物理溅射、磁控溅射或者蒸镀工艺在胶面上方制作种子层105，种子层105厚度范围在1nm到100um之间，种子层105本身结构为一层或多层，种子层105的材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种。此处还可以实施另一种工艺即在底座104上表面先制作种子层105，再在种子层105上涂光刻胶201，通过曝光显影定义出金属凸柱孔202即金属凸柱203的位置。
通过电镀制作金属凸柱203，其高度在1um到100um，金属凸柱203本身结构采用一层或多层，金属凸柱203的材质采用钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种，其直径范围在1um到1000um之间。
103）最终载板101步骤：把底座104和载板101黏在一起，通过对底座104加电使载板TSV孔102中填铜形成铜柱106，再去除底座104，对载板101进行CMP工艺去除表面残留金属和残胶，得到填充铜的载板101结构。
具体如图7所示，把底座104和载板101黏在一起，通过对底座104加电使载板TSV孔102中填铜。
如图8所示，解除底座104的胶膜，并去除底座104，对载板101进行CMP工艺去除表面残留金属，通过清洗去除TSV晶圆表面残胶得到填充铜的载板101结构。
实施例2
如图1、图3到图10所示，一种系统级封装结构中的新型电镀填孔工艺，底座104、载板101采用同一尺寸规格，都采用4、6、8、12寸中的一种尺寸规格，厚度范围为200um到2000um，一般采用硅片，还包括采用玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。具体处理包括如下步骤：
201）载板101处理步骤：通过光刻、刻蚀工艺在载板101上表面制作载板TSV孔102，载板TSV孔102直径范围在1um到1000um，深度在10um到1000um。在载板101上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。
在载板101下表面涂胶形成载板胶面103，采用旋涂法、喷溅法或贴干膜的工艺，胶采用热熔胶、UV胶或激光裂解胶，其厚度范围为1um到100um。
202）底座104处理步骤：在底座104上表面涂胶形成胶面，采用旋涂法、喷溅法或贴干膜的工艺，胶包括热熔胶和UV胶和激光裂解胶，其厚度范围为1um到100um。通过物理溅射、磁控溅射或者蒸镀工艺在胶面上方制作种子层105，种子层105厚度范围在1nm到100um之间，种子层105本身结构为一层或多层，种子层105的材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种。此处还可以实施另一种工艺即在底座104上表面先制作种子层105，再在种子层105上涂光刻胶201，通过曝光显影定义出金属凸柱孔202即金属凸柱203的位置。
通过电镀制作金属凸柱203，其高度在1um到100um，金属凸柱203本身结构采用一层或多层，金属凸柱203的材质采用钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种，其直径范围在1um到1000um之间。
203）最终载板101步骤：把底座104和载板101黏在一起，减薄载板101另一面，使通孔露出。具体如图9所示，把底座104和载板101黏在一起;如图10所示，通过研磨，湿法刻蚀和干法刻蚀工艺减薄载板101另一面，使TSV孔底端露出。通过对底座104加电使载板TSV孔102中填铜形成铜柱106，去除底座104晶圆，对载板101进行CMP工艺去除表面残留金属，通过清洗去除载板101表面残胶得到填充铜的载板101结构。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (3)

1.一种系统级封装结构中的新型电镀填孔工艺，其特征在于，具体处理包括如下步骤：
101）载板处理步骤：通过光刻、刻蚀工艺在载板上表面制作载板TSV孔，载板TSV孔直径范围在1um到1000um，深度在10um到1000um；在载板上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；
减薄载板下表面，通过研磨、湿法刻蚀和干法刻蚀工艺使载板TSV孔另一端露出；在载板下表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；在载板下表面涂胶形成载板胶面，采用旋涂法、喷溅法或贴干膜的工艺，胶采用热熔胶、UV胶或激光裂解胶，其厚度范围为1um到100um；
102）底座处理步骤：在底座上表面涂胶形成胶面，采用旋涂法、喷溅法或贴干膜的工艺，胶包括热熔胶和UV胶和激光裂解胶，其厚度范围为1um到100um；通过物理溅射、磁控溅射或者蒸镀工艺在胶面上方制作种子层，种子层厚度范围在1nm到100um之间，种子层本身结构为一层或多层，种子层的材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；或则在底座上表面先制作种子层，再在种子层上涂光刻胶；
通过电镀制作金属凸柱，其高度在1um到100um，金属凸柱本身结构采用一层或多层，金属凸柱采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种，其直径范围在1um到1000um之间；
103）最终载板步骤：把底座和载板黏在一起，通过对底座加电使载板TSV孔中填铜，再去除底座，对载板进行CMP工艺去除表面残留金属和残胶，得到填充铜的载板结构。
2.根据权利要求1所述的一种系统级封装结构中的新型电镀填孔工艺，其特征在于：载板、底座采用4、6、8、12寸中的一种尺寸规格，厚度范围为200um到2000um，采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
3.根据权利要求1所述的一种系统级封装结构中的新型电镀填孔工艺，其特征在于：通过曝光显影定义出种子层上涂光刻胶的金属凸柱位置。
CN201811176818.3A 2018-10-10 2018-10-10 一种系统级封装结构中的新型电镀填孔工艺 Pending CN110010476A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811176818.3A CN110010476A (zh) 2018-10-10 2018-10-10 一种系统级封装结构中的新型电镀填孔工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811176818.3A CN110010476A (zh) 2018-10-10 2018-10-10 一种系统级封装结构中的新型电镀填孔工艺

Publications (1)

Publication Number Publication Date
CN110010476A true CN110010476A (zh) 2019-07-12

Family

ID=67164858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811176818.3A Pending CN110010476A (zh) 2018-10-10 2018-10-10 一种系统级封装结构中的新型电镀填孔工艺

Country Status (1)

Country Link
CN (1) CN110010476A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648962A (zh) * 2019-09-24 2020-01-03 浙江集迈科微电子有限公司 一种弯管互联金属填充方法
CN110730575A (zh) * 2019-10-18 2020-01-24 苏州浪潮智能科技有限公司 一种实心过孔制造方法
CN111769077A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于三维集成电路封装的硅通孔结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496227A (zh) * 2005-10-11 2009-07-29 Amitec多层互连技术有限公司 新型集成电路支撑结构及其制作方法
CN101661920A (zh) * 2008-08-26 2010-03-03 欣兴电子股份有限公司 芯片封装载板及其制造方法
CN102157438A (zh) * 2011-01-31 2011-08-17 江阴长电先进封装有限公司 晶圆级转接板的制备方法
CN104952789A (zh) * 2015-04-29 2015-09-30 中国电子科技集团公司第三十八研究所 一种含高深宽比tsv的转接板的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496227A (zh) * 2005-10-11 2009-07-29 Amitec多层互连技术有限公司 新型集成电路支撑结构及其制作方法
CN101661920A (zh) * 2008-08-26 2010-03-03 欣兴电子股份有限公司 芯片封装载板及其制造方法
CN102157438A (zh) * 2011-01-31 2011-08-17 江阴长电先进封装有限公司 晶圆级转接板的制备方法
CN104952789A (zh) * 2015-04-29 2015-09-30 中国电子科技集团公司第三十八研究所 一种含高深宽比tsv的转接板的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648962A (zh) * 2019-09-24 2020-01-03 浙江集迈科微电子有限公司 一种弯管互联金属填充方法
CN110730575A (zh) * 2019-10-18 2020-01-24 苏州浪潮智能科技有限公司 一种实心过孔制造方法
CN111769077A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于三维集成电路封装的硅通孔结构及其制造方法
WO2021253513A1 (zh) * 2020-06-18 2021-12-23 复旦大学 一种用于三维集成电路封装的硅通孔结构及其制造方法
US11887912B2 (en) 2020-06-18 2024-01-30 Fudan University Through silicon via structure for three-dimensional integrated circuit packaging and manufacturing method thereof

Similar Documents

Publication Publication Date Title
CN105206592B (zh) 扇出型封装的结构和制作方法
CN106463493B (zh) 用于PoP封装的基板块
KR100572737B1 (ko) 반도체장치 및 그 제조방법
TWI533412B (zh) 半導體元件封裝結構及其形成方法
CN110010476A (zh) 一种系统级封装结构中的新型电镀填孔工艺
KR20040014432A (ko) 일체식 열 싱크 및 복합 층을 구비한 초소형 전자 패키지
KR20030060914A (ko) 집적 장치를 갖는 마이크로 전자 기판
TWI409923B (zh) 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
US20200266184A1 (en) Patch accomodating embedded dies having different thicknesses
CN112233986B (zh) 芯片封装结构的制作方法及塑封模具
CN104538318A (zh) 一种扇出型圆片级芯片封装方法
CN110148588B (zh) 一种扇出型天线封装结构及其封装方法
JP2022176172A (ja) 複数の部品を複数回で埋め込みパッケージングした基板及びその製造方法
CN110010500A (zh) 一种高度集成的射频芯片系统级封装工艺
CN114914196A (zh) 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺
US6784519B2 (en) Semiconductor device
CN110010502B (zh) 一种射频芯片的系统级封装工艺
CN110010484B (zh) 一种插孔式超深tsv互联的射频芯片系统级封装工艺
CN110010482B (zh) 一种基于柔性电路板的密闭型射频芯片封装工艺
CN112928035B (zh) 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法
CN110010498A (zh) 一种侧面散热的密闭型系统级封装工艺
CN110010556A (zh) 一种金属做密闭壳体的射频芯片系统级封装结构及工艺
CN112768364A (zh) 一种板级三维芯片封装结构及其制备方法
CN110010593B (zh) 一种三维堆叠系统级封装工艺
CN110649002A (zh) 一种集成天线的扇出型封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190712

RJ01 Rejection of invention patent application after publication