CN110010484B - 一种插孔式超深tsv互联的射频芯片系统级封装工艺 - Google Patents

一种插孔式超深tsv互联的射频芯片系统级封装工艺 Download PDF

Info

Publication number
CN110010484B
CN110010484B CN201811176944.9A CN201811176944A CN110010484B CN 110010484 B CN110010484 B CN 110010484B CN 201811176944 A CN201811176944 A CN 201811176944A CN 110010484 B CN110010484 B CN 110010484B
Authority
CN
China
Prior art keywords
copper
cover plate
base
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811176944.9A
Other languages
English (en)
Other versions
CN110010484A (zh
Inventor
冯光建
丁祥祥
陈雪平
马飞
程明芳
郭丽丽
郑赞赞
郁发新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN201811176944.9A priority Critical patent/CN110010484B/zh
Publication of CN110010484A publication Critical patent/CN110010484A/zh
Application granted granted Critical
Publication of CN110010484B publication Critical patent/CN110010484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种插孔式超深TSV互联的射频芯片系统级封装工艺，包括如下步骤：101）盖板初步处理步骤、102）盖板减薄处理步骤、103）中间层处理步骤、104）底座处理步骤、105）封装步骤；本发明提供超深TSV孔填充的一种插孔式超深TSV互联的射频芯片系统级封装工艺。

Description

一种插孔式超深TSV互联的射频芯片系统级封装工艺
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种插孔式超深TSV互联的射频芯片系统级封装工艺。
背景技术
微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础，随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起，承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。
在后摩尔定律的时代背景下，通过传统的缩小晶体管尺寸的方式来提高集成度变得更加困难，。现在的电子系统正朝着小型化、多样化、智能化的方向发展，并最终形成具有感知、通信、处理、传输等融合多功能于一体的高集成度低成本综合电子系统。多功能综合电子系统的核心技术是集成，正在由平面集成向三维集成、由芯片级向集成度和复杂度更高的系统级集成发展。三维集成系统级封装能够解决同样面积内集成更多的晶体管的问题，是未来的发展方向。
通过转接板做盖板或者盖板来做系统级封装的结构既能在架构上将芯片由平面布局改为堆叠式布局，又能集成无源器件或分立元件等系统构建，使得精度、密度增加，性能大大提高，代表着未来射频集成电路技术的发展趋势，在多方面存在极大的优势特性：
a)三维异构集成系统级封装采用一个芯片壳体来完成一个系统的全部互连，使总的焊点大为减少，也缩短了元件的连线路程，从而使电性能得以提高。
b)三维异构集成系统级封装在同一转接板芯片中叠加两个或更多的芯片，把Z方向的空间也利用起来，又不必增加封装引脚，两芯片叠装在同一壳内与芯片面积比均大于100％，三芯片叠装可增至250％；
c)物理尺寸小，重量轻。例如，最先进的技术可实现4层堆叠芯片只有1mm厚的超薄厚度，三叠层芯片的重量减轻35％；
不同工艺(如MEMS工艺、SiGe HBT、SiGe BiCMOS、Si CMOS、III-V(InP、GaN、GaAs)MMIC工艺等)，不同材料(如Si、GaAs、InP)制作的不同功能的芯片(如射频、生物、微机电和光电芯片等)组装形成一个系统，有很好的兼容性，并可与集成无源元件结合。有数据显示，无线电和便携式电子整机中现用的无源元件至少可被嵌入30-50％。
但是在实际应用当中，因为作为盖板的转接板需要做TSV来做联通导电柱，而目前能做填充导电柱的设备最大做到200um，再深的孔只能在孔壁做金属覆盖层，不能填满。但是对于一些高频信号，需要用实心的金属柱来完成信号传输，这样就需要在深孔内做金属填充。
发明内容
本发明克服了现有技术的不足，提供超深TSV孔填充的一种插孔式超深TSV互联的射频芯片系统级封装工艺。
本发明的技术方案如下：
一种插孔式超深TSV互联的射频芯片系统级封装工艺，具体处理包括如下步骤：
101)盖板初步处理步骤：通过光刻、刻蚀工艺在盖板表面制作盖板TSV孔，盖板TSV孔直径范围在1um到1000um，深度在10um到1000um；在盖板上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；通过电镀铜，使铜金属充满盖板TSV孔，并在200到500度温度下密化铜；用CMP工艺使盖板表面只剩下填铜形成盖板铜柱；
在盖板制作盖板TSV孔的表面制作RDL，其过程包括先制作绝缘层，该绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅；再通过光刻、干法刻蚀工艺开窗，使RDL能和盖板铜柱连接；通过光刻、电镀工艺在盖板表面制作RDL，RDL包括走线和键合功能的焊盘；
102)盖板减薄处理步骤：对盖板硅片没有制作金属工艺的一面进行减薄，通过研磨，湿法腐蚀和干法刻蚀的工艺使盖板铜柱另一端露出；在露出的盖板铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，再通过光刻、刻蚀工艺在绝缘层表面开窗使铜柱露出；
通过光刻、电镀工艺在有铜柱露出的一面制作RDL，其过程同步骤101)中的制作方法；
通过光刻、电镀工艺在盖板有盖板铜柱露出的一面制作金属柱，其高度范围在100nm到1000um，金属柱本身结构为一层或多层，金属柱的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；
103)中间层处理步骤：在中间层表面制作中间层TSV孔，其通过光刻、刻蚀工艺实现，其中中间层TSV孔直径范围在1um到1000um，深度在10um到1000um；
在中间层制作中间层TSV孔的上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；
通过电镀铜，使铜金属充满中间层TSV孔，在200到500度温度下密化铜；CMP工艺使中间层表面只剩下填铜形成中间层铜柱；
对中间层的另一面进行减薄抛光，厚度控制在200um到700um；通过光刻、干法刻蚀工艺在中间层制作通孔，其位置对应于另一面的中间层TSV孔，使中间层铜柱在通孔底部露出，通孔的直径在500nm到1000um；
通过光刻、干法刻蚀工艺在中间层制作空腔，空腔为立方形、倒梯形、圆柱形或者半球形，其尺寸范围在10um到10000um之间，此处尺寸包括立方形，倒梯形的长宽高或者圆柱形，半球形的直径、高度；
104)底座处理步骤：通过光刻、刻蚀工艺在底座表面制作底座TSV孔，底座TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座制作底座TSV孔上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；通过电镀铜，使铜金属充满底座TSV孔，在200到500度温度下密化铜；CMP工艺使底座表面只剩下填铜形成底座铜柱；
在底座制作底座TSV孔的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，干法刻蚀工艺开窗，使金属层和TSV铜柱一端连接；
通过光刻，电镀工艺在底座表面制作RDL，其过程同步骤101)中的制作RDL的方法；
通过刷焊锡膏、置球和回流焊工艺在底座表面制作焊接球，焊接球高度范围在50um到1000um，其直径范围在60um到1200um；
105)封装步骤：把盖板硅片和中间层硅片通过晶圆级工艺键合在一起，使得中间层的TSV孔和盖板铜柱互联，其中键合温度控制在200度到500度；
功能芯片通过共晶焊工艺设置在底座上，并打线形成功能芯片和底座的互联；
将底座和中间层键合在一起，形成底座和盖板之间的互联，键合温度控制在200度到500度；切割得到单个模组。
进一步的，盖板、底座采用统一尺寸，其采用4，6，8，12寸中的一种尺寸，厚度范围为200um到2000um，材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
进一步的，盖板、中间层、底座表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
进一步的，在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属采用铜、铝、镍、银、金、锡中的一种或多种，绝缘层本身结构采用一层或多层，其厚度范围为10nm到1000um，露出焊盘开窗的直径10um到10000um。
本发明相比现有技术优点在于：本发明晶圆表面做金属凸柱，通过晶圆键合的方式使金属凸柱填入另一片晶圆的TSV孔中跟该片晶圆的TSV金属柱互联，从而达到超深TSV孔填充的目的。
附图说明
图1为本发明的盖板设置TSV孔示意图；
图2为本发明的图1设置RDL示意图；
图3为本发明的图2设置金属柱示意图；
图4为本发明的中间层设置TSV孔示意图；
图5为本发明的图4设置通孔示意图；
图6为本发明的图5设置空腔示意图；
图7为本发明的底座设置TSV孔示意图；
图8为本发明的图7设置RDL示意图；
图9为本发明的图8设置焊接球示意图；
图10为本发明的图9设置功能芯片示意图；
图11为本发明的盖板与中间层键合示意图；
图12为本发明的示意图。
图中标识：盖板101、盖板TSV孔102、盖板RDL103、金属柱104、中间层201、中间层TSV孔202、通孔203、空腔204、底座301、底座TSV孔302、底座RDL303、焊接球304、功能芯片401。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图12所示；一种插孔式超深TSV互联的射频芯片系统级封装工艺，底座301、中间层201、盖板101采用统一的规格尺寸，包括4，6，8，12寸晶圆中的一种，厚度范围为200um到2000um，一般采用硅片，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
具体处理包括如下步骤：
101)盖板101初步处理步骤：通过光刻、刻蚀工艺在盖板101表面制作盖板TSV孔102，盖板TSV孔102直径范围在1um到1000um，深度在10um到1000um。在盖板101上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种。通过电镀铜，使铜金属充满盖板TSV孔102，并在200到500度温度下密化铜。用CMP工艺使盖板101表面只剩下填铜形成盖板101铜柱。盖板101表面的该绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，表面绝缘层也可以保留。
在盖板101制作盖板TSV孔102的表面制作盖板RDL103，其过程包括先制作绝缘层，该绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅。再通过光刻、干法刻蚀工艺开窗，使盖板RDL103能和盖板101铜柱连接。通过光刻、电镀工艺在盖板101表面制作盖板RDL103，盖板RDL103包括走线和键合功能的焊盘。盖板RDL103也可以跟盖板101铜柱顶端不连通。
102)盖板101减薄处理步骤：对盖板101硅片没有制作金属工艺的一面进行减薄，通过研磨，湿法腐蚀和干法刻蚀的工艺使盖板101铜柱另一端露出。在露出的盖板101铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，再通过光刻、刻蚀工艺在绝缘层表面开窗使铜柱露出。
通过光刻、电镀工艺在有铜柱露出的一面制作RDL，其过程同步骤101)中的制作方法。先制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。用CMP工艺使铜柱露出。通过光刻，电镀工艺在硅片表面制作RDL。RDL包括走线和键合功能。也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻、电镀工艺在盖板101有盖板101铜柱露出的一面制作金属柱104，其高度范围在100nm到1000um，金属柱104本身结构为一层或多层，金属柱104的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种。
103)中间层201处理步骤：在中间层201表面制作中间层TSV孔202，其通过光刻、刻蚀工艺实现，其中中间层TSV孔202直径范围在1um到1000um，深度在10um到1000um。
在中间层201制作中间层TSV孔202的上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种。
通过电镀铜，使铜金属充满中间层TSV孔202，在200到500度温度下密化铜。CMP工艺使中间层201表面只剩下填铜形成中间层201铜柱。中间层201表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。表面绝缘层也可以保留。
对中间层201的另一面进行减薄抛光，厚度控制在200um到700um。通过光刻、干法刻蚀工艺在中间层201制作通孔203，其位置对应于另一面的中间层TSV孔202，使中间层201铜柱在通孔203底部露出，通孔203的直径在500nm到1000um。
通过光刻、干法刻蚀工艺在中间层201制作空腔204，空腔204为立方形、倒梯形、圆柱形或者半球形，其尺寸范围在10um到10000um之间，此处尺寸包括立方形，倒梯形的长宽高或者圆柱形，半球形的直径、高度。
104)底座301处理步骤：通过光刻、刻蚀工艺在底座301表面制作底座TSV孔302，底座TSV孔302直径范围在1um到1000um，深度在10um到1000um。在底座301制作底座TSV孔302上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种。通过电镀铜，使铜金属充满底座TSV孔302，在200到500度温度下密化铜。CMP工艺使底座301表面只剩下填铜形成底座301铜柱。底座301表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。表面绝缘层也可以保留。
在底座301制作底座TSV孔302的表面制作底座RDL303，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，干法刻蚀工艺开窗，使金属层和TSV铜柱一端连接。
通过光刻，电镀工艺在底座301表面制作底座RDL303，其过程同步骤101)中的制作RDL的方法。先制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，干法刻蚀工艺开窗，使金属层和底座301铜柱一端连接。
通过光刻，电镀工艺在硅片表面制作底座RDL303。底座RDL303也可以跟铜柱顶端不连通。底座RDL303表面包括金属焊盘。其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
通过刷焊锡膏、置球和回流焊工艺在底座301表面制作焊接球304，焊接球304高度范围在50um到1000um，其直径范围在60um到1200um。
105)封装步骤：把盖板101硅片和中间层201硅片键合在一起并形成TSV和铜柱互联，把功能芯片401焊接在底座301硅片上并打线互联，最后把三层硅片键合在一起形成三层堆叠结构，切割得到单个模组。
把盖板101硅片和中间层201硅片通过晶圆级工艺键合在一起，使得中间层201的TSV孔和盖板101铜柱互联，其中键合温度控制在200度到500度。功能芯片401通过共晶焊工艺设置在底座301上，并打线形成功能芯片401和底座301的互联。将底座301和中间层201键合在一起，形成底座301和盖板101之间的互联，键合温度控制在200度到500度。切割堆叠晶圆得到单个模组。
也可以先把上述两个堆叠结构切割后，形成单个结构再进行堆叠。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (4)

1.一种插孔式超深TSV互联的射频芯片系统级封装工艺，其特征在于，具体处理包括如下步骤：
101）盖板初步处理步骤：通过光刻、刻蚀工艺在盖板表面制作盖板TSV孔，盖板TSV孔直径范围在1um到1000um，深度在10um到1000um；在盖板上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；通过电镀铜，使铜金属充满盖板TSV孔，并在200到500度温度下密化铜；用CMP工艺使盖板表面只剩下填铜形成盖板铜柱；
在盖板制作盖板TSV孔的表面制作RDL，其过程包括先制作绝缘层，该绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅；再通过光刻、干法刻蚀工艺开窗，使RDL能和盖板铜柱连接；通过光刻、电镀工艺在盖板表面制作RDL，RDL包括走线和键合功能的焊盘；
102）盖板减薄处理步骤：对盖板没有制作金属工艺的一面进行减薄，通过研磨，湿法腐蚀和干法刻蚀的工艺使盖板铜柱另一端露出；在露出的盖板铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，再通过光刻、刻蚀工艺在绝缘层表面开窗使铜柱露出；
通过光刻、电镀工艺在有铜柱露出的一面制作RDL，其过程同步骤101）中的制作方法；
通过光刻、电镀工艺在盖板有盖板铜柱露出的一面制作金属柱，其高度范围在100nm到1000um，金属柱本身结构为一层或多层，金属柱的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；
103）中间层处理步骤：在中间层表面制作中间层TSV孔，其通过光刻、刻蚀工艺实现，其中中间层TSV孔直径范围在1um到1000um，深度在10um到1000um；
在中间层制作中间层TSV孔的上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；
通过电镀铜，使铜金属充满中间层TSV孔，在200到500度温度下密化铜；CMP工艺使中间层表面只剩下填铜形成中间层铜柱；
对中间层的另一面进行减薄抛光，厚度控制在200um到700um；通过光刻、干法刻蚀工艺在中间层制作通孔，其位置对应于另一面的中间层TSV孔，使中间层铜柱在通孔底部露出，通孔的直径在500nm到1000um；
通过光刻、干法刻蚀工艺在中间层制作空腔，空腔为立方形、圆柱形或者半球形，其尺寸范围在10um到10000um之间，此处尺寸包括立方形的长宽高或者圆柱形、半球形的直径、高度；
104）底座处理步骤：通过光刻、刻蚀工艺在底座表面制作底座TSV孔，底座TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座制作底座TSV孔上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；通过电镀铜，使铜金属充满底座TSV孔，在200到500度温度下密化铜；CMP工艺使底座表面只剩下填铜形成底座铜柱；
在底座制作底座TSV孔的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，干法刻蚀工艺开窗，使金属层和TSV铜柱一端连接；
通过光刻，电镀工艺在底座表面制作RDL，其过程同步骤101）中的制作RDL的方法；
通过刷焊锡膏、置球和回流焊工艺在底座表面制作焊接球，焊接球高度范围在50um到1000um，其直径范围在60um到1200um；
105）封装步骤：把盖板和中间层硅片通过晶圆级工艺键合在一起，使得中间层的TSV孔和盖板铜柱互联，其中键合温度控制在200度到500度；
功能芯片通过共晶焊工艺设置在底座上，并打线形成功能芯片和底座的互联；
将底座和中间层键合在一起，形成底座和盖板之间的互联，键合温度控制在200度到500度；切割得到单个模组。
2.根据权利要求1所述的一种插孔式超深TSV互联的射频芯片系统级封装工艺，其特征在于：盖板、底座采用统一尺寸，其采用4，6，8，12寸中的一种尺寸，厚度范围为200um到2000um，材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
3.根据权利要求1所述的一种插孔式超深TSV互联的射频芯片系统级封装工艺，其特征在于：盖板、中间层、底座表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
4.根据权利要求1所述的一种插孔式超深TSV互联的射频芯片系统级封装工艺，其特征在于：在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属采用铜、铝、镍、银、金、锡中的一种或多种，绝缘层本身结构采用一层或多层，其厚度范围为10nm到1000um，露出焊盘开窗的直径10um到10000um。
CN201811176944.9A 2018-10-10 2018-10-10 一种插孔式超深tsv互联的射频芯片系统级封装工艺 Active CN110010484B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811176944.9A CN110010484B (zh) 2018-10-10 2018-10-10 一种插孔式超深tsv互联的射频芯片系统级封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811176944.9A CN110010484B (zh) 2018-10-10 2018-10-10 一种插孔式超深tsv互联的射频芯片系统级封装工艺

Publications (2)

Publication Number Publication Date
CN110010484A CN110010484A (zh) 2019-07-12
CN110010484B true CN110010484B (zh) 2020-08-28

Family

ID=67164942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811176944.9A Active CN110010484B (zh) 2018-10-10 2018-10-10 一种插孔式超深tsv互联的射频芯片系统级封装工艺

Country Status (1)

Country Link
CN (1) CN110010484B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729202B (zh) * 2019-09-27 2021-08-31 浙江大学 一种三维异构模组焊接方法
CN111682108A (zh) * 2020-02-29 2020-09-18 浙江集迈科微电子有限公司 一种三维的电感制作方法
TWI752707B (zh) 2020-11-03 2022-01-11 財團法人工業技術研究院 具有通孔的基板及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070099395A1 (en) * 2005-11-03 2007-05-03 Uppili Sridhar Wafer level packaging process
CN103400801A (zh) * 2013-07-08 2013-11-20 深迪半导体(上海)有限公司 一种真空封装的cmos和mems芯片及其加工方法
CN203503623U (zh) * 2013-10-21 2014-03-26 安徽北方芯动联科微系统技术有限公司 基于导电柱圆片级封装的单片集成式mems芯片
CN103745969B (zh) * 2014-01-28 2016-08-17 中国工程物理研究院电子工程研究所 光通讯互联txv 3d集成封装及封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070099395A1 (en) * 2005-11-03 2007-05-03 Uppili Sridhar Wafer level packaging process
CN103400801A (zh) * 2013-07-08 2013-11-20 深迪半导体(上海)有限公司 一种真空封装的cmos和mems芯片及其加工方法
CN203503623U (zh) * 2013-10-21 2014-03-26 安徽北方芯动联科微系统技术有限公司 基于导电柱圆片级封装的单片集成式mems芯片
CN103745969B (zh) * 2014-01-28 2016-08-17 中国工程物理研究院电子工程研究所 光通讯互联txv 3d集成封装及封装方法

Also Published As

Publication number Publication date
CN110010484A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
KR102424009B1 (ko) 고속 데이터 송신을 위한 반도체 패키지 및 그 제조 방법
US9831219B2 (en) Manufacturing method of package structure
US20070278657A1 (en) Chip stack, method of fabrication thereof, and semiconductor package having the same
KR20000005670A (ko) 칩-온-칩패키지및그제조방법
TW200812051A (en) Stacked structure of chips and wafer structure for making same
CN110010484B (zh) 一种插孔式超深tsv互联的射频芯片系统级封装工艺
US8933561B2 (en) Semiconductor device for semiconductor package having through silicon vias of different heights
CN111293079A (zh) 一种超厚转接板的制作方法
CN100539126C (zh) 芯片堆叠结构以及可制成芯片堆叠结构的晶片结构
CN110010502B (zh) 一种射频芯片的系统级封装工艺
CN111968943B (zh) 一种射频模组超薄堆叠方法
CN110010500B (zh) 一种高度集成的射频芯片系统级封装工艺
CN110010556B (zh) 一种金属做密闭壳体的射频芯片系统级封装结构及工艺
KR101494414B1 (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
US11646270B2 (en) Multi-chip package and manufacturing method thereof
CN110010487B (zh) 一种立式焊接的射频芯片系统级封装工艺
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN110010593B (zh) 一种三维堆叠系统级封装工艺
CN110010480B (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺
US11764173B2 (en) Semiconductor package for high-speed data transmission and manufacturing method thereof
CN110010486B (zh) 一种密闭结构的系统级射频芯片封装工艺
CN113066781B (zh) 转接板堆叠模组、三维模组和堆叠工艺
CN113066780B (zh) 转接板堆叠模组、多层模组和堆叠工艺
CN111341754B (zh) 一种超厚转接板的制作方法
CN110676214B (zh) 一种金属填充弯管的垂直互联方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant