CN110010556B - 一种金属做密闭壳体的射频芯片系统级封装结构及工艺 - Google Patents
一种金属做密闭壳体的射频芯片系统级封装结构及工艺 Download PDFInfo
- Publication number
- CN110010556B CN110010556B CN201811176941.5A CN201811176941A CN110010556B CN 110010556 B CN110010556 B CN 110010556B CN 201811176941 A CN201811176941 A CN 201811176941A CN 110010556 B CN110010556 B CN 110010556B
- Authority
- CN
- China
- Prior art keywords
- metal piece
- base
- wafer
- tsv
- cover plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 title claims description 89
- 239000002184 metal Substances 0.000 title claims description 89
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052802 copper Inorganic materials 0.000 claims abstract description 45
- 239000010949 copper Substances 0.000 claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 claims abstract description 35
- 238000009826 distribution Methods 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 238000012858 packaging process Methods 0.000 claims abstract description 4
- 239000010953 base metal Substances 0.000 claims description 50
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 30
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 18
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 15
- 239000010931 gold Substances 0.000 claims description 15
- 229910052759 nickel Inorganic materials 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 15
- 229910052709 silver Inorganic materials 0.000 claims description 15
- 239000004332 silver Substances 0.000 claims description 15
- 229910052718 tin Inorganic materials 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 9
- 229910052763 palladium Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052716 thallium Inorganic materials 0.000 claims description 9
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 9
- 239000011135 tin Substances 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 229910010272 inorganic material Inorganic materials 0.000 claims description 3
- 239000011147 inorganic material Substances 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000010923 batch production Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 230000010354 integration Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000003466 welding Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Micromachines (AREA)
Abstract
本发明提供一种金属做密闭壳体的射频芯片系统级封装结构，包括底座晶圆和盖板晶圆，底座晶圆和盖板晶圆通过晶圆级工艺键合在一起，底座晶圆和盖板晶圆的外表面均设有绝缘层，底座晶圆的中部设有TSV布孔区域，TSV布孔区域内设有多个并行排列的TSV孔，这些TSV孔在厚度方向上贯穿底座晶圆，TSV孔内铸铜形成TSV铜柱，在布孔区域的上表面设有上部RDL结构，在布孔区域的下表面设有下部RDL结构，TSV铜柱的上下两端分别连接上部RDL结构和下部RDL结构，上部RDL结构的上表面连接功能芯片，底座晶圆在布孔区域以外的部分设有底座金属件；本发明还提供上述结构的封装工艺。本发明不需要做TSV和空腔结构，适合大量制造和批量生产。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种金属做密闭壳体的射频芯片系统级封装结构。
背景技术
微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础，随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起，承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。
在后摩尔定律的时代背景下，通过传统的缩小晶体管尺寸的方式来提高集成度变得更加困难。现在的电子系统正朝着小型化、多样化、智能化的方向发展，并最终形成具有感知、通信、处理、传输等融合多功能于一体的高集成度低成本综合电子系统。多功能综合电子系统的核心技术是集成，正在由平面集成向三维集成、由芯片级向集成度和复杂度更高的系统级集成发展。三维集成系统级封装能够解决同样面积内集成更多的晶体管的问题，是未来的发展方向。
通过转接板做载板或者盖板来做系统级封装的结构既能在架构上将芯片由平面布局改为堆叠式布局，又能集成无源器件或分立元件等系统构建，使得精度、密度增加，性能大大提高，代表着未来射频集成电路技术的发展趋势，在多方面存在极大的优势特性：
（a）三维异构集成系统级封装采用一个芯片壳体来完成一个系统的全部互连，使总的焊点大为减少，也缩短了元件的连线路程，从而使电性能得以提高。
（b）三维异构集成系统级封装在同一转接板芯片中叠加两个或更多的芯片，把Z方向的空间也利用起来，又不必增加封装引脚，两芯片叠装在同一壳内与芯片面积比均大于100％，三芯片叠装可增至250％；
（c）物理尺寸小，重量轻。例如，最先进的技术可实现4层堆叠芯片只有1mm厚的超薄厚度，三叠层芯片的重量减轻35％；
不同工艺（如MEMS工艺、SiGe HBT、SiGe BiCMOS、Si CMOS、III-V（InP、GaN、GaAs）MMIC工艺等），不同材料（如Si、GaAs、InP）制作的不同功能的芯片（如射频、生物、微机电和光电芯片等）组装形成一个系统，有很好的兼容性，并可与集成无源元件结合。有数据显示，无线电和便携式电子整机中现用的无源元件至少可被嵌入30-50％。
但是在实际应用当中，组成系统级封装结构需要做打引线和电磁屏蔽用的TSV以及镶嵌芯片用的硅空腔，这两个工艺不仅实现起来复杂，且成本奇高，对产品的量产是一个挑战。
发明内容
本发明首先要解决的技术问题是针对背景技术中的缺陷，提供一种金属做密闭壳体的射频芯片系统级封装结构。
为此，本发明采用以下技术方案：一种金属做密闭壳体的射频芯片系统级封装结构，包括底座晶圆和盖板晶圆，底座晶圆和盖板晶圆通过晶圆级工艺键合在一起，底座晶圆和盖板晶圆的外表面均设有绝缘层，底座晶圆的中部设有TSV布孔区域，TSV布孔区域内设有多个并行排列的TSV孔，这些TSV孔在厚度方向上贯穿底座晶圆，TSV孔内铸铜形成TSV铜柱，在布孔区域的上表面设有上部RDL结构，在布孔区域的下表面设有下部RDL结构，TSV铜柱的上下两端分别连接上部RDL结构和下部RDL结构，上部RDL结构的上表面连接功能芯片，底座晶圆在布孔区域以外的部分设有底座金属件；盖板晶圆的下表面设有盖板金属件，底座金属件和盖板金属件焊接固定。
进一步地，底座金属件和盖板金属件均可包括金属柱和金属墙，当其为金属柱时，金属柱至少包括一根。
进一步地，底座金属件的键合面的面积大于盖板金属件的键合面的面积。
本发明还提供一种上述结构的封装工艺，该工艺具体包括以下步骤：（1）制作底座晶圆：选用直径尺寸为4，6，8，12寸，厚度范围为200μm到2000μm，有机或无机材质的晶圆作为底座晶圆，在底座晶圆表面沉积氧化硅或氮化硅材质的底座绝缘层，底座绝缘层厚度范围在10nm到100μm；
（2）制作种子层：通过物理溅射、磁控溅射或者蒸镀工艺在底座绝缘层上方制作种子层，种子层厚度范围在1nm到100μm，种子层包括一层或多层，种子层的材料选自金属材质钛、铜、铝、银、钯、金、铊、锡、镍中的至少一种；
（3）制作TSV孔：通过光刻或蚀刻工艺在底座晶圆的中部打孔，形成直径范围在1μm到1000μm、深度在10μm到1000μm的TSV孔；
（4）TSV铜填充：向TSV孔内电镀铜，使铜金属充满TSV孔，控制温度在200-500℃下对填充的铜进行密化，除去TSV孔表面以外的其他部位的铜残留；
（5）制作上部RDL结构：在底座晶圆上布置了TSV孔的区域上表面制作RDL焊盘，焊盘材料选自铜、铝、镍、银、金、锡等材料中的至少一种，焊盘的厚度范围在10 nm到1000μm，焊盘包括至少一层RDL金属层，在焊盘表面沉积氧化硅或者氮化硅材质的绝缘层，绝缘层的厚度范围在在10nm到1000μm，通过光刻或干法蚀刻使绝缘层开窗，开窗直径范围在10μm到10000μm；
（6）制作下部RDL结构：通过打磨、研磨、湿法蚀刻或者干法蚀刻减薄底座晶圆的底面，直至露出TSV孔；在底座晶圆的底面上露出了TSV孔的区域制作RDL焊盘，焊盘材料选自铜、铝、镍、银、金、锡等材料中的至少一种，焊盘的厚度范围在10 nm到1000μm，焊盘包括至少一层RDL金属层，在焊盘表面沉积氧化硅或者氮化硅材质的绝缘层，绝缘层的厚度范围在在10nm到1000μm，通过光刻或干法蚀刻使绝缘层开窗，开窗直径范围在10μm到10000μm；
（7）制作底座金属件：通过光刻工艺定位底座金属件的位置，底座金属件的布置位置避开RDL结构或环绕在RDL结构外围，通过电镀工艺制作底座金属件，底座金属件包括至少一层，底座金属件的高度范围在100nm到1000μm，底座金属件的材料选自钛、铜、铝、银、钯、金、铊、锡、镍中的至少一种，底座金属件的宽度尺寸范围在10 μm到1000μm；
（8）制作盖板金属件：通过光刻工艺定位盖板金属件的位置，盖板金属件的布置位置与底座金属件对应，通过电镀工艺制作盖板金属件，盖板金属件包括至少一层，盖板金属件的高度范围在100nm到1000μm，盖板金属件的材料选自钛、铜、铝、银、钯、金、铊、锡、镍中的至少一种，盖板金属件的宽度尺寸范围在10 μm到1000μm；
（9）通过晶圆级工艺将底座晶圆和盖板晶圆键合在一起，键合温度控制在200-500℃，键合后切割得到单一模组。
进一步地，RDL结构包括走线结构和键合结构。
进一步地，底座金属件和/或盖板金属件的外端面设有键合件，键合件焊接在底座金属件和/或盖板金属件上。
本发明的有益效果是：本发明的结构通过在硅片表面做铜柱或铜墙的工艺使芯片镶嵌在铜柱或铜墙围成的区域内，并且铜柱或铜墙顶部带有焊接用的锡球等材料，可以实现封装结构的密闭，且保证了电路互联和电磁屏蔽；本发明的工艺不需要做TSV和空腔结构，适合大量制造和批量生产。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是实施例1的盖板晶圆的结构图。
图2是实施例1的底座晶圆的结构图。
图3是实施例1的键合结构图。
图4是实施例2的盖板晶圆的结构图。
图5是实施例2的底座晶圆的结构图。
图6是实施例2的键合结构图。
图7是实施例3的盖板晶圆的结构图。
图8是实施例3的底座晶圆的结构图。
图9是实施例3的键合结构图。
图10是实施例4的盖板晶圆的结构图。
图11是实施例4的底座晶圆的结构图。
图12是实施例4的键合结构图。
图13是实施例5的盖板晶圆的结构图。
图14是实施例5的底座晶圆的结构图。
图15是实施例5的键合结构图。
图16是实施例6的盖板晶圆的结构图。
图17是实施例6的底座晶圆的结构图。
图18是实施例6的键合结构图。
图19是实施例7的盖板晶圆的结构图。
图20是实施例7的底座晶圆的结构图。
图21是实施例7的键合结构图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
实施例1，参照附图1-3。
本发明提供一种金属做密闭壳体的射频芯片系统级封装结构，包括底座晶圆201和盖板晶圆101，底座晶圆201和盖板晶圆101通过晶圆级工艺键合在一起。
底座晶圆201和盖板晶圆101的外表面均设有绝缘层，底座晶圆201的中部设有TSV布孔区域，TSV布孔区域内设有多个并行排列的TSV孔203，这些TSV孔203在厚度方向上贯穿底座晶圆201，TSV孔203内铸铜形成TSV铜柱，在布孔区域的上表面设有上部RDL结构204，在布孔区域的下表面设有下部RDL结构205，TSV铜柱的上下两端分别连接上部RDL结构204和下部RDL结构205，上部RDL结构204的上表面连接功能芯片206，底座晶圆201在布孔区域以外的部分设有底座金属件202；盖板晶圆101的下表面设有盖板金属件102，底座金属件202和盖板金属件102焊接固定。
如图3所示，底座金属件202和盖板金属件102的焊接面上可以设置键合件103，在本实施例中，键合件103设置在盖板金属件102的外端面，为了防止键合时发生位移，盖板金属件102的键合面面积大于底座金属件202的键合面面积。
本实施例的封装工艺包括以下步骤：
（1）制作底座晶圆：选用直径尺寸为4，6，8，12寸，厚度范围为200μm到2000μm，有机或无机材质的晶圆作为底座晶圆，在底座晶圆表面沉积氧化硅或氮化硅材质的底座绝缘层，底座绝缘层厚度范围在10nm到100μm；
（2）制作种子层：通过物理溅射、磁控溅射或者蒸镀工艺在底座绝缘层上方制作种子层，种子层厚度范围在1nm到100μm，种子层包括一层或多层，种子层的材料选自金属材质钛、铜、铝、银、钯、金、铊、锡、镍中的至少一种；
（3）制作TSV孔：通过光刻或蚀刻工艺在底座晶圆的中部打孔，形成直径范围在1μm到1000μm、深度在10μm到1000μm的TSV孔；
（4）TSV铜填充：向TSV孔内电镀铜，使铜金属充满TSV孔，控制温度在200-500℃下对填充的铜进行密化，除去TSV孔表面以外的其他部位的铜残留；
（5）制作上部RDL结构：在底座晶圆上布置了TSV孔的区域上表面制作RDL焊盘，焊盘材料选自铜、铝、镍、银、金、锡等材料中的至少一种，焊盘的厚度范围在10 nm到1000μm，焊盘包括至少一层RDL金属层，在焊盘表面沉积氧化硅或者氮化硅材质的绝缘层，绝缘层的厚度范围在在10nm到1000μm，通过光刻或干法蚀刻使绝缘层开窗，开窗直径范围在10μm到10000μm；
（6）制作下部RDL结构：通过打磨、研磨、湿法蚀刻或者干法蚀刻减薄底座晶圆的底面，直至露出TSV孔；在底座晶圆的底面上露出了TSV孔的区域制作RDL焊盘，焊盘材料选自铜、铝、镍、银、金、锡等材料中的至少一种，焊盘的厚度范围在10 nm到1000μm，焊盘包括至少一层RDL金属层，在焊盘表面沉积氧化硅或者氮化硅材质的绝缘层，绝缘层的厚度范围在在10nm到1000μm，通过光刻或干法蚀刻使绝缘层开窗，开窗直径范围在10μm到10000μm；
把功能芯片焊接在上部RDL结构204上，并使功能芯片的PAD与底座晶圆RDL互联；
（7）制作底座金属件：通过光刻工艺定位底座金属件的位置，底座金属件的布置位置避开RDL结构或环绕在RDL结构外围，通过电镀工艺制作底座金属件，底座金属件包括至少一层，底座金属件的高度范围在100nm到1000μm，底座金属件的材料选自钛、铜、铝、银、钯、金、铊、锡、镍中的至少一种，底座金属件的宽度尺寸范围在10 μm到1000μm；
（8）制作盖板金属件：通过光刻工艺定位盖板金属件的位置，盖板金属件的布置位置与底座金属件对应，通过电镀工艺制作盖板金属件，盖板金属件包括至少一层，盖板金属件的高度范围在100nm到1000μm，盖板金属件的材料选自钛、铜、铝、银、钯、金、铊、锡、镍中的至少一种，盖板金属件的宽度尺寸范围在10 μm到1000μm；
在本实施例中，盖板金属件102和底座金属件202均为金属柱。
（9）通过晶圆级工艺将底座晶圆和盖板晶圆键合在一起，键合温度控制在200-500℃，键合后切割得到单一模组。为了防止键合时发生位移，盖板金属件102的键合面面积大于底座金属件202的键合面面积。
实施例2，参照附图4-6。
本实施例中，盖板金属件102为金属墙，本实施例的其他实施方式与实施例1相同。
实施例3，参照附图7-9。
本实施例中，底座金属件202为单排金属柱，且金属柱的排列方向与金属墙的宽度方向垂直，本实施例的其他实施方式与实施例2相同。
实施例4，参照附图10-12。
本实施例中，盖板金属件102上设有盖板键合件103，底座金属件202上设有底座键合件207，当底座晶圆201和盖板晶圆101键合在一起时，盖板键合件103与底座晶圆201的内表面键合，底座键合件207与盖板晶圆101的内表面键合，功能芯片206通过焊球208焊接在盖板晶圆101的内表面上，本实施例的其他实施方式与实施例1相同。
实施例5，参照附图13-15。
本实施例中，盖板晶圆101内设有盖板TSV件104，底座晶圆201内设有底座TSV件209，盖板TSV件104和底座TSV件209分别位于盖板金属件102和底座金属件202的底部并与之固定连接，用于增加金属件在晶圆表面的固定强度，本实施例的其他实施方式与实施例4相同。
实施例6，参照附图16-18。
本实施例中，盖板金属件102是两排金属柱，底座金属件202是单排金属柱，单排金属柱位于两排金属柱之间，本实施例的其他实施方式与实施例5相同。
实施例7，参照附图19-21。
本实施例中，盖板金属件102是两排金属柱，底座金属件202是单排金属柱，单排金属柱位于两排金属柱之间，盖板金属件上设有盖板键合件103，底座金属件上设有底座键合件207，底座键合件207卡在盖板键合件103之间，并且，当底座晶圆201和盖板晶圆101键合在一起时，底座键合件207与盖板晶圆101的内表面键合。
Claims (1)
1.一种金属做密闭壳体的射频芯片系统级封装工艺，其特征是，包括底座晶圆和盖板晶圆，底座晶圆和盖板晶圆通过晶圆级工艺键合在一起，底座晶圆和盖板晶圆的外表面均设有绝缘层，底座晶圆的中部设有TSV布孔区域，TSV布孔区域内设有多个并行排列的TSV孔，这些TSV孔在厚度方向上贯穿底座晶圆，TSV孔内铸铜形成TSV铜柱，在布孔区域的上表面设有上部RDL结构，在布孔区域的下表面设有下部RDL结构，TSV铜柱的上下两端分别连接上部RDL结构和下部RDL结构，上部RDL结构的上表面连接功能芯片，底座晶圆在布孔区域以外的部分设有底座金属件；盖板晶圆的下表面设有盖板金属件，底座金属件和盖板金属件焊接固定；底座金属件和盖板金属件均可包括金属柱或金属墙，当其为金属柱时，金属柱至少包括一根；底座金属件的键合面的面积大于盖板金属件的键合面的面积；
具体包括以下步骤：
（1）制作底座晶圆：选用直径尺寸为4、6、8、12寸，厚度范围为200μm到2000μm，有机或无机材质的晶圆作为底座晶圆，在底座晶圆表面沉积氧化硅或氮化硅材质的底座绝缘层，底座绝缘层厚度范围在10nm到100μm；
（2）制作种子层：通过物理溅射、磁控溅射或者蒸镀工艺在底座绝缘层上方制作种子层，种子层厚度范围在1nm到100μm，种子层包括一层或多层，种子层的材料选自金属材质钛、铜、铝、银、钯、金、铊、锡、镍中的至少一种；
（3）制作TSV孔：通过光刻或蚀刻工艺在底座晶圆的中部打孔，形成直径范围在1μm到1000μm、深度在10μm到1000μm的TSV孔；
（4）TSV铜填充：向TSV孔内电镀铜，使铜金属充满TSV孔，控制温度在200-500℃下对填充的铜进行密化，除去TSV孔表面以外的其他部位的铜残留；
（5）制作上部RDL结构：在底座晶圆上布置了TSV孔的区域上表面制作RDL焊盘，焊盘材料选自铜、铝、镍、银、金、锡材料中的至少一种，焊盘的厚度范围在10 nm到1000μm，焊盘包括至少一层RDL金属层，在焊盘表面沉积氧化硅或者氮化硅材质的绝缘层，绝缘层的厚度范围在10nm到1000μm，通过光刻或干法蚀刻使绝缘层开窗，开窗直径范围在10μm到10000μm；
（6）制作下部RDL结构：通过打磨、研磨、湿法蚀刻或者干法蚀刻减薄底座晶圆的底面，直至露出TSV孔；在底座晶圆的底面上露出了TSV孔的区域制作RDL焊盘，焊盘材料选自铜、铝、镍、银、金、锡材料中的至少一种，焊盘的厚度范围在10 nm到1000μm，焊盘包括至少一层RDL金属层，在焊盘表面沉积氧化硅或者氮化硅材质的绝缘层，绝缘层的厚度范围在10nm到1000μm，通过光刻或干法蚀刻使绝缘层开窗，开窗直径范围在10μm到10000μm；
（7）制作底座金属件：通过光刻工艺定位底座金属件的位置，底座金属件的布置位置避开RDL结构或环绕在RDL结构外围，通过电镀工艺制作底座金属件，底座金属件包括至少一层，底座金属件的高度范围在100nm到1000μm，底座金属件的材料选自钛、铜、铝、银、钯、金、铊、锡、镍中的至少一种，底座金属件的宽度尺寸范围在10 μm到1000μm；
（8）制作盖板金属件：通过光刻工艺定位盖板金属件的位置，盖板金属件的布置位置与底座金属件对应，通过电镀工艺制作盖板金属件，盖板金属件包括至少一层，盖板金属件的高度范围在100nm到1000μm，盖板金属件的材料选自钛、铜、铝、银、钯、金、铊、锡、镍中的至少一种，盖板金属件的宽度尺寸范围在10 μm到1000μm；
（9）通过晶圆级工艺将底座晶圆和盖板晶圆键合在一起，键合温度控制在200-500℃，键合后切割得到单一模组；
RDL结构包括走线结构和键合结构；底座金属件和/或盖板金属件的外端面设有键合件，键合件焊接在底座金属件和/或盖板金属件上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176941.5A CN110010556B (zh) | 2018-10-10 | 2018-10-10 | 一种金属做密闭壳体的射频芯片系统级封装结构及工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176941.5A CN110010556B (zh) | 2018-10-10 | 2018-10-10 | 一种金属做密闭壳体的射频芯片系统级封装结构及工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010556A CN110010556A (zh) | 2019-07-12 |
| CN110010556B true CN110010556B (zh) | 2021-01-22 |
Family
ID=67164874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811176941.5A Active CN110010556B (zh) | 2018-10-10 | 2018-10-10 | 一种金属做密闭壳体的射频芯片系统级封装结构及工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010556B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911785B (zh) * | 2019-11-15 | 2022-07-12 | 天津大学 | 一种双工器 |
| CN113809049A (zh) * | 2021-09-17 | 2021-12-17 | 中国电子科技集团公司第五十八研究所 | 一种高屏蔽性和隔离度的射频芯片封装结构及封装方法 |
| CN114080146B (zh) * | 2021-11-02 | 2023-12-05 | 中国电子科技集团公司第三十八研究所 | 一种低温无压的传感器金属外壳密封方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10204889B2 (en) * | 2016-11-28 | 2019-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method of forming thereof |
| JP2018116974A (ja) * | 2017-01-16 | 2018-07-26 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
| US10181455B2 (en) * | 2017-01-17 | 2019-01-15 | Apple Inc. | 3D thin profile pre-stacking architecture using reconstitution method |
| CN108083223A (zh) * | 2018-01-15 | 2018-05-29 | 杭州臻镭微波技术有限公司 | 一种硅基三维异构集成的射频微系统及其制造方法 |
-
2018
- 2018-10-10 CN CN201811176941.5A patent/CN110010556B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010556A (zh) | 2019-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324728B2 (en) | Wafer level packaging using flip chip mounting | |
| US9666930B2 (en) | Interface between a semiconductor die and a waveguide, where the interface is covered by a molding compound | |
| CN107403790B (zh) | 具有片上天线的半导体器件及其制造方法 | |
| CN110010556B (zh) | 一种金属做密闭壳体的射频芯片系统级封装结构及工艺 | |
| CN113451280A (zh) | 包括天线的半导体装置 | |
| CN111293079B (zh) | 一种超厚转接板的制作方法 | |
| US9761547B1 (en) | Crystalline tile | |
| CN110010484B (zh) | 一种插孔式超深tsv互联的射频芯片系统级封装工艺 | |
| CN110010502B (zh) | 一种射频芯片的系统级封装工艺 | |
| CN111968943B (zh) | 一种射频模组超薄堆叠方法 | |
| CN108962878B (zh) | 电子封装件及其制法 | |
| CN111199957A (zh) | 一种芯片和天线集成的三维封装结构及其制备方法 | |
| US9607894B2 (en) | Radio-frequency device package and method for fabricating the same | |
| KR101761502B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN110676214B (zh) | 一种金属填充弯管的垂直互联方法 | |
| CN111128909A (zh) | 一种射频系统微型封装结构及其制备方法 | |
| CN110010486B (zh) | 一种密闭结构的系统级射频芯片封装工艺 | |
| CN111341754B (zh) | 一种超厚转接板的制作方法 | |
| CN112992806A (zh) | 半导体封装装置及其制造方法 | |
| CN112838067A (zh) | 芯片封装结构及其制造方法 | |
| CN111403332B (zh) | 一种超厚转接板的制作方法 | |
| US11869858B2 (en) | Packaging high-frequency microwave circuits using hot via die attach with interposer | |
| CN221263779U (zh) | 射频模组封装结构 | |
| US20230317644A1 (en) | Routable multilevel package with multiple integrated antennas | |
| WO2022126016A4 (en) | Multi-level 3d stacked package and methods of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |