CN112838067A - 芯片封装结构及其制造方法 - Google Patents

芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN112838067A
CN112838067A CN202010170286.3A CN202010170286A CN112838067A CN 112838067 A CN112838067 A CN 112838067A CN 202010170286 A CN202010170286 A CN 202010170286A CN 112838067 A CN112838067 A CN 112838067A
Authority
CN
China
Prior art keywords
chip
layer
dielectric layer
conductive
redistribution layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010170286.3A
Other languages
English (en)
Inventor
齐中邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN112838067A publication Critical patent/CN112838067A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种芯片封装结构，包括芯片、封装胶体、第一介电层、第一重布线路层、第二重布线路层以及第二介电层。封装胶体包封芯片。封装胶体中具有多个导电连接件。第一介电层配置于芯片的主动面及部分封装胶体上。第一重布线路层配置于封装胶体相对于第一介电层的表面上。第二重布线路层配置于第一介电层上。第二介电层配置于第二重布线路层及部分第一介电层上。部分导电连接件位于芯片的背面上，背面通过部分导电连接件电性连接至第一重布线路层，且导电部电性连接至第二重布线路层、导电连接件及第一重布线路层。另提供一种芯片封装结构的制造方法。

Description

芯片封装结构及其制造方法
技术领域
本发明涉及一种封装结构及其制造方法，尤其涉及一种芯片封装结构及其制造方法。
背景技术
随着电子产品的需求朝向高功能化、信号传输高速化及电路元件高密度化，芯片封装中的信号传输路径设计也日趋重要。因此，如何使信号在芯片背面与主动面之间传输并提升信号传输能力，便成为当前亟待解决的问题之一。
发明内容
本发明提供一种芯片封装结构及其制造方法，其可以使信号在芯片背面与主动面之间传输并提升信号传输能力。
本发明的芯片封装结构包括第一芯片、封装胶体、第一介电层、第一重布线路层、第二重布线路层以及第二介电层。第一芯片具有第一主动面、相对于第一主动面的背面以及位于第一主动面上的多个导电部。封装胶体包封第一芯片。封装胶体中具有多个导电连接件。第一介电层配置于第一芯片的第一主动面及部分封装胶体上。第一重布线路层配置于封装胶体相对于第一介电层的表面上。第二重布线路层配置于第一介电层上。第二介电层配置于第二重布线路层及部分第一介电层上。部分导电连接件位于第一芯片的背面上，背面通过部分导电连接件电性连接至第一重布线路层，且导电部电性连接至第二重布线路层、导电连接件及第一重布线路层。
基于上述，在芯片封装结构中，由于部分导电连接件位于背面上，背面通过部分导电连接件电性连接至重布线路层，且导电部电性连接至重布线路层、导电连接件及重布线路层，使信号可以在芯片的背面与主动面之间传输并通过重布线路层及重布线路层的细线距提升信号传输能力。
附图说明
图1A至图1L是依据本发明一实施例的芯片封装结构的部分制造方法的部分剖面示意图。
附图标号说明：
10、20：黏着层
100：芯片封装结构
110、160：载板
120、174：介电层
1201：介电材料层
130、180、190：芯片
130a、180a、190a：主动面
130b：背面
131：绝缘层
132：导电接垫
134：导电凸块
136：导电部
136s：侧壁
140：封装胶体
140a：表面
142、1421、1422：导电连接件
150、172：重布线路层
192：基板
O1、O2、O3：开口
具体实施方式
本文所使用的方向用语(例如，上、下、右、左、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。
除非另有明确说明，否则本文所述任何方法绝不意欲被解释为要求按特定顺序执行其步骤。
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
图1A至图1L是依据本发明一实施例的芯片封装结构的部分制造方法的部分剖面示意图。请参考图1A，首先，提供载板110。载板110可以是由玻璃、塑胶或其他合适的材料制成的载板，只要前述的材料能够于后续的制程中，承载形成于其上的封装结构。在此，载板110可为第一载板。接着，于载板110上形成介电材料层1201。
在一实施例中，黏着层10可以设置于载板110与介电材料层1201之间，其中黏着层10可为上表面与下表面皆具有黏性的薄膜，以提升载板110与介电材料层1201之间的接合力以及增强后续结构从载板110移除的可剥离性。
请参考图1B，对介电材料层1201进行微影蚀刻或激光钻孔(laser drilling)制程，以形成具有多个开口O1的介电层120，其中多个开口O1可以暴露出下方的黏着层10。在此，开口O1可为第一开口；而介电层120可为第一介电层。
请同时参考图1A与图1B，在一实施例中，介电材料层1201可以包括感光材料，如聚亚酰胺(polyimide,PI)、苯环丁烯(benzocyclobutene,BCB)、硅胶或聚苯恶唑(polybenzoxazole,PBO)，因此可以直接对介电材料层1201进行微影蚀刻制程，以降低制程的复杂性，但本发明不限于此，介电层120也可以是其他适宜的介电材料。
请参考图1C，于介电层120上配置芯片130，其中芯片130具有主动面130a、相对于主动面130a的背面130b以及位于主动面130a上受绝缘层131覆盖局部暴露的多个导电接垫132。导电接垫132、介电层120与黏着层10可以形成一空腔，但本发明不限于此。导电接垫132可以包括铝接垫、铜接垫或其他适宜的金属接垫(例如镍金)。在此，芯片130可为第一芯片；而主动面130a可为第一主动面。
请参考图1D，形成封装胶体140，以包封芯片130。封装胶体140可以是覆盖至芯片130的背面130b，以利后续进一步形成可以电性连接至背面130b的导电连接件。在本实施例中，介电层120配置于芯片130的主动面130a及部分封装胶体140上。
在一实施例中，封装胶体140的材料可以与介电层120的材料实质上相同，因此可以提升介电层120与封装胶体140之间的附着性，减少介电层120与封装胶体140之间因收缩而产生的应力，进而可以降低介电层120与封装胶体140之间脱层的机率。
请参考图1E，对封装胶体140进行微影蚀刻或激光钻孔制程，以形成多个开口O2与多个开口O3，其中开口O2贯穿封装胶体140与介电层120，暴露出下方的黏着层10，且开口O3暴露出部分芯片130的背面130b。开口O2可以是形成于芯片130的两侧，换句话说，开口O2可以围绕芯片130。在此，开口O2可为第二开口；而开口O3可为第三开口。
在一实施例中，封装胶体140可以包括感光材料，因此可以直接对封装胶体140进行微影蚀刻制程，以降低制程的复杂性，但本发明不限于此，封装胶体140的材料可视实际设计需求而定。
请参考图1F，填入导电材料于开口O2与开口O3中，以形成多个导电连接件142。举例而言，导电连接件142可以包括导电连接件1421与导电连接件1422，其中于开口O2填入导电材料以形成导电连接件1421，而于开口O3填入导电材料以形成导电连接件1422。在一实施例中，导电材料可以覆盖至封装胶体140的顶面，再对导电材料进行平坦化制程，直到露出封装胶体140的顶面，使形成的导电连接件1421的顶面与导电连接件1422的顶面实质上共面(coplanar)，前述提及的平坦化制程例如是蚀刻、研磨等方式，但本发明不限于此。
在本实施例中，部分导电连接件142位于背面130b上；而另一部分导电连接件142围绕芯片130。举例而言，导电连接件1422位于背面130a上；而导电连接件1421围绕芯片130。由于导电连接件1422位于背面130a上，因此，芯片130的背面130b可以通过导电连接件1422电性连接至其他所欲连接的线路层、导电元件或芯片，使芯片130的背面130b的信号可以通过导电连接件1422传输出去。
请参考图1G，于封装胶体140相对于介电层120的表面140a上形成重布线路层150，其中芯片130的背面130b可以通过导电连接件1422与重布线路层150电性连接至导电连接件1421，因此重布线路层150可以使导电连接件1421与导电连接件1422互相电性连接。在此，重布线路层150可为第一重布线路层。
请参考图1H，从芯片130以及介电层120上分离移除载板110与黏着层10，以暴露出部分的导电连接件142、导电接垫132以及介电层120。导电连接件142以及介电层120被暴露出来的表面可以实质上共面，因此后续可以在平坦的表面上形成其他线路层。
请参考图1I，移除载板110与黏着层10后，将图1H所示出的结构上下翻面(flippedupside down)。接着，将于重布线路层150上配置载板160。在此载板160可为第二载板。在一实施例中，黏着层20可以设置于载板160与重布线路层150之间。黏着层20可以类似于黏着层10，于此不再赘述。
请参考图1J，于介电层120上形成重布线路层172，于重布线路层172及部分介电层120上形成介电层174。举例而言，可以先形成重布线路层172，再形成介电层174，以覆盖重布线路层172。在本实施例中，可以于形成重布线路层172的同时，在介电层120与黏着层10形成的空腔、芯片130的导电接垫132上形成多个导电凸块134，其中导电接垫132与导电凸块134构成芯片130的主动面130a上的多个导电部136。在一实施例中，介电层120至少覆盖多个导电部136的部分侧壁136s。在一实施例中，导电凸块134的材料可以包括铜、锡、金、镍、焊料或上述的组合。然而，本发明不限于此，重布线路层172与介电层174的形成顺序可以视实际设计需求而定。在此，重布线路层172可为第二重布线路层；而介电层174可为第二介电层。在一实施例中，可以使用电镀制程同时形成重布线路层172与导电凸块134，如此可以进一步简化芯片封装结构100的制程，但本发明不限于此。
在本实施例中，由于部分导电连接件142位于背面130b上，背面130b通过部分导电连接件142电性连接至重布线路层150，且导电部136电性连接至重布线路层172、导电连接件142及重布线路层150，使信号可以在芯片130的背面130a与主动面130a之间传输并通过重布线路层172及重布线路层150的细线距提升信号传输能力。
介电层174可以具有多个开口以暴露出重布线路层172，以利于芯片130进一步与其他芯片进行电性连接。在一实施例中，介电层174可以包括感光材料，因此可以直接对介电层174进行微影蚀刻制程，以降低制程的复杂性，但本发明不限于此，介电层174的材料可视实际制程需求而定。
在一实施例中，介电层174的材料可以与介电层120的材料实质上相同，因此可以提升介电层120与介电层174之间的附着性，减少介电层120与介电层174之间因收缩而产生的应力，进而可以降低介电层120与介电层174之间脱层与重布线路层172断线的机率。在另一实施例中，介电层174的材料可以与介电层120的材料以及封装胶体140的材料实质上相同，因此可以更进一步降低芯片130及封装胶体140与重布线路层172脱层与重布线路层172断线的机率，以提升芯片封装结构100的可靠度。
请同时参考图1K与图1L，形成重布线路层172后，从重布线路层150上分离移除载板160与黏着层20。接着，以覆晶接合的方式配置芯片180于重布线路层172上，并以覆晶接合的方式配置至少一芯片190(图1L中示意地示出两个芯片190)于重布线路层150上。在此，芯片180可为第二芯片；而芯片190可为第三芯片。
在本实施例中，芯片180具有面向重布线路层172的主动面180a，且芯片180通过重布线路层172与芯片130电性连接；而至少一芯片190的每一者具有面向重布线路层150的主动面190a，且芯片130与芯片180通过重布线路层172、导电连接件142及重布线路层150与至少一芯片190电性连接。在此，主动面180a可为第二主动面；而主动面190a可为第三主动面。
请继续参考图1L，在本实施例中，还可以包括基板192，其中至少一芯片190可以配置于重布线路层150与基板192之间。经过上述制程后即可大致上完成本实施例的芯片封装结构100的制作。应说明的是，本发明不限制芯片130、芯片180与芯片190的种类，可视实际设计需求而定。
综上所述，在芯片封装结构中，由于部分导电连接件位于背面上，背面通过部分导电连接件电性连接至重布线路层，且导电部电性连接至重布线路层、导电连接件及重布线路层，使信号可以在芯片的背面与主动面之间传输并通过重布线路层及重布线路层的细线距提升信号传输能力。此外，第一介电层的材料、第二介电层的材料与封装胶体的材料实质上相同，因此可以提升第一介电层、第二介电层与封装胶体之间的附着性，减少第一介电层、第二介电层与封装胶体之间因收缩而产生的应力，进而可以降低第一介电层、第二介电层与封装胶体之间脱层与重布线路层断线的机率，以提升芯片封装结构的可靠度。

Claims (14)

1.一种芯片封装结构，包括：
第一芯片，具有第一主动面、相对于所述第一主动面的背面以及位于所述第一主动面上的多个导电部；
封装胶体，包封所述第一芯片，且所述封装胶体中具有多个导电连接件；
第一介电层，配置于所述第一芯片的所述第一主动面及部分所述封装胶体上；
第一重布线路层，配置于所述封装胶体相对于所述第一介电层的表面上；
第二重布线路层，配置于所述第一介电层上；以及
第二介电层，配置于所述第二重布线路层及部分所述第一介电层上，
其中部分所述多个导电连接件位于所述背面上，所述背面通过所述部分多个导电连接件电性连接至所述第一重布线路层，且所述多个导电部电性连接至所述第二重布线路层、所述多个导电连接件及所述第一重布线路层。
2.根据权利要求1所述的芯片封装结构，其中所述第一介电层的材料与所述第二介电层的材料实质上相同。
3.根据权利要求1所述的芯片封装结构，其中所述第一介电层的材料、所述第二介电层的材料与所述封装胶体的材料实质上相同。
4.根据权利要求1所述的芯片封装结构，其中所述第一介电层至少覆盖所述多个导电部的部分侧壁。
5.根据权利要求1所述的芯片封装结构，其中另一部分的所述多个导电连接件贯穿所述封装胶体与所述第一介电层，且围绕所述第一芯片。
6.根据权利要求1所述的芯片封装结构，还包括第二芯片，配置于所述第二重布线路层上，其中所述第二芯片具有面向所述第二重布线路层的第二主动面，且所述第二芯片通过所述第二重布线路层与所述第一芯片电性连接。
7.根据权利要求6所述的芯片封装结构，还包括至少一第三芯片，配置于所述第一重布线路层上，其中所述至少一第三芯片的每一者具有面向所述第一重布线路层的第三主动面，且所述第一芯片与所述第二芯片通过所述第二重布线路层、所述多个导电连接件及所述第一重布线路层与所述至少一第三芯片电性连接。
8.根据权利要求1所述的芯片封装结构，其中所述第一介电层、所述第二介电层以及所述封装胶体包括感光性材料。
9.一种芯片封装结构的制造方法，包括：
提供第一载板；
形成第一介电层于所述第一载板上；
配置第一芯片于所述第一介电层上，其中所述第一芯片具有第一主动面、相对于所述第一主动面的背面以及位于所述第一主动面上的多个导电部；
形成封装胶体，以包封所述第一芯片；
形成多个导电连接件于所述封装胶体中；
形成第一重布线路层于所述封装胶体相对于所述第一介电层的表面上；
移除所述第一载板；
形成第二重布线路层于所述第一介电层上；以及
形成第二介电层于所述第二重布线路层及部分所述第一介电层上；
其中部分所述多个导电连接件位于所述背面上，所述背面通过所述部分多个导电连接件电性连接至所述第一重布线路层，且所述多个导电部电性连接至所述第二重布线路层、所述多个导电连接件及所述第一重布线路层。
10.根据权利要求9所述的芯片封装结构的制造方法，形成所述第一介电层的步骤包括：
形成介电材料层于所述第一载板上；以及
对所述介电材料层进行微影蚀刻或激光钻孔制程，以形成多个第一开口。
11.根据权利要求9所述的芯片封装结构的制造方法，形成所述多个导电连接件的步骤包括：
对所述封装胶体进行微影蚀刻或激光钻孔制程，以形成多个第二开口与多个第三开口，其中所述多个第二开口贯穿所述封装胶体与所述第一介电层，且所述多个第三开口暴露出部分所述背面；以及
填入导电材料于所述多个第二开口与所述多个第三开口。
12.根据权利要求9所述的芯片封装结构的制造方法，还包括：
以覆晶接合的方式配置第二芯片于所述第二重布线路层上；以及
以覆晶接合的方式配置至少一第三芯片于所述第一重布线路层上。
13.根据权利要求9所述的芯片封装结构的制造方法，还包括在移除所述第一载板后，形成第二载板于所述第一重布线路层上。
14.根据权利要求13所述的芯片封装结构的制造方法，还包括在形成所述第二重布线路层后，移除所述第二载板。
CN202010170286.3A 2019-11-25 2020-03-12 芯片封装结构及其制造方法 Pending CN112838067A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108142814 2019-11-25
TW108142814A TWI713165B (zh) 2019-11-25 2019-11-25 晶片封裝結構及其製造方法

Publications (1)

Publication Number Publication Date
CN112838067A true CN112838067A (zh) 2021-05-25

Family

ID=74669673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010170286.3A Pending CN112838067A (zh) 2019-11-25 2020-03-12 芯片封装结构及其制造方法

Country Status (2)

Country Link
CN (1) CN112838067A (zh)
TW (1) TWI713165B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI804094B (zh) * 2021-12-09 2023-06-01 南茂科技股份有限公司 晶片封裝結構及其製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120186B2 (en) * 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US10580761B2 (en) * 2017-12-13 2020-03-03 Intel Corporation Systems in packages including wide-band phased-array antennas and methods of assembling same

Also Published As

Publication number Publication date
TWI713165B (zh) 2020-12-11
TW202121613A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
US10276553B2 (en) Chip package structure and manufacturing method thereof
US8941225B2 (en) Integrated circuit package and method for manufacturing the same
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
CN110335859B (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN113130464B (zh) 封装结构及其制造方法
KR20210157787A (ko) 반도체 패키지 및 이의 제조 방법
KR20150011893A (ko) 적층형 반도체패키지 및 그 제조방법
KR101944007B1 (ko) 반도체 패키지 및 그 제조방법
CN112038305A (zh) 一种多芯片超薄扇出型封装结构及其封装方法
KR101494414B1 (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
KR101474189B1 (ko) 집적회로 패키지
US9905438B2 (en) Method of manufacturing package substrate and semiconductor package
US11362057B2 (en) Chip package structure and manufacturing method thereof
CN112838067A (zh) 芯片封装结构及其制造方法
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
KR101761502B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법
KR101013548B1 (ko) 스택 패키지
CN113496901A (zh) 芯片嵌入式基板结构与芯片封装结构及其制造方法
CN112435996A (zh) 半导体封装装置及其制造方法
US20230420391A1 (en) Electronic package and manufacturing method thereof
US20240021640A1 (en) Package structure and manufacturing method thereof
US20230126003A1 (en) Semiconductor package and method of fabricating the same
US11710757B2 (en) Semiconductor package and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination