KR20210157787A - 반도체 패키지 및 이의 제조 방법 - Google Patents

반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210157787A
KR20210157787A KR1020200076033A KR20200076033A KR20210157787A KR 20210157787 A KR20210157787 A KR 20210157787A KR 1020200076033 A KR1020200076033 A KR 1020200076033A KR 20200076033 A KR20200076033 A KR 20200076033A KR 20210157787 A KR20210157787 A KR 20210157787A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
layer
pad
intermetallic compound
Prior art date
Application number
KR1020200076033A
Other languages
English (en)
Inventor
김효은
서선경
연승훈
조차제
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200076033A priority Critical patent/KR20210157787A/ko
Priority to US17/165,429 priority patent/US11942446B2/en
Publication of KR20210157787A publication Critical patent/KR20210157787A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16014—Structure relative to the bonding area, e.g. bond pad the bump connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Abstract

본 발명은 반도체 패키지 및 이의 제조 방법을 제공한다. 이 반도체 패키지는, 제 1 반도체 칩 상에 적층되는 적어도 하나의 제 2 반도체 칩; 및 상기 제 1 반도체 칩과 상기 제 2 반도체 칩 사이에 개재되는 언더필막을 포함하되, 상기 제 1 반도체 칩은 제 1 기판, 상기 제 1 기판 상에 배치되며 제 1 리세스 영역을 포함하는 제 1 패시베이션막, 및 상기 제 1 리세스 영역의 바닥면과 측면을 덮는 제 1 패드를 포함하고, 상기 제 2 반도체 칩은 제 2 기판, 상기 제 2 기판에 인접한 제 2 패시베이션막, 상기 제 2 패시베이션막 밖으로 상기 제 1 반도체 칩을 향하여 돌출되는 도전 범프, 그리고 상기 도전 범프 및 상기 제 1 패드와 동시에 접하는 금속간 화합물 패턴을 포함하며, 상기 언더필막은 상기 도전 범프 및 상기 금속간 화합물 패턴과 동시에 접한다.

Description

반도체 패키지 및 이의 제조 방법{Semiconductor package and method of fabricating the same}
본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것이다.
반도체 패키지는 집적회로 칩을 전자제품에 사용하기 적합한 형태로 구현한 것이다. 통상적으로 반도체 패키지는 인쇄회로기판(PCB) 상에 반도체 칩을 실장하고 본딩 와이어 내지 범프를 이용하여 이들을 전기적으로 연결하는 것이 일반적이다. 전자 산업의 발달로 반도체 패키지의 신뢰성 및 내구성 향상을 위한 다양한 연구가 진행되고 있다.
본 발명이 해결하고자 하는 과제는 신뢰성이 향상된 반도체 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 수율을 향상시킬 수 있는 반도체 패키지의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 실시예들에 따른 반도체 패키지는 제 1 반도체 칩 상에 적층되는 적어도 하나의 제 2 반도체 칩; 및 상기 제 1 반도체 칩과 상기 제 2 반도체 칩 사이에 개재되는 언더필막을 포함하되, 상기 제 1 반도체 칩은 제 1 기판, 상기 제 1 기판 상에 배치되며 제 1 리세스 영역을 포함하는 제 1 패시베이션막, 및 상기 제 1 리세스 영역의 바닥면과 측면을 덮는 제 1 패드를 포함하고, 상기 제 2 반도체 칩은 제 2 기판, 상기 제 2 기판에 인접한 제 2 패시베이션막, 상기 제 2 패시베이션막 밖으로 상기 제 1 반도체 칩을 향하여 돌출되는 도전 범프, 그리고 상기 도전 범프 및 상기 제 1 패드와 동시에 접하는 금속간 화합물 패턴을 포함하며, 상기 언더필막은 상기 도전 범프 및 상기 금속간 화합물 패턴과 동시에 접한다.
본 발명의 일 양태에 따른 반도체 패키지는, 패키지 기판 상에 적층되는 적어도 하나의 반도체 칩; 및 패키지 기판과 상기 반도체 칩 사이에 개재되는 언더필막을 포함하되, 상기 패키지 기판은 제 1 리세스 영역을 포함하는 제 1 패시베이션막, 및 상기 제 1 리세스 영역의 바닥면과 측면을 덮으며 오목한 상부면을 가지는 제 1 패드를 포함하고, 상기 반도체 칩은 상기 패키지 기판을 향하여 돌출되는 도전 범프와, 상기 도전 범프 및 상기 제 1 패드와 동시에 접하는 금속간 화합물 패턴을 포함하며, 상기 언더필막은 상기 도전 범프 및 상기 금속간 화합물 패턴과 동시에 접한다.
본 발명의 다른 양태에 따른 반도체 패키지는, 제 1 반도체 칩 상에 적층되는 적어도 하나의 제 2 반도체 칩; 및 상기 제 1 반도체 칩과 상기 제 2 반도체 칩 사이에 개재되는 언더필막을 포함하되, 상기 제 1 반도체 칩은 제 1 기판, 상기 제 1 기판을 관통하는 제 1 관통 전극, 상기 제 1 기판 상에 배치되며 상기 제 1 관통 전극을 노출시키는 제 1 리세스 영역을 포함하는 제 1 패시베이션막, 및 상기 제 1 리세스 영역의 바닥면과 측면을 덮으며 상기 제 1 관통 전극과 접하는 제 1 패드를 포함하고, 상기 제 2 반도체 칩은 제 2 기판, 상기 제 2 기판에 인접한 제 2 패시베이션막, 상기 제 2 패시베이션막 밖으로 상기 제 1 반도체 칩을 향하여 돌출되는 도전 범프, 그리고 상기 도전 범프 및 상기 제 1 패드와 동시에 접하는 금속간 화합물 패턴을 포함하며, 상기 언더필막은 상기 도전 범프 및 상기 금속간 화합물 패턴과 동시에 접하고, 상기 도전 범프의 폭은 상기 금속간 화합물 패턴의 최대 폭 보다 작다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 개념에 따른 반도체 패키지의 제조 방법은, 제 1 기판과 이를 덮는 제 1 패시베이션막을 포함하는 웨이퍼 구조체를 제공하는 단계; 상기 제 1 패시베이션막에 적어도 하나의 리세스 영역을 형성하는 단계; 상기 리세스 영역의 내측벽과 바닥을 덮으며, 제 1 금속을 포함하는 제 1 패드를 형성하는 단계; 상기 제 1 패드 상에 제 2 금속을 포함하는 제 1 도전 결합막을 형성하는 단계; 상기 웨이퍼 구조체 상에 적어도 하나의 제 1 반도체 칩을 위치시키는 단계, 상기 제 1 반도체 칩은 상기 제 1 금속을 포함하는 도전 범프와, 상기 도전 범프와 접하며 상기 제 2 금속을 포함하는 제 2 도전 결합막을 포함하고, 이 단계에서 상기 제 2 도전 결합막이 상기 제 1 도전 결합막과 접하고; 및 열압착 공정을 진행하여 상기 제 1 도전 결합막과 상기 제 2 도전 결합막을 녹이고, 상기 제 1 금속과 상기 제 2 금속의 합금인 금속간 화합물 패턴을 형성하는 단계를 포함하되, 상기 열압착 공정은 제 1 공정 온도에서 진행되며, 상기 제 1 공정 온도는 상기 제 2 금속의 녹는점 보다 크되, 상기 제 1 금속의 녹는점보다는 작다.
본 발명에 따른 반도체 패키지는, 금속간 화합물 패턴에 의해 반도체 칩들 간의 결합력이 보다 증가될 수 있다. 또한 반도체 칩들 간에 개재된 언더필막에 의해 반도체 칩들 간의 열적 및 물리적 스트레스를 완화시켜 반도체 패키지의 신뢰성을 향상시킬 수 있다.
본 발명에 따른 반도체 패키지의 제조 방법은, 상대적으로 낮은 온도에서 열압착 공정을 진행하여 공정 불량을 줄이고 생산성을 향상시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 패키지의 평면도이다.
도 2a 내지 도 2d는 본 발명의 실시예들에 따라 도 1의 ‘P1’ 부분을 확대한 도면들이다.
도 3a 내지 도 3c는 본 발명의 실시예들에 따라 도 1의 ‘P2’ 부분을 확대한 도면들이다.
도 4a 내지 도 4e는 본 발명의 실시예들에 따라 도 1의 반도체 패키지를 제조하는 과정을 나타내는 단면도들이다.
도 5a 내지 5c는 본 발명의 실시예들에 따라 도 2a의 반도체 패키지를 제조하는 과정을 나타내는 부분 확대도들이다.
도 6a 및 도 6b는 본 발명의 실시예들에 따라 도 2c의 반도체 패키지를 제조하는 과정을 나타내는 부분 확대도들이다.
도 7은 본 발명의 실시예들에 따른 반도체 패키지의 평면도이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설3명하고자 한다.
도 1은 본 발명의 실시예들에 따른 반도체 패키지의 평면도이다.
도 1을 참조하면, 본 실시예들에 따른 반도체 패키지(1000)는 제 1 반도체 칩(10) 상에 차례대로 적층되는 제 2 내지 제 4 반도체 칩들(100a, 100b, 100c)을 포함할 수 있다. 상기 제 1 반도체 칩(10)은 상기 제 2 내지 제 4 반도체 칩들(100a, 100b, 100c)과 다른 종류의 칩일 수 있다. 상기 제 1 반도체 칩(10)은 예를 들면 로직 회로칩일 수 있다. 상기 제 2 내지 제 4 반도체 칩들(100a, 100b, 100c)은 서로 동일한 메모리칩(예를 들면 DRAM칩)일 수 있다. 본 예에서 1개의 로직 회로칩과 3개의 메모리 칩들이 적층된 구조를 개시하였으나, 로직 회로칩과 메모리 칩들의 적층 개수는 이에 한정하지 않고 다양할 수 있다. 상기 제 1 반도체 칩(10)의 폭은 상기 제 2 내지 제 4 반도체 칩들(100a, 100b, 100c) 보다 넓을 수 있다. 상기 제 1 내지 제 4 반도체 칩들(10, 100a, 100b, 100c) 사이에는 언더필막(UF)이 개재될 수 있다. 상기 제 1 내지 제 4 반도체 칩들(10, 100a, 100b, 100c)은 몰드막(MD)으로 덮일 수 있다. 상기 몰드막(MD)은 예를 들어, 에폭시계 몰딩 컴파운드(EMC)와 같은 절연성 수지를 포함할 수 있다. 상기 몰드막(MD)은 필러를 더 포함할 수 있으며, 상기 필러는 절연성 수지 내에 분산될 수 있다. 상기 필러는 예를 들어, 실리콘 산화물(SiO2)을 포함할 수 있다. 상기 언더필막(UF)은 열경화성 수지 또는 광경화성 수지를 포함할 수 있다. 또한 상기 언더필막(UF)은 유기 필러 또는 무기 필러를 더 포함할 수 있다.
상기 제 1 반도체 칩(10)은 제 1 기판(1)을 포함할 수 있다. 상기 제 1 기판(1)은 서로 대향되는 제 1 기판 전면(1a)과 제 1 기판 후면(1b)을 포함할 수 있다. 상기 제 1 기판 전면(1a) 상에는 제 1 층간절연막(3)이 배치될 수 있다. 상기 제 1 층간절연막(3) 내에는 제 1 트랜지스터들(미도시)과 다층의 제 1 배선들(5)이 배치될 수 있다. 상기 제 1 층간절연막(3) 상에는 제 1 전면 패드들(7)이 배치될 수 있다. 상기 제 1 전면 패드들(7)에는 제 1 도전 범프들(27)이 각각 본딩될 수 있다. 상기 제 1 도전 범프들(27) 아래에는 솔더막(33)이 본딩될 수 있다. 상기 제 1 층간절연막(3)은 제 1 전면 패시베이션막(9)으로 덮일 수 있다. 상기 제 1 기판 후면(1b)은 제 1 버퍼막(15)으로 덮일 수 있다. 상기 제 1 버퍼막(15)은 제 1 후면 패시베이션막(17)으로 덮일 수 있다. 상기 제 1 버퍼막(15), 상기 제 1 기판(1), 및 상기 제 1 층간절연막(3)의 일부는 제 1 관통 전극(11)에 의해 관통될 수 있다. 상기 제 1 관통 전극(11)과 상기 제 1 기판(1) 사이에는 제 1 관통 절연막(13)이 개재될 수 있다. 상기 제 1 후면 패시베이션막(17) 내에는 제 1 리세스 영역(19)이 위치할 수 있다. 상기 제 1 리세스 영역(19)의 측벽과 바닥은 제 1 후면 패드(21)로 덮일 수 있다. 상기 제 1 후면 패드(21)는 상기 제 1 관통 전극(11)과 전기적으로 연결될 수 있다.
상기 제 2 내지 제 4 반도체 칩들(100a, 100b, 100c)은 각각 제 2 기판(101)을 포함할 수 있다. 상기 제 2 기판(101)은 서로 대향되는 제 2 기판 전면(101a)과 제 2 기판 후면(101b)을 포함할 수 있다. 상기 제 2 기판 전면(101a) 상에는 제 2 층간절연막(103)이 배치될 수 있다. 상기 제 2 층간절연막(103) 내에는 제 2 트랜지스터들(미도시)과 다층의 제 2 배선들(105)이 배치될 수 있다. 상기 제 2 층간절연막(103) 상에는 제 2 전면 패드들(107)이 배치될 수 있다. 상기 제 2 전면 패드들(107)에는 제 2 도전 범프들(127)이 각각 본딩될 수 있다. 상기 제 2 도전 범프들(127) 아래에는 금속간 화합물 패턴(131)이 본딩될 수 있다. 상기 제 2 층간절연막(103)은 제 2 전면 패시베이션막(109)으로 덮일 수 있다. 상기 제 2 기판 후면(101b)은 제 2 버퍼막(115)으로 덮일 수 있다. 상기 제 2 버퍼막(115)은 제 2 후면 패시베이션막(117)으로 덮일 수 있다. 상기 제 2 버퍼막(115), 상기 제 2 기판(101), 및 상기 제 2 층간절연막(103)의 일부는 제 2 관통 전극(111)에 의해 관통될 수 있다. 상기 제 2 관통 전극(111)과 상기 제 2 기판(101) 사이에는 제 2 관통 절연막(113)이 개재될 수 있다. 상기 제 2 후면 패시베이션막(117) 내에는 제 2 리세스 영역(119)이 위치할 수 있다. 상기 제 2 리세스 영역(119)의 측벽과 바닥은 제 2 후면 패드(121)로 덮일 수 있다. 상기 제 2 후면 패드(121)는 상기 제 2 관통 전극(111)과 전기적으로 연결될 수 있다.
상기 제 1 및 제 2 기판들(1, 101)은 각각 독립적으로 반도체 기판, 실리콘 단결정 기판 또는 SOI(Silicon on Insulator) 기판일 수 있다. 상기 제 1 및 제 2 층간절연막들(3, 103)은 실리콘산화막, 실리콘 질화막, 실리콘 산화질화막, 다공성 절연막 중 선택되는 적어도 하나의 단일막 또는 다중막을 포함할 수 있다. 제 1 및 제 2 버퍼막들(15, 115)은 예를 들면 실리콘 산화막으로 형성될 수 있다. 상기 제 1 및 제 2 관통 절연막들(13, 113)은 예를 들면 실리콘 산화막으로 형성될 수 있다. 제 1 및 제 2 전면 패드들(7, 107)은 각각 구리, 알루미늄, 코발트, 니켈, 금과 같은 금속을 포함할 수 있다. 상기 제 1 및 제 2 후면 패드들(21, 121)과 상기 제 1 및 제 2 도전 범프들(27, 127)은 각각 제 1 금속을 포함할 수 있다. 상기 제 1 금속은 예를 들면 구리, 코발트, 니켈 중에 선택되는 적어도 하나일 수 있다. 상기 금속간 화합물 패턴(131)은 상기 제 1 금속과 제 2 금속을 포함할 수 있다. 상기 제 2 금속은 상기 제 1 금속의 녹는점보다 낮은 녹는점을 가질 수 있다. 상기 제 2 금속은 예를 들면, 주석(Sn) 및 금 중에 선택되는 적어도 하나일 수 있다. 상기 금속간 화합물 패턴(131)은 상기 제 1 금속과 상기 제 2 금속의 합금일 수 있다. 상기 패시베이션막들(9, 17, 109, 117)은 예를 들면 감광성 절연(Photo Imageable Dielectric: PID) 수지로 형성될 수 있다. 상기 솔더막(33)은 예를 들면, Sn, 또는 SnAg를 포함할 수 있다.
도 2a 내지 도 2d는 본 발명의 실시예들에 따라 도 1의 'P1' 부분을 확대한 도면들이다.
도 2a를 참조하면, 상기 제 2 도전 범프(127)의 측벽은 언더필막(UF)과 접할 수 있다. 이와 동시에 상기 언더필막(UF)은 상기 금속간 화합물 패턴(131)과도 접할 수 있다. 상기 제 2 도전 범프(127)은 제 1 폭(W1)을 가질 수 있다. 상기 제 1 리세스 영역(19) 내에서 제 1 후면 패드(21)는 균일한 두께로 형성될 수 있다. 상기 제 1 후면 패드(21)는 상기 제 1 리세스 영역(19)의 프로파일을 따라 제 1 오목한 상부 영역(49)을 가질 수 있다. 상기 오목한 상부 영역(49)의 입구는 제 2 폭(W2)을 가질 수 있다. 상기 제 2 폭(W2)은 상기 제 1 폭(W1) 보다 클 수 있다. 상기 금속간 화합물 패턴(131)은 상기 제 1 후면 패드(21) 및 상기 제 2 도전 범프(127)과 동시에 접할 수 있다. 상기 금속간 화합물 패턴(131)은 상기 제 1 후면 패드(21)과 상기 제 2 도전 범프(127)을 서로 연결시킬 수 있다. 상기 금속간 화합물 패턴(131)은 상기 제 1 오목한 상부 영역(49)을 채울 수 있다. 상기 금속간 화합물 패턴(131)은 상기 제 1 후면 패시베이션막(17) 상부면 상으로 돌출될 수 있다. 상기 금속간 화합물 패턴(131)의 최대폭은 상기 제 2 폭(W2)과 동일할 수 있다.
또는 도 2b를 참조하면, 상기 금속간 화합물 패턴(131)은 상기 제 2 도전 범프(127)에 인접하여 오목한 상부면(RC1)를 가질 수 있다. 상기 언더필막(UF)의 일부는 상기 금속간 화합물 패턴(131)의 오목한 상부면(RC1) 쪽으로 돌출될 수 있다. 본 예에서, 상기 금속간 화합물 패턴(131)은 상기 제 1 후면 패시베이션막(17) 상부면 상으로 돌출되지 않을 수 있다.
또는 도 2c를 참조하면, 상기 금속간 화합물 패턴(131)은 제 1 후면 패드(21)의 상부 내측벽과 이격될 수 있다. 상기 언더필막(UF)의 일부는 상기 제 1 후면 패드(21)의 상부 내측벽과 상기 금속간 화합물 패턴(131) 사이로 개재될 수 있다. 상기 언더필막(UF)은 상기 제 1 후면 패드(21)의 상부 내측벽과 접할 수 있다. 상기 금속간 화합물 패턴(131)의 하부는 상부보다 넓을 수 있다.
또는 도 2d를 참조하면, 상기 제 1 후면 패시베이션막(17)과 제 1 버퍼막(15) 사이에 재배선층(RDL)이 개재될 수 있다. 상기 재배선층(RDL)은 제 1 및 제 2 재배선 절연막들(41a, 41b)과 제 1 및 제 2 재배선 패턴들(43a, 43b)을 포함할 수 있다. 상기 제 1 재배선 패턴(43a)은 상기 제 1 관통 전극(11)과 접할 수 있다. 상기 제 2 재배선 패턴(43b)은 상기 제 1 후면 패드(21)과 접할 수 있다.
제 2 내지 제 4 반도체 칩들(100a, 100b, 100c)의 제 2 후면 패드들(121), 상기 금속간 화합물 패턴(131) 및 상기 제 2 도전 범프들(127) 간의 결합 구조들은 도 2a 내지 도 2d를 참조하여 설명한 바와 동일/유사할 수 있다. 이때 상기 제 2 후면 패드들(121)은 제 1 후면 패드(21)에 대응될 수 있다.
도 3a 내지 도 3c는 본 발명의 실시예들에 따라 도 1의 'P2' 부분을 확대한 도면들이다.
도 3a를 참조하면, 가장 위층에 위치하는 제 4 반도체 칩(100c)도 제 2 리세스 영역(119)와 제 2 후면 패드(121)를 포함할 수 있다. 상기 제 2 후면 패드(121) 상에는 제 2 도전 결합막(123)이 배치될 수 있다. 상기 제 2 도전 결합막(123)도 콘포말하게 형성될 수 있다. 상기 제 2 리세스 영역(119)의 프로파일이 전사되어 상기 제 2 도전 결합막(123)은 제 2 오목한 상부 영역(151)을 포함할 수 있다. 상기 제 2 후면 패드(121)는 상기 제 1 금속을 포함할 수 있다. 상기 제 2 도전 결합막(123)은 상기 제 2 금속을 포함할 수 있다. 몰드막(MD)은 상기 제 2 도전 결합막(123)의 상기 제 3 오목한 상부 영역(151)을 채울 수 있다. 상기 몰드막(MD)은 상기 제 2 도전 결합막(123)과 접할 수 있다. 제 2 도전 결합막(123)은 상기 제 2 후면 패드(121)의 내부 측벽과 내부 바닥면을 덮을 수 있다. 또는 제 2 도전 결합막(123)은 (도 6a의 제 1 도전 결합막(23)이 제 1 후면 패드(21)를 덮는 형태와 같이), 상기 제 2 후면 패드(121)의 내부 바닥면을 덮되 이의 내부 측벽을 노출시킬 수 있다.
도 3b를 참조하면, 가장 위층에 위치하는 제 4 반도체 칩(100c)도 제 2 리세스 영역(119)와 제 2 후면 패드(121)를 포함할 수 있다. 상기 제 2 후면 패드(121)는 제 2 오목한 상부 영역(149)을 가질 수 있다. 몰드막(MD)은 상기 제 2 후면 패드(121)는 상기 제 2 오목한 상부 영역(149)을 채울 수 있다. 상기 몰드막(MD)은 상기 제 2 후면 패드(121)과 접할 수 있다.
도 3c를 참조하면, 가장 위층에 위치하는 제 4 반도체 칩(100c)은 도 3a의 제 2 관통 전극(111), 제 2 관통 절연막(113), 제 2 리세스 영역(119), 제 2 후면 패드(121) 및 제 2 도전 결합막(123)을 포함하지 않을 수 있다.
본 발명의 실시예들에 따른 반도체 패키지(1000)에서는 금속간 화합물 패턴(131)에 의해 제 1 내지 제 4 반도체 칩들(10, 100a, 100b, 100c)이 서로 결합될 수 있다. 이로써 제 1 내지 제 4 반도체 칩들(10, 100a, 100b, 100c) 간의 결합력이 보다 증가될 수 있다. 또한, 본 발명의 실시예들에 따른 반도체 패키지(1000)에서 제 2 도전 범프들(127)에 의해 상기 제 1 내지 제 4 반도체 칩들(10, 100a, 100b, 100c) 간의 간격이 소정 거리 이상 유지될 수 있다. 이로써, 상기 제 1 내지 제 4 반도체 칩들(10, 100a, 100b, 100c) 사이에 언더필막(UF)이 개재될 수 있다. 상기 언더필막(UF)은 상기 제 1 내지 제 4 반도체 칩들(10, 100a, 100b, 100c) 간의 열적, 물리적 스트레스를 완화시켜 상기 반도체 패키지(1000)의 신뢰성을 향상시킬 수 있다.
도 4a 내지 도 4e는 본 발명의 실시예들에 따라 도 1의 반도체 패키지를 제조하는 과정을 나타내는 단면도들이다. 도 5a 내지 5c는 본 발명의 실시예들에 따라 도 2a의 반도체 패키지를 제조하는 과정을 나타내는 부분 확대도들이다.
도 4a 및 도 5a를 참조하면, 웨이퍼 구조체(WF)를 준비한다. 상기 웨이퍼 구조체(WF)는 복수개의 칩 영역들(R1)과 이들 사이의 분리 영역(SR)을 가질 수 있다. 상기 분리 영역(SR)은 스크라이브 레인 영역일 수 있다. 상기 웨이퍼 구조체(WF)는 제 1 기판(1)을 포함할 수 있다. 상기 제 1 기판(1)은 서로 대향되는 제 1 기판 전면(1a)과 제 1 기판 후면(1b)을 포함할 수 있다. 상기 제 1 기판 전면(1a) 상에 제 1 트랜지스터들(미도시)과 이를 덮는 제 1 층간절연막(3)의 일부를 형성한다. 상기 제 1 층간절연막(3)의 일부, 상기 제 1 기판(1)을 식각하여 관통홀을 형성하고, 상기 관통홀 안에 제 1 관통 전극(11)과 제 1 관통 절연막(13)을 형성한다. 상기 제 1 관통 전극(11)과 접하는 제 1 배선들(5) 및 제 1 층간절연막(3)을 형성한다. 상기 제 1 층간절연막(3) 상에 제 1 전면 패드들(7)과 제 1 전면 패시베이션막(9)을 형성한다. 상기 제 1 기판(1)의 상기 제 1 기판 후면(1b)에 대해 그라인딩 공정을 진행하여 상기 제 1 기판(1)의 일부를 제거하여 제 1 관통 절연막(13)과 제 1 관통 전극(11)을 노출시킨다. 상기 제 1 기판(1)의 제 1 기판 후면(1b)에 제 1 버퍼막(15)과 제 1 후면 패시베이션막(17)을 형성한다. 상기 제 1 후면 패시베이션막(17)은 제 1 두께(DS1)로 형성될 수 있다. 그리고 상기 제 1 후면 패시베이션막(17)을 패터닝하여 상기 제 1 관통 전극(11)을 노출시키는 제 1 리세스 영역들(19)을 형성할 수 있다.
도 4b 및 도 5a를 참조하면, 상기 제 1 리세스 영역들(19) 안에 도금 공정들을 진행하여 제 1 후면 패드(21)와 제 1 도전 결합막(23)을 차례로 형성할 수 있다. 상기 제 1 후면 패드(21)와 상기 제 1 도전 결합막(23)은 각각 위치에 따라 균일한 두께를 가지도록 형성될 수 있다. 상기 제 1 리세스 영역(19)의 프로파일이 상기 제 1 도전 결합막(23)은 오목한 상부 영역(51)을 가질 수 있다.
상기 제 1 후면 패드(21)는 상기 제 1 금속을 포함할 수 있다. 상기 제 1 도전 결합막(23)은 상기 제 2 금속을 포함할 수 있다. 상기 제 1 전면 패드들(7)에 제 1 도전 범프들(27)과 솔더막(33)을 형성할 수 있다. 상기 웨이퍼 구조체(WF)를 접착막(BL)을 개재하여 캐리어 기판(CR)에 본딩할 수 있다. 상기 접착막(BL)은 점착성 수지를 포함할 수 있다.
도 4c 및 도 5a를 참조하면, 상기 웨이퍼 구조체(WF) 상에 제 2 반도체 칩(100a)을 위치시킬 수 있다. 이때 상기 제 2 반도체 칩(100a)은 도 1을 참조하여 설명한 것과 동일/유사한 구조를 가질 수 있다. 그러나 상기 제 2 반도체 칩(100a)에서 제 2 도전 범프(127) 아래에는 제 2 도전 결합막(129)이 형성될 수 있다. 상기 제 2 도전 범프(127)은 상기 제 1 금속을 포함할 수 있다. 상기 제 2 도전 결합막(129)은 상기 제 2 금속을 포함할 수 있다. 상기 제 2 도전 범프(127)은 제 1 폭(W1)을 가지도록 형성될 수 있다. 상기 제 2 도전 결합막(129)도 상기 제 2 도전 범프(127)과 동일한 제 1 폭(W1)을 가질 수 있다. 상기 제 2 도전 결합막(129)의 측벽은 상기 제 2 도전 범프(127)의 측벽과 정렬될 수 있다. 상기 제 2 도전 범프(127)가 상기 제 2 전면 패시베이션막(109)로부터 돌출되는 거리(DS2)는 상기 제 1 후면 패시베이션막(17)의 두께(DS1)보다 작을 수 있다. 상기 제 1 도전 결합막(23)은 오목한 상부 영역(51)의 상부는 제 3 폭(W3)을 가질 수 있다. 상기 제 1 도전 결합막(23)은 오목한 상부 영역(51)의 하부는 제 4 폭(W4)을 가질 수 있다. 상기 제 1 폭(W1)은 상기 제 3 폭(W3) 보다 작고 상기 제 4 폭(W4) 보다 클 수 있다.
도 5b를 참조하면, 상기 웨이퍼 구조체(WF) 상에 제 2 반도체 칩(100a)을 위치시켜 상기 제 2 도전 범프(127)이 상기 제 1 리세스 영역(19) 쪽으로 오게 한다. 이로써 상기 제 2 도전 결합막(129)이 상기 제 1 도전 결합막(23)의 오목한 상부 영역(51) 안으로 들어갈 수 있다.
도 4c, 도 5b 및 도 5c를 참조하면, 도 5b의 상태에서 열압착(Thermal compression) 공정을 진행할 수 있다. 상기 열 압착 공정은 제 1 공정 온도에서 진행될 수 있다. 상기 제 1 공정 온도는 상기 제 1 도전 결합막(23)과 상기 제 2 도전 결합막(129)을 구성하는 제 2 금속의 녹는점 보다 높고, 상기 제 1 금속의 녹는점보다는 낮을 수 있다. 보다 바람직하게는 상기 제 1 공정 온도는 상기 접착막(BL)의 경화 온도보다 낮을 수 있다. 상기 제 2 금속이 예를 들면 주석인 경우, 상기 제 1 공정 온도는 예를 들면, 약 230℃~300℃일 수 있다. 상기 열 압착 공정으로 상기 제 1 도전 결합막(23)과 상기 제 2 도전 결합막(129)을 녹고, 상기 제 2 금속이 상기 제 1 후면 패드(21)과 상기 제 2 도전 범프(127)을 구성하는 제 1 금속과 반응하면서, 상기 제 1 금속과 상기 제 2 금속을 포함하는 금속간 화합물 패턴(131)이 형성될 수 있다. 이때 상기 제 2 금속은 상기 제 1 후면 패드(21)에서 임의의 제 1 점선(L1)까지 확산되고 상기 제 2 도전 범프(127)에서 임의의 제 2 점선(L2)까지 확산될 수 있다. 이로써 상기 금속간 화합물 패턴(131)이 상기 제 1 점선(L1) 및 상기 제 2 점선(L2) 부근까지 형성되어 상기 제 1 후면 패드(21)의 두께 및 상기 제 2 도전 범프(127)의 높이는 도 5a의 경우에 비해 얇아질 수 있다. 도 5a는 도 4c의 'P1' 부분을 확대한 도면에 대응될 수 있다. 도 5c는 도 4d의 'P1' 부분을 확대한 도면에 대응될 수 있다.
도 4d를 참조하면, 도 4c 내지 도 5c를 참조하여 설명한 공정을 반복하여, 각 칩 영역(R1) 상에 제 2 내지 제 4 반도체 칩들(100a, 100b, 100c)을 적층 및 실장할 수 있다. 상기 열압착 공정은 각 반도체 칩들(100a, 100b, 100c)에 대해 복수회 순차적으로 진행될 수 있다. 또는 상기 웨이퍼 구조체(WF) 상에 제 2 내지 제 4 반도체 칩들(100a, 100b, 100c)을 적층한 상태에서 한번의 열압착 공정이 진행되어 상기 웨이퍼 구조체(WF) 및 상기 제 2 내지 제 4 반도체 칩들(100a, 100b, 100c) 사이에 금속간 화합물 패턴들(131)이 동시에 형성될 수 있다.
도 4e를 참조하여, 상기 웨이퍼 구조체(WF) 및 상기 제 2 내지 제 4 반도체 칩들(100a, 100b, 100c) 사이에 언더필막(UF)을 형성할 수 있다. 그리고, 상기 제 2 내지 제 4 반도체 칩들(100a, 100b, 100c)과 상기 웨이퍼 구조체(WF)를 덮는 몰드막(MD)을 형성할 수 있다. 상기 캐리어 기판(CR)과 상기 접착막(BL)을 제거할 수 있다. 그리고 레이저 등을 이용한 싱귤레이션 공정을 진행하여 상기 분리 영역(SR)의 상기 웨이퍼 구조체(WF)와 상기 몰드막(MD)을 제거하여 복수개의 반도체 패키지들(도 1의 1000)를 제조할 수 있다.
본 발명의 실시예들에 따른 반도체 패키지의 제조 방법에서는, 후면 패드들(21, 121)에 제 2 금속을 포함하는 제 1 도전 결합막(23)을 형성하고, 제 2 도전 범프들(127)에 상기 제 2 금속을 포함하는 상기 제 2 도전 결합막(129)을 형성하므로, 상기 제 1 금속의 녹는점 또는 상기 접착막(BL)의 경화 온도 보다 상대적으로 낮은 온도에서 열압착 공정을 진행할 수 있다. 이로써 상기 접착막(BL)의 경화를 막을 수 있다. 이로써 상기 캐리어 기판(CR)을 제거할 때 상기 웨이퍼 구조체(WF)의 손상을 막을 수 있다. 또는 상기 접착막(BL)의 열적 손상을 막아, 상기 반도체 패키지를 안정적으로 제조할 수 있다. 이로써 공정 불량을 줄이고 생산성을 향상시킬 수 있다.
도 6a 및 도 6b는 본 발명의 실시예들에 따라 도 2c의 반도체 패키지를 제조하는 과정을 나타내는 부분 확대도들이다.
도 6a를 참조하면, 제 1 도전 결합막(23)은 상기 제 1 후면 패드(21)의 오목한 상부 영역(49)의 바닥면만 덮고 상기 제 1 후면 패드(21)의 내측벽(S1)은 노출시키도록 형성될 수 있다. 이 위에 제 2 반도체 칩(100a)의 제 2 도전 범프(127)과 제 2 도전 결합막(129)을 위치시킬 수 있다.
도 6b 및 도 2c를 참조하면, 상기 제 1 도전 결합막(23)과 상기 제 2 도전 결합막(129)이 맞닿은 상태에서 열압착 공정을 진행할 수 있다. 이로써, 상기 제 1 도전 결합막(23)과 상기 제 2 도전 결합막(129)을 녹고, 상기 제 2 금속이 상기 제 1 후면 패드(21)과 상기 제 2 도전 범프(127)을 구성하는 제 1 금속과 반응하면서, 상기 제 1 금속과 상기 제 2 금속을 포함하는 금속간 화합물 패턴(131)이 형성될 수 있다. 이때 상기 제 2 금속은 상기 제 1 후면 패드(21)에서 임의의 제 1 점선(L1)까지 확산되고 상기 제 2 도전 범프(127)에서 임의의 제 2 점선(L2)까지 확산될 수 있다. 상기 제 1 도전 결합막(23)이 상기 제 1 후면 패드(21)의 내측벽(S1)을 덮지 않으므로, 상기 제 1 점선(L1)은 상기 제 1 후면 패드(21)의 내측벽(S1)의 상단까지 확장되지 않을 수 있다. 이로써 도 2c와 같은 형태의 금속간 화합물 패턴(131)이 형성될 수 있다. 그 외의 방법은 도 4a 내지 도 4e, 그리고 도 5a 내지 도 5c를 참조하여 설명한 방법과 동일/유사할 수 있다.
도 7은 본 발명의 실시예들에 따른 반도체 패키지의 평면도이다.
도 7을 참조하면, 본 실시예들에 따른 반도체 패키지(1001)는 패키지 기판(200) 상에 차례대로 적층되는 제 2 내지 제 4 반도체 칩들(100a, 100b, 100c)을 포함할 수 있다. 상기 패키지 기판(200)은 인쇄회로 기판 또는 인터포저 기판일 수 있다. 상기 패키지 기판(200)은 서로 대향되는 제 1 면(201a)과 제 2 면(201b)을 포함하는 바디부(201)를 포함할 수 있다. 상기 바디부(201)는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 및/또는 무기 필러와 같은 보강재가 함침된 수지(예를 들어, 프리프레그(Prepreg)), 및/또는 광경화성 수지 등이 사용될 수 있다. 상기 바디부(201)의 상기 제 1 면(201a)에는 제 1 전면 패드들(207)이 배치되고, 제 1 전면 패시베이션막(209)으로 덮일 수 있다. 상기 제 1 전면 패드들(207)에는 솔더볼들(233)이 본딩될 수 있다. 상기 바디부(201)는 관통 비아(211)에 의해 관통될 수 있다. 상기 바디부(201)의 상기 제 2 면(201b)은 제 1 후면 패시베이션막(217)으로 덮일 수 있다. 상기 제 1 후면 패시베이션막(217)은 상기 관통 비아(211)를 노출시키는 제 1 리세스 영역(219)을 포함할 수 있다. 상기 제 1 리세스 영역(219) 안에는 제 1 후면 패드들(221)이 배치될 수 있다. 그 외의 구성은 도 1 내지 도 3c를 참조하여 설명한 바와 동일/유사할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 제 1 반도체 칩 상에 적층되는 적어도 하나의 제 2 반도체 칩; 및
    상기 제 1 반도체 칩과 상기 제 2 반도체 칩 사이에 개재되는 언더필막을 포함하되,
    상기 제 1 반도체 칩은 제 1 기판, 상기 제 1 기판 상에 배치되며 제 1 리세스 영역을 포함하는 제 1 패시베이션막, 및 상기 제 1 리세스 영역의 바닥면과 측면을 덮는 제 1 패드를 포함하고,
    상기 제 2 반도체 칩은 제 2 기판, 상기 제 2 기판에 인접한 제 2 패시베이션막, 상기 제 2 패시베이션막 밖으로 상기 제 1 반도체 칩을 향하여 돌출되는 도전 범프, 그리고 상기 도전 범프 및 상기 제 1 패드와 동시에 접하는 금속간 화합물 패턴을 포함하며,
    상기 언더필막은 상기 도전 범프 및 상기 금속간 화합물 패턴과 동시에 접하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 금속간 화합물 패턴은 상기 제 1 패드의 상단보다 돌출되는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 금속간 화합물 패턴의 상부면은 상기 도전 범프에 인접한 오목한 영역을 포함하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 언더필막의 일부는 상기 제 1 패드의 내측면과 상기 금속간 화합물 패턴의 측벽 사이로 개재되는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 금속간 화합물 패턴의 하부는 상부보다 넓은 폭을 가지는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 제 1 반도체 칩은 상기 제 1 기판을 관통하며 상기 제 1 패드와 접하는 제 1 관통 비아를 더 포함하는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 제 1 반도체 칩은 상기 기판과 상기 제 1 패시베이션막 사이에 개재되는 적어도 한 층의 재배선 절연막, 및 상기 재배선 절연막과 접하는 재배선 패턴을 더 포함하며,
    상기 제 1 패드는 상기 재배선 패턴과 접하는 반도체 패키지.
  8. 패키지 기판 상에 적층되는 적어도 하나의 반도체 칩; 및
    패키지 기판과 상기 반도체 칩 사이에 개재되는 언더필막을 포함하되,
    상기 패키지 기판은 제 1 리세스 영역을 포함하는 제 1 패시베이션막, 및 상기 제 1 리세스 영역의 바닥면과 측면을 덮으며 오목한 상부면을 가지는 제 1 패드를 포함하고,
    상기 반도체 칩은 상기 패키지 기판을 향하여 돌출되는 도전 범프와, 상기 도전 범프 및 상기 제 1 패드와 동시에 접하는 금속간 화합물 패턴을 포함하며,
    상기 언더필막은 상기 도전 범프 및 상기 금속간 화합물 패턴과 동시에 접하는 반도체 패키지.
  9. 제 1 반도체 칩 상에 적층되는 적어도 하나의 제 2 반도체 칩; 및
    상기 제 1 반도체 칩과 상기 제 2 반도체 칩 사이에 개재되는 언더필막을 포함하되,
    상기 제 1 반도체 칩은 제 1 기판, 상기 제 1 기판을 관통하는 제 1 관통 전극, 상기 제 1 기판 상에 배치되며 상기 제 1 관통 전극을 노출시키는 제 1 리세스 영역을 포함하는 제 1 패시베이션막, 및 상기 제 1 리세스 영역의 바닥면과 측면을 덮으며 상기 제 1 관통 전극과 접하는 제 1 패드를 포함하고,
    상기 제 2 반도체 칩은 제 2 기판, 상기 제 2 기판에 인접한 제 2 패시베이션막, 상기 제 2 패시베이션막 밖으로 상기 제 1 반도체 칩을 향하여 돌출되는 도전 범프, 그리고 상기 도전 범프 및 상기 제 1 패드와 동시에 접하는 금속간 화합물 패턴을 포함하며,
    상기 언더필막은 상기 도전 범프 및 상기 금속간 화합물 패턴과 동시에 접하고,
    상기 도전 범프의 폭은 상기 금속간 화합물 패턴의 최대 폭 보다 작은 반도체 패키지.
  10. 제 1 기판과 이를 덮는 제 1 패시베이션막을 포함하는 웨이퍼 구조체를 제공하는 단계;
    상기 제 1 패시베이션막에 적어도 하나의 리세스 영역을 형성하는 단계;
    상기 리세스 영역의 내측벽과 바닥을 덮으며, 제 1 금속을 포함하는 제 1 패드를 형성하는 단계;
    상기 제 1 패드 상에 제 2 금속을 포함하는 제 1 도전 결합막을 형성하는 단계;
    상기 웨이퍼 구조체 상에 적어도 하나의 제 1 반도체 칩을 위치시키는 단계, 상기 제 1 반도체 칩은 상기 제 1 금속을 포함하는 도전 범프와, 상기 도전 범프와 접하며 상기 제 2 금속을 포함하는 제 2 도전 결합막을 포함하고, 이 단계에서 상기 제 2 도전 결합막이 상기 제 1 도전 결합막과 접하고; 및
    열압착 공정을 진행하여 상기 제 1 도전 결합막과 상기 제 2 도전 결합막을 녹이고, 상기 제 1 금속과 상기 제 2 금속의 합금인 금속간 화합물 패턴을 형성하는 단계를 포함하되,
    상기 열압착 공정은 제 1 공정 온도에서 진행되며, 상기 제 1 공정 온도는 상기 제 2 금속의 녹는점 보다 크되, 상기 제 1 금속의 녹는점보다는 작은 반도체 패키지의 제조 방법.
KR1020200076033A 2020-06-22 2020-06-22 반도체 패키지 및 이의 제조 방법 KR20210157787A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200076033A KR20210157787A (ko) 2020-06-22 2020-06-22 반도체 패키지 및 이의 제조 방법
US17/165,429 US11942446B2 (en) 2020-06-22 2021-02-02 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200076033A KR20210157787A (ko) 2020-06-22 2020-06-22 반도체 패키지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210157787A true KR20210157787A (ko) 2021-12-29

Family

ID=79022424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200076033A KR20210157787A (ko) 2020-06-22 2020-06-22 반도체 패키지 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US11942446B2 (ko)
KR (1) KR20210157787A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923438B2 (en) * 2019-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
KR20220030676A (ko) * 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지
US11715696B2 (en) * 2021-04-22 2023-08-01 Micron Technology, Inc. Semiconductor devices with recessed pads for die stack interconnections
US11646269B2 (en) * 2021-04-28 2023-05-09 Micron Technology, Inc. Recessed semiconductor devices, and associated systems and methods

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620131A (en) 1995-06-15 1997-04-15 Lucent Technologies Inc. Method of solder bonding
US6800169B2 (en) 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6878633B2 (en) 2002-12-23 2005-04-12 Freescale Semiconductor, Inc. Flip-chip structure and method for high quality inductors and transformers
EP2273545B1 (en) 2009-07-08 2016-08-31 Imec Method for insertion bonding and kit of parts for use in said method
JP6076020B2 (ja) 2012-02-29 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9553053B2 (en) * 2012-07-25 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure for yield improvement
US9627347B2 (en) 2012-09-24 2017-04-18 National Institute Of Advanced Industrial Science And Technology Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
KR102036919B1 (ko) * 2013-08-29 2019-11-26 에스케이하이닉스 주식회사 적층 패키지 및 제조 방법
US9142432B2 (en) * 2013-09-13 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package structures with recesses in molding compound
KR20150094135A (ko) * 2014-02-10 2015-08-19 삼성전자주식회사 반도체 패키지 및 이의 제조방법
CN106030783B (zh) 2014-03-27 2019-06-18 英特尔公司 用于低温附接的混合互连
CN105633046A (zh) * 2014-11-20 2016-06-01 三星电子株式会社 半导体装置和包括该半导体装置的半导体封装
US10319701B2 (en) * 2015-01-07 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded 3D integrated circuit (3DIC) structure
US9754909B2 (en) 2015-05-26 2017-09-05 Monolithic Power Systems, Inc. Copper structures with intermetallic coating for integrated circuit chips
EP3185290A1 (en) 2015-12-24 2017-06-28 IMEC vzw Method for self-aligned solder reflow bonding and devices obtained therefrom
KR102467034B1 (ko) * 2016-05-17 2022-11-14 삼성전자주식회사 반도체 패키지
US10461026B2 (en) 2016-06-30 2019-10-29 International Business Machines Corporation Techniques to improve reliability in Cu interconnects using Cu intermetallics
US10734348B2 (en) 2018-09-21 2020-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded semiconductor devices and methods of forming the same
US11063015B2 (en) * 2019-07-24 2021-07-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11398444B2 (en) * 2019-08-29 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having conductive pillars with inclined surfaces and methods of forming the same

Also Published As

Publication number Publication date
US20210398929A1 (en) 2021-12-23
US11942446B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
KR102093303B1 (ko) 반도체 패키지 및 그 형성 방법
US11456257B2 (en) Semiconductor package with dual sides of metal routing
KR102542617B1 (ko) 반도체 패키지, 패키지 온 패키지 장치 및 이의 제조 방법
US10734367B2 (en) Semiconductor package and method of fabricating the same
TWI671861B (zh) 半導體封裝結構及其製作方法
TWI496270B (zh) 半導體封裝件及其製法
KR20210157787A (ko) 반도체 패키지 및 이의 제조 방법
US11515290B2 (en) Semiconductor package
TWI754839B (zh) 封裝結構及其形成方法
CN111952274A (zh) 电子封装件及其制法
KR20220039978A (ko) 반도체 패키지
US20230386866A1 (en) Semiconductor Package and Method of Forming Thereof
KR20220014364A (ko) 반도체 패키지
CN112038305A (zh) 一种多芯片超薄扇出型封装结构及其封装方法
US11410933B2 (en) Package structure and manufacturing method thereof
KR20220067212A (ko) 반도체 패키지 및 그의 제조 방법
US20210375642A1 (en) Semiconductor package method of fabricating semiconductor package and method of fabricating re-distribution structure
TWI713165B (zh) 晶片封裝結構及其製造方法
TWI746310B (zh) 電子封裝件及其製法
KR100805092B1 (ko) 적층형 다중칩 패키지 및 그 제조 방법
US20230386949A1 (en) Semiconductor package and method of fabricating the same
US20230420391A1 (en) Electronic package and manufacturing method thereof
TWI779917B (zh) 半導體封裝及其製作方法
US11798929B2 (en) Semiconductor package
US20230126003A1 (en) Semiconductor package and method of fabricating the same