JP2018116974A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2018116974A
JP2018116974A JP2017005271A JP2017005271A JP2018116974A JP 2018116974 A JP2018116974 A JP 2018116974A JP 2017005271 A JP2017005271 A JP 2017005271A JP 2017005271 A JP2017005271 A JP 2017005271A JP 2018116974 A JP2018116974 A JP 2018116974A
Authority
JP
Japan
Prior art keywords
electrode
rewiring
film
insulating film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017005271A
Other languages
English (en)
Inventor
泰一 小汲
Taiichi Okumi
泰一 小汲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2017005271A priority Critical patent/JP2018116974A/ja
Priority to US15/869,704 priority patent/US20180204813A1/en
Priority to CN201810039009.1A priority patent/CN108364929A/zh
Publication of JP2018116974A publication Critical patent/JP2018116974A/ja
Priority to US16/552,270 priority patent/US20190385965A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8136—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/81365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】マルチチップＷＬ−ＣＳＰにおいて、低背性を損なうことなく半導体チップ間の接続の信頼性の向上を図る。
【解決手段】半導体装置は、第１の半導体チップの主面上に設けられた再配線と、再配線の表面を覆い、再配線をそれぞれ部分的に露出させる第１の開口部及び第２の開口部を有する絶縁膜と、絶縁膜上に設けられ、第１の開口部において再配線に接続された、再配線と同じ材料からなる第１の電極と、絶縁膜上に設けられ、第２の開口部において再配線に接続された、第１の電極とは異なる材料からなる第２の電極と、を含む。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
ＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ）は、ウエハプロセスで再配線、電極の形成、樹脂封止及びダイシングまでを行う半導体装置のパッケージング技術である。また、積層された複数の半導体チップを含むマルチチップＷＬ−ＣＳＰも知られている。
マルチチップＷＬ-ＣＳＰは、パッケージの平面サイズが、パッケージ内に収容されたいずれかの半導体チップの平面サイズと略同じになること、及びパッケージの高さが、パッケージ内に収容された複数の半導体チップの積層体の高さと略同じになることから、半導体装置の高性能化を図りつつ、パッケージサイズを小さくすることが可能となる。また、複数の半導体チップ間の接続がフリップチップボンディングにより行われるので、ワイヤーボンディングが不要となり、半導体チップ間の通信の遅延が抑制されるなど性能の向上が可能となる。
特許文献１には、半導体ウエハ上に柱状電極を形成する工程と、半導体ウエハ上に第２半導体チップをフリップチップボンディングする工程と、半導体ウエハ上に、柱状電極及び第２半導体チップを覆うように封止する封止部を形成する工程と、柱状電極の上面及び第２半導体チップの上面が露出するように封止部及び第２半導体チップを研削する工程と、を含む半導体装置の製造方法が記載されている。
特開２００８−２１８９２６号公報
マルチチップＷＬ−ＣＳＰにおいては、積層される第１の半導体チップと第２の半導体チップとの接続の信頼性が問題となる。第１の半導体チップと第２の半導体チップとの接合は、例えば、ＳｎＡｇを含む半田端子を用いて、第２の半導体チップを第１の半導体チップ上にフリップチップボンディングすることにより行われる。半田端子は、例えば、第１の半導体チップの表面に再配線プロセスによって形成される再配線または電極に接合され得る。第１の半導体チップの表面に再配線プロセスによって形成される再配線または電極の材料としてＣｕが用いられることが一般的である。しかしながら、この場合、再配線または電極を構成するＣｕが半田端子内に拡散し、再配線または電極は、半田接合部においてＣｕが消失し、その結果、第１の半導体チップと第２の半導体チップとの接続において接続不良を生じるおそれがある。
半田端子内へのＣｕの拡散による半導体チップ間の接続不良を抑制する手法として、半田端子に接続される再配線または電極の厚さを厚くする手法が挙げられる。具体的には、第１の半導体チップと第２の半導体チップとの接合部に柱状電極を形成する手法が挙げられる。しかしながら、この手法では、パッケージの厚さが厚くなり、マルチチップＷＬ−ＣＳＰの特長である低背性が損なわれる。
本発明は、上記の点に鑑みてなされたものであり、マルチチップＷＬ−ＣＳＰにおいて、低背性を損なうことなく半導体チップ間の接続の信頼性の向上を図ることを目的とする。
本発明の第１の観点に係る半導体装置は、第１の半導体チップの主面上に設けられた再配線と、前記再配線の表面を覆い、前記再配線をそれぞれ部分的に露出させる第１の開口部及び第２の開口部を有する絶縁膜と、前記絶縁膜上に設けられ、前記第１の開口部において前記再配線に接続された、前記再配線と同じ材料からなる第１の電極と、前記絶縁膜上に設けられ、前記第２の開口部において前記再配線に接続された、前記第１の電極とは異なる材料からなる第２の電極と、を含む。
本発明の第２の観点に係る半導体装置は、第１の半導体チップの主面上に設けられた再配線と、前記再配線の表面を覆い、前記再配線をそれぞれ部分的に露出させる第１の開口部及び第２の開口部を有する絶縁膜と、前記絶縁膜上に設けられ、前記第１の開口部において導電膜を介して前記再配線に接続された第１の電極と、前記絶縁膜上に設けられ、前記第２の開口部において前記再配線に接続された、前記第１の電極とは異なる材料からなる第２の電極と、を含む。
本発明の第３の観点に係る半導体装置は、第１の半導体チップと、前記第１の半導体チップの主面に設けられた第１の絶縁膜と、前記第１の絶縁膜の表面に第１の導電膜を介して設けられた再配線と、前記再配線の表面を覆い、前記再配線をそれぞれ部分的に露出させる第１の開口部及び第２の開口部を有する第２の絶縁膜と、前記第２の絶縁膜上に設けられ、一端が前記第１の開口部において第２の導電膜を介して前記再配線に接続され、他端が外部接続端子に接続された第１の電極と、前記第２の絶縁膜上に設けられ、前記第２の開口部において前記第２の導電膜を介して前記再配線に接続された、前記第１の電極とは異なる材料からなる第２の電極と、前記第２の電極に半田を介して接続された第３の電極を主面に有する第２の半導体チップと、を含む。
本発明に係る半導体装置の製造方法は、第１の半導体チップの主面に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の表面に第１の導電膜を介して再配線を形成する工程と、前記再配線の表面を覆い、前記再配線をそれぞれ部分的に露出させる第１の開口部及び第２の開口部を有する第２の絶縁膜を形成する工程と、前記第１の開口部において第２の導電膜を介して前記再配線に接続された第１の電極を、前記第２の絶縁膜上に形成する工程と、前記第２の開口部において前記第２の導電膜を介して前記再配線に接続された、前記第１の電極とは異なる材料からなる第２の電極を、前記第２の絶縁膜上に形成する工程と、主面に第３の電極を有する第２の半導体チップの前記第３の電極を前記２の電極に接続する工程と、を含む。
本発明によれば、マルチチップＷＬ−ＣＳＰにおいて、低背性を損なうことなく半導体チップ間の接続の信頼性の向上を図ることが可能となる。
本発明の実施形態に係る半導体装置の構成を示す断面図である。 本発明の実施形態に係る半導体装置の部分的な構成を拡大して示す断面図である。 本発明の実施形態に係る半導体装置の配線構成の一例を示す平面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 本発明の実施形態に係る再配線を形成するためのめっき処理に用いられるめっき電極の構成を示す平面図である。 図５ＡにおけるＡ−Ａ´線に沿った断面図である。 本発明の実施形態に係るチップ間接合電極及び柱状電極を形成するためのめっき処理に用いられるめっき電極の構成を示す平面図である。 図６におけるＢ−Ｂ´線に沿った断面図である。 比較例に係る半導体装置の構成を示す断面図である。
以下、本発明の実施形態について図面を参照しつつ説明する。尚、各図面において、実質的に同一又は等価な構成要素又は部分には同一の参照符号を付している。
図１は、本発明の実施形態に係る半導体装置１の全体構成を示す断面図である。図２は、半導体装置１の部分的な構成を拡大して示す断面図である。
半導体装置１は、第１の半導体チップ１０１と、第１の半導体チップ１０１の主面上に設けられた再配線４０と、再配線４０を介して第１の半導体チップ１０１に接続された第２の半導体チップ１０２と、を含む。半導体装置１は、更に、第２の半導体チップ１０２を内部に埋め込むように第１の半導体チップ１０１の主面上を覆う封止樹脂７０と、封止樹脂７０を貫通して再配線４０に達する柱状電極３５と、柱状電極３５の頂部に設けられた外部接続端子８０と、を含む。なお、図２において封止樹脂７０及び外部接続端子８０は、図示が省略されている。
半導体装置１は、パッケージの形態が、マルチチップＷＬ−ＣＳＰの形態を有する。すなわち、半導体装置１は、パッケージの平面サイズが、第１の半導体チップ１０１の平面サイズと略同じであり、且つパッケージの高さが、第１の半導体チップ及び第２の半導体チップ１０２の積層体と略同じである
第１の半導体チップ１０１を構成する半導体基板１０の表面には、トランジスタ、抵抗素子及びキャパシタ等の回路素子（図示せず）が形成されている。半導体基板１０の表面はＳｉＯ２等の絶縁体からなる層間絶縁膜１１で覆われている。層間絶縁膜１１の表面には、半導体基板１０に形成された回路素子に接続されたチップ電極１２およびチップ電極１２の表面を部分的に露出させる開口部を有するパッシベーション膜（保護膜）１３が設けられている。
パッシベーション膜１３の表面は、ポリイミドまたはＰＢＯ（ポリベンゾオキサゾール）等の感光性有機系絶縁部材で構成される下層絶縁膜２１で覆われている。下層絶縁膜２１には、チップ電極１２の表面を部分的に露出させる開口部が設けられている。
下層絶縁膜２１の表面には、第１のＵＢＭ（Under Bump Metallurgy）膜３１を介して再配線４０が設けられている。第１のＵＢＭ膜３１は、例えば、Ｔｉ膜及びＣｕ膜を含む積層膜によって構成されている。Ｔｉ膜は、下層絶縁膜２１と再配線４０との密着性を高めるための密着層として機能する。Ｃｕ膜は、再配線４０を電解めっき法によって形成するためのめっきシード層として機能する。再配線４０は、例えばＣｕ等の導電体によって構成され、下層絶縁膜２１の開口部において、第１のＵＢＭ膜３１を介してチップ電極１２に接続されている。第１のＵＢＭ膜３１を構成するＣｕ膜は、再配線４０を構成するＣｕに取り込まれる。従って、下層絶縁膜２１と再配線４０との間には、密着層として機能するＴｉ膜が介在する構造となる。
下層絶縁膜２１及び再配線４０の表面は、ポリイミドまたはＰＢＯ等の感光性有機系絶縁部材で構成される上層絶縁膜２２で覆われている。上層絶縁膜２２には、柱状電極３５の形成位置に再配線４０を部分的に露出させる第１の開口部２２Ａが設けられ、チップ間接合電極３４の形成位置に再配線４０を部分的に露出させる第２の開口部２２Ｂが設けられている。
上層絶縁膜２２上には、柱状電極３５及びチップ間接合電極３４が設けられている。柱状電極３５は、平面視において、上層絶縁膜２２の第１の開口部２２Ａを内包する領域に形成されている。柱状電極３５は、再配線４０の、第１の開口部２２Ａにおいて露出した部分に第２のＵＢＭ膜３２を介して接続されている。柱状電極３５の材料として、加工が容易なＣｕを好適に用いることが可能である。柱状電極３５は、例えば円柱形状を有している。
チップ間接合電極３４は、平面視において、上層絶縁膜２２の第２の開口部２２Ｂを内包する領域に形成されている。チップ間接合電極３４は、再配線４０の、第２の開口部２２Ｂにおいて露出した部分に第２のＵＢＭ膜３２を介して接続されている。チップ間接合電極３４は、例えばＳｎＡｇを含む半田への拡散が生じない金属によって構成されている。チップ間接合電極３４の材料として例えば、Ｎｉを好適に用いることが可能である。すなわち、チップ間接合電極３４は、柱状電極３５とは異なる材料で構成されている。
第２のＵＢＭ膜３２は、再配線４０と柱状電極３５との間及び再配線４０とチップ間接合電極３４との間に設けられている。第２のＵＢＭ膜３２は、第１のＵＢＭ膜３１と同様、密着層として機能するＴｉ膜及びめっきシード層として機能するＣｕ膜を含む積層膜によって構成されている。第２のＵＢＭ膜３２を構成するＣｕ膜は、柱状電極３５を構成するＣｕに取り込まれる。従って柱状電極３５と再配線４０との間には、密着層として機能するＴｉ膜が介在する構造となる。一方、チップ間接合電極３４と再配線４０との間には、Ｔｉ膜及びＣｕ膜を含む積層膜が介在する構造となる。
第２の半導体チップ１０２は、回路素子（図示せず）の形成面を、第１の半導体チップ１０１に対向させた状態で、第１の半導体チップ１０１上に配置される。第２の半導体チップ１０２は、第１の半導体チップ１０１と、同一または類似の構造を有している。すなわち、第２の半導体チップ１０２を構成する半導体基板５０の表面には、ポリイミドまたはＰＢＯ等の感光性有機系絶縁部材で構成される下層絶縁膜５１が設けられ、下層絶縁膜５１上に再配線５３が設けられている。再配線５３は、半導体基板５０の表面に設けられたチップ電極（図示せず）を介して半導体基板５０の表面に設けられたトランジスタ等の回路素子（図示せず）に接続されている。
下層絶縁膜５１及び再配線５３の表面は、ポリイミドまたはＰＢＯ等の感光性有機系絶縁部材で構成される上層絶縁膜５２で覆われている。上層絶縁膜５２には、チップ間接合電極５４の形成位置に再配線５３を部分的に露出させる開口部が設けられている。
上層絶縁膜５２上には、チップ間接合電極５４が設けられている。チップ間接合電極５４は、平面視において、上層絶縁膜５２の開口部を内包する領域に形成されている。チップ間接合電極５４は、再配線５３の露出部分にＵＢＭ膜５５を介して接続されている。チップ間接合電極５４は、例えばＳｎＡｇを含む半田への拡散が生じない金属によって構成されている。チップ間接合電極５４の材料として例えば、Ｎｉを好適に用いることが可能である。ＵＢＭ膜５５は、密着層として機能するＴｉ膜及びめっきシード層として機能するＣｕ膜を含む積層膜によって構成されている。
第２の半導体チップ１０２のチップ間接合電極５４は、例えばＳｎＡｇ等の半田で構成される半田端子６０を介して第１の半導体チップ１０１のチップ間接合電極３４に接続される。第２の半導体チップ１０２に形成された回路素子は、第１の半導体チップ１０１側のチップ間接合電極３４及び再配線４０を介して第１の半導体チップ１０１に形成された回路素子または柱状電極３５（外部接続端子８０）に電気的に接続される。
第１の半導体チップ１０１の、第２の半導体チップ１０２との接合面の側には、封止樹脂７０が設けられており、第２の半導体チップ１０２及び柱状電極３５は、封止樹脂７０内に埋め込まれる。柱状電極３５の頂部は、封止樹脂７０の表面から露出している。柱状電極３５の頂部には、ＳｎＡｇ等の半田で構成される外部接続端子８０が設けられている。半導体装置１は、外部接続端子８０が配線基板（図示せず）に接続されることで、該配線基板に実装される。
なお、図１に示す例では、第２の半導体チップ１０２の、第１の半導体チップ１０１との接合面とは反対側の面（以下、裏面という）が封止樹脂７０で覆われているが、第２の半導体チップ１０２の裏面は、封止樹脂７０から露出していてもよい。
図３は、半導体装置１の配線構成の一例を示す平面図である。図３に示すように、第１の半導体チップ１０１のチップ電極１２は、矩形形状を有する第１の半導体チップ１０１の各辺に沿って配置されている。チップ電極１２に接続された再配線４０は、第１の半導体チップ１０１の平面方向の内側に引き出され、柱状電極３５またはチップ間接合電極３４に接続されている。本実施形態において、チップ間接合電極３４は、第１の半導体チップ１０１の中央部に集約配置されており、柱状電極３５は、チップ間接合電極３４の外周を囲むように配置されている。第２の半導体チップ１０２は、チップ間接合電極３４が配置された第１の半導体チップ１０１の中央部において第１の半導体チップ１０１上に搭載されている。
以下に、本実施形態に係る半導体装置１の製造方法について図４Ａ〜図４Ｕを参照しつつ説明する。図４Ａ〜図４Ｕは、半導体装置１の製造工程を示す断面図である。
はじめに、第１の半導体チップ１０１の製造プロセスが完了した半導体ウエハを用意する（図４Ａ）。第１の半導体チップ１０１の製造プロセスは、半導体基板１０上にトランジスタ等の回路素子（図示せず）を形成する工程、半導体基板１０の表面にＳｉＯ２等の絶縁体で構成される層間絶縁膜１１を形成する工程、層間絶縁膜１１の表面にチップ電極１２を形成する工程及び層間絶縁膜１１の表面にチップ電極１２を部分的に露出させるようにパッシベーション膜（保護膜）１３を形成する工程を含む。
次に、例えば、スピンコート法を用いて、第１の半導体チップ１０１の表面に、ポリイミドまたはＰＢＯ等の感光性有機系絶縁部材を塗布することで、パッシベーション膜１３及びチップ電極１２の表面を覆う下層絶縁膜２１を形成する。続いて、下層絶縁膜２１に露光及び現像処理を施すことにより、チップ電極１２の表面を部分的に露出させる開口部２１Ａを下層絶縁膜２１に形成する。その後、熱処理によって下層絶縁膜２１を硬化させる（図４Ｂ）。
次に、下層絶縁膜２１の表面、開口部２１Ａにおいて露出するチップ電極１２の表面を覆う第１のＵＢＭ膜３１を形成する（図４Ｃ）。第１のＵＢＭ膜３１は、例えば、スパッタ法を用いて、Ｔｉ膜及びＣｕ膜を順次成膜することで形成される。Ｔｉ膜は、下層絶縁膜２１と再配線４０との密着性を高めるための密着層として機能する。Ｃｕ膜は、再配線４０を電解めっき法によって形成するためのめっきシード層として機能する。また、本工程において、半導体ウエハの外周部に第１のＵＢＭ膜３１に接続されためっき電極３００（図５Ａ、５Ｂ参照）を形成する。めっき電極３００は、第１のＵＢＭ膜３１と同様、例えば、Ｔｉ膜及びＣｕ膜を順次成膜することで形成される。めっき電極は、後の工程において電界めっき法によって再配線４０を形成する際に使用される。
次に、公知のフォトリソグラフィ技術を用いて、第１のＵＢＭ膜３１の表面に、再配線４０のパターンに対応した開口部２００Ａを有するレジストマスク２００を形成する（図４Ｄ）。レジストマスク２００は、第１のＵＢＭ膜３１上に感光性樹脂を塗布し、感光性樹脂に露光及び現像処理を施すことで形成される。
次に、電界めっき法を用いて、第１のＵＢＭ膜３１の表面に再配線４０を形成する（図４Ｅ）。具体的には、めっき液に半導体基板１０の表面を浸漬し、第１のＵＢＭ膜３１に接続されためっき電極３００（図５Ａ、５Ｂ参照）に電流を供給する。これにより、第１のＵＢＭ膜３１（めっきシード層）の露出部分に金属が析出し、第１のＵＢＭ膜３１上に再配線４０が形成される。再配線４０の材料として、例えばＣｕを用いることができる。この場合、第１のＵＢＭ膜３１を構成するめっきシード層は、再配線４０のＣｕに取り込まれる。従って、再配線４０と下層絶縁膜２１との間に、密着層として機能するＴｉ膜が介在する構造となる。
ここで、図５Ａは、再配線４０を形成するためのめっき処理に用いられるめっき電極３００の構成を示す平面図である。図５Ｂは、図５ＡにおけるＡ−Ａ´線に沿った断面図である。図５Ａに示すように、めっき電極３００は、複数の第１の半導体チップ１０１が形成された半導体ウエハ４００の外周部の複数箇所に設けられている。複数のめっき電極３００は、それぞれ、第１のＵＢＭ膜３１に接続されている。第１のＵＢＭ３１及びめっき電極３００は、密着層として機能するＴｉ膜３１ａ及びめっきシード層として機能するＣｕ膜３１ｂとの積層膜により構成されている。めっき液に半導体基板１０の表面を浸漬した状態で、めっき電極３００に電流を供給することで、第１のＵＢＭ膜３１上に再配線４０が形成される。
再配線４０の形成後、公知のアッシングプロセスまたは有機溶剤などを用いてレジストマスク２００を除去する。その後、第１のＵＢＭ膜３１の、レジストマスク２００で覆われていた不要部分を、再配線４０をマスクとして除去する（図４Ｆ）。これにより、再配線４０を形成するためのめっき処理に用いられるめっき電極３００も除去される。
次に、例えば、スピンコート法を用いて、上記の各処理を経ることによって形成された構造体の表面に、ポリイミドまたはＰＢＯ等の感光性有機系絶縁部材を塗布することで、下層絶縁膜２１及び再配線４０の表面を覆う上層絶縁膜２２を形成する。続いて、上層絶縁膜２２に露光及び現像処理を施すことにより、再配線４０の表面を部分的に露出させる第１の開口部２２Ａ及び第２の開口部２２Ｂを上層絶縁膜２２に形成する。第１の開口部２２Ａは、平面視において柱状電極３５が形成される領域に内包される領域に形成される。第２の開口部２２Ｂは、平面視においてチップ間接合電極３４が形成される領域に内包される領域に形成される。その後、熱処理によって上層絶縁膜２２を硬化させる（図４Ｇ）。
次に、上層絶縁膜２２の表面、第１の開口部２２Ａ及び第２の開口部２２Ｂにおいて露出する再配線４０の表面を覆う第２のＵＢＭ膜３２を形成する（図４Ｈ）。第２のＵＢＭ膜３２は、例えば、スパッタ法を用いて、Ｔｉ膜及びＣｕ膜を順次成膜することで形成される。Ｔｉ膜は、上層絶縁膜２２と柱状電極３５及びチップ間接合電極３４との密着性を高めるための密着層として機能する。Ｃｕ膜は、柱状電極３５及びチップ間接合電極３４を電解めっき法によって形成するためのめっきシード層として機能する。また、本工程において、半導体ウエハの外周部に第２のＵＢＭ膜３２に接続されためっき電極３０１（図６Ａ、図６Ｂ参照）を形成する。めっき電極３０１は、第２のＵＢＭ膜３２と同様、例えば、Ｔｉ膜及びＣｕ膜を順次成膜することで形成される。めっき電極３０１は、後の工程において電界めっき法によってチップ間接合電極３４及び柱状電極３５を形成する際に使用される。
次に、公知のフォトリソグラフィ技術を用いて、第２のＵＢＭ膜３２の表面に、チップ間接合電極３４の形成領域に開口部２０１Ａを有するレジストマスク２０１を形成する（図４Ｉ）。レジストマスク２０１は、第２のＵＢＭ膜３２上に感光性樹脂を塗布し、感光性樹脂に露光及び現像処理を施すことで形成される。レジストマスク２０１の開口部２０１Ａは、上層絶縁膜２２の第２の開口部２２Ｂを内包し、第２の開口部２２Ｂを露出させる。
次に、電界めっき法を用いて、レジストマスク２０１の開口部２０１Ａにおいて露出した第２のＵＢＭ膜３２の表面にチップ間接合電極３４を形成する（図４Ｊ）。具体的には、めっき液に半導体基板１０の表面を浸漬し、第２のＵＢＭ膜３２に接続されためっき電極３０１（図６Ａ、６Ｂ参照）に電流を供給する。これにより、第２のＵＢＭ膜３２（めっきシード層）の露出部分に金属が析出し、第２のＵＢＭ膜３２上にチップ間接合電極３４が形成される。チップ間接合電極３４は、第２のＵＢＭ膜３２を介して再配線４０に接続される。チップ間接合電極３４の材料として、ＳｎＡｇを含む半田への拡散が生じないＮｉを好適に用いることが可能である。この場合、再配線４０の表面の、第２の開口において露出する部分に、Ｔｉ、Ｃｕ及びＮｉが積層される構造となる。
次に、公知のアッシングプロセスまたは有機溶剤などを用いてレジストマスク２０１を除去する（図４Ｋ）。
次に、第２のＵＢＭ膜３２及びチップ間接合電極３４の表面を覆うように、上記の各処理を経ることによって形成された構造体の表面に第１層目のドライフィルム２１１を貼り付ける。第１層目のドライフィルム２１１は、感光性を有するフィルム状のレジスト部材であり、例えば、貼り付け機を用いて貼り付けられる。その後、第１層目のドライフィルム２１１に露光及び現像処理を施すことで、柱状電極３５の形成領域に開口部２１１Ａを形成する。第１層目のドライフィルム２１１の開口部２１１Ａは、上層絶縁膜２２の第１の開口部２２Ａを内包し、第１の開口部２２Ａを露出させる（図４Ｌ）。
次に、電界めっき法を用いて、第１層目のドライフィルム２１１の開口部２１１Ａにおいて露出した第２のＵＢＭ膜３２の表面に柱状電極３５を形成する（図４Ｍ）。具体的には、めっき液に半導体基板１０の表面を浸漬し、第２のＵＢＭ膜３２に接続されためっき電極３０１（図６Ａ、６Ｂ参照）に電流を供給する。これにより、第２のＵＢＭ膜３２（めっきシード層）の露出部分に金属が析出し、第２のＵＢＭ膜３２上に柱状電極３５の下層部分３５ａが形成される。なお、柱状電極３５の下層部分３５ａの上面の高さ位置が、第１層目のドライフィルム２１１の上面の高さ位置よりも低くなるように、下層部分３５ａを形成することが好ましい。柱状電極３５の材料として、加工が容易なＣｕを好適に用いることが可能である。この場合、第２のＵＢＭ膜３２を構成するめっきシード層として機能するＣｕ膜は、柱状電極３５を構成するＣｕに取り込まれる。従って柱状電極３５と再配線４０との間には、密着層として機能するＴｉ膜が介在する構造となる。
次に、第１層目のドライフィルム２１１の表面に第２層目のドライフィルム２１２を貼り付ける。第２層目のドライフィルム２１２は、第１層目のドライフィルム２１１と同様、感光性を有するフィルム状のレジスト部材であり、例えば、貼り付け機を用いて貼り付けられる。その後、第２層目のドライフィルム２１２に露光及び現像処理を施すことで、柱状電極３５の形成領域に開口部２１２Ａを形成する。すなわち、第２層目のドライフィルム２１２の開口部２１２Ａは、第１層目のドライフィルムの開口部２１１Ａに連通し、第２層目のドライフィルム２１２の開口部２１２Ａにおいて柱状電極３５の下層部分３５ａが露出する（図４Ｎ）。
次に、電界めっき法を用いて、第２層目のドライフィルム２１２の開口部２１２Ａにおいて露出した柱状電極３５の下層部分３５ａの表面に、柱状電極３５の上層部分３５ｂを形成する（図４Ｏ）。具体的には、めっき液に半導体基板１０の表面を浸漬し、第２のＵＢＭ膜３２に接続されためっき電極３０１（図６Ａ、図６Ｂ参照）に電流を供給する。これにより、柱状電極３５の下層部分３５ａの表面に金属が析出し、柱状電極３５の下層部分３５ａの表面に柱状電極３５の上層部分３５ｂが形成される。なお、柱状電極３５の上層部分３５ｂの上面の高さ位置が、第２層目のドライフィルム２１２の上面の高さ位置よりも高くなるように、上層部分３５ｂを形成することが好ましい。
ここで、図６Ａは、チップ間接合電極３４及び柱状電極３５を形成するためのめっき処理に用いられるめっき電極３０１の構成を示す平面図である。図６Ｂは、図６ＡにおけるＢ−Ｂ´線に沿った断面図である。図６Ａに示すように、めっき電極３０１は、再配線４０を形成するためのめっき処理に用いられるめっき電極３００と同様、複数の第１の半導体チップ１０１が形成された半導体ウエハ４００の外周部の複数箇所に設けられている。複数のめっき電極３０１は、それぞれ、第２のＵＢＭ膜３２に接続されている。第２のＵＢＭ膜３２及びめっき電極３０１は、密着層として機能するＴｉ膜３２ａ及びめっきシード層として機能するＣｕ膜３２ｂとの積層膜により構成されている。めっき液に半導体基板１０の表面を浸漬した状態で、めっき電極３０１に電流を供給することで、第２のＵＢＭ膜３２上にチップ間接合電極３４が形成され、その後、別のめっき液に半導体基板１０の表面を浸漬した状態で、めっき電極３０１に電流を供給することで、第２のＵＢＭ膜３２上に柱状電極３５が形成される。
柱状電極３５の形成後、有機剥離液などを用いて第１層目のドライフィルム２１１及び第２層目のドライフィルム２１２を除去する（図４Ｐ）。
次に、第２のＵＢＭ膜３２の、第１層目のドライフィルム２１１で覆われていた不要部分を、柱状電極３５及びチップ間接合電極３４をマスクとして除去する（図４Ｑ）。これにより、チップ間接合電極３４及び柱状電極３５を形成するためのめっき処理に用いられるめっき電極３０１も除去される。
次に、第２の半導体チップ１０２を第１の半導体チップ１０１上に搭載する（図４Ｒ）。第２の半導体チップ１０２は、半導体基板５０、下層絶縁膜５１、再配線５３、上層絶縁膜５２及びチップ間接合電極５４を含んで構成されている。第１の半導体チップ１０１と第２の半導体チップ１０２との接合には、例えばＳｎＡｇを含む半田端子６０が用いられる。具体的には、第２の半導体チップ１０２側のチップ間接合電極５４に半田端子６０を形成し、その後、半田端子６０を第１の半導体チップ１０１側のチップ間接合電極３４に接触させた状態でリフロー処理を行う。チップ間接合電極３４及び５４は、半田端子６０への拡散が生じないＮｉによって構成されているので、チップ間接合電極３４及び５４が、柱状電極３５の構成材料であるＣｕを含む場合と比較して、第１の半導体チップ１０１と第２の半導体チップ１０２との接続の信頼性を向上させることができる。なお、本実施形態では、第１の半導体チップ１０１側のチップ間接合電極３４をＮｉで構成する場合を例示したが、チップ間接合電極３４をＮｉとＳｎＡｇとを積層した積層膜で構成することも可能である。
次に、例えば、スクリーン印刷法を用いて、上記の各処理を経ることによって形成された構造体の表面に封止樹脂７０を塗布する。柱状電極３５及び第２の半導体チップ１０２は、封止樹脂７０内に埋め込まれる。その後、熱処理によって封止樹脂７０を硬化させる（図４Ｓ）。
次に、グラインダを用いて封止樹脂７０の表面を研削することにより、柱状電極３５の頂部を露出させる。必要に応じて第１の半導体チップ１０１の裏面（第２の半導体チップ１０２が搭載される側とは反対側の面）を研削して半導体装置１の薄膜化を行ってもよい（図４Ｔ）。また、本実施形態では、第２の半導体チップ１０２の裏面（第１の半導体チップ１０１との接合面とは反対側の面）が封止樹脂７０で覆われているが、第２の半導体チップ１０２の裏面を、封止樹脂７０から露出させてもよい。
次に、封止樹脂７０から露出した柱状電極３５の頂部に外部接続端子８０を形成する（図４Ｕ）。外部接続端子８０は、例えば、柱状電極３５の頂部に例えばＳｎＡｇを含む半田ボールを搭載した後にリフロー処理を行うことで形成される。また、スクリーン印刷により柱状電極３５の頂部に例えばＳｎＡｇを含む導体ペーストを形成した後にリフロー処理を行うことで外部接続端子８０を形成することも可能である。
本発明の実施形態に係る半導体装置１及びその製造方法によれば、柱状電極３５がＣｕを含んで構成されるので柱状電極３５の加工が容易となる。一方、ＳｎＡｇを含む半田端子６０に接続されるチップ間接合電極３４及び５４は、半田端子６０への拡散が生じやすいＣｕを含んでおらず、半田端子６０への拡散が生じないＮｉを主材料として含んでいるので、長期間の使用によりチップ間接合電極３４及び５４が消失するリスクを排除することができる。すなわち、本実施形態に係る半導体装置１によれば、低背性を損なうことなく半導体チップ間の接続の信頼性の向上を図ることが可能となる。
上記のように、本実施形態に係る半導体装置１において、柱状電極３５とチップ間接合電極３４とが互いに異なる材料で構成されている。従って、柱状電極３５を形成するためのめっき処理とチップ間接合電極３４を形成するためのめっき処理を別々に実施することが必要となる。すなわち、柱状電極３５とチップ間接合電極３４とが互いに異なる材料で構成されている場合には、これらの電極を同じ材料で構成する場合と比較してめっき処理の回数が増加する。
ここで、図７は、比較例に係る半導体装置１Ｘの構成を示す断面図である。比較例に係る半導体装置１Ｘは、本発明の実施形態に係る半導体装置１が備える上層絶縁膜２２を備えておらず、柱状電極３５およびチップ間接合電極３４が再配線４０上に設けられている。比較例に係る半導体装置１Ｘは、本発明の実施形態に係る半導体装置１と同様、柱状電極３５がＣｕにより構成され、チップ間接合電極３４がＮｉにより構成されている。
比較例に係る半導体装置１Ｘによれば、再配線４０を形成するためのめっき処理、チップ間接合電極３４を形成するためのめっき処理、及び柱状電極３５を形成するためのめっき処理は、いずれも、再配線４０の下層に設けられたＵＢＭ膜３１に接続されためっき電極を用いて実施される。
ここで、電解めっき処理においては、めっき処理を行う度に、めっき電極がめっき液によってエッチングされるという事象を生じる。従って、めっき処理の回数が増加した場合には、めっき電極が除去され、めっき処理が適切に実施できなくなるおそれがある。
また、めっき電極が例えばＴｉ膜とＣｕ膜の積層膜によって構成されている場合、めっき液によってＣｕ膜がエッチングされ、Ｔｉ膜はエッチングされずに残り、残ったＴｉ膜によってめっき電極としての機能が維持される場合も考えられる。しかしながら、Ｔｉ膜は、Ｃｕ膜よりも抵抗値が大きいため、Ｔｉ膜のみで構成されるめっき電極を用いてめっき処理を行った場合には、Ｔｉ膜及びＣｕ膜の積層膜で構成されるめっき電極を用いてめっき処理を行った場合と比較して、めっき処理によって析出する金属の成長速度は低下する。
また、半導体ウエハ内に、Ｔｉ膜のみによって構成されるめっき電極と、Ｔｉ膜及びＣｕ膜の積層膜で構成されるめっき電極とが混在する場合、めっき処理によって析出する金属の成長速度が半導体ウエハ内で不均一となり、その結果、再配線４０の厚さ、チップ間接合電極３４の厚さ、柱状電極３５の高さが半導体ウエハ内で不均一となるおそれがある。
再配線４０の厚さ、チップ間接合電極３４の厚さが半導体ウエハ内で不均一となった場合には、再配線４０及びチップ間接合電極３４の抵抗値が、半導体装置の個体間でばらつくという結果となる。また、封止樹脂７０によって柱状電極３５を完全に覆う必要があることから、柱状電極３５の高さが半導体ウエハ内で不均一となった場合には、封止樹脂７０の厚さを厚くする必要を生じる。封止樹脂７０の厚膜化は、半導体ウエハの反りを増加させる。半導体ウエハの反りが増加すると、封止樹脂７０の形成後に行われる封止樹脂７０の研削、半導体基板１０の研削、半導体ウエハのダイシング（個片化）の各工程において、半導体ウエハのステージ上への固定が困難となり、上記の各工程における処理が実施できなくなるおそれがある。
比較例に係る半導体装置１Ｘによれば、再配線４０を形成するためのめっき処理、チップ間接合電極３４を形成するためのめっき処理、及び柱状電極３５を形成するためのめっき処理は、いずれも再配線４０の下層に設けられたＵＢＭ膜３１に接続されためっき電極を用いて実施されるので、めっき電極のエッチングが過度に進行するリスクが高く、上記の不具合を生じるリスクが高い。
一方、本発明の実施形態に係る半導体装置１によれば、第１の半導体チップ１０１上に設けられる絶縁膜が下層絶縁膜２１及び上層絶縁膜２２の２層構成とされ、下層絶縁膜２１上に形成された第１のＵＢＭ膜３１に接続されためっき電極３００が、再配線４０を形成するためのめっき処理に用いられ、上層絶縁膜２２上に形成された第２のＵＢＭ膜３２に接続されためっき電極３０１がチップ間接合電極３４及び柱状電極３５を形成するためのめっき処理に用いられる。このように、再配線４０を形成するためのめっき処理に用いられるめっき電極と、チップ間接合電極３４及び柱状電極３５を形成するためのめっき処理に用いられるめっき電極とが異なるので、めっき電極のエッチングが過度に進行するリスクを抑制することができ、上記の不具合を生じるリスクを抑制することができる。
このように、本発明の実施形態に係る半導体装置１及びその製造方法によれば、柱状電極３５とチップ間接合電極３４とが互いに異なる材料で構成されているので、これらの電極を同じ材料で構成する場合と比較してめっき処理の回数が増加するが、めっき処理の回数の増加に伴うめっき電極が過度にエッチングされるリスクを抑制することができ、めっき電極が過度にエッチングされた場合に生じる不具合の発生を回避することができる。
なお、第１の半導体チップ１０１は、本発明における第１の半導体チップの一例である。第２の半導体チップ１０２は、本発明における第１の半導体チップの一例である。再配線４０は、本発明における再配線の一例である。下層絶縁膜２１は、本発明における第１の絶縁膜の一例である。上層絶縁膜２２は、本発明における絶縁膜または第２の絶縁膜の一例である。柱状電極３５は、本発明における第１の電極の一例である。チップ間接合電極３４は、本発明における第２の電極の一例である。チップ間接合電極５４は、本発明における第３の電極の一例である。第１のＵＢＭ膜３１は、本発明における第１の導電膜の一例である。第２のＵＢＭ膜３２は、本発明における導電膜または第２の導電膜の一例である。めっき電極３００は、本発明における第１のめっき電極の一例である。めっき電極３０１は、本発明における第２のめっき電極の一例である。
１ 半導体装置
２１ 下層絶縁膜
２２ 上層絶縁膜
３１ 第１のＵＢＭ膜
３２ 第２のＵＢＭ膜
３４ チップ間接合電極
３５ 柱状電極
４０ 再配線
５４ チップ間接合電極
６０ 半田端子
７０ 封止樹脂
８０ 外部接続端子
１０１ 第１の半導体チップ
１０２ 第２の半導体チップ
３００、３０１ めっき電極

Claims (13)

  1. 第１の半導体チップの主面上に設けられた再配線と、
    前記再配線の表面を覆い、前記再配線をそれぞれ部分的に露出させる第１の開口部及び第２の開口部を有する絶縁膜と、
    前記絶縁膜上に設けられ、前記第１の開口部において前記再配線に接続された、前記再配線と同じ材料からなる第１の電極と、
    前記絶縁膜上に設けられ、前記第２の開口部において前記再配線に接続された、前記第１の電極と異なる材料からなる第２の電極と、
    を含む半導体装置。
  2. 第１の半導体チップの主面上に設けられた再配線と、
    前記再配線の表面を覆い、前記再配線をそれぞれ部分的に露出させる第１の開口部及び第２の開口部を有する絶縁膜と、
    前記絶縁膜上に設けられ、前記第１の開口部において導電膜を介して前記再配線に接続された第１の電極と、
    前記絶縁膜上に設けられ、前記第２の開口部において前記再配線に接続された、前記第１の電極とは異なる材料からなる第２の電極と、
    を含む半導体装置。
  3. 前記第１の電極及び前記第２の電極は、導電膜を介して前記再配線に接続されている請求項１に記載の半導体装置。
  4. 前記第２の電極が前記導電膜を介して前記再配線に接続されている
    請求項２に記載の半導体装置。
  5. 前記第１の電極が銅を含み、
    前記第２の電極がニッケルを含む
    請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記第２の電極に接続された第３の電極を主面に有する第２の半導体チップを更に含む
    請求項１から請求項５のいずれか１つに記載の半導体装置。
  7. 前記第２の電極と前記第３の電極とが半田を介して接続されている
    請求項６に記載の半導体装置。
  8. 第１の半導体チップと、
    前記第１の半導体チップの主面に設けられた第１の絶縁膜と、
    前記第１の絶縁膜の表面に第１の導電膜を介して設けられた再配線と、
    前記再配線の表面を覆い、前記再配線をそれぞれ部分的に露出させる第１の開口部及び第２の開口部を有する第２の絶縁膜と、
    前記第２の絶縁膜上に設けられ、一端が前記第１の開口部において第２の導電膜を介して前記再配線に接続され、他端が外部接続端子に接続された第１の電極と、
    前記第２の絶縁膜上に設けられ、前記第２の開口部において前記第２の導電膜を介して前記再配線に接続された、前記第１の電極とは異なる材料からなる第２の電極と、
    前記第２の電極に半田を介して接続された第３の電極を主面に有する第２の半導体チップと、
    を含む半導体装置。
  9. 第１の半導体チップの主面に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の表面に第１の導電膜を介して再配線を形成する工程と、
    前記再配線の表面を覆い、前記再配線をそれぞれ部分的に露出させる第１の開口部及び第２の開口部を有する第２の絶縁膜を形成する工程と、
    前記第１の開口部において第２の導電膜を介して前記再配線に接続された第１の電極を、前記第２の絶縁膜上に形成する工程と、
    前記第２の開口部において前記第２の導電膜を介して前記再配線に接続された、前記第１の電極とは異なる材料からなる第２の電極を、前記第２の絶縁膜上に形成する工程と、
    主面に第３の電極を有する第２の半導体チップの前記第３の電極を前記第２の電極に接続する工程と、
    を含む半導体装置の製造方法。
  10. 前記第１の導電膜に接続された第１のめっき電極を用いた電界めっき処理によって前記再配線を形成し、
    前記第２の導電膜に接続された第２のめっき電極を用いた電界めっき処理によって前記第１の電極及び前記第２の電極を形成する
    請求項９に記載の製造方法。
  11. 前記第１の電極が銅を含み、
    前記第２の電極がニッケルを含む
    請求項９または請求項１０に記載の製造方法。
  12. 複数回に亘る電界めっき処理により前記第１の電極を形成する
    請求項９から請求項１１のいずれか１項に記載の製造方法。
  13. 前記第１の電極及び前記第２の半導体チップを内部に埋め込むように封止樹脂を形成する工程と、
    前記封止樹脂の表面を研削して前記第１の電極の表面を露出させる工程と、
    露出した前記第１の電極の表面に外部接続端子を形成する工程と、
    を更に含む請求項９から請求項１２のいずれか１つに記載の製造方法。
JP2017005271A 2017-01-16 2017-01-16 半導体装置及び半導体装置の製造方法 Pending JP2018116974A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017005271A JP2018116974A (ja) 2017-01-16 2017-01-16 半導体装置及び半導体装置の製造方法
US15/869,704 US20180204813A1 (en) 2017-01-16 2018-01-12 Semiconductor device and semiconductor device manufacturing method
CN201810039009.1A CN108364929A (zh) 2017-01-16 2018-01-16 半导体装置以及半导体装置的制造方法
US16/552,270 US20190385965A1 (en) 2017-01-16 2019-08-27 Semiconductor device and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017005271A JP2018116974A (ja) 2017-01-16 2017-01-16 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018116974A true JP2018116974A (ja) 2018-07-26

Family

ID=62838285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017005271A Pending JP2018116974A (ja) 2017-01-16 2017-01-16 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (2) US20180204813A1 (ja)
JP (1) JP2018116974A (ja)
CN (1) CN108364929A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818627B2 (en) * 2017-08-29 2020-10-27 Advanced Semiconductor Engineering, Inc. Electronic component including a conductive pillar and method of manufacturing the same
CN110010556B (zh) * 2018-10-10 2021-01-22 浙江集迈科微电子有限公司 一种金属做密闭壳体的射频芯片系统级封装结构及工艺
US20200185307A1 (en) * 2018-12-06 2020-06-11 Nanya Technology Corporation Semiconductor structure and method for manufacturing the same
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
JP2021150541A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体パッケージ
CN111554655A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
JP2008091795A (ja) * 2006-10-04 2008-04-17 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2008218926A (ja) * 2007-03-07 2008-09-18 Spansion Llc 半導体装置及びその製造方法
JP5355504B2 (ja) * 2009-07-30 2013-11-27 株式会社東芝 半導体装置の製造方法および半導体装置
US9064705B2 (en) * 2012-12-13 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging with interposers
US9543373B2 (en) * 2013-10-23 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof

Also Published As

Publication number Publication date
US20180204813A1 (en) 2018-07-19
US20190385965A1 (en) 2019-12-19
CN108364929A (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
KR101821461B1 (ko) 패키지 구조체
JP2018116974A (ja) 半導体装置及び半導体装置の製造方法
US9935072B2 (en) Semiconductor package and method for manufacturing the same
US20060017161A1 (en) Semiconductor package having protective layer for re-routing lines and method of manufacturing the same
US8703600B2 (en) Electronic component and method of connecting with multi-profile bumps
US11705415B2 (en) Semiconductor device and semiconductor device manufacturing method
US20160233194A1 (en) Package structure and fabrication method thereof
KR102597994B1 (ko) 배선 구조체 및 이의 형성 방법
US20150228594A1 (en) Via under the interconnect structures for semiconductor devices
US20150303139A1 (en) Substrate having electrical interconnection structures and fabrication method thereof
US7462937B2 (en) Semiconductor device
TWI610375B (zh) 在密封劑上透過絕緣層形成開口以供互連結構的強化黏著度之半導體裝置和方法
US9281234B2 (en) WLCSP interconnect apparatus and method
CN114883196A (zh) 半导体器件及其制造方法
US8048776B2 (en) Semiconductor device and method of supporting a wafer during backgrinding and reflow of solder bumps
JP7048153B2 (ja) 半導体装置及び半導体装置の製造方法
US20160358873A1 (en) Substrate structure, fabrication method thereof and conductive structure
KR101806141B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
US10658282B2 (en) Package substrate structure and bonding method thereof
JP2003031727A (ja) 半導体チップおよびその製造方法並びにそれを使用した半導体装置
TWI635546B (zh) 半導體結構及其製造方法
JP2007095894A (ja) 半導体装置及びその製造方法
JP7271754B2 (ja) 半導体装置
US11127705B2 (en) Semiconductor structure and manufacturing method thereof
KR101217356B1 (ko) 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210323