CN110010502B - 一种射频芯片的系统级封装工艺 - Google Patents

Abstract

本发明公开了一种射频芯片的系统级封装工艺，包括如下步骤：101）底座处理步骤、102）盖板处理步骤、103）封装步骤；本发明提供不同的结构分开做在不同的转接板上，简化了工艺，并且保护高频信号的完整性的一种射频芯片的系统级封装工艺。

Description

一种射频芯片的系统级封装工艺

技术领域

本发明涉及半导体技术领域，更具体的说，它涉及一种射频芯片的系统级封装工艺。

背景技术

微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础，随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起，承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。

在后摩尔定律的时代背景下，通过传统的缩小晶体管尺寸的方式来提高集成度变得更加困难。现在的电子系统正朝着小型化、多样化、智能化的方向发展，并最终形成具有感知、通信、处理、传输等融合多功能于一体的高集成度低成本综合电子系统。多功能综合电子系统的核心技术是集成，正在由平面集成向三维集成、由芯片级向集成度和复杂度更高的系统级集成发展。三维集成系统级封装能够解决同样面积内集成更多的晶体管的问题，是未来的发展方向。

通过转接板做载板或者盖板来做系统级封装的结构既能在架构上将芯片由平面布局改为堆叠式布局，又能集成无源器件或分立元件等系统构建，使得精度、密度增加，性能大大提高，代表着未来射频集成电路技术的发展趋势，在多方面存在极大的优势特性：

a)三维异构集成系统级封装采用一个芯片壳体来完成一个系统的全部互连，使总的焊点大为减少，也缩短了元件的连线路程，从而使电性能得以提高。

b)三维异构集成系统级封装在同一转接板芯片中叠加两个或更多的芯片，把Z方向的空间也利用起来，又不必增加封装引脚，两芯片叠装在同一壳内与芯片面积比均大于100％，三芯片叠装可增至250％；

c)物理尺寸小，重量轻。例如，最先进的技术可实现4层堆叠芯片只有 1mm厚的超薄厚度，三叠层芯片的重量减轻35％；

不同工艺(如MEMS工艺、SiGe HBT、SiGe BiCMOS、Si CMOS、III-V(InP、 GaN、GaAs)MMIC工艺等)，不同材料(如Si、GaAs、InP)制作的不同功能的芯片(如射频、生物、微机电和光电芯片等)组装形成一个系统，有很好的兼容性，并可与集成无源元件结合。有数据显示，无线电和便携式电子整机中现用的无源元件至少可被嵌入30-50％。

但是在实际应用当中，底部的转接板既做载板负责粘贴芯片和散热，又做信号的引出结构和对PCB或基板的连接结构，通常工艺是把芯片直接粘贴在转接板的散热金属上，然后通过打线的方式把信号引出到转接板的线路，然后通过TSV工艺将信号引入到底层PCB或者基板上，底部的金属线路和信号引出线路以及散热和电磁屏蔽结构都在一个平面内，不仅增加了工艺难度还会导致高频信号被干扰。

发明内容

本发明克服了现有技术的不足，提供不同的结构分开做在不同的转接板上，简化了工艺，并且保护高频信号的完整性的一种射频芯片的系统级封装工艺。

本发明的技术方案如下：

一种射频芯片的系统级封装工艺，具体处理包括如下步骤：

101)底座处理步骤：通过光刻、刻蚀工艺在底座表面制作底座TSV孔，底座TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座上方通过沉积氧化硅或者氮化硅或者直接热氧化作为绝缘层，绝缘层厚度范围在10nm到 100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构采用一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种；通过电镀铜，使铜金属充满底座TSV孔，在200到500度温度下密化；CMP工艺使底座表面只剩下填铜形成铜柱；在底座的表面制作RDL，其过程包括制作绝缘层，该绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅；再通过光刻、干法刻蚀工艺开窗，使底座TSV孔的铜柱与RDL连接，通过光刻、电镀工艺在底座表面制作RDL；RDL包括走线和键合功能；

通过光刻、电镀工艺在底座表面制作键合金属形成焊盘，焊盘高度范围在 10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者几种，键合金属本身结构为一层或者多层，其厚度范围为10nm到1000um；焊盘和RDL都位于TSV孔的铜柱露出的一面；

对底座的另一面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出，在露出铜柱的表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅，再通过光刻、刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；在底座的该表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，通过光刻、电镀工艺在底座表面制作RDL；RDL包括走线和键合功能；通过光刻、电镀工艺在底座该表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者多种，键合金属的结构为一层或者多层；通过光刻、电镀工艺在底座表面制作金属墙和金属柱，金属墙和金属柱高度范围在10nm到1000um，金属墙和金属柱的金属都采用铝、镍、银、金、锡、铜，金属墙和金属柱的结构都采用一层或多层；

102)盖板处理步骤：通过光刻、刻蚀工艺在盖板表面制作盖板TSV孔，盖板TSV孔直径范围在1um到1000um，深度在10um到1000um；在盖板制作盖板 TSV孔的表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构采用一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种；通过电镀铜，使铜金属充满盖板TSV孔，并在200到500度温度下密化铜，CMP工艺使盖板只剩下填铜形成铜柱；

在盖板的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm 到1000um，其材质采用氧化硅或者氮化硅；通过光刻、干法刻蚀工艺开窗，使 RDL和盖板TSV孔的铜柱一端连接，再通过光刻，电镀工艺在盖板表面制作RDL； RDL包括走线和键合功能；通过光刻、电镀工艺在盖板表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者几种，键合金属本身结构为一层或者多层，焊盘和RDL都位于盖板 TSV孔的铜柱露出的一面；

对盖板的另一面进行减薄，通过光刻、电镀工艺制作金属焊盘，金属焊盘厚度范围在1nm到100um，金属焊盘本身结构为一层或多层，金属焊盘采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；

通过研磨、湿法腐蚀和干法刻蚀的工艺对盖板制作空腔，空腔刻蚀到盖板 TSV孔的下端，使盖板TSV孔露出来，通过干法或湿法刻蚀工艺使盖板TSV孔中的铜柱露出；

将射频功能芯片通过共晶焊接的方式置于盖板的空腔中露出的铜柱上；

103)封装步骤：把盖板和底座通过晶圆级键合工艺组合在一起，键合温度在200到500度，在底座远离盖板的一面上置球，再切割得到单个模组。

进一步的，盖板、底座采用统一尺寸，其采用4，6，8，12寸中的一种尺寸，厚度范围为200um到2000um，材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。

进一步的，底座、盖板的表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。

进一步的，在底座和盖板的RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL的金属采用铜、铝、镍、银、金、锡中的一种或者多种，RDL本身结构采用一层或多层，RDL的厚度范围为10nm到1000um；焊盘开窗直径为10um 到10000um。

进一步的，切割方式采用激光切割或者刀具切割，切割位置位于凹坑填铜位置的中间。

本发明相比现有技术优点在于：本发明通过铜柱把射频信号直接引出到作为盖板的转接板上，通过盖板中的电路把信号引出，同时在盖板上面做BGA，通过键合的方式把芯片密闭封装在两个转接板中间，然后盖板作为焊接到PCB或基板的连接板，底座则作为散热用的结构朝上放置；这样散热和电磁屏蔽结构能与信号传输线路分开，且不同的结构分开做在不同的转接板上，简化了工艺，还保护了高频信号的完整性。

附图说明

图1为本发明的底座结构剖面图；

图2为本发明的盖板结构剖面图；

图3为本发明的结构剖面图；

图4为本发明的另一种底座结构剖面图；

图5为本发明的另一种盖板结构剖面图；

图6为本发明的另一种结构剖面图。

图中标识：底座101、金属墙102、凸点103、空腔201、TSV孔202、功能芯片203。

具体实施方式

下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。

本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语 (包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。

下面结合附图和具体实施方式对本发明进一步说明。

一种射频芯片的系统级封装工艺，包括底座101、盖板，底座101、盖板采用统一的尺寸，尺寸包括4，6，8，12寸晶圆，厚度范围为200um到2000um，一般斗采用硅片，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。具体处理包括如下步骤：

101)底座101处理步骤：通过光刻、刻蚀工艺在底座101表面制作底座TSV 孔，底座TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座101 上方通过沉积氧化硅或者氮化硅或者直接热氧化作为绝缘层，即上方沉积氧化硅或者氮化硅等材料形成绝缘层，或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构采用一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍等材料中的一种或者几种；通过电镀铜，使铜金属充满底座TSV孔，在200到500度温度下密化，使铜更致密；通过CMP工艺使底座101表面只剩下填铜形成铜柱；即底座101表面铜去除，使底座101表面只剩下填铜；底座101表面的绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；底座101表面绝缘层也可以保留不处理；

在底座101的该表面制作RDL，其过程包括制作绝缘层，该绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅；再通过光刻、干法刻蚀工艺开窗，使底座TSV孔的铜柱与RDL连接，通过光刻、电镀工艺在底座101表面制作RDL；RDL包括走线和键合功能；也可以在RDL表面再覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL的金属可以是铜，铝，镍，银，金，锡等材料，绝缘层结构可以是一层也可以是多层，其厚度范围为10nm到1000um；此处作为焊盘的开窗的直径为10um到10000um；

通过光刻、电镀工艺在底座101表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者几种，键合金属本身结构为一层或者多层，其厚度范围为10nm到1000um；焊盘和RDL 都位于底座TSV孔的铜柱露出的一面；

对底座101的另一面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出，在露出铜柱的表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅，再通过光刻、刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；在底座101的该表面制作RDL，其过程同样包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，通过光刻、电镀工艺在底座101表面制作RDL；RDL包括走线和键合功能；也可以在 RDL表面再覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；

通过光刻、电镀工艺在底座101该表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡等材料中的一种或者多种，键合金属的结构为一层或者多层；通过光刻、电镀工艺在底座101 表面制作金属墙102和金属柱，金属墙102和金属柱高度范围在10nm到1000um，金属墙102和金属柱的金属都采用铝、镍、银、金、锡、铜等材料中的一种或者多种，金属墙102和金属柱的结构都采用一层或多层；

102)盖板处理步骤：通过光刻、刻蚀工艺在盖板表面制作盖板TSV孔202，盖板TSV孔202直径范围在1um到1000um，深度在10um到1000um；在盖板制作盖板TSV孔202的表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构采用一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍等材料中的一种或者几种；通过电镀铜，使铜金属充满盖板TSV孔202，并在200到500度温度下密化铜，使铜更致密，用CMP工艺使盖板只剩下填铜形成铜柱；盖板表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，盖板表面绝缘层也可以保留；

在盖板的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm 到1000um，其材质采用氧化硅或者氮化硅；通过光刻、干法刻蚀工艺开窗，使 RDL和盖板TSV孔202的铜柱一端连接，再通过光刻，电镀工艺在盖板表面制作 RDL；RDL包括走线和键合功能；也可以在RDL表面再覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属可以是铜，铝，镍，银，金，锡等材料，绝缘层本身结构可以是一层也可以是多层，其厚度范围为10nm到1000um；用于焊盘的开窗的直径为10um到10000um；

通过光刻、电镀工艺在盖板表面制作键合金属形成焊盘，焊盘高度范围在 10nm到1000um，键合金属采用铜、铝、镍、银、金、锡等材料中的一种或者几种，键合金属本身结构为一层或者多层，焊盘和RDL都位于盖板TSV孔202的铜柱露出的一面；

对盖板的另一面进行减薄即没有制作金属工艺的一面，通过光刻、电镀工艺制作金属焊盘，金属焊盘厚度范围在1nm到100um，金属焊盘本身结构为一层或多层，金属焊盘采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；

通过研磨、湿法腐蚀和干法刻蚀的工艺对盖板制作空腔201，空腔201刻蚀到盖板TSV孔202的下端，使盖板TSV孔202露出来，通过干法或湿法刻蚀工艺使盖板TSV孔202中的铜柱露出；把功能芯片203共晶焊放置在盖板晶圆空腔201内部，即将射频功能芯片203通过共晶焊接的方式置于盖板的空腔201 中露出的铜柱上；

103)封装步骤：把盖板和底座101通过晶圆级键合工艺组合在一起，键合温度在200到500度，在底座101远离盖板的一面的焊盘上置球，再切割得到单个模组。

实施方式2：

201)在底座101上制作TSV，RDL，金属凸点103；

如图4所示，通过光刻，刻蚀工艺在底座101表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座101上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；

通过电镀铜，使铜金属充满TSV孔形成铜柱，200到500度温度下密化使铜更致密；铜CMP工艺使底座101表面铜去除，使底座101表面只剩下填铜；底座101表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；底座101表面绝缘层也可以保留；

在底座101的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在 10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，干法刻蚀工艺开窗，使RDL和铜柱一端连接；通过光刻，电镀工艺在底座101表面制作RDL；RDL 包括走线和键合功能；也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出需要焊盘的空间；此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um 直径；

通过光刻，电镀工艺在底座101表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；此处焊盘和RDL是一面的，位于铜柱露出的一端；

此步骤的底座101采用包括4，6，8，12寸晶圆中的一种，厚度范围为200um 到2000um，一般采用硅片，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。

对底座101晶圆没有制作金属工艺的一面进行减薄，通过研磨，湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出；在露出的铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；

在底座101的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在 10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，电镀工艺在底座 101表面制作RDL；RDL包括走线和键合功能；也可以在RDL表面再覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um 到10000um直径；

通过光刻，电镀工艺在底座101表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；

通过光刻，电镀工艺在底座101表面制作金属凸点103，凸点103高度范围在10nm到1000um，此处金属可以是铝，镍，银，金，锡，铜等材料，可以是一层也可以是多层，其高度范围为10nm到1000um；

202)在盖板上制作TSV，RDL，焊盘，金属柱；

如图5所示，通过光刻，刻蚀工艺在盖板表面制作TSV孔202，TSV孔202 直径范围在1um到1000um，深度在10um到1000um；在盖板上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；

通过电镀铜，使铜金属充满TSV孔202，200到500度温度下密化使铜更致密；铜CMP工艺使盖板表面铜去除，使盖板表面只剩下填铜形成铜柱；盖板表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；盖板表面绝缘层也可以保留；

在盖板的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm 到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，干法刻蚀工艺开窗，使RDL和铜柱一端连接；通过光刻，电镀工艺在盖板表面制作RDL；RDL包括走线和键合功能；也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；

通过光刻、电镀工艺在盖板表面制作键合金属形成焊盘，焊盘高度范围在 10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；此处焊盘和RDL是一面的，位于铜柱露出的一端；

对盖板没有制作金属工艺的一面进行减薄，通过光刻、电镀工艺制作金属焊盘；厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；

通过光刻，电镀工艺在盖板表面制作金属柱，金属柱高度范围在10nm到 1000um，此处金属可以是铝，镍，银，金，锡，铜等材料，可以是一层也可以是多层，其高度范围为10nm到1000um；

203)把功能芯片203共晶焊放置在盖板晶圆上；

将功能芯片203通过共晶焊接的方式置于盖板晶圆的焊盘上；

204)把盖板和底座101通过晶圆级键合工艺组合在一起，在底座101远离盖板的一面即背面焊盘上置球，切割得到单个模组。

如图6所示，把盖板晶圆和底座101晶圆通过晶圆级键合工艺组合在一起，键合温度在200到500度；在底座101晶圆背部RDL焊盘上置球，切割得到单个模组。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (5)

1.一种射频芯片的系统级封装工艺，其特征在于，具体处理包括如下步骤：

101）底座处理步骤：通过光刻、刻蚀工艺在底座上表面制作底座TSV孔，底座TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座上方通过沉积氧化硅或者氮化硅或者直接热氧化作为绝缘层，绝缘层厚度范围在10nm到100um之间；通过磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构采用一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种；通过电镀铜，使铜金属充满底座TSV孔，在200到500度温度下密化；CMP工艺使底座上表面只剩下填铜形成铜柱；在底座的表面制作RDL，其过程包括制作绝缘层，该绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅；再通过光刻、干法刻蚀工艺开窗，使底座TSV孔的铜柱与RDL连接，通过光刻、电镀工艺在底座上表面制作RDL；RDL包括走线和键合功能；

通过光刻、电镀工艺在底座上表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者几种，键合金属本身结构为一层或者多层，其厚度范围为10nm到1000um；焊盘和RDL都位于TSV孔的铜柱露出的一面；

对底座的另一面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出，在露出铜柱的表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅，再通过光刻、刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；在底座的该表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，通过光刻、电镀工艺在底座下表面制作RDL；RDL包括走线和键合功能；通过光刻、电镀工艺在底座该表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者多种，键合金属的结构为一层或者多层；通过光刻、电镀工艺在底座下表面制作金属墙和金属柱，金属墙和金属柱高度范围在10nm到1000um，金属墙和金属柱的金属都采用铝、镍、银、金、锡、铜，金属墙和金属柱的结构都采用一层或多层；

102）盖板处理步骤：通过光刻、刻蚀工艺在盖板上表面制作盖板TSV孔，盖板TSV孔直径范围在1um到1000um，深度在10um到1000um；在盖板制作盖板TSV孔的表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构采用一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种；通过电镀铜，使铜金属充满盖板TSV孔，并在200到500度温度下密化铜，CMP工艺使盖板只剩下填铜形成铜柱；

在盖板的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅；通过光刻、干法刻蚀工艺开窗，使RDL和盖板TSV孔的铜柱一端连接，再通过光刻，电镀工艺在盖板上表面制作RDL；RDL包括走线和键合功能；通过光刻、电镀工艺在盖板上表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者几种，键合金属本身结构为一层或者多层，焊盘和RDL都位于盖板TSV孔的铜柱露出的一面；

对盖板的另一面进行减薄，通过光刻、电镀工艺制作金属焊盘，金属焊盘厚度范围在1nm到100um，金属焊盘本身结构为一层或多层，金属焊盘采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；

通过研磨、湿法腐蚀和干法刻蚀的工艺对盖板制作空腔，空腔刻蚀到盖板TSV孔的下端，使盖板TSV孔露出来，通过干法或湿法刻蚀工艺使盖板TSV孔中的铜柱露出；

将射频功能芯片通过共晶焊接的方式置于盖板的空腔中露出的铜柱上；

103）封装步骤：把盖板和底座通过晶圆级键合工艺组合在一起，键合温度在200到500度，在底座远离盖板的一面上置球，再切割得到单个模组。

2.根据权利要求1所述的一种射频芯片的系统级封装工艺，其特征在于：盖板、底座采用统一尺寸，其采用4，6，8，12寸中的一种尺寸，厚度范围为200um到2000um，材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。

3.根据权利要求1所述的一种射频芯片的系统级封装工艺，其特征在于：底座、盖板的表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。

4.根据权利要求1所述的一种射频芯片的系统级封装工艺，其特征在于：在底座和盖板的RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL的金属采用铜、铝、镍、银、金、锡中的一种或者多种，RDL本身结构采用一层或多层，RDL的厚度范围为10nm到1000um；焊盘开窗直径为10um到10000um。

5.根据权利要求1所述的一种射频芯片的系统级封装工艺，其特征在于：切割方式采用激光切割或者刀具切割，切割位置位于凹坑填铜位置的中间。

Images