CN110010487B - 一种立式焊接的射频芯片系统级封装工艺 - Google Patents
一种立式焊接的射频芯片系统级封装工艺 Download PDFInfo
- Publication number
- CN110010487B CN110010487B CN201811176985.8A CN201811176985A CN110010487B CN 110010487 B CN110010487 B CN 110010487B CN 201811176985 A CN201811176985 A CN 201811176985A CN 110010487 B CN110010487 B CN 110010487B
- Authority
- CN
- China
- Prior art keywords
- copper
- insulating layer
- bonding
- tsv
- rdl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 230000008569 process Effects 0.000 title claims abstract description 74
- 238000003466 welding Methods 0.000 title claims abstract description 18
- 238000004806 packaging method and process Methods 0.000 claims abstract description 9
- 238000011282 treatment Methods 0.000 claims abstract description 5
- 238000011221 initial treatment Methods 0.000 claims abstract description 3
- 229910052802 copper Inorganic materials 0.000 claims description 84
- 239000010949 copper Substances 0.000 claims description 84
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 82
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 238000001312 dry etching Methods 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 17
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 14
- 229910052709 silver Inorganic materials 0.000 claims description 14
- 239000004332 silver Substances 0.000 claims description 14
- 239000011135 tin Substances 0.000 claims description 14
- 229910052718 tin Inorganic materials 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 12
- 230000005496 eutectics Effects 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 238000001704 evaporation Methods 0.000 claims description 8
- 230000008020 evaporation Effects 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 229910052716 thallium Inorganic materials 0.000 claims description 8
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000003698 laser cutting Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 18
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 238000005034 decoration Methods 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种立式焊接的射频芯片系统级封装工艺，包括如下步骤：101）支撑板初步处理步骤、102）支撑板二次处理步骤、103）封装步骤；本发明提供增加了产品单位面积的芯片集成度的一种立式焊接的射频芯片系统级封装工艺。
Description
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种立式焊接的射频芯片系统级封装工艺。
背景技术
电子产品的迅猛发展是当今封装技术进化的主要驱动力。小型化、高密度、高频高速、高性能、高可靠性和低成本是先进封装的主流发展方向。系统级封装是最重要也是最有潜力满足这种高密度系统集成的技术之一。在各种系统级封装中，针对密闭射频芯片封装结构的硅转接板是硅基三维集成射频微系统的核心部件，为芯片到芯片和芯片到基板提供了最短的连接距离，最小的焊盘尺寸和中心间距。与其他互连技术如引线键合技术相比，硅转接板技术的优点包括：更好的电学性能、更高的带宽、更高的密度、更小的尺寸、更轻的重量。
但是射频芯片是模拟芯片，其尺寸不能随着硅基CMOS工艺的缩小而大幅度缩小，因此对于越来越小的，集成度越来越高的应用产品来讲，较大的射频芯片占用的面积相对功能来说就显得太大了。尤其是对于一些可焊接面积较小的装置，在高度上有较大使用空间，但是在平面上可以利用的面积却非常有限，这就极大的限制了射频芯片的可选择性。
发明内容
本发明克服了现有技术的不足，提供增加了产品单位面积的芯片集成度的一种立式焊接的射频芯片系统级封装工艺。
本发明的技术方案如下：
一种立式焊接的射频芯片系统级封装工艺，具体处理包括如下步骤：
101）支撑板初步处理步骤：在支撑板的表面通过干法刻蚀的方法制作出凹坑，凹坑均采用立方形、倒梯形、圆柱形或者半球形，凹坑尺寸范围在10um到10000um之间，凹坑尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；
在支撑板上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满凹坑，并在200到500度温度下密化铜；由CMP工艺使支撑板表面铜去除；
通过光刻、刻蚀工艺在支撑板表面制作TSV孔，TSV孔包括TSV深孔和TSV浅孔，TSV深孔设置于支撑板的周围，TSV浅孔设置于支撑板的中心区，TSV孔直径范围在1um到1000um，深度在10um到1000um；在支撑板上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满TSV孔，并在200到500度温度下密化铜；由CMP工艺使支撑板表面铜去除；
在支撑板的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其采用氧化硅或者氮化硅；通过光刻、干法刻蚀工艺开窗，使TSV孔的铜柱能与RDL连接；通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线、键合功能和金属块；
通过光刻，电镀工艺在硅片表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜，铝，镍，银，金，锡中的一种或者多种，键合金属的结构为一层或者多层，其厚度范围为10nm到1000um；使得焊盘和RDL都位于TSV孔的铜柱露出的一面；
102）支撑板二次处理步骤：在支撑板表面通过干法刻蚀的方法制作出凹槽，凹槽均采用立方形、倒梯形、圆柱形或者半球形，凹槽尺寸范围在10um到10000um之间，凹槽尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；
凹槽底部直接跟TSV浅孔的底部金属互通；通过湿法或者干法刻蚀露出铜柱，焊接铜块在铜柱的顶端形成共晶焊盘，或者通过整面覆盖绝缘层氧化硅，碳化硅，氮化硅或者溅射光刻胶，用干法刻蚀或者欠曝光工艺使铜柱露出，然后通过光刻、电镀工艺在露出的铜柱上制作共晶焊盘；
103）封装步骤：把功能芯片通过共晶键合的工艺焊接在支撑板上，打线把功能芯片的PAD和制程晶圆的焊盘联通引出信号；通过表面贴装工艺把其他功能芯片置于功能芯片的表面焊盘上；
切割支撑板形成单个模组，把单个模组焊接在基板或者PCB板上，再通过贴片工艺在单个模组的顶部设置其他功能芯片。
进一步的，盖板采用4，6，8，12寸中的一种尺寸，厚度范围为200um到2000um，盖板材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
进一步的，由CMP工艺去除铜的支撑板表面的绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
进一步的，在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL的金属采用铜、铝、镍、银、金、锡中的一种或者多种，RDL本身结构采用一层或多层，RDL的厚度范围为10nm到1000um；焊盘开窗直径为10um到10000um。
进一步的，切割支撑板成单个模组的切割位置位于凹坑填铜位置的中间，切割方式采用激光切割或者刀具切割。
进一步的，步骤103）键合温度在200到500度之间。
本发明相比现有技术优点在于：本发明通过转接板对射频芯片和其他功能芯片进行系统级封装，在封装体的侧面设置焊盘，在做封装体焊接到基板或者PCB板上的时候，把封装体进行立体放置，使封装体可以立在基板或者PCB板上，节约了基板或者PCB板的面积，大大增加了产品单位面积的芯片集成度。
附图说明
图1为本发明的支撑板的俯视图；
图2为本发明的支撑板上制作TSV孔后的结构剖面图；
图3为本发明的功能芯片焊接在支撑板的结构剖面图；
图4为本发明的三维联通的结构图；
图5为本发明的单个模组的结构图；
图6为本发明的封装后结构剖面图。
图中标识：支撑板101、凹坑102、金属块103、TSV孔104、功能芯片201、其他功能芯片202、基板301。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语（包括技术术语和科技术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
一种立式焊接的射频芯片系统级封装工艺，具体处理包括如下步骤：
101）支撑板101初步处理步骤：在支撑板101的表面通过干法刻蚀的方法制作出凹坑102，凹坑102均采用立方形、倒梯形、圆柱形或者半球形，凹坑102尺寸范围在10um到10000um之间，凹坑102尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度。支撑板101一般采用硅片，其尺寸采用4，6，8，12寸晶圆中的一种，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
在支撑板101上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种。通过电镀铜，使铜金属充满凹坑102，并在200到500度温度下密化铜。由CMP工艺使支撑板101表面铜去除。使硅片表面只剩下填铜。硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。硅片表面绝缘层也可以保留。
通过光刻、刻蚀工艺在支撑板101表面制作TSV孔104，TSV孔104包括TSV深孔和TSV浅孔，TSV深孔设置于支撑板101的周围，TSV浅孔设置于支撑板101的中心区，TSV孔104直径范围在1um到1000um，深度在10um到1000um。在支撑板101上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种。通过电镀铜，使铜金属充满TSV孔104，并在200到500度温度下密化铜。由CMP工艺使支撑板101表面铜去除。
具体的如图2所示，通过光刻，刻蚀工艺在硅片表面制作TSV深孔104，孔直径范围在1um到1000um，深度在10um到1000um。在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间。通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
通过电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密。铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜。硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。硅片表面绝缘层也可以保留。
通过光刻，刻蚀工艺在硅片表面制作TSV浅孔（空腔底部联通的孔），孔直径范围在1um到1000um，深度在10um到1000um。在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间。通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
通过电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密。铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜。硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。硅片表面绝缘层也可以保留。
在支撑板101的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其采用氧化硅或者氮化硅。通过光刻、干法刻蚀工艺开窗，使TSV孔104的铜柱能与RDL连接。通过光刻，电镀工艺在硅片表面制作RDL。RDL包括走线、键合功能和金属块103。也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻，电镀工艺在硅片表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜，铝，镍，银，金，锡中的一种或者多种，键合金属的结构为一层或者多层，其厚度范围为10nm到1000um。使得焊盘和RDL都位于TSV孔104的铜柱露出的一面。
102）支撑板101二次处理步骤：在支撑板101表面通过干法刻蚀的方法制作出凹槽，凹槽均采用立方形、倒梯形、圆柱形或者半球形，凹槽尺寸范围在10um到10000um之间，凹槽尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度。
凹槽底部直接跟TSV浅孔的底部金属互通。通过湿法或者干法刻蚀露出铜柱，焊接铜块在铜柱的顶端形成共晶焊盘，或者通过整面覆盖绝缘层氧化硅，碳化硅，氮化硅或者溅射光刻胶，用干法刻蚀或者欠曝光工艺使铜柱露出，然后通过光刻、电镀工艺在露出的铜柱上制作共晶焊盘。
如图2所示，在支撑晶圆表面通过干法刻蚀的方法制作出凹槽，凹槽可以是立方形，倒梯形也可以是圆柱形。其尺寸范围在10um到10000um之间，此处尺寸包括立方形，倒梯形的长宽高或者圆柱形，半球形的直径或高度。
凹槽底部直接跟TSV孔104的底部金属互通，湿法或者干法刻蚀露出铜金属柱，焊接铜块在铜金属柱的顶端形成共晶焊盘。
或者整面覆盖绝缘层氧化硅，碳化硅，氮化硅或者溅射光刻胶，用干法刻蚀或者欠曝光工艺使铜柱露出来，然后通过光刻、电镀工艺在露出的铜柱上制作铜共晶焊盘。
103）封装步骤：把功能芯片201通过共晶键合的工艺焊接在支撑板101上，打线把功能芯片201的PAD和制程晶圆的焊盘联通引出信号。通过表面贴装工艺把其他功能芯片202置于功能芯片201的表面焊盘上。
切割支撑板101形成单个模组，把单个模组焊接在基板或者PCB板上，再通过贴片工艺在单个模组的顶部设置其他功能芯片202。
具体的如图3所示，把功能芯片201通过共晶键合的工艺焊接在支撑晶圆上，打线把功能芯片201的PAD和制程晶圆的焊盘联通引出信号。如图4所示，通过表面贴装工艺把其他功能芯片202置于功能芯片201的表面焊盘上，实现三维联通工艺。如图5所示，切割支撑晶圆成单个模组，切割位置位于凹坑102填铜位置的中间，切割方式可以是激光切割，也可以是刀具切割，其目的是把凹坑102中的铜切成两部分，其露出的部分的侧面作为焊接焊盘。把模组焊接在基板或者PCB板上。如图6所示，通过贴片工艺在模组的顶部设置功能芯片201。其中也可以先把功能芯片201通过贴片工艺在模组的顶部再把模组焊接在基板或者PCB板上。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。
Claims (6)
1.一种立式焊接的射频芯片系统级封装工艺，其特征在于，具体处理包括如下步骤：
101）支撑板初步处理步骤：在支撑板的表面通过干法刻蚀的方法制作出凹坑，凹坑均采用立方形、倒梯形、圆柱形或者半球形，凹坑尺寸范围在10um到10000um之间，凹坑尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；
在支撑板上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满凹坑，并在200到500度温度下密化铜；由CMP工艺使支撑板表面铜去除；
通过光刻、刻蚀工艺在支撑板表面制作TSV孔，TSV孔包括TSV深孔和TSV浅孔，TSV深孔设置于支撑板的周围，TSV浅孔设置于支撑板的中心区，TSV孔直径范围在1um到1000um，深度在10um到1000um；在支撑板上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满TSV孔，并在200到500度温度下密化铜；由CMP工艺使支撑板表面铜去除；
在支撑板的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其采用氧化硅或者氮化硅；通过干法刻蚀工艺开窗，使TSV孔的铜柱能与RDL连接；通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线、键合功能的金属块；
通过光刻，电镀工艺在硅片表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜，铝，镍，银，金，锡中的一种或者多种，键合金属的结构为一层或者多层，其厚度范围为10nm到1000um；使得焊盘和RDL都位于TSV孔的铜柱露出的一面；
102）支撑板二次处理步骤：在支撑板表面通过干法刻蚀的方法制作出凹槽，凹槽均采用立方形、倒梯形、圆柱形或者半球形，凹槽尺寸范围在10um到10000um之间，凹槽尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；
凹槽底部直接跟TSV浅孔的底部金属互通；通过湿法或者干法刻蚀露出铜柱，焊接铜块在铜柱的顶端形成共晶焊盘，或者通过整面覆盖绝缘层氧化硅，碳化硅，氮化硅或者溅射光刻胶，用干法刻蚀或者欠曝光工艺使铜柱露出，然后通过光刻、电镀工艺在露出的铜柱上制作共晶焊盘；
103）封装步骤：把功能芯片通过共晶键合的工艺焊接在支撑板上，打线把功能芯片的PAD和制程晶圆的焊盘联通引出信号；通过表面贴装工艺把其他功能芯片置于功能芯片的表面焊盘上；
切割支撑板形成单个模组，把单个模组焊接在基板上，再通过贴片工艺在单个模组的顶部设置其他功能芯片。
2.根据权利要求1所述的一种立式焊接的射频芯片系统级封装工艺，其特征在于：支撑板采用4，6，8，12寸中的一种尺寸，厚度范围为200um到2000um。
3.根据权利要求1所述的一种立式焊接的射频芯片系统级封装工艺，其特征在于：由CMP工艺去除铜的支撑板表面的绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
4.根据权利要求1所述的一种立式焊接的射频芯片系统级封装工艺，其特征在于：在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL的金属采用铜、铝、镍、银、金、锡中的一种或者多种，RDL本身结构采用一层或多层，RDL的厚度范围为10nm到1000um；焊盘开窗直径为10um到10000um。
5.根据权利要求1所述的一种立式焊接的射频芯片系统级封装工艺，其特征在于：切割支撑板成单个模组的切割位置位于凹坑填铜位置的中间，切割方式采用激光切割或者刀具切割。
6.根据权利要求1所述的一种立式焊接的射频芯片系统级封装工艺，其特征在于：步骤103）键合温度在200到500度之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176985.8A CN110010487B (zh) | 2018-10-10 | 2018-10-10 | 一种立式焊接的射频芯片系统级封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176985.8A CN110010487B (zh) | 2018-10-10 | 2018-10-10 | 一种立式焊接的射频芯片系统级封装工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010487A CN110010487A (zh) | 2019-07-12 |
| CN110010487B true CN110010487B (zh) | 2021-01-26 |
Family
ID=67164946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811176985.8A Active CN110010487B (zh) | 2018-10-10 | 2018-10-10 | 一种立式焊接的射频芯片系统级封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010487B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111968942B (zh) * | 2020-08-24 | 2023-08-04 | 浙江集迈科微电子有限公司 | 一种转接板侧壁互联射频模组的互联工艺 |
| CN111968961B (zh) * | 2020-08-24 | 2022-08-12 | 浙江集迈科微电子有限公司 | 侧壁互联板及其制作工艺 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021983A (zh) * | 2012-11-22 | 2013-04-03 | 北京工业大学 | 一种晶圆级芯片尺寸封装及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI335059B (en) * | 2007-07-31 | 2010-12-21 | Siliconware Precision Industries Co Ltd | Multi-chip stack structure having silicon channel and method for fabricating the same |
| US8263434B2 (en) * | 2009-07-31 | 2012-09-11 | Stats Chippac, Ltd. | Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP |
| US8411459B2 (en) * | 2010-06-10 | 2013-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd | Interposer-on-glass package structures |
| US20140117469A1 (en) * | 2012-10-26 | 2014-05-01 | Texas Instruments Incorporated | Tsv-mems combination |
| CN105374793A (zh) * | 2013-05-08 | 2016-03-02 | 日月光半导体制造股份有限公司 | 具桥接结构的半导体封装构造及其制造方法 |
| CN106206423B (zh) * | 2016-09-08 | 2019-01-04 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装侧壁植球工艺 |
| CN106252241B (zh) * | 2016-09-08 | 2019-03-05 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装侧壁焊盘或凸点的制作工艺 |
-
2018
- 2018-10-10 CN CN201811176985.8A patent/CN110010487B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021983A (zh) * | 2012-11-22 | 2013-04-03 | 北京工业大学 | 一种晶圆级芯片尺寸封装及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010487A (zh) | 2019-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11488842B2 (en) | Method of making semiconductor device package including conformal metal cap contacting each semiconductor die | |
| US11749607B2 (en) | Package and method of manufacturing the same | |
| US11527474B2 (en) | Integrated circuit package and method | |
| CN110010563B (zh) | 一种底部散热型射频芯片转接板封装工艺 | |
| US11127644B2 (en) | Planarization of semiconductor packages and structures resulting therefrom | |
| KR102329567B1 (ko) | 반도체 패키지 및 그를 형성하는 방법 | |
| US9502391B2 (en) | Semiconductor package, fabrication method therefor, and package-on package | |
| US6746898B2 (en) | Integrated chip package structure using silicon substrate and method of manufacturing the same | |
| US20160086930A1 (en) | Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor | |
| US9659911B1 (en) | Package structure and manufacturing method thereof | |
| CN110010500B (zh) | 一种高度集成的射频芯片系统级封装工艺 | |
| US11456268B2 (en) | Semiconductor package and manufacturing method thereof | |
| CN110010490B (zh) | 一种纵向互联的射频立方体结构的制作工艺 | |
| US20210202436A1 (en) | Package structure and method of fabricating the same | |
| US11069673B2 (en) | Semiconductor package and manufacturing method thereof | |
| CN111968942A (zh) | 一种转接板侧壁互联射频模组的互联工艺 | |
| CN110010487B (zh) | 一种立式焊接的射频芯片系统级封装工艺 | |
| CN110010502B (zh) | 一种射频芯片的系统级封装工艺 | |
| CN110010482B (zh) | 一种基于柔性电路板的密闭型射频芯片封装工艺 | |
| CN110010484B (zh) | 一种插孔式超深tsv互联的射频芯片系统级封装工艺 | |
| CN110010478B (zh) | 一种具有电磁屏蔽功能的射频微系统及成型工艺 | |
| CN110010475B (zh) | 一种射频芯片系统级封装的散热模块制作工艺 | |
| CN110010593B (zh) | 一种三维堆叠系统级封装工艺 | |
| CN110010480B (zh) | 一种晶圆级的射频芯片电磁屏蔽封装工艺 | |
| CN110010504B (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |