CN103021983A - 一种晶圆级芯片尺寸封装及其制造方法 - Google Patents

一种晶圆级芯片尺寸封装及其制造方法 Download PDF

Info

Publication number
CN103021983A
CN103021983A CN2012104787229A CN201210478722A CN103021983A CN 103021983 A CN103021983 A CN 103021983A CN 2012104787229 A CN2012104787229 A CN 2012104787229A CN 201210478722 A CN201210478722 A CN 201210478722A CN 103021983 A CN103021983 A CN 103021983A
Authority
CN
China
Prior art keywords
wafer
layer
hole
silicon
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104787229A
Other languages
English (en)
Other versions
CN103021983B (zh
Inventor
秦飞
武伟
安彤
刘程艳
陈思
夏国峰
朱文辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201210478722.9A priority Critical patent/CN103021983B/zh
Publication of CN103021983A publication Critical patent/CN103021983A/zh
Application granted granted Critical
Publication of CN103021983B publication Critical patent/CN103021983B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种晶圆级芯片尺寸封装及其制造方法，属于传感器领域。其包括晶圆，晶圆的正面为形成图像传感区的第一表面，晶圆的负面为第二表面；第一表面自上而下：微镜头、金属互联层和光学交互区；在第一表面制作未穿透硅衬底的硅通孔和重分布层，光学交互区周围的I/O连接到硅通孔；硅通孔孔壁制作作钝化层并填充；在重分布层上用聚合物材料制作第二保护层；第一表面与玻璃片之间键合，玻璃片和晶圆之间形成空腔；第二表面进行减薄，通过蚀刻工艺形成凹槽结构并暴露出硅通孔；第二表面上制作线路层将硅通孔连接到焊盘垫；在线路层上制作防焊层并暴露焊盘垫；焊球在焊盘垫上。本发明减少了工艺流程，提高了产品可靠性、生产效率，降低了生产的成本。

Description

一种晶圆级芯片尺寸封装及其制造方法
技术领域
本发明涉及一种晶圆级芯片尺寸封装和一种制造所述晶圆级芯片尺寸封装的方法。所述的封装结构以及制造方法可以优选地用于图像传感器或MEMS器件。
背景技术
晶圆级封装（WLP）是IC封装方式的一种，作为一种先进的封装技术，其所有的工艺步骤都是在晶圆被切片之前制作完成。晶圆级芯片尺寸封装（WLCSP）是将晶圆级封装（WLP）和芯片尺寸封装（CSP）结合在一起，在对晶圆的前道工艺制作完成后，直接对晶圆进行晶圆级的封装，并在晶圆上进行互连凸点和测试。正是由于这种封装不同于传统的封装方式（先切割再封测），晶圆级芯片尺寸封装（WLCSP）不仅明显地缩小了封装后的体积尺寸、降低了封装成本、提高了封装效率，而且更加符合高密度封装的要求。同时由于由于数据传输路径短、稳定性高，这种封装在降低能耗的同时还提升了数据传输的速度和稳定性。此外由于塑料封装型式（如PBGA）由于其模塑料会对MEMS组建的可动部分与光学传感器造成损害，因此MEMS组件也多采用晶圆级封装，这也成为推动晶圆级封装增长的动力来源。
图像传感器是一种半导体模块，是一种将光学图像转换成为电子信号的设备，电子信号可以被用来做进一步处理或被数字化后被存储，或用于将图像转移至另一显示装置上显示等。它被广泛应用在数码相机和其他电子光学设备中。图像传感器如今主要分为电荷耦合器件（CCD）和CMOS图像传感器（CIS,CMOSImage Sensor）。虽然CCD图像传感器在图像质量以及噪声等方面优于CMOS图像传感器，但是CMOS传感器可用传统的半导体生产技术制造，生产成本较低。同时由于所用的元件数相对较少以及信号传输距离短，CMOS图像传感器具备功耗低、电容、电感和寄生延迟降低等优点。
图1所示为一款传统的CMOS图像传感器（CIS）的封装示意图。所示CMOS传感器通包括：陶瓷基底2，在陶瓷基底2顶部表面上安装的集成电路（IC）4，粘接剂层3位于集成电路（IC）4和陶瓷基底2之间。在集成电路4（IC）表面上有制作好的IC表面的焊盘6，通过引线7同陶瓷基底2上的基底表面的焊盘8相连接。图像感光区5位于集成电路4（IC）的顶部，图像感光区5包括能够接受光线产生电信号的光学交互元件（如光敏电二极管，photodiode）阵列。同所述光学交互元件相对应的玻璃透镜10被安装到框架1上，框架1通过粘接剂9同陶瓷基底2连接。
图1所示的CMOS传感器结构有很多可以改进的方面。第一，由于该封装使用了体积庞大的玻璃透镜10，这对减小封装的体积极为不利，因此可以通过采用微透镜来减小封装的体积。第二，可以通过在晶圆正面制作重分布层（RDL）将IC边缘的I/O同基底表面的焊盘8相连接，这样可以进一步的减小封装结构的尺寸。第三，所示封装结构不能够用成本更低的晶圆级加工和表面安装技术。
随着CMOS技术的日益发展，集成度也越来越高，这就使得图像传感区的面积越来越来以实现更大面积的感光区域。而对于采用玻璃同晶圆键合这种CIS封装结构，更大的观光区面积会导致玻璃同硅衬底之间的分层现象也越来越严重。
为解决以上问题，本发明提供了一种晶圆级芯片尺寸封装。通过在玻璃同晶圆之间的键合区域设置台阶式的突起结构，增强晶圆同玻璃之间的键合可靠性，从而改善了现有封装结构中玻璃和硅衬底之间的分层问题，提高了封装可靠性，同时使该封装结构适合更大尺寸的芯片尺寸封装。同时本发明的实施方式还提供了一种所述晶圆级芯片尺寸封装的制造方法，通过蚀刻晶圆表面形成沟槽结构，降低了对高深宽比硅通孔（TSV）的需求，在提高产品可靠性的同时降低了生产成本。
发明内容
本发明的第一方面是：基于当前适用于CMOS图像传感器的晶圆级芯片尺寸封装（WLCSP），针对在芯片尺寸逐渐增大时玻璃同晶圆之间容易产生分层的问题，提供了一种改进的WLCSP封装结构，用以改善该分层问题，提高封装的可靠性。
本发明所述的晶圆级芯片尺寸封装（WLCSP）包括：晶圆200，所述晶圆200的正面为形成图像传感区的第一表面201，所述晶圆200的负面为第二表面202；所述晶圆200第一表面201上的图像传感区自上而下包括：微镜头230、金属互联层220和光学交互区210，其中光学交互区210位于第一表面201的上方，在光学交互区210的上方形成有金属互连层220，微镜头230阵列放置在金属互联层220上方，金属互联层220外侧形成有第一保护层235；通过在第一表面201制作没有穿透硅衬底200的硅通孔260（TSV）和重分布层（RDL），将光学交互区210周围的I/O通过重分布层（RDL）连接到硅通孔260（TSV）；硅通孔260（TSV）孔壁上制作有作钝化层265并用电镀工艺将孔填充；在重分布层（RDL）上用聚合物材料制作有台阶式突起结构的第二保护层240；晶圆200的第一表面201与玻璃片250之间通过聚合物键合胶255键合在一起，通过曝光显影工艺在玻璃片250和晶圆200之间形成空腔；对晶圆200的第二表面202进行研磨、蚀刻对晶圆200进行减薄，然后在第二表面202通过蚀刻工艺形成凹槽结构并暴露出硅通孔260（TSV）；通过在硅衬底200的第二表面202上制作线路层将硅通孔260（TSV）连接到焊盘垫290；在线路层上制作防焊层280（SMF）并暴露出焊盘垫290以保护第二表面202上的线路层；焊球295制作在焊盘垫290上。
所述的保护层的材料为氮化硅。所述的聚合物材料为由树脂、溶剂、感光化合物和添加剂等组成。
本发明的第二方面是提供了一种制造所述晶圆级芯片尺寸封装的方法，包括以下步骤：
第一步：提供晶圆
所述晶圆包括形成有电子器件（如微镜头，集成电路IC和光学交互区）的第一表面以及相对于第一表面的第二表面。
第二步：在晶圆的第一表面蚀刻出TSV孔洞
在这一步中首先在晶圆正面涂布一层光刻胶，经过曝光显影形成蚀刻窗口；采用干法蚀刻工艺形成TSV孔洞。所述的干法蚀刻工艺包括深反应离子刻蚀（DRIE）。
第三步：在TSV孔洞内和晶圆的第一表面形成一层钝化层
通过采用等离子体化学气相沉积（PECVD）在TSV孔内和晶圆的第一表面形成一层钝化层，所述钝化层为聚合物电介质材料。
第四步：暴露出光学交互区外围的I/O
通过对晶圆第一表面沉积的钝化层进行曝光显影形成蚀刻窗口，采用干法蚀刻暴露出光学交互区外围的I/O。
第五步：电镀填充TSV
通过电镀工艺将形成的TSV孔洞填充并覆盖第一表面，从而使硅通孔（TSV）同光学交互区外围的I/O相连接形成重分布层（RDL），实现电性互连。
第六步：形成保护层并安置微镜头
在晶圆的第一表面形成保护层，通过曝光显影和蚀刻工艺在晶圆同玻璃的键合区形成台阶式的突起或凹槽结构；然后在晶圆的第一表面金属互联层上方安置微镜头。
第七步：晶圆同玻璃进行键合
在这一步中，首先将聚合物间隔胶涂布在经过前处理清洗过的玻璃表面，预处理清洗包括酸洗中和、等离子清洗等；然后经过曝光显影等工艺在聚合物胶上形成空腔；最后通过在聚合物间隔胶表面涂布一层树脂胶并利用键和机台将硅衬底同玻璃进行键合。
第八步：对晶圆第二表面进行研磨蚀刻
在这一步中，首先对晶圆的第二表面进行研磨减薄；其次对研磨后的晶圆的第二表面进行去应力等离子蚀刻；最后对晶圆的第二表面进行蚀刻以形成凹槽结构并暴露出硅通孔（TSV）。
第九步：制作晶圆第二表面的线路层
在这一步中，首先在晶圆第二表面沉积一层钝化层；然后通过溅射一层金属并将其图案化形成以形成线路层和焊盘垫；最后在线路层上覆盖一层防焊层（SMF）并暴露出焊盘垫并保护形成的线路。
第十步：制作焊球并切割
将焊球形成与焊盘垫上，然后对晶圆沿着切割道进行切割以形成单颗芯片的封装。
在所述的第七步中，聚合物胶还可以选用为干膜（Dry Film），所述干膜是由由树脂、溶剂、感光化合物和添加剂等组成，则可以省去在聚合物间隔胶表面通过涂粘接胶这一步工艺来完成同晶圆的键合，所用的干膜不经涂粘接胶便直接可以同晶圆进行键合，减少了工艺流程。
本发明通过在晶圆第一表面制作台阶式的突起或凹槽结构，有效增加了玻璃同晶圆之间的键合强度，改善了玻璃同晶圆之间的分层，提高了封装的可靠性，使得所述封装适用于更大尺寸的晶圆级芯片尺寸封装。同时根据本发明的实施方式，提供了一种所述晶圆级芯片尺寸封装的制造方法，首先采用了干膜作为玻璃和晶圆之间的键合材料；其次在对晶圆减薄后采取的去应力等离子蚀刻能够有效去除晶圆中由于研磨产生的内应力，改善晶圆的翘曲情况，从而进一步方便以后的工艺操作；最后通过蚀刻晶圆表面形成沟槽结构，降低了对高深宽比硅通孔（TSV）的需求。综上所述，这些步骤减少了工艺流程提高了产品可靠性生产效率的同时还降低了生产的成本。
附图说明
图1为一款传统的CMOS传感器（CIS）的结构示意图。
图2为根据本发明的实施例绘制的晶圆级芯片尺寸封装（WLCSP）封装的示意图。
图3（a）到（j）为根据本发明的实施例绘制的CMOS传感器的制造流程剖面示意图。
图中标号：1.框架，2.陶瓷基底，3.粘接剂层，4.集成电路，5.图像感光区，6.IC表面的焊盘，7.引线，8.基底表面的焊盘，9.粘接剂，10.玻璃透镜，200.晶圆，201.第一表面，202.第二表面，203.切割道，210.光学交互区，220.金属互联层，225.孔洞，230.微镜头，235.第一保护层，240.第二保护层，250.玻璃片，255.聚合物键合胶，260.硅通孔，261.TSV孔洞，265.钝化层，270.绝缘层，280.防焊层，290.焊盘垫，295.焊球。
具体实施方式
本发明通过在晶圆第一表面201上制作台阶式的突起或者凹槽结构来增强玻璃250同晶圆200的结合力，改善了玻璃同晶圆之间的分层问题，提高了封装的可靠性并适合更大尺寸的CIS封装。同时通过对晶圆第二表面202进行蚀刻以形成沟槽结构，降低了对高深宽比硅通孔（TSV）的需求。图2为根据本发明的实施例绘制的在晶圆第一表面201上制作的台阶式突起结构的CIS封装示意图。
以图2所示，本发明实施方式的晶圆级芯片尺寸封装（WLCSP）包括晶圆200，所述晶圆200的正面为形成图像传感区的第一表面201，所述晶圆200的负面为第二表面202；所述晶圆200第一表面201上的图像传感区自上而下包括：微镜头230、金属互联层220和光学交互区210，其中光学交互区210位于第一表面201的上方，在光学交互区210的上方形成有金属互连层220，微镜头230阵列放置在金属互联层220上方，金属互联层220外侧形成有第一保护层235；通过在第一表面201制作没有穿透硅衬底200的硅通孔260（TSV）和重分布层（RDL），将光学交互区210周围的I/O通过重分布层（RDL）连接到硅通孔260（TSV）；硅通孔260（TSV）孔壁上制作有作钝化层265并用电镀工艺将孔填充；在重分布层（RDL）上用聚合物材料制作有台阶式突起或凹槽结构的第二保护层240；晶圆200的第一表面201与玻璃片250之间通过聚合物键合胶255键合在一起，通过曝光显影工艺在玻璃片250和晶圆200之间形成空腔；对晶圆200的第二表面202进行研磨、蚀刻对晶圆200进行减薄，然后在第二表面202通过蚀刻工艺形成凹槽结构并暴露出硅通孔260（TSV）；通过在硅衬底200的第二表面202上制作线路层将硅通孔260（TSV）连接到焊盘垫290；在线路层上制作防焊层280（SMF）并暴露出焊盘垫290以保护第二表面202上的线路层；焊球295制作在焊盘垫290上。
下面将结合图3（a）到（j）来详细说明本实施例的晶圆级芯片尺寸封装（WLCSP）的制造流程。图3（a）到（j）为根据本发明的实施例绘制的晶圆级芯片尺寸封装（WLCSP）的制造流程剖面示意图。
首先请参考图3（a），提供晶圆200，所述晶圆200的正面为形成有电子器件的第一表面201晶圆200的背面为第二表面202。图中包括：光学交互区210、金属互联层220和第一保护层235。光学交互区210位于硅衬底200第一表面201的中央，在光学交互区210的上方形成有金属互连层220，微镜头230阵列放置在金属互联层220上方，金属互联层220外侧形成有第一保护层235。其中光学交互区210中阵列有多个光敏二极管和分别对应连接光明二极管的多个晶体管（图中未示出）。
接下来请参考图3（b），在晶圆第一表面201蚀刻出硅通孔TSV孔洞261。
这一步包含以下步骤：（a）在晶圆第一表面201通过涂布一层光刻胶，并对光刻胶进行曝光显影，在需要制孔的位置形成蚀刻窗口；（b）采用采用干法蚀刻工艺形成TSV孔洞261，所述的干法蚀刻工艺包括深反应离子刻蚀（DRIE）。
接下来请参考图3（c），在TSV孔洞261内和晶圆第一表面201形成一层钝化层265。
钝化层265的制作可以采用等离子体化学气相沉积（PECVD），钝化层265的材料可以是氧化物（如二氧化硅），也可以是氮化物（如氮化硅）。
接下来请参考图3（d），暴露出光学交互区外围的I/O。
通过对晶圆第一表面201沉积的钝化层265进行曝光显影形成蚀刻窗口，然后采用干法蚀刻形成孔洞225暴露出光学交互区外围的I/O（图中未示出）。
接下来请参考图3（e），电镀填充。
通过电镀工艺完成对TSV孔洞261和孔洞225的填充，填充材料可以是金属或者合金材料的导电衬底；同时通过电镀在晶圆第一表面201的导电衬底进行图案化以形成重分布层（RDL），实现I/O到硅通孔260（TSV）的电性连接。
接下来请参考图3（f），在晶圆第一表面201形成第二保护层240并安置微镜头230。
这一步包含以下步骤：（a）在晶圆第一表面201制作第二保护层240；（b）通过曝光显影在第二保护层240上形成蚀刻窗口；（c）通过蚀刻在晶圆200同玻璃250键合区的第二保护层240以形成台阶式的突起或凹槽结构，通过对光学交互区210和金属互联层220顶部进行蚀刻形成光学开口凹槽用以放置微镜头230；（d）在光学开口凹槽内制作微镜头230的阵列。
接下来请参考图3（g），晶圆200同玻璃片250进行键合。
这一步包含以下步骤：（a）对玻璃进行前处理清洗，预处理清洗包括包括酸洗中和、等离子清洗等；（b）通过在玻璃表面形成一层聚合物键合胶255，并对聚合物键合胶255进行曝光显影以形成聚合物间隔胶255；（c）通过键和机台将晶圆200同玻璃片250进行键合。
接下来请参考图3（h），对晶圆第二表面202进行研磨蚀刻。
这一步包含以下步骤：（a）对晶圆第二表面202进行研磨，将晶圆200的厚度从600~700微米降至100~150微米左右；（b）对晶圆第二表面202进行去应力等离子蚀刻，从而去除晶圆200中由于研磨产生的内应力，改善晶圆200的翘曲，便于后续工艺进行；（c）通过在研磨后的晶圆第二表面202涂布一层光刻胶，通过曝光显影，形成所需的凹槽结构的蚀刻窗口；（d）对晶圆第二表面202进行干法蚀刻，形成图示的凹槽结构，并暴露出硅通孔260（TSV）。
接下来请参考图3（i），制作晶圆第二表面202的线路层。
这一步包含以下步骤：（a）在晶圆第二表面202沉积一层绝缘层270，然后通过曝光显影暴露出硅通孔260（TSV）；（b）在绝缘层270表面采用物理气相沉积（PVD）溅射一层溅射一层金属，然后通过曝光显影将其图案化形成以形成线路层和焊盘垫290；（c）在晶圆第二表面202制作一层防焊层280（SMF）并使焊盘垫290暴露出来。
接下来请参考图3（j），制作焊球295并进行切割。
首先将焊球295形成于焊盘垫290上，然后对晶圆200沿着切割道203进行切割以形成单颗芯片的封装。
本发明所进行的实施例的描述是目的是有效的说明和描述本发明，但借助这仅借助实例且不应理解为限制由权利要求书界定的本发明的范围。任何本领域所属的技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此本发明的保护覆盖权利要求所界定的发明的实质和范围内的修改。

Claims (4)

1.晶圆级芯片尺寸封装,其特征在于：其包括晶圆（200），所述晶圆（200）的正面为形成图像传感区的第一表面（201），所述晶圆（200）的负面为第二表面（202）；所述晶圆（200）第一表面（201）上的图像传感区自上而下包括：微镜头（230）、金属互联层（220）和光学交互区（210），其中光学交互区（210）位于第一表面（201）的上方，在光学交互区（210）的上方形成有金属互连层（220），微镜头（230）阵列放置在金属互联层（220）上方，金属互联层（220）外侧形成有第一保护层（235）；通过在第一表面（201）制作未穿透硅衬底（200）的硅通孔（260）和重分布层，将光学交互区（210）周围的I/O通过重分布层连接到硅通孔（260）；硅通孔（260）孔壁上制作有作钝化层（265）并用电镀工艺将孔填充；在重分布层上用聚合物材料制作有台阶式突起结构的第二保护层（240）；晶圆（200）的第一表面（201）与玻璃片（250）之间通过聚合物键合胶（255）键合在一起，通过曝光显影工艺在玻璃片（250）和晶圆（200）之间形成空腔；对晶圆（200）的第二表面（202）进行研磨、蚀刻对晶圆（200）进行减薄，然后在第二表面（202）通过蚀刻工艺形成凹槽结构并暴露出硅通孔（260）；通过在硅衬底（200）的第二表面（202）上制作线路层将硅通孔（260）连接到焊盘垫（290）；在线路层上制作防焊层（280）并暴露出焊盘垫（290）以保护第二表面（202）上的线路层；焊球（295）制作在焊盘垫（290）上。
2.根据权利要求1所述的晶圆级芯片尺寸封装，其特征在于：所述的保护层的材料为氮化硅；所述的聚合物材料包括树脂、溶剂、感光化合物和添加剂。
3.根据权利要求1所述晶圆级芯片尺寸封装的制作方法，其特征在于：包括以下步骤：
第一步：提供晶圆；
所述晶圆包括形成有电子器件的第一表面以及相对于第一表面的第二表面，所述的电子器件包括有微镜头，集成电路IC和光学交互区；
第二步：在晶圆的第一表面蚀刻出TSV孔洞；
在这一步中首先在晶圆正面涂布一层光刻胶，经过曝光显影形成蚀刻窗口；采用干法蚀刻工艺形成TSV孔洞；所述的干法蚀刻工艺包括深反应离子刻蚀；
第三步：在TSV孔洞内和晶圆的第一表面形成一层钝化层；
通过采用等离子体化学气相沉积；在TSV孔内和晶圆的第一表面形成一层钝化层，所述钝化层为聚合物电介质材料；
第四步：暴露出光学交互区外围的I/O；
通过对晶圆第一表面沉积的钝化层进行曝光显影形成蚀刻窗口，采用干法蚀刻暴露出光学交互区外围的I/O；
第五步：电镀填充TSV；
通过电镀工艺将形成的TSV孔洞填充并覆盖第一表面，从而使硅通孔（TSV）同光学交互区外围的I/O相连接形成重分布层（RDL），实现电性互连；
第六步：形成保护层并安置微镜头；
在晶圆的第一表面形成保护层，通过曝光显影和蚀刻工艺在晶圆同玻璃的键合区形成台阶式的突起或凹槽结构；然后在晶圆的第一表面金属互联层上方安置微镜头；
第七步：晶圆同玻璃进行键合；
在这一步中，首先将聚合物间隔胶涂布在经过前处理清洗过的玻璃表面，预处理清洗包括酸洗中和、等离子清洗；然后经过曝光显影等工艺在聚合物胶上形成空腔；最后通过在聚合物间隔胶表面涂布一层树脂胶并利用键和机台将硅衬底同玻璃进行键合；
第八步：对晶圆第二表面进行研磨蚀刻；
在这一步中，首先对晶圆的第二表面进行研磨减薄；其次对研磨后的晶圆的第二表面进行去应力等离子蚀刻；最后对晶圆的第二表面进行蚀刻以形成凹槽结构并暴露出硅通孔；
第九步：制作晶圆第二表面的线路层；
在这一步中，首先在晶圆第二表面沉积一层钝化层；然后通过溅射一层金属并将其图案化形成以形成线路层和焊盘垫；最后在线路层上覆盖一层防焊层并暴露出焊盘垫并保护形成的线路；
第十步：制作焊球并切割；
将焊球形成与焊盘垫上，然后对晶圆沿着切割道进行切割以形成单颗芯片的封装。
4.根据权利要求3所述的制作方法，其特征在于：在所述的第七步中，聚合物胶替换为干膜，所述干膜是包括树脂、溶剂、感光化合物和添加剂的材料，省去在聚合物间隔胶表面通过涂粘接胶这一步工艺来完成同晶圆的键合，所用的干膜不经涂粘接胶便直接同晶圆进行键合，减少工艺流程。
CN201210478722.9A 2012-11-22 2012-11-22 一种晶圆级芯片尺寸封装及其制造方法 Expired - Fee Related CN103021983B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210478722.9A CN103021983B (zh) 2012-11-22 2012-11-22 一种晶圆级芯片尺寸封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210478722.9A CN103021983B (zh) 2012-11-22 2012-11-22 一种晶圆级芯片尺寸封装及其制造方法

Publications (2)

Publication Number Publication Date
CN103021983A true CN103021983A (zh) 2013-04-03
CN103021983B CN103021983B (zh) 2015-06-03

Family

ID=47970416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210478722.9A Expired - Fee Related CN103021983B (zh) 2012-11-22 2012-11-22 一种晶圆级芯片尺寸封装及其制造方法

Country Status (1)

Country Link
CN (1) CN103021983B (zh)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393009A (zh) * 2014-11-23 2015-03-04 北京工业大学 包含硅通孔的高可靠性影像传感器封装
CN104392958A (zh) * 2014-11-23 2015-03-04 北京工业大学 晶圆级含硅通孔的半导体封装方法
CN104409464A (zh) * 2014-11-23 2015-03-11 北京工业大学 带应力保护结构的高可靠性影像传感器封装
CN104465581A (zh) * 2014-11-23 2015-03-25 北京工业大学 一种低成本高可靠性芯片尺寸cis封装
CN104649218A (zh) * 2015-02-12 2015-05-27 上海集成电路研发中心有限公司 一种晶圆级真空封装方法
CN104851852A (zh) * 2015-04-07 2015-08-19 华天科技（昆山）电子有限公司 指纹识别芯片的封装结构及其制作方法
CN105084293A (zh) * 2015-06-04 2015-11-25 美新半导体（无锡）有限公司 一种圆片级芯片尺寸封装的微电子机械系统及其制造方法
CN106229325A (zh) * 2016-09-21 2016-12-14 苏州科阳光电科技有限公司 传感器模组及其制作方法
CN106356383A (zh) * 2015-07-17 2017-01-25 中芯国际集成电路制造(上海)有限公司 半导体结构、半导体器件、芯片结构及其形成方法
CN106449580A (zh) * 2016-11-30 2017-02-22 南通沃特光电科技有限公司 一种晶圆键合结构
CN107271029A (zh) * 2017-06-06 2017-10-20 纽威仕微电子（无锡）有限公司 一种水听器集成模块及其制造工艺
CN107396239A (zh) * 2017-06-06 2017-11-24 纽威仕微电子（无锡）有限公司 一种水听器及其封装工艺
CN107438213A (zh) * 2017-06-06 2017-12-05 纽威仕微电子（无锡）有限公司 一种水听器及其制造工艺
CN109904179A (zh) * 2017-12-07 2019-06-18 三星电机株式会社 扇出型传感器封装件
CN110010487A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种立式焊接的射频芯片系统级封装工艺
CN110739341A (zh) * 2019-10-30 2020-01-31 安徽熙泰智能科技有限公司 一种Micro OLED显示器结构及其制备方法
CN110877892A (zh) * 2019-10-25 2020-03-13 厦门云天半导体科技有限公司 一种带有空腔的器件封装结构和方法
CN111211140A (zh) * 2020-03-11 2020-05-29 淄博职业学院 一种固态图像拾取装置及其制造方法
CN111354652A (zh) * 2019-12-17 2020-06-30 华天科技（昆山）电子有限公司 高可靠性图像传感器晶圆级扇出封装结构及方法
CN112713162A (zh) * 2020-12-29 2021-04-27 苏州科阳半导体有限公司 包含光学感应芯片的晶圆级封装结构的制作方法
CN113097239A (zh) * 2019-12-23 2021-07-09 豪威科技股份有限公司 图像传感器封装
CN116053202A (zh) * 2023-02-11 2023-05-02 浙江嘉辰半导体有限公司 一种空腔结构晶圆级封装工艺方法
CN116705816A (zh) * 2023-07-28 2023-09-05 甬矽半导体(宁波)有限公司 芯片封装结构和芯片封装结构的制备方法
WO2023232050A1 (zh) * 2022-05-31 2023-12-07 上海沛塬电子有限公司 一种晶圆级功率模组及其制作方法
TWI829297B (zh) * 2022-02-16 2024-01-11 南韓商Ａｇｐ有限公司 使用具有槽體之玻璃罩之影像感測器封裝件及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070054419A1 (en) * 2005-09-02 2007-03-08 Kyung-Wook Paik Wafer level chip size package for CMOS image sensor module and manufacturing method thereof
CN101419952A (zh) * 2008-12-03 2009-04-29 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070054419A1 (en) * 2005-09-02 2007-03-08 Kyung-Wook Paik Wafer level chip size package for CMOS image sensor module and manufacturing method thereof
CN101419952A (zh) * 2008-12-03 2009-04-29 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393009B (zh) * 2014-11-23 2017-02-01 北京工业大学 包含硅通孔的高可靠性影像传感器封装
CN104393009A (zh) * 2014-11-23 2015-03-04 北京工业大学 包含硅通孔的高可靠性影像传感器封装
CN104409464A (zh) * 2014-11-23 2015-03-11 北京工业大学 带应力保护结构的高可靠性影像传感器封装
CN104465581A (zh) * 2014-11-23 2015-03-25 北京工业大学 一种低成本高可靠性芯片尺寸cis封装
CN104392958A (zh) * 2014-11-23 2015-03-04 北京工业大学 晶圆级含硅通孔的半导体封装方法
CN104649218A (zh) * 2015-02-12 2015-05-27 上海集成电路研发中心有限公司 一种晶圆级真空封装方法
CN104649218B (zh) * 2015-02-12 2018-08-10 上海集成电路研发中心有限公司 一种晶圆级真空封装方法
CN104851852A (zh) * 2015-04-07 2015-08-19 华天科技（昆山）电子有限公司 指纹识别芯片的封装结构及其制作方法
CN104851852B (zh) * 2015-04-07 2017-10-24 华天科技（昆山）电子有限公司 指纹识别芯片的封装结构及其制作方法
CN105084293A (zh) * 2015-06-04 2015-11-25 美新半导体（无锡）有限公司 一种圆片级芯片尺寸封装的微电子机械系统及其制造方法
CN105084293B (zh) * 2015-06-04 2017-12-01 美新半导体（无锡）有限公司 一种圆片级芯片尺寸封装的微电子机械系统及其制造方法
CN106356383A (zh) * 2015-07-17 2017-01-25 中芯国际集成电路制造(上海)有限公司 半导体结构、半导体器件、芯片结构及其形成方法
CN106356383B (zh) * 2015-07-17 2020-02-07 中芯国际集成电路制造(上海)有限公司 半导体结构、半导体器件、芯片结构及其形成方法
CN106229325A (zh) * 2016-09-21 2016-12-14 苏州科阳光电科技有限公司 传感器模组及其制作方法
CN106449580A (zh) * 2016-11-30 2017-02-22 南通沃特光电科技有限公司 一种晶圆键合结构
CN106449580B (zh) * 2016-11-30 2019-04-26 新昌县峰特年智能科技有限公司 一种晶圆键合结构
CN107438213A (zh) * 2017-06-06 2017-12-05 纽威仕微电子（无锡）有限公司 一种水听器及其制造工艺
CN107396239A (zh) * 2017-06-06 2017-11-24 纽威仕微电子（无锡）有限公司 一种水听器及其封装工艺
CN107271029A (zh) * 2017-06-06 2017-10-20 纽威仕微电子（无锡）有限公司 一种水听器集成模块及其制造工艺
CN107396239B (zh) * 2017-06-06 2023-08-15 纽威仕微电子（无锡）有限公司 一种水听器及其封装工艺
CN107438213B (zh) * 2017-06-06 2023-08-15 纽威仕微电子（无锡）有限公司 一种水听器及其制造工艺
CN109904179A (zh) * 2017-12-07 2019-06-18 三星电机株式会社 扇出型传感器封装件
CN110010487A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种立式焊接的射频芯片系统级封装工艺
CN110010487B (zh) * 2018-10-10 2021-01-26 浙江集迈科微电子有限公司 一种立式焊接的射频芯片系统级封装工艺
CN110877892A (zh) * 2019-10-25 2020-03-13 厦门云天半导体科技有限公司 一种带有空腔的器件封装结构和方法
CN110877892B (zh) * 2019-10-25 2023-07-21 厦门云天半导体科技有限公司 一种带有空腔的器件封装结构和方法
CN110739341A (zh) * 2019-10-30 2020-01-31 安徽熙泰智能科技有限公司 一种Micro OLED显示器结构及其制备方法
CN111354652A (zh) * 2019-12-17 2020-06-30 华天科技（昆山）电子有限公司 高可靠性图像传感器晶圆级扇出封装结构及方法
CN113097239A (zh) * 2019-12-23 2021-07-09 豪威科技股份有限公司 图像传感器封装
CN113097239B (zh) * 2019-12-23 2024-01-16 豪威科技股份有限公司 图像传感器封装
CN111211140A (zh) * 2020-03-11 2020-05-29 淄博职业学院 一种固态图像拾取装置及其制造方法
CN112713162A (zh) * 2020-12-29 2021-04-27 苏州科阳半导体有限公司 包含光学感应芯片的晶圆级封装结构的制作方法
TWI829297B (zh) * 2022-02-16 2024-01-11 南韓商Ａｇｐ有限公司 使用具有槽體之玻璃罩之影像感測器封裝件及其製造方法
WO2023232050A1 (zh) * 2022-05-31 2023-12-07 上海沛塬电子有限公司 一种晶圆级功率模组及其制作方法
CN116053202B (zh) * 2023-02-11 2023-09-29 浙江嘉辰半导体有限公司 一种空腔结构晶圆级封装工艺方法
CN116053202A (zh) * 2023-02-11 2023-05-02 浙江嘉辰半导体有限公司 一种空腔结构晶圆级封装工艺方法
CN116705816A (zh) * 2023-07-28 2023-09-05 甬矽半导体(宁波)有限公司 芯片封装结构和芯片封装结构的制备方法
CN116705816B (zh) * 2023-07-28 2023-10-20 甬矽半导体(宁波)有限公司 芯片封装结构和芯片封装结构的制备方法

Also Published As

Publication number Publication date
CN103021983B (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
CN103021983B (zh) 一种晶圆级芯片尺寸封装及其制造方法
CN103000649B (zh) 一种cmos图像传感器封装结构及其制造方法
CN103000648B (zh) 大芯片尺寸封装及其制造方法
US8536672B2 (en) Image sensor package and fabrication method thereof
US6566745B1 (en) Image sensor ball grid array package and the fabrication thereof
CN102820274B (zh) 具有应力减小互连的3d集成微电子组件及其制作方法
US7169645B2 (en) Methods of fabrication of package assemblies for optically interactive electronic devices
US9997473B2 (en) Chip package and method for forming the same
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US20090289345A1 (en) Electronic device package and fabrication method thereof
TWI614852B (zh) 晶片封裝體及其製造方法
US9379072B2 (en) Chip package and method for forming the same
US20090085134A1 (en) Wafer-level image sensor module, method of manufacturing the same, and camera module
US8432011B1 (en) Wire bond interposer package for CMOS image sensor and method of making same
EP1041628A2 (en) An image sensor ball grid array package and the fabrication thereof
US10153237B2 (en) Chip package and method for forming the same
CN101246897A (zh) 具有晶粒容纳孔洞的晶圆级影像传感器封装与其方法
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
KR20080069549A (ko) 이미지 센서 모듈 및 그 방법
KR20090004707A (ko) 제거가능한 보호 필름을 이용한 이미지 센서 패키지 및 그제조 방법
US20160190353A1 (en) Photosensitive module and method for forming the same
CN102820282A (zh) 用于集成电路器件的3d集成微电子组件及其制作方法
CN102856336A (zh) 晶片封装体及其形成方法
US10727260B2 (en) Image sensor packaging method, image sensor package and lens module
CN104409422A (zh) 一种含腔体的低厚度低成本芯片尺寸封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150603

Termination date: 20171122