CN104392958A - 晶圆级含硅通孔的半导体封装方法 - Google Patents
晶圆级含硅通孔的半导体封装方法 Download PDFInfo
- Publication number
- CN104392958A CN104392958A CN201410678133.4A CN201410678133A CN104392958A CN 104392958 A CN104392958 A CN 104392958A CN 201410678133 A CN201410678133 A CN 201410678133A CN 104392958 A CN104392958 A CN 104392958A
- Authority
- CN
- China
- Prior art keywords
- wafer
- silicon
- cover plate
- hole
- rear surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 36
- 239000010703 silicon Substances 0.000 title claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 14
- 238000005520 cutting process Methods 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 238000001020 plasma etching Methods 0.000 claims abstract description 8
- 238000009826 distribution Methods 0.000 claims description 22
- 239000003292 glue Substances 0.000 claims description 16
- 238000003466 welding Methods 0.000 claims description 14
- 238000005538 encapsulation Methods 0.000 claims description 8
- 238000000227 grinding Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract 4
- 235000012431 wafers Nutrition 0.000 description 77
- 238000005516 engineering process Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 210000003127 knee Anatomy 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 3
- 208000037656 Respiratory Sounds Diseases 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000004568 cement Substances 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- -1 pottery Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
Abstract
本发明公开了一种晶圆级含硅通孔的半导体封装方法，属于半导体封装领域。封装方法主要包含以下步骤：1，在盖板正面上制作有空腔结构；2，将盖板正面通过键合机同晶圆正面进行键合；3，通过研磨机对晶圆背面进行研磨，并进行去应力等离子刻蚀；4，从晶圆背面开始，将属于切割道区域的硅全部去除；5，对晶圆背面进行刻蚀以形成硅通孔孔洞，并将焊盘暴露出来；6，依次在晶圆背面、硅通孔孔内制作钝化层、金属层和防焊层以构成重分布线路层，从而将焊盘导通到晶圆背面预设的焊球位置；7，制作焊球并沿切割道进行切割。通过本发明专利的实施：提升了晶圆切割工艺的良率，降低了封装结构中的应力水平，减小了封装结构的外形尺寸。
Description
技术领域
本发明涉及半导体封装领域，尤其涉及一种晶圆级含硅通孔的半导体封装方法。所述的方法可以优选地用于图像传感器、MEMS器件或集成芯片等。
背景技术
随着电子技术的飞速发展，个人消费电子产品如手机、笔记本电脑等也朝着更轻、更薄、更快、更便携的方向发展。半导体芯片的封装形式也经历了由金属圆形封装(TO)、小外形封装(SOP)、四边扁平封装(QFP)、焊球阵列封装(BGA)到多芯片和系统级三维封装。芯片面积与封装面积之比越来越接近甚至超越1，引脚数越来越多、可靠性越来越好。
晶圆级封装(WLP)是以BGA技术为基础，是一种经过改性和提高的芯片尺寸封装(CSP)。晶圆级封装的特征是利用再布线技术对分布在芯片周边的焊盘进行重新排布并在之后完成凸点(或者焊球)成型。它将半导体封装技术与高密度封装技术有机结合在一起，在晶圆状态下进行加工，最后切割形成单个器件，可以省略集成电路制造中的后工序，使得生产成本大幅度下降。
硅通孔(Through-Silicon Via)技术是通过在芯片之间、晶圆之间制作垂直通孔，实现垂直方向互连的新技术。与以往的封装技术相比，硅通孔技术可以使封装的密度最大，外形尺寸最小。此外，还能大大提高芯片传输速度，并且具备低功耗的优点。
然而目前的半导体封装产品中，特别是对于晶圆级图像传感器、MEMS器件以及集成芯片等封装类型，还存在着许多影响产品可靠性的问题：
1.根据不同的芯片类型，有时为了保护位于晶圆正面103a的芯片区，需要在盖板101和晶圆103之间形成密闭的空腔结构101c。现有工艺通常采用在晶圆正面103a覆盖一层盖板101的方法，通过在二者之间制作带有粘接作用、并且具有一定厚度的支撑墙来实现这一目标。而选用的支撑墙材料一般多为高分子聚合物材料，由于盖板101、晶圆103、支撑墙这三种材料的热膨胀系数相差较大，而热膨胀系数的不匹配会导致热应力的发生，造成封装结构在后续可靠性实验和服役中，容易发生支撑墙与盖板101和晶圆103之间的分层、裂纹，从而导致器件功能下降甚至失效；此外，由于支撑墙都具有一定的高度，从而增加了封装结构总体的厚度，影响了产品最终的外形尺寸，特别是在厚度方向产生劣势。
2.现有封装工艺往往先是在晶圆背面103b整面上制作含金属层108的重分布线路层，然后再对晶圆103进行切割形成单颗的芯片。由于需要切割的区域包含重分布线路层、硅、聚合物、盖板101等多种硬度不同的材料，这就对切割工艺提出了极大的挑战，容易产生碎片、裂片等现象。另一方面，在封装产品的后续服役过程中，由于金属层108在封装结构的四周处是直接同外界接触，一旦发生界面之间的分层，容易将外界环境中的湿气引入封装结构内部，造成器件的加速失效。
因此，为了克服以上问题，研发一种晶圆级含硅通孔的半导体封装方法显得十分必要。
发明内容
本发明提供了一种晶圆级含硅通孔的半导体封装方法。通过本发明的实施：提升了晶圆103切割工艺的良率；通过使金属层108不直接与外界进行接触，降低了封装结构中的应力水平；通过在盖板101上制作空腔结构101c，减小了封装结构的外形尺寸，提高了器件的可靠性。
为了实现以上目的，本发明采用以下技术方案：
本发明实施的晶圆级含硅通孔的半导体封装结构，所述结构包括：盖板101，并且在盖板正面101a制作有空腔结构101c；晶圆103；在晶圆正面103a预制有多个芯片区，每个芯片区包括位于中央的功能区104和四周的若干个焊盘105；键合胶102，通过在盖板正面101a涂布一层键合胶102，将盖板正面101a同晶圆正面103a键合到一起；硅通孔106，通过在晶圆背面103b制作硅通孔106将焊盘105暴露出来，用以和后续的重分布线路层相连接；重分布线路层，所述重分布线路层包括钝化层107、金属层108、防焊层109，通过在晶圆背面103b制作重分布线路层，将晶圆正面103a的焊盘105与晶圆背面103b的焊球110实现导通；焊球110，位于晶圆背面103b的重分布线路层上。
所述金属层108在边缘处被所述防焊层109所包裹而不与外界直接接触。
可选的，所述半导体芯片可以为图像传感器芯片、MEMS IC或集成芯片等。
可选的，所述盖板101可以是玻璃、石英、塑胶等透明材质，也可以为硅、陶瓷、金属等材料。
可选的，所述空腔结构101c位于功能区103的正上方；并且空腔结构100c的截面为圆形或者方形。
本发明提供的一种制造所述晶圆级含硅通孔的半导体封装的方法，包括以下步骤：
步骤1，制作盖板101：所述盖板正面101a上制作有若干个空腔结构101c；
步骤2，晶圆103键合：通过键合机，先在盖板正面101a涂布一层键合胶102，然后将盖板正面101a同晶圆正面103a进行键合；
步骤3，晶圆103减薄，减薄过程分两步进行：首先，通过研磨机，对晶圆背面103b进行研磨，将晶圆103减薄到设定厚度；然后，对减薄后的晶圆背面103b进行去应力等离子刻蚀；
步骤4，切割道100刻蚀，从晶圆背面103b开始，采用刻蚀工艺，将属于切割道100区域的硅全部去除，直到暴露出键合胶102；
步骤5，硅通孔106刻蚀，对晶圆背面103b进行刻蚀以形成硅通孔106孔洞，同时，将位于晶圆正面103a的焊盘105暴露出来；
步骤6，重分布线路层，依次在晶圆背面103b、硅通孔106孔内制作钝化层107、金属层108和防焊层109以构成重分布线路层，从而将焊盘105导通到晶圆背面103b预设的焊球110位置；
步骤7，焊球110和切割，将焊球110形成于晶圆背面103b的重分布线路层上，然后对晶圆103沿着切割道100进行切割以形成单颗芯片的封装。
在制作所述金属层108时，将属于切割道100及其附近区域的金属层108进行去除。首先，以便在进行切割工艺步时不包含金属层108；另外，使金属层108在边缘处被防焊层109所包裹而不与外界直接接触。
可选的，所述盖板101同晶圆正面103a利用键合胶102进行键合，所述键合胶102为一种树脂类粘接胶。
可选的，所述切割道100刻蚀和硅通孔106刻蚀均是采用等离子刻蚀的干法刻蚀工艺，包括深反应离子刻蚀(DRIE)。
可选的，所述最外侧防焊层109的厚度不超过钝化层107厚度的1.5倍。
与现有技术相比，通过本发明专利的实施，有益效果是：
1.通过在盖板101上制作空腔结构101c，从而省去了传统封装结构中，在盖板101和晶圆103键合时所需的支撑墙结构，降低了封装结构整体的厚度，实现了封装结构的小型化、超薄化。此外，还可以减小结构中由于不同材料之间由于热失配而产生的应力，通过有线元计算结果显示，相比传统的支撑墙结构，在盖板101和晶圆103界面处的应力有30％左右的降幅。从而可以改善界面分层、裂纹等失效，提高了封装的可靠性。
2.通过将属于切割道100区域的硅以及金属层108进行去除，从而降低了对切割工艺步的挑战，由于在切割工艺中减少了对金属层108的切割，减少了需要切割的材料种类，从而减少了由于切割造成的碎片、裂片现象，提高了切割工艺步的良率。
3.通过利用所述防焊层109将四周边缘处的金属层108进行包裹，从而使金属层108不直接与外界进行接触。由于金属层108不与外界直接接触，降低了边界处不同界面之间的剥离应力，也能够防止湿气沿着金属层108进入到封装内部，提高了产品在服役阶段的可靠性。
本发明的下文特举例实施例，并配合附图对本发明的上述特征和优点做详细说明。
附图说明
图1为根据本发明绘制的一种晶圆级含硅通孔的半导体封装结构示意图。
图2(a)到(f)为根据本发明的实施例绘制的晶圆级含硅通孔的半导体封装流程剖面示意图。
图中标号：100.切割道，101.盖板，101a.盖板正面，101b.盖板背面，100c.空腔结构，102.键合胶，103.晶圆，103a.晶圆正面，103b.晶圆背面，104.功能区，105.焊盘，106.硅通孔，107.钝化层，108.金属层，109.防焊层，110.焊球。
具体实施方式
下面将参照附图对本发明进行更详细的描述：
以图1所示，本发明实施方式的晶圆级含硅通孔的半导体封装包括：1.盖板101，并在所述盖板正面101a制作有空腔结构101c；2.晶圆103，其包含晶圆正面103a和晶圆背面103b；3.功能区104和焊盘105，在晶圆正面103a预制有多个芯片区，每个芯片区包括位于中央的功能区104和四周的若干个焊盘105；4.键合胶102，通过在盖板正面101a涂布一层键合胶102，将盖板正面101a同晶圆正面103a键合到一起；5.硅通孔106，通过在晶圆背面103b制作硅通孔106将焊盘105暴露出来，用以和后续的重分布线路层相连接；6.重分布线路层，所述重分布线路层包括钝化层107、金属层108、防焊层109，通过在晶圆背面103b制作重分布线路层，将晶圆正面103a的焊盘105与晶圆背面103b的焊球110实现导通；7.焊球110，位于晶圆背面102b的重分布线路层上。
下面将结合图2(a)到(f)来详细说明本实施例的晶圆级含硅通孔的半导体封装制造流程。图2(a)到(f)为根据本发明的实施例绘制的晶圆级含硅通孔的半导体封装制造流程剖面示意图。
步骤1，制作盖板101：
请参考图2(a)，首先提供盖板101，通过均胶机，在盖板正面101a上均匀涂布一层光刻胶，利用曝光显影工艺将需要制作空腔结构101c的窗口打开，然后通过刻蚀工艺在盖板正面101a形成空腔结构101c，最后将涂布的光刻胶进行去除。
在本实施例中，所述盖板101可以是玻璃、石英、塑胶等透明材质，也可以为硅、陶瓷、金属等材料。所述空腔结构101c的截面可以为圆形或者方形。
步骤2，晶圆103键合：
请参考图2(b)，首先在盖板正面101a涂布一层键合胶102，然后利用键合机，将盖板正面101a同晶圆正面103a进行键合。
在本实施例中，键合胶102可以采用滚刷的方式进行涂布，并且所述键合胶102为一种树脂类粘接胶。
步骤3，晶圆103减薄：
请参考图2(c)，首先，通过研磨机对晶圆背面103b进行研磨，减薄到设定厚度；然后，在研磨后对晶圆第二表面103b进行去应力等离子刻蚀。
在本实施例中，将晶圆103的厚度从最开始的600～700微米降至130微米左右；去应力等离子蚀刻是为了去除晶圆103中由于研磨产生的内应力，改善晶圆103的翘曲，便于后续工艺进行。
步骤4，切割道100刻蚀：
请参考图2(c)，从晶圆背面103b开始，采用刻蚀工艺，将晶圆103上属于切割道100附近区域的硅进行去除，直至暴露出键合胶102。
在本实施例中，所述的切割道100刻蚀工艺包括：1.等离子刻蚀的干法刻蚀工艺，如深反应离子刻蚀(DRIE)；2.包含硅刻蚀液的湿法刻蚀工艺。
步骤5，硅通孔106刻蚀：
请参考图2(d)，采用刻蚀工艺，对晶圆背面103b进行刻蚀以形成硅通孔106孔洞，同时，将位于晶圆正面103a的焊盘105暴露出来。
在本实施例中，所述硅通孔106刻蚀是采用等离子刻蚀的干法刻蚀工艺，包括深反应离子刻蚀(DRIE)。
步骤6，重分布线路层：
请参考图2(e)，所述重分布线路层包括钝化层107、金属层108和防焊层109。重分布线路层的制作包含三步：
首先，在硅通孔106孔内和晶圆背面103b涂布一层钝化层107，同时将硅通孔106底部的钝化层去除，以暴露出焊盘105；
其次，通过溅射或电镀工艺，继续在硅通孔106孔内和晶圆背面103b制作一层金属层108，并对其进行图形化以形成线路，在图形化时，同时将位于切割道100及其附近区域的金属层108进行去除，使金属层108四周边缘处被防焊层109所包裹而不与外界直接接触；
最后，在金属层108表面再涂布一层防焊层109，并在预留焊球110的位置形成开口。
在本实施例中，在对硅通孔106底部的钝化层107进行去除时，可以采用刻蚀或者激光烧蚀的方式。
步骤7，焊球110和切割：
请参考图2(f)，将焊球110形成于晶圆背面103b的重分布线路层上，然后对晶圆103沿着切割道100进行切割以形成单颗芯片的封装。
在本实施例中，所述焊球110可以采用植球或者钢网印刷的方式制作。
本发明所进行的实施例的描述是目的是有效的说明和描述本发明，但借助这仅借助实例且不应理解为限制由权利要求书界定的本发明的范围。任何本领域所属的技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此本发明的保护覆盖权利要求所界定的发明的实质和范围内的修改。
Claims (3)
1.一种晶圆级含硅通孔的半导体封装方法，其特征在于，包括以下步骤：
步骤1，盖板制作，采用刻蚀工艺，在盖板正面形成空腔结构；
步骤2，晶圆键合，其中在晶圆正面包含多个芯片区，每个芯片区包括位于中央的功能区和四周的若干个焊盘；利用键合机，通过在盖板正面涂布一层键合胶，将盖板正面同晶圆正面键合在一起；
步骤3，晶圆减薄，减薄过程分两步进行：首先，通过研磨机，对晶圆背面进行研磨，将晶圆减薄到设定厚度；然后，对减薄后的晶圆背面进行去应力等离子刻蚀；
步骤4，切割道刻蚀，从晶圆背面开始，采用刻蚀工艺，将属于切割道区域的硅全部去除，直到暴露出键合胶；
步骤5，硅通孔刻蚀，对晶圆背面进行刻蚀以形成硅通孔孔洞，同时，将位于晶圆正面的焊盘暴露出来；
步骤6，重分布线路层，依次在晶圆背面、硅通孔孔内制作钝化层、金属层和防焊层以构成重分布线路层，从而将焊盘导通到晶圆背面预设的焊球位置；同时，将属于切割道及其附近区域的金属层进行去除，使金属层在四周边缘处被防焊层所包裹而不与外界直接接触。
步骤7，焊球和切割，将焊球形成于晶圆背面的重分布线路层上，然后对晶圆沿着切割道进行切割以形成单颗芯片的封装。
2.根据权利要求1所述的方法，其特征在于，其中所述芯片是图像传感器芯片、MEMS IC或集成芯片。
3.根据权利要求1所述的方法，其特征在于，防焊层的厚度不超过钝化层厚度的1.5倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410678133.4A CN104392958A (zh) | 2014-11-23 | 2014-11-23 | 晶圆级含硅通孔的半导体封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410678133.4A CN104392958A (zh) | 2014-11-23 | 2014-11-23 | 晶圆级含硅通孔的半导体封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104392958A true CN104392958A (zh) | 2015-03-04 |
Family
ID=52610835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410678133.4A Pending CN104392958A (zh) | 2014-11-23 | 2014-11-23 | 晶圆级含硅通孔的半导体封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104392958A (zh) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104860260A (zh) * | 2015-04-16 | 2015-08-26 | 中国电子科技集团公司第十三研究所 | Mems圆片级封装的划片方法 |
| CN105347291A (zh) * | 2015-10-21 | 2016-02-24 | 华天科技（昆山）电子有限公司 | 转移芯片贴装应力的封装结构及其制作方法 |
| CN105632911A (zh) * | 2016-01-02 | 2016-06-01 | 北京工业大学 | 降低边缘应力的晶圆级封装方法 |
| CN105655311A (zh) * | 2016-01-02 | 2016-06-08 | 北京工业大学 | 晶圆级芯片封装背面互连结构及其制作方法 |
| CN107161945A (zh) * | 2017-05-24 | 2017-09-15 | 成都泰美克晶体技术有限公司 | 一种at切型石英晶片mems加工方法 |
| CN108335986A (zh) * | 2017-09-30 | 2018-07-27 | 中芯集成电路（宁波）有限公司 | 一种晶圆级系统封装方法 |
| CN109256340A (zh) * | 2017-07-12 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆级封装结构及其封装方法 |
| CN109999343A (zh) * | 2019-03-30 | 2019-07-12 | 深圳硅基仿生科技有限公司 | 植入式器件的电子封装体及视网膜刺激器 |
| CN110875193A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN110875207A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN110875205A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN110877892A (zh) * | 2019-10-25 | 2020-03-13 | 厦门云天半导体科技有限公司 | 一种带有空腔的器件封装结构和方法 |
| WO2020094096A1 (zh) * | 2018-11-07 | 2020-05-14 | 苏州晶方半导体科技股份有限公司 | 超薄来料封装方法 |
| CN111341667A (zh) * | 2020-02-28 | 2020-06-26 | 浙江集迈科微电子有限公司 | 一种芯片表面覆盖硅材质的六面体封装方式 |
| CN111892015A (zh) * | 2020-07-15 | 2020-11-06 | 杭州见闻录科技有限公司 | 一种mems器件的晶圆级封装方法和封装结构 |
| CN113443602A (zh) * | 2021-06-02 | 2021-09-28 | 中国科学院地质与地球物理研究所 | 微机电系统芯片晶圆级封装结构及其制造工艺 |
| CN115385293A (zh) * | 2022-08-25 | 2022-11-25 | 武汉高芯科技有限公司 | 一种非制冷红外探测器的晶圆级封装结构 |
| CN115732321A (zh) * | 2022-11-30 | 2023-03-03 | 深圳泰研半导体装备有限公司 | 一种晶圆刻蚀清洗设备及方法 |
| CN115831776A (zh) * | 2022-12-15 | 2023-03-21 | 湖南越摩先进半导体有限公司 | 芯片封装方法及封装结构 |
| CN116206986A (zh) * | 2022-12-15 | 2023-06-02 | 湖南越摩先进半导体有限公司 | 芯片封装方法及封装结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1658372A (zh) * | 2004-02-17 | 2005-08-24 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN101123231A (zh) * | 2007-08-31 | 2008-02-13 | 晶方半导体科技（苏州）有限公司 | 微机电系统的晶圆级芯片尺寸封装结构及其制造方法 |
| CN101710581A (zh) * | 2009-10-16 | 2010-05-19 | 晶方半导体科技（苏州）有限公司 | 半导体芯片的封装结构及其制造工艺 |
| CN103021983A (zh) * | 2012-11-22 | 2013-04-03 | 北京工业大学 | 一种晶圆级芯片尺寸封装及其制造方法 |
-
2014
- 2014-11-23 CN CN201410678133.4A patent/CN104392958A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1658372A (zh) * | 2004-02-17 | 2005-08-24 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN101123231A (zh) * | 2007-08-31 | 2008-02-13 | 晶方半导体科技（苏州）有限公司 | 微机电系统的晶圆级芯片尺寸封装结构及其制造方法 |
| CN101710581A (zh) * | 2009-10-16 | 2010-05-19 | 晶方半导体科技（苏州）有限公司 | 半导体芯片的封装结构及其制造工艺 |
| CN103021983A (zh) * | 2012-11-22 | 2013-04-03 | 北京工业大学 | 一种晶圆级芯片尺寸封装及其制造方法 |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104860260A (zh) * | 2015-04-16 | 2015-08-26 | 中国电子科技集团公司第十三研究所 | Mems圆片级封装的划片方法 |
| CN105347291A (zh) * | 2015-10-21 | 2016-02-24 | 华天科技（昆山）电子有限公司 | 转移芯片贴装应力的封装结构及其制作方法 |
| CN105632911A (zh) * | 2016-01-02 | 2016-06-01 | 北京工业大学 | 降低边缘应力的晶圆级封装方法 |
| CN105655311A (zh) * | 2016-01-02 | 2016-06-08 | 北京工业大学 | 晶圆级芯片封装背面互连结构及其制作方法 |
| CN107161945A (zh) * | 2017-05-24 | 2017-09-15 | 成都泰美克晶体技术有限公司 | 一种at切型石英晶片mems加工方法 |
| CN107161945B (zh) * | 2017-05-24 | 2019-02-22 | 成都泰美克晶体技术有限公司 | 一种at切型石英晶片mems加工方法 |
| CN109256340B (zh) * | 2017-07-12 | 2020-07-07 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆级封装结构及其封装方法 |
| CN109256340A (zh) * | 2017-07-12 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆级封装结构及其封装方法 |
| CN108335986A (zh) * | 2017-09-30 | 2018-07-27 | 中芯集成电路（宁波）有限公司 | 一种晶圆级系统封装方法 |
| US10811385B2 (en) | 2017-09-30 | 2020-10-20 | Ningbo Semiconductor International Corporation | Wafer-level system-in-package structure and electronic apparatus thereof |
| CN110875193B (zh) * | 2018-09-04 | 2021-08-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN110875193A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN110875205A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN110875205B (zh) * | 2018-09-04 | 2021-07-09 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN110875207A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| WO2020094096A1 (zh) * | 2018-11-07 | 2020-05-14 | 苏州晶方半导体科技股份有限公司 | 超薄来料封装方法 |
| CN109999343A (zh) * | 2019-03-30 | 2019-07-12 | 深圳硅基仿生科技有限公司 | 植入式器件的电子封装体及视网膜刺激器 |
| CN109999343B (zh) * | 2019-03-30 | 2020-08-25 | 深圳硅基仿生科技有限公司 | 植入式器件的电子封装体及视网膜刺激器 |
| CN110877892B (zh) * | 2019-10-25 | 2023-07-21 | 厦门云天半导体科技有限公司 | 一种带有空腔的器件封装结构和方法 |
| CN110877892A (zh) * | 2019-10-25 | 2020-03-13 | 厦门云天半导体科技有限公司 | 一种带有空腔的器件封装结构和方法 |
| CN111341667A (zh) * | 2020-02-28 | 2020-06-26 | 浙江集迈科微电子有限公司 | 一种芯片表面覆盖硅材质的六面体封装方式 |
| CN111341667B (zh) * | 2020-02-28 | 2023-11-17 | 浙江集迈科微电子有限公司 | 一种芯片表面覆盖硅材质的六面体封装方式 |
| CN111892015A (zh) * | 2020-07-15 | 2020-11-06 | 杭州见闻录科技有限公司 | 一种mems器件的晶圆级封装方法和封装结构 |
| CN111892015B (zh) * | 2020-07-15 | 2021-05-25 | 见闻录(浙江)半导体有限公司 | 一种mems器件的晶圆级封装方法和封装结构 |
| CN113443602A (zh) * | 2021-06-02 | 2021-09-28 | 中国科学院地质与地球物理研究所 | 微机电系统芯片晶圆级封装结构及其制造工艺 |
| CN113443602B (zh) * | 2021-06-02 | 2023-12-08 | 中国科学院地质与地球物理研究所 | 微机电系统芯片晶圆级封装结构及其制造工艺 |
| CN115385293A (zh) * | 2022-08-25 | 2022-11-25 | 武汉高芯科技有限公司 | 一种非制冷红外探测器的晶圆级封装结构 |
| CN115732321A (zh) * | 2022-11-30 | 2023-03-03 | 深圳泰研半导体装备有限公司 | 一种晶圆刻蚀清洗设备及方法 |
| CN116206986A (zh) * | 2022-12-15 | 2023-06-02 | 湖南越摩先进半导体有限公司 | 芯片封装方法及封装结构 |
| CN115831776A (zh) * | 2022-12-15 | 2023-03-21 | 湖南越摩先进半导体有限公司 | 芯片封装方法及封装结构 |
| CN116206986B (zh) * | 2022-12-15 | 2024-01-30 | 湖南越摩先进半导体有限公司 | 芯片封装方法及封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104392958A (zh) | 晶圆级含硅通孔的半导体封装方法 | |
| KR101419601B1 (ko) | Emc 웨이퍼 서포트 시스템을 이용한 반도체 디바이스 및 이의 제조방법 | |
| US8536672B2 (en) | Image sensor package and fabrication method thereof | |
| TWI587472B (zh) | 覆晶晶圓級封裝及其方法 | |
| US8604568B2 (en) | Multi-chip package | |
| US8508039B1 (en) | Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics | |
| CN104409422A (zh) | 一种含腔体的低厚度低成本芯片尺寸封装 | |
| TWI387014B (zh) | 具有犧牲基板之晶粒重新配置結構及其封裝方法 | |
| US20110209908A1 (en) | Conductor package structure and method of the same | |
| JP2018523315A (ja) | シリコン基板に埋め込まれたファンアウト型パッケージ構造及びその製造方法 | |
| CN106169452A (zh) | 半导体封装组件及其制造方法 | |
| CN106415817B (zh) | 用于晶片级封装的切割方法和具有适于晶片级封装的切割结构的半导体芯片 | |
| US20110180891A1 (en) | Conductor package structure and method of the same | |
| TW200834863A (en) | Wafer level image sensor package with die receiving cavity and method of the same | |
| US20130153933A1 (en) | Chip package and method for forming the same | |
| TWI267927B (en) | Method for wafer level package | |
| TW201523824A (zh) | 晶片封裝體及其製造方法 | |
| KR101032546B1 (ko) | 집적 회로 장치용 무캐리어 칩 패키지 및 그 제조 방법 | |
| US20230207472A1 (en) | Semiconductor package and manufacturing method of semiconductor package | |
| CN104465581A (zh) | 一种低成本高可靠性芯片尺寸cis封装 | |
| WO2019127337A1 (zh) | 一种半导体芯片的封装结构及其封装方法 | |
| JP5685012B2 (ja) | 半導体パッケージの製造方法 | |
| CN104409464A (zh) | 带应力保护结构的高可靠性影像传感器封装 | |
| US20110031607A1 (en) | Conductor package structure and method of the same | |
| US10643957B2 (en) | Conformal dummy die |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150304 |