CN110877892B - 一种带有空腔的器件封装结构和方法 - Google Patents

一种带有空腔的器件封装结构和方法 Download PDF

Info

Publication number
CN110877892B
CN110877892B CN201911024565.2A CN201911024565A CN110877892B CN 110877892 B CN110877892 B CN 110877892B CN 201911024565 A CN201911024565 A CN 201911024565A CN 110877892 B CN110877892 B CN 110877892B
Authority
CN
China
Prior art keywords
bonding
cover plate
cavity
opening
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911024565.2A
Other languages
English (en)
Other versions
CN110877892A (zh
Inventor
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Yun Tian Semiconductor Technology Co ltd
Original Assignee
Xiamen Yun Tian Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Yun Tian Semiconductor Technology Co ltd filed Critical Xiamen Yun Tian Semiconductor Technology Co ltd
Priority to CN201911024565.2A priority Critical patent/CN110877892B/zh
Publication of CN110877892A publication Critical patent/CN110877892A/zh
Application granted granted Critical
Publication of CN110877892B publication Critical patent/CN110877892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/007Interconnections between the MEMS and external electrical signals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00301Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00Assembling of devices or systems from individually processed components
    • B81C3/001Bonding of two components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

一种带有空腔的器件封装结构和方法,包括器件,该器件表面设有焊盘和功能区;有一设有多个通孔的盖板,盖板第一表面设有键合胶,键合胶在通孔处设有开口;器件通过键合胶与盖板结合并使开口与焊盘相对,在键合力作用下,键合胶铺展使得开口面积小于通孔面积;盖板、键合胶与器件在功能区形成有空腔;盖板第二表面还设有互连结构,该互连结构延伸至通孔和开口以与焊盘电性连接。本发明工艺简单,成本低、提高产品可靠性。

Description

一种带有空腔的器件封装结构和方法
技术领域
本发明涉及半导体封装领域,特别是一种带有空腔的器件封装结构和方法。
背景技术
对于众多MEMS,例如加速度计,RF开关,陀螺仪,以及多种传感器,例如滤波器,CMOS图像传感器,都需要形成一个保护空腔,用来保护器件,并为器件提供真空或气密工作环境。随着技术的发展,芯片的尺寸越来越小,而对于很多器件,比如SAW滤波器,CMOS图像传感器,密封墙体不能设置在器件表面,因此,用来形成空腔的墙体尺寸越来越窄,键合面积的减少对结合力,对器件的可靠性带来极大影响。必须要寻找新的低成本,高可靠性解决方案。
扇出型封装技术是目前的一个主流先进封装技术。随着芯片集成度的进一步提高、I/O数的进一步增加,传统晶圆级封装(WLCSP)的难以满足产品要求,需要解决WLCSP中I/O数过多与芯片面积过小的矛盾。英飞凌于2004年提出晶圆级扇出eWLB(Embedded WaferLevel BGA)技术(专利号US6727576B2)。该技术的主要特点是在芯片四周利用模塑料和芯片表面构建一个新的扇出平面,把金属布线从芯片引到扇出表面。扇出型封装技术原则上不再受芯片尺寸的限制,I/O数目,以及焊球节距都可以不再受限于芯片尺寸。由于不采用基板,封装的厚度降低,具有优良的成本,电性优势。
随着FOWLP工艺技术逐渐成熟,成本不断降低,同时加上芯片工艺的不断提升,FOWLP将出现爆发性增长。为节距传统AP处理器PoP封装的厚度,提高电性能,在FOWLP技术基础上,进一步开发了在模塑料上制作通孔互连的三维FOWLP堆叠技术。代表性的是台积电研发的InFO技术,为苹果A10,A11,A12处理器提供封装服务,带动了整个业界研发三维FOWLP堆叠技术的热潮。
现有的键合剂键合,其通孔结合处胶开口大于盖板通孔,键合后通孔做物理沉积底部不连续,不利于后续的通孔互连。且对于芯片面积减小,带来的键合墙体变窄,而进一步影响器件可靠性。
发明内容
本发明的主要目的在于克服现有技术中的上述缺陷,提出一种采用晶圆级工艺、工艺简单,成本低、提高产品可靠性的带有空腔的器件封装结构和方法。
本发明采用如下技术方案:
一种带有空腔的器件封装结构,包括器件和盖板,该器件表面设有焊盘和功能区;其特征在于:该盖板设有多个通孔,盖板第一表面设有键合胶,键合胶在通孔处设有开口;器件通过键合胶与盖板结合并使开口与焊盘相对,在键合力作用下,键合胶铺展使得开口面积小于通孔面积;盖板、键合胶与器件在功能区形成有空腔;盖板第二表面还设有互连结构,该互连结构延伸至通孔和开口以与焊盘电性连接。
优选的,所述键合胶为可光刻胶。
优选的,所述盖板的材料为硅、玻璃或石英。
优选的,所述空腔厚度小于50μm。
优选的,所述互连结构包括金属布线结构、钝化层和信号端口;该金属布线结构在所述盖板第二表面且填充至所述通孔和所述开口以与焊盘电性连接;该钝化层覆盖金属布线结构和所述盖板第二表面的裸露处,并在金属布线结构的外连区域设有开口;信号端口位于该开口处以与金属布线结构电性连接。
优选的,所述金属布线结构为完全填充所述通孔或部分填充所述通孔。
优选的,所述金属布线结构为钛、铜、镍金中的一种或多种组合。
优选的,所述信号端口为BGA焊球、镍钯金、镍金或钛铜焊盘。
一种带有空腔的器件封装方法,其特征在于:
1)在盖板上开孔,形成多个通孔;
2)在盖板第一表面上制备键合胶并在通孔处开口;
3)将盖板与器件晶圆对准并使开口与焊盘相对以便于键合,键合胶在键合力作用下驱使开口面积小于通孔面积,盖板、键合胶与器件在功能区形成有空腔;
4)在盖板第二表面制作互连结构,该互连结构填充至通孔和开口以与焊盘电性相连。
优选的,所述键合温度小于280度。
由上述对本发明的描述可知,与现有技术相比,本发明具有如下有益效果:
1、本发明的结构和方法,在盖板第一表面设有键合胶,器件通过键合胶与盖板结合,盖板、键合胶与器件在功能区形成有空腔,且在键合力作用下,使键合胶开口面积小于通孔面积,避免键合后开口过大,通孔做物理沉积底部不连续问题,提高产品可靠性。
2、本发明的结构和方法,其键合胶采用可光刻,具有流动性的具有良好键合性的胶材料,在一定温度和压力下键合,形成和器件焊盘接触处胶开口小的盲孔结构,便于后续的通孔互连。
3、本发明的结构和方法,整体厚度小于50μm,体积小、降低成本。
4、本发明的结构和方法,可采用晶圆级封装,工艺简单、适合大规模批量生产并降低生产成本,确保器件性能的一致性。
附图说明
图1为本发明结构图;
图2为本发明盖板结构图;
图3为键合胶制备图;
图4为盖板和器件结合示意图(开口大于通孔);
图5为盖板和器件结合示意图(开口小于通孔);
图6为制备金属布线结构示意图;
图7为制备钝化层示意图;
图8为制备信号端口示意图;
图9为器件减薄示意图;
其中:10、器件,11、焊盘,12、功能区,13、空腔,20、盖板,21、通孔,30、键合胶,31、开口,40、互连结构,41、金属布线结构,42、钝化层,43、信号端口。
具体实施方式
以下通过具体实施方式对本发明作进一步的描述。
参照图1,一种带有空腔的器件封装结构,包括器件10和盖板20。该器件10表面设有焊盘11和功能区12。该焊盘11可为铝焊盘、铝镍金焊盘、铝镍钯金焊盘等。本发明的器件10可以是MEMS或传感器等。
该盖板20设有多个通孔21,该通孔21贯通盖板20的第一表面和第二表面,该通孔21为直孔或斜孔,该直孔是指半径相等的孔,斜孔是指变径的孔,例如锥形孔。盖板20的第一表面设有键合胶30,该键合胶30覆盖各个通孔21周围并避开功能区12周围。键合胶30在通孔21处设有开口31,优选的,该开口31面积大于对应的通孔21端面的面积。该盖板20的材料为硅、玻璃或石英,可通过激光打孔。该键合胶30采用可光刻的键合胶,通过涂胶或压膜制备,并经光刻开口。
将器件10通过键合胶30与盖板20结合,并使得键合胶30的开口31与焊盘11相对。在键合力作用下,键合胶30铺展产生流动,开口31面积变小且小于对应的通孔21端面的面积。其中,盖板20、键合胶30与器件10在功能区12形成有空腔13,用于保护器件10的功能区12,该空腔13的高度由键合胶30厚度决定。
盖板20第二表面还设有互连结构40,该互连结构40延伸至通孔21和开口31以与焊盘11电性连接。互连结构40包括金属布线结构41、钝化层42和信号端口43。
该金属布线结构41位于盖板20第二表面,且填充至通孔21和开口31,并与焊盘11电性连接。该金属布线结构41可完全填充通孔21或部分填充通孔21。完全填充是指填充成实心状,部分填充通孔21是指填充成空心状。金属布线结构41在盖板20第二表面形成有布线,并设置有外连区域。
该钝化层42覆盖金属布线结构41和该盖板20第二表面的裸露处,并在金属布线结构41的外连区域设有开口。该钝化层42用于保护金属布线结构41,其可采用聚合物材料,提高产品的绝缘性能且对金属布线结构41起到防氧化的作用。
该信号端口43位于钝化层42的开口处以与金属布线结构41电性连接,该信号端口43可为BGA焊球、镍钯金、镍金或钛铜焊盘等,用于实现下一级互连。
采用本发明的晶圆级封装结构,其空腔厚度可小于50μm。本发明还提出一种带有空腔的器件封装方法,用于制备上述的封装结构,参见图2-图9,其包括如下步骤:
1)参见图2,在盖板20上开孔,形成多个间隔的通孔21。可采用激光打孔实现,通孔21可以是直孔或斜孔。
2)在盖板20的第一表面上通过涂胶或压膜制备键合胶30,该键合胶30位于通孔21周围并避开功能区12。该键合胶30为可光刻的键合胶,并经光刻在通孔21处开口。此时,键合胶30的开口31面积大于对应通孔21端面的面积。
3)将盖板20与器件晶圆键合,将键合胶30上的开口31与焊盘11相对,键合温度小于280度。键合胶30在键合力作用下,产生流动,驱使开口31面积变小且小于对应的通孔21端面面积。该盖板20、键合胶30与器件10在功能区12形成有空腔13。该键合力可根据需要设定,在此不做限定。
4)在盖板20第二表面制作互连结构40,该互连结构40填充至通孔21和开口31以与焊盘11电性相连。具体的,先在盖板20的第二表面制作金属布线结构41,并填充至通孔21和开口31内,与焊盘11电性连接,参见图6。金属布线结构41上设有外连区域。该金属布线填充通孔21是通过沉淀种子层后、进行电镀或化镀制备。
再制作钝化层42覆盖金属布线结构41和盖板20第二表面外露处,并在外连区域进行光刻开口。在外连区域的开口处制作信号端口43,以与金属布线结构41电性连接。该信号端口43可以是BGA焊球、镍钯金、镍金或钛铜焊盘等常见的信号端口。
5)将器件晶圆减薄,使得整体厚度小于50μm,进行划片切割为单个器件结构。
本发明的结构和方法,采用晶圆级工艺,避免使用金属/金属圆片键合工艺,工艺简单,成本低,解决了通孔结合处键合胶30的开口大于盖板通孔,键合后通孔做物理沉积底部不连续问题;通过选择可光刻,具有流动性的,具有良好键合性的胶材料,在一定温度和压力下键合,形成和器件焊盘接触处胶开口小的盲孔结构,便于后续的通孔互连。
上述仅为本发明的具体实施方式,但本发明的设计构思并不局限于此,凡利用此构思对本发明进行非实质性的改动,均应属于侵犯本发明保护范围的行为。

Claims (10)

1.一种带有空腔的器件封装结构,包括器件,该器件表面设有焊盘和功能区;其特征在于:还有一设有多个通孔的盖板,所述通孔采用激光打孔,盖板第一表面设有键合胶,键合胶在通孔处设有开口,所述开口面积大于对应的通孔端面的面积;器件通过键合胶与盖板结合并使开口与焊盘相对,在键合力作用下,键合胶铺展,使得开口面积小于通孔面积;盖板、键合胶与器件在功能区形成有空腔;盖板第二表面还设有互连结构,该互连结构延伸至通孔和开口以与焊盘电性连接。
2.如权利要求1所述一种带有空腔的器件封装结构,其特征在于:所述键合胶为可光刻胶。
3.如权利要求1所述一种带有空腔的器件封装结构,其特征在于:所述盖板的材料为硅、玻璃或石英。
4.如权利要求1所述一种带有空腔的器件封装结构,其特征在于:所述空腔厚度小于50μm。
5.如权利要求1所述一种带有空腔的器件封装结构,其特征在于:所述互连结构包括金属布线结构、钝化层和信号端口;该金属布线结构在所述盖板第二表面且填充至所述通孔和所述开口以与焊盘电性连接;该钝化层覆盖金属布线结构和所述盖板第二表面的裸露处,并在金属布线结构的外连区域设有开口;信号端口位于该开口处以与金属布线结构电性连接。
6.如权利要求5所述一种带有空腔的器件封装结构,其特征在于:所述金属布线结构为完全填充所述通孔或部分填充所述通孔。
7.如权利要求5所述一种带有空腔的器件封装结构,其特征在于:所述金属布线结构为钛、铜、镍金中的一种或多种组合。
8.如权利要求5所述一种带有空腔的器件封装结构,其特征在于:所述信号端口为BGA焊球、镍钯金、镍金或钛铜焊盘。
9.一种带有空腔的器件封装方法,其特征在于:
1)在盖板上采用激光开孔,形成多个通孔;
2)在盖板第一表面上制备键合胶并在通孔处开口,所述开口面积大于对应的通孔端面的面积;
3)将盖板与器件晶圆对准并使开口与焊盘相对以便于键合,键合胶在键合力作用下铺展驱使开口面积小于通孔面积,盖板、键合胶与器件在功能区形成有空腔;
4)在盖板第二表面制作互连结构,该互连结构填充至通孔和开口以与焊盘电性相连。
10.如权利要求9所述的一种带有空腔的器件封装方法,其特征在于:所述键合温度小于280度。
CN201911024565.2A 2019-10-25 2019-10-25 一种带有空腔的器件封装结构和方法 Active CN110877892B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911024565.2A CN110877892B (zh) 2019-10-25 2019-10-25 一种带有空腔的器件封装结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911024565.2A CN110877892B (zh) 2019-10-25 2019-10-25 一种带有空腔的器件封装结构和方法

Publications (2)

Publication Number Publication Date
CN110877892A CN110877892A (zh) 2020-03-13
CN110877892B true CN110877892B (zh) 2023-07-21

Family

ID=69728157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911024565.2A Active CN110877892B (zh) 2019-10-25 2019-10-25 一种带有空腔的器件封装结构和方法

Country Status (1)

Country Link
CN (1) CN110877892B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366184A (zh) * 2020-09-14 2021-02-12 厦门云天半导体科技有限公司 一种滤波器的扇出封装结构及其封装方法
CN112367061A (zh) * 2020-09-16 2021-02-12 厦门云天半导体科技有限公司 一种基于玻璃盖板的声表面滤波器封装方法及结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383943B1 (en) * 2000-10-16 2002-05-07 Taiwan Semiconductor Manufacturing Company Process for improving copper fill integrity
CN101771020A (zh) * 2009-01-05 2010-07-07 台湾积体电路制造股份有限公司 具有圆齿状侧壁的穿透硅通孔
CN102398888A (zh) * 2010-09-10 2012-04-04 台湾积体电路制造股份有限公司 晶圆级封装
CN103021983A (zh) * 2012-11-22 2013-04-03 北京工业大学 一种晶圆级芯片尺寸封装及其制造方法
CN103646918A (zh) * 2013-11-28 2014-03-19 中微半导体设备(上海)有限公司 硅通孔的形成方法
CN104392958A (zh) * 2014-11-23 2015-03-04 北京工业大学 晶圆级含硅通孔的半导体封装方法
CN105439073A (zh) * 2015-11-13 2016-03-30 华天科技(昆山)电子有限公司 Mems芯片封装结构及晶圆级封装方法
CN106711105A (zh) * 2017-03-01 2017-05-24 华天科技(昆山)电子有限公司 覆盖金属层填充孔或槽的封装结构及制作方法
CN107331625A (zh) * 2017-06-06 2017-11-07 华天科技(昆山)电子有限公司 半导体器件的封装结构及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234252B (en) * 2003-05-13 2005-06-11 Siliconware Precision Industries Co Ltd Flash-preventing window ball grid array semiconductor package and chip carrier and method for fabricating the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383943B1 (en) * 2000-10-16 2002-05-07 Taiwan Semiconductor Manufacturing Company Process for improving copper fill integrity
CN101771020A (zh) * 2009-01-05 2010-07-07 台湾积体电路制造股份有限公司 具有圆齿状侧壁的穿透硅通孔
CN102398888A (zh) * 2010-09-10 2012-04-04 台湾积体电路制造股份有限公司 晶圆级封装
CN103021983A (zh) * 2012-11-22 2013-04-03 北京工业大学 一种晶圆级芯片尺寸封装及其制造方法
CN103646918A (zh) * 2013-11-28 2014-03-19 中微半导体设备(上海)有限公司 硅通孔的形成方法
CN104392958A (zh) * 2014-11-23 2015-03-04 北京工业大学 晶圆级含硅通孔的半导体封装方法
CN105439073A (zh) * 2015-11-13 2016-03-30 华天科技(昆山)电子有限公司 Mems芯片封装结构及晶圆级封装方法
CN106711105A (zh) * 2017-03-01 2017-05-24 华天科技(昆山)电子有限公司 覆盖金属层填充孔或槽的封装结构及制作方法
CN107331625A (zh) * 2017-06-06 2017-11-07 华天科技(昆山)电子有限公司 半导体器件的封装结构及其制作方法

Also Published As

Publication number Publication date
CN110877892A (zh) 2020-03-13

Similar Documents

Publication Publication Date Title
US7378297B2 (en) Methods of bonding two semiconductor devices
US20180182727A1 (en) Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor
US7589410B2 (en) Molded reconfigured wafer, stack package using the same, and method for manufacturing the stack package
TWI427753B (zh) 封裝結構以及封裝製程
US6846725B2 (en) Wafer-level package for micro-electro-mechanical systems
US7446424B2 (en) Interconnect structure for semiconductor package
CN110310895B (zh) 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构
TWI469233B (zh) 具有中空封裝件之封裝系統
KR20170013343A (ko) 2d 및 3d ic 패키징을 위한 통합된 인터포저 솔루션
CN110877892B (zh) 一种带有空腔的器件封装结构和方法
CN110610868B (zh) 一种3d扇出型封装方法及结构
EP2221869A2 (en) Wire bond chip package
US12014965B2 (en) Three-dimensional packaging structure and method for fan-out of bonding wall of device
CN110379780A (zh) 一种硅基扇出型晶圆级封装方法及结构
CN106744646A (zh) Mems芯片封装结构以及封装方法
US11492250B2 (en) Electronic device and method for manufacturing an electronic device
CN207743214U (zh) 多芯片并排式封装结构
TW202117944A (zh) 影像感測器封裝件及其製造方法
CN110164841B (zh) 一种含空腔的多芯片扇出封装结构及其制作方法
CN115159444B (zh) 一种无引线的三维异构集成结构及其制造方法
CN106744647A (zh) Mems芯片封装结构以及封装方法
CN115196583A (zh) 一种mems传感器芯片与asic芯片的扇出型封装结构及封装方法
CN209880581U (zh) 一种基于玻璃通孔的芯片扇出封装结构
WO2022161248A1 (zh) 一种晶圆级系统封装结构及封装方法
CN110600383B (zh) 一种2.5d硅基转接板封装方法及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant