CN209880581U - 一种基于玻璃通孔的芯片扇出封装结构 - Google Patents
一种基于玻璃通孔的芯片扇出封装结构 Download PDFInfo
- Publication number
- CN209880581U CN209880581U CN201920589864.XU CN201920589864U CN209880581U CN 209880581 U CN209880581 U CN 209880581U CN 201920589864 U CN201920589864 U CN 201920589864U CN 209880581 U CN209880581 U CN 209880581U
- Authority
- CN
- China
- Prior art keywords
- chip
- glass substrate
- layer
- hole
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种基于玻璃通孔的芯片扇出封装结构,包括芯片,其设有第一表面和第二表面,第一表面设有焊盘,还包括玻璃基板、填充层、金属再布线层、钝化层和信号端口;该玻璃基板设有通孔、第一表面和第二表面;该芯片位于通孔内,其第一表面对应玻璃基板第一表面;该填充层覆盖于玻璃基板第二表面和芯片第二表面并填充至二者之间的间隙;该金属再布线层位于玻璃基板和间隙处的填充层上表面的局部,并与芯片的焊盘电性连接;该钝化层位于玻璃基板第一表面和金属再布线层表面,并设有第一开口;该信号端口位于第一开口处并与金属再布线层电性连接。本实用新型能够极大地减少扇出式封装制程的工艺步骤,极大的减少了其封装成本支出,同时保证了封装的可靠性。
Description
技术领域
本实用新型涉及半导体封装领域,特别是一种基于玻璃通孔的芯片扇出封装结构。
背景技术
随着人们对电子产品的要求向小型化、多功能、环保型等方向的发展,人们努力寻求将电子系统越做越小,集成度越来越高,功能越做越多、越来越强,由此产生了许多新技术、新材料和新设计,其中扇出型封装技术就是这些技术的典型代表。
作为广泛应用的单颗芯片封装技术,传统封装目前已经逐渐呈现出封装效率低下和成本持续攀升的弊端。圆片级封装作为一种新型的封装方式,因能够较大地减少芯片封装尺寸,而被业界广泛采用。现有的BGA封装技术受到有机基板性能的限制。向扇出WLP的转移有助于克服这些限制,且能简化供应链。
实用新型内容
本实用新型的主要目的在于提出一种能极大地减少扇出式封装制程的工艺步骤,降低成本、减小体积的芯片的扇出封装结构。
本实用新型采用如下技术方案:
一种基于玻璃通孔的芯片扇出封装结构,包括芯片,其设有第一表面和第二表面,第一表面设有焊盘,其特征在于:还包括玻璃基板、填充层、金属再布线层、钝化层和信号端口;该玻璃基板设有通孔、第一表面和第二表面;该芯片位于通孔内,其第一表面对应玻璃第一表面;该填充层覆盖于玻璃基板第二表面和芯片第二表面并填充至二者之间的间隙;该金属再布线层位于玻璃基板和间隙处的填充层上表面的局部,并与芯片的焊盘电性连接;该钝化层位于玻璃基板第一表面和金属再布线层表面,并设有第一开口;该信号端口位于第一开口处并与金属再布线层电性连接。
所述通孔内设置至少一个芯片。
所述通孔内,相邻芯片之间填充有所述填充层。
还包括聚合物介质层,该聚合物介质层位于所述金属再布线层与所述玻璃基板第一表面、间隙处的填充层上表面、所述芯片第一表面之间,且在芯片的焊盘处设有第二开口;所述信号端口位于第一开口处并与金属再布线层电性连接。
所述芯片的厚度等于或小于所述通孔的深度。
所述信号端口为BGA焊球、镍钯金、镍金或钛铜焊盘。
包括有至少两所述金属布线层,相邻的所述金属再布线层之间通过聚合物绝缘。
由上述对本实用新型的描述可知,与现有技术相比,本实用新型具有如下有益效果:
1、本实用新型的结构,设置有玻璃基板、填充层、金属再布线层、钝化层和信号端口,该结构采用芯片倒装方式,能够极大地减少扇出式封装制程的工艺步骤,极大的减少了其封装成本支出,同时保证了封装的可靠性。
2、本实用新型的结构,通过玻璃基板形成贯穿通孔且芯片设于通孔内的设置,玻璃基板的厚度只需与芯片厚度接近即可,最大程度的减少了整体厚度、结构紧凑,实现了超薄封装。
3、本实用新型的结构,以玻璃为主体材料,相比硅基板等材料产品可靠性优异,实现更优的电性能。
4、本实用新型的结构,采用扇出型封装结构,降低了封装体翘曲,能实现高装配良率。
5、本发明的结构,可采用晶圆级封装,适合大规模批量生产并降低生产成本。
附图说明
图1为本实用新型结构图(实施例一);
图2为本实用新型结构图(实施例二);
图3至图6为实施例一的制作步骤;
图7至图8为实施例二的部分制作步骤;
其中:10、芯片,11、焊盘,20、玻璃基板,21、通孔,30、填充层,40、金属再布线层、50、钝化层,51、第一开口,60、信号端口,70、载板,80、聚合物介质层,81、第二开口。
具体实施方式
以下通过具体实施方式对本实用新型作进一步的描述。
参照图1,一种基于玻璃通孔的芯片扇出封装结构,包括芯片10、玻璃基板20、填充层30、金属再布线层40、钝化层50和信号端口60等。该玻璃基板20设有通孔21、第一表面和第二表面,通孔21数量不做限定,其贯通第一表面和第二表面。芯片10设有第一表面和第二表面,第一表面设有焊盘11。该芯片10位于通孔21内,其第一表面朝上并与通孔21端面即第一表面平齐或接近。芯片10的厚度等于或小于通孔21的深度,且一个通孔21内可设置一个芯片10或至少两个芯片10。该多个芯片10的功能可相同或不同。
该填充层30覆盖于玻璃基板20第二表面和芯片10第二表面并填充至二者之间的间隙,若芯片10为至少两个,则填充层30还填充于相邻芯片10之间的缝隙。该填充层30用于固定芯片10的位置,其可采用贴膜填充或其他常见填充方式,且可采用聚合物胶。
该金属再布线层40位于玻璃基板20第一表面和间隙处的填充层30上表面的局部并与芯片10的焊盘11电性连接,该钝化层50位于玻璃基板20第一表面外露处及金属再布线层40表面,并开设有第一开口51。该钝化层50用于保护芯片10及金属再布线层40,可采用聚合物胶。
该信号端口60位于第一开口51处,其与金属再布线层40电性连接,用于连接接外部电路。该信号端口60可为BGA焊球、镍钯金、镍金或钛铜焊盘等。
参见图3至图6,本实用新型的制作步骤如下:
1)提供玻璃基板20,玻璃基板20的厚度可以选择与待封装芯片10的厚度相近;通过激光或蚀刻的工艺加工玻璃基板20以形成上下贯穿的通孔21,通孔21的直径可根据芯片10大小和数量确定;将玻璃基板20的第一表面(上表面,此时朝下)通过粘结层临时键合到载板70上。
2)在玻璃基板20的通孔21内放置至少一个芯片10,芯片10第一表面的焊盘11与载板70接触。
3)在玻璃基板20的第二表面(下表面,此时朝上)和芯片10的第二表面上覆盖填充层30,并延伸至芯片10与通孔21之间的间隙。若芯片10为至少两个,相邻芯片10间的间隙也设有填充层30。
4)拆键合,去掉临时的载板70。
5)在间隙处的填充层30上表面和玻璃基板20第一表面制作金属再布线层40。
6)制作钝化层50保护芯片10及金属再布线层40,并在钝化层50上制作第一开口51。
7)在第一开口51处制作信号端口60。
8)切割划片,得到最终的封装结构。
本实用新型的结构,能够极大地减少扇出式封装制程的工艺步骤、减少了封装成本支出、减小了体积、同时保证了封装的可靠性。
实施例二
参见图2,一种芯片扇出封装结构,其主要结构实施例一相同,区别在于:还包括聚合物介质层80,该聚合物介质层80位于金属再布线层40与玻璃基板20第一表面、间隙处的填充层30上表面、芯片10第一表面之间,且在芯片10的焊盘11处设有第二开口81;信号端口60位于第一开口51处并与金属再布线层40电性连接。
参见图3至图4,图7至图8,该实施例的制作步骤如下:
1)提供玻璃基板20,玻璃基板20的厚度可以选择与待封装芯片10的厚度相近;通过激光或蚀刻的工艺加工玻璃基板20以形成上下贯穿的通孔21,通孔21的直径可根据芯片10大小和数量确定;将玻璃基板20的第一表面(上表面,此时朝下)通过粘结层临时键合到载板70上。
2)在玻璃基板20的通孔21内放置至少一个芯片10,芯片10第一表面的焊盘11与载板70接触。
3)在玻璃基板20的第二表面(下表面,此时朝上)和芯片10的第二表面上覆盖填充层30,并延伸至芯片10与通孔21之间的间隙。若芯片10为至少两个,相邻芯片10间的间隙也设有填充层30。
4)拆键合,去掉临时的载板70。
5)在玻璃基板20第一表面、间隙处的填充层30上表面、芯片10第一表面上进行涂胶或贴膜制作聚合物介质层80,并进行光刻以在焊盘11处开口,形成第二开口81。
6)在该聚合物介质层80上制作金属再布线层40,该金属再布线层40局部位于第二开口81内以与焊盘11电性连接。
7)制作钝化层50保护芯片10及金属再布线层40,并在钝化层50上制作第一开口51。
7)在第一开口51处制作连接金属和信号端口60。
8)切割划片,得到最终的封装结构。
上述仅为本实用新型的具体实施方式,但本实用新型的设计构思并不局限于此,凡利用此构思对本实用新型进行非实质性的改动,均应属于侵犯本实用新型保护范围的行为。
Claims (7)
1.一种基于玻璃通孔的芯片扇出封装结构,包括芯片,其设有第一表面和第二表面,第一表面设有焊盘,其特征在于:还包括玻璃基板、填充层、金属再布线层、钝化层和信号端口;该玻璃基板设有通孔、第一表面和第二表面;该芯片位于通孔内,其第一表面对应玻璃基板第一表面;该填充层覆盖于玻璃基板第二表面和芯片第二表面并填充至二者之间的间隙;该金属再布线层位于玻璃基板和间隙处的填充层上表面的局部,并与芯片的焊盘电性连接;该钝化层位于玻璃基板第一表面和金属再布线层表面,并设有第一开口;该信号端口位于第一开口处并与金属再布线层电性连接。
2.如权利要求1所述的一种基于玻璃通孔的芯片扇出封装结构,其特征在于:所述通孔内设置至少一个芯片。
3.如权利要求2所述的一种基于玻璃通孔的芯片扇出封装结构,其特征在于:所述通孔内,相邻芯片之间填充有所述填充层。
4.如权利要求1所述的一种基于玻璃通孔的芯片扇出封装结构,其特征在于:还包括聚合物介质层,该聚合物介质层位于所述金属再布线层与所述玻璃基板第一表面、间隙处的填充层上表面、所述芯片第一表面之间,且在芯片的焊盘处设有第二开口;所述信号端口位于第一开口处并与金属再布线层电性连接。
5.如权利要求1所述的一种基于玻璃通孔的芯片扇出封装结构,其特征在于:所述芯片的厚度等于或小于所述通孔的深度。
6.如权利要求1所述的一种基于玻璃通孔的芯片扇出封装结构,其特征在于:所述信号端口为BGA焊球、镍钯金、镍金或钛铜焊盘。
7.如权利要求4所述的一种基于玻璃通孔的芯片扇出封装结构,其特征在于:包括有至少两所述金属再布线层,相邻的所述金属再布线层之间通过聚合物绝缘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920589864.XU CN209880581U (zh) | 2019-04-26 | 2019-04-26 | 一种基于玻璃通孔的芯片扇出封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920589864.XU CN209880581U (zh) | 2019-04-26 | 2019-04-26 | 一种基于玻璃通孔的芯片扇出封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209880581U true CN209880581U (zh) | 2019-12-31 |
Family
ID=68962474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920589864.XU Active CN209880581U (zh) | 2019-04-26 | 2019-04-26 | 一种基于玻璃通孔的芯片扇出封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209880581U (zh) |
-
2019
- 2019-04-26 CN CN201920589864.XU patent/CN209880581U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107275294B (zh) | 薄型芯片堆叠封装构造及其制造方法 | |
CN210006732U (zh) | 芯片封装结构 | |
US7807502B2 (en) | Method for fabricating semiconductor packages with discrete components | |
US20180182727A1 (en) | Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor | |
US7589410B2 (en) | Molded reconfigured wafer, stack package using the same, and method for manufacturing the stack package | |
US20180342414A1 (en) | Wafer Level Chip Scale Packaging Intermediate Structure Apparatus and Method | |
US20090166873A1 (en) | Inter-connecting structure for semiconductor device package and method of the same | |
US10121736B2 (en) | Method of fabricating packaging layer of fan-out chip package | |
US20190279925A1 (en) | Semiconductor package structure and method of making the same | |
TW201539590A (zh) | 半導體裝置及形成微機電系統封裝的方法 | |
EP2221869A2 (en) | Wire bond chip package | |
TWI777358B (zh) | 半導體封裝 | |
CN111128914A (zh) | 一种低翘曲的多芯片封装结构及其制造方法 | |
TW201737452A (zh) | 系統級封裝及用於製造系統級封裝的方法 | |
CN110729255A (zh) | 一种键合墙体扇出器件的三维封装结构和方法 | |
CN112701088A (zh) | 一种二次塑封封装结构及其制作方法 | |
US20080157398A1 (en) | Semiconductor device package having pseudo chips | |
TWI768874B (zh) | 封裝結構及其製作方法 | |
CN213936169U (zh) | 一种二次塑封封装结构 | |
CN210200699U (zh) | 一种键合墙体扇出器件的三维封装结构 | |
CN107611092A (zh) | 晶圆级芯片封装结构及其制备方法 | |
CN209880581U (zh) | 一种基于玻璃通孔的芯片扇出封装结构 | |
CN115101424A (zh) | 一种有机中介层封装结构及制作方法 | |
CN209880595U (zh) | 一种含空腔的多芯片扇出封装结构 | |
CN207250483U (zh) | 晶圆级芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |