CN112701088A - 一种二次塑封封装结构及其制作方法 - Google Patents
一种二次塑封封装结构及其制作方法 Download PDFInfo
- Publication number
- CN112701088A CN112701088A CN202011589338.7A CN202011589338A CN112701088A CN 112701088 A CN112701088 A CN 112701088A CN 202011589338 A CN202011589338 A CN 202011589338A CN 112701088 A CN112701088 A CN 112701088A
- Authority
- CN
- China
- Prior art keywords
- plastic package
- chip
- layer
- wafer
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910000679 solder Inorganic materials 0.000 claims abstract description 17
- 238000004806 packaging method and process Methods 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 95
- 230000035882 stress Effects 0.000 description 28
- 239000000463 material Substances 0.000 description 25
- 238000000465 moulding Methods 0.000 description 23
- 150000001875 compounds Chemical class 0.000 description 21
- 238000010137 moulding (plastic) Methods 0.000 description 6
- 239000005022 packaging material Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- -1 resin Chemical class 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开了一种二次塑封封装结构,包括:转接板;导电通孔,所述导电硅通孔贯穿所述转接板;第一芯片,所述第一芯片倒装设置在所述转接板的正面,电连接至所述导电通孔;第一塑封层,所述第一塑封层设置在所述转接板的正面,四面环绕包覆所述第一芯片,且所述第一芯片的背面从所述第一塑封层中漏出;第二塑封层,所述第二塑封层设置在所述转接板的正面,四面环绕包覆所述第一塑封层,所述第二塑封层与所述第一塑封层相对于所述转接板具有不同的内应力;金属布线层,所述金属布线层设置在所述转接板的背面,电连接至所述导电通孔;以及外接焊球,所述外接焊球电连接至金属布线层。
Description
技术领域
本发明涉及半导体封装技术领域,尤其涉及一种二次塑封封装结构及其制作方法。
背景技术
随着电子产品轻、小型化的要求,IC芯片封装趋于薄型、小型化。利用转接板的三维系统集成封装能较好的契合该种需求。
但在传统的晶圆级转接板三维堆叠封装时,在带导电硅通孔的转接板上贴装芯片后,进行整体塑封。此时由于传统的塑封IC芯片、转接板与塑封材料之间的热膨胀系数(CTE)不匹配更易产生局部热应力,而使封装产生表面翘曲。过度翘曲不仅使塑封之后的后续制程(如切筋、成形等)难度加大,在成品塑封IC芯片SMT组装时制程不良率也显著增高,并易产生芯片及封装裂纹等严重器件失效问题。
针对现有的基于晶圆级转接板的三维堆叠封装存在的晶圆翘曲问题,本发明提出一种二次塑封封装结构及其制作方法,能显著的改善上述现有技术存在的问题。
发明内容
针对现有的基于晶圆级转接板的三维堆叠封装存在的晶圆翘曲问题,根据本发明的一个实施例,提供一种二次塑封封装结构,包括:
转接板;
导电通孔,所述导电硅通孔贯穿所述转接板;
第一芯片,所述第一芯片倒装设置在所述转接板的正面,电连接至所述导电通孔;
第一塑封层,所述第一塑封层设置在所述转接板的正面,四面环绕包覆所述第一芯片,且所述第一芯片的背面从所述第一塑封层中漏出;
第二塑封层,所述第二塑封层设置在所述转接板的正面,四面环绕包覆所述第一塑封层,所述第二塑封层与所述第一塑封层相对于所述转接板具有不同的内应力;
金属布线层,所述金属布线层设置在所述转接板的背面,电连接至所述导电通孔;以及
外接焊球,所述外接焊球电连接至金属布线层。
在本发明的一个实施例中,二次塑封封装结构还包括第二芯片,所述第二芯片倒装设置在所述转接板的正面,电连接至所述导电通孔。
在本发明的一个实施例中,所述转接板正面还设置有重新布局布线层,所述重新布局布线层电连接至所述导电通孔,所述第一芯片和或所述第二芯片倒装焊接至所述重新布局布线层上的对应芯片焊盘。
在本发明的一个实施例中,所述金属布线层和或所述重新布局布线层具有M层金属导线层,其中M≥2。
在本发明的一个实施例中,所述第一塑封层相对所述转接板具有张应力,所述第二塑封层相对所述转接板具有压应力。
在本发明的一个实施例中,所述第一塑封层相对所述转接板具有压应力,所述第二塑封层相对所述转接板具有张应力。
在本发明的一个实施例中,所述外接焊球为铜柱或无铅焊球。
根据本发明的另一个实施例中,提供一种二次塑封封装结构的制造方法,包括:
提供做好未露头导电硅通孔的晶圆;
在晶圆的正面贴装第一芯片、第二芯片;
在晶圆的正面形成覆盖第一芯片、第二芯片的第一塑封层;
减薄第一塑封层,漏出第一芯片和第二芯片的背面,并对减薄后的第一塑封层进行分割,形成多个第一塑封层单元;
在晶圆正面形成覆盖第一塑封层、第一芯片背面、第二芯片背面的第二塑封层;
减薄第二塑封层漏出第一塑封层和第一芯片背面、第二芯片背面;
在第二塑封层、第一芯片背面、第二芯片背面临时键合载板;
进行晶圆背面减薄,实现导电硅通孔背面露头;
在减薄后的晶圆背面形成金属布线层和外接焊球;
去除临时键合载板;以及
分割获得二次塑封封装结构。
在本发明的另一个实施例中,第一塑封层和第二塑封层相对晶圆具有不同的内应力,所述第二塑封层相对所述转接板具有压应力。
在本发明的另一个实施例中,第一塑封层相对晶圆具有张应力,第二塑封层相对晶圆具有压应力;或第一塑封层相对晶圆具有压应力,第二塑封层相对晶圆具有张应力。
本发明提供一种二次塑封封装结构及其制作方法,首先在晶圆级转接板上完成芯片贴片后,进行第一次塑封,塑封后进行塑封层减薄以及塑封区域切割,将整体塑封层分割成塑封单元,降低第一次塑封后的晶圆翘曲;然后对第一次塑封基础上的晶圆进行第二塑封,塑封材料填充第一次塑封表面以及切割道,第二次塑封层将包裹整个晶圆,最后通过对第二塑封层减薄,降低塑封后的晶圆翘曲,方便后续的键合及背面工艺。此外,本发明技术方案的要点之一是通过选择合适的第一次和第二塑封材料,使第二次塑封材料与第一次塑封材料相对于晶圆级转接板具有不同的塑封内应力,从而可以至少部分的平衡整个塑封重构结构的内应力,从而显著降低塑封后晶圆的翘曲问题。基于本发明的该种二次塑封封装结构及其制作方法,采用两次塑封的方式,第一次塑封实现对芯片的填充包裹,但塑封区域较小,主要包覆芯片贴片区域即可,通过降低塑封面积来降低塑封后的晶圆翘曲,通过塑封减薄去除芯片背面塑封,使得晶圆翘曲控制在一定范围内;第二次塑封选用合适的塑封材料,平衡第一次塑封材料不匹配导致的翘曲,塑封区域包裹整个晶圆,对晶圆边缘进行保护,避免后续工艺对晶圆造成损伤;通过两次塑封的平衡,使得在塑封减薄后晶圆翘曲较小,利用后续键合工艺及背面工艺的进行。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的一种二次塑封封装结构100的剖面示意图。
图2A至图2K示出根据本发明的一个实施例形成该种二次塑封封装结构100的过程剖面示意图。
图3示出的是根据本发明的一个实施例形成该种二次塑封封装结构100的流程图300。
具体实施方式
在以下的描述中,参考各实施例对本发明进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明可在没有特定细节的情况下实施。此外,应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中,对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是,本发明的实施例以特定顺序对工艺步骤进行描述,然而这只是为了方便区分各步骤,而并不是限定各步骤的先后顺序,在本发明的不同实施例中,可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种二次塑封封装结构及其制作方法,首先在晶圆级转接板上完成芯片贴片后,进行第一次塑封,塑封后进行塑封层减薄以及塑封区域切割,将整体塑封层分割成塑封单元,降低第一次塑封后的晶圆翘曲;然后对第一次塑封基础上的晶圆进行第二塑封,塑封材料填充第一次塑封表面以及切割道,第二次塑封层将包裹整个晶圆,最后通过对第二塑封层减薄,降低塑封后的晶圆翘曲,方便后续的键合及背面工艺。此外,本发明技术方案的要点之一是通过选择合适的第一次和第二塑封材料,使第二次塑封材料与第一次塑封材料相对于晶圆级转接板具有不同的塑封内应力,从而可以至少部分的平衡整个塑封重构结构的内应力,从而显著降低塑封后晶圆的翘曲问题。基于本发明的该种二次塑封封装结构及其制作方法,采用两次塑封的方式,第一次塑封实现对芯片的填充包裹,但塑封区域较小,主要包覆芯片贴片区域即可,通过降低塑封面积来降低塑封后的晶圆翘曲,通过塑封减薄去除芯片背面塑封,使得晶圆翘曲控制在一定范围内;第二次塑封选用合适的塑封材料,平衡第一次塑封材料不匹配导致的翘曲,塑封区域包裹整个晶圆,对晶圆边缘进行保护,避免后续工艺对晶圆造成损伤;通过两次塑封的平衡,使得在塑封减薄后晶圆翘曲较小,利用后续键合工艺及背面工艺的进行。
下面结合图1来详细介绍根据本发明的一个实施例的一种二次塑封封装结构。图1示出根据本发明的一个实施例的一种二次塑封封装结构100的剖面示意图。如图1所示,该二次塑封封装结构100进一步包括转接板110、导电硅通孔120、第一芯片130、第二芯片140、第一塑封层150、第二塑封层160、金属布线层170以及外接焊球180。
转接板110为该二次塑封封装结构100的支撑结构,通常为硅转接板。在本发明的一个实施例中,转接板110为晶圆级硅转接板,其厚度约为50微米至150微米。在本发明的又一实施例中,转接板110也可以为PCB基板或玻璃基板等。
导电硅通孔120贯穿所述转接板110。在本发明的一个实施例中,导电硅通孔120通过TSV通孔、导电金属填充以及背面露头等工艺形成,进一步的,导电金属可以为铜。
第一芯片130倒装焊接在转接板110的正面。在本发明的一个实施例中,第一芯片130可以为处理器、FPGA、MCU等逻辑芯片,也可以为EPROM、FLASH、DRAM等存储芯片,还可以为射频芯片、MEMS传感器或其他分立器件。在本发明的又一实施例中,第一芯片130通过设置在第一芯片130正面的BGA焊球或导电铜柱等焊接结构131倒装焊接在转接板110的正面,与导电硅通孔120电连接,在第一芯片130与转接板之间还具有底填胶132,起到绝缘和机械保护作用。在本发明的再一实施例中,转接板110的正面还可以设置有一层或多层金属布线层,在上层金属布线层上设置有芯片焊盘(图中未示出),第一芯片130倒装焊接在对应的芯片焊盘上。
第二芯片140与第一芯片类似,倒装焊接在转接板110的正面。在本发明的一个实施例中,第二芯片140可以为处理器、FPGA、MCU等逻辑芯片,也可以为EPROM、FLASH、DRAM等存储芯片,还可以为射频芯片、MEMS传感器或其他分立器件,第二芯片140可以与第一芯片是同类芯片,也可以为不同类芯片。在本发明的又一实施例中,第二芯片140通过设置在第二芯片140正面的BGA焊球或导电铜柱等焊接结构141倒装焊接在转接板110的正面的对应位置,与导电硅通孔120电连接,在第二芯片140与转接板之间还具有底填胶142,起到绝缘和机械保护作用。在本发明的再一实施例中,转接板110的正面还可以设置有一层或多层金属布线层,在上层金属布线层上设置有芯片焊盘(图中未示出),第二芯片140倒装焊接在对应的芯片焊盘上。
第一塑封层150设置在转接板110的正面,环绕包覆第一芯片130和第二芯片140。在本发明的一个实施例中,第一塑封层150仅设置在第一芯片130和第二芯片140的贴片区附近,并且第一芯片130和第二芯片140的背面从第一塑封层150中漏出。
第二塑封层160设置在转接板110的正面,整体环绕包覆第一塑封层150,其中第二塑封层160的塑封材料与第一塑封层150的塑封材料相对于转接板110和或芯片具有不同的塑封内应力,从而可以至少部分的平衡整个塑封重构封装结构的内应力,从而降低塑封后晶圆的翘曲。在本发明的一个实施例中,第一塑封层150的塑封材料塑封后相对于转接板110具有张应力,第二塑封层160的塑封材料塑封后相对于转接板110具有压应力,从而可以起到应力平衡作用。
金属布线层170设置在转接板110的背面,电连接至导电硅通孔120。在本发明的一个实施例中,金属布线层170的金属层数可以为单层或多层,其中在最外层还设置有外接焊盘,同时在同层金属布线间和相邻金属层间还设置有介质层171。
外接焊球180电连接至金属布线层170,起到封装结构与外部系统的电和或信号连接的作用。
下面结合图2A至图2K以及图3来详细描述形成该二次塑封封装结构100的过程。图2A至图2K示出根据本发明的一个实施例形成该种二次塑封封装结构100的过程剖面示意图;图3示出的是根据本发明的一个实施例形成该种二次塑封封装结构100的流程图300。
首先,在步骤301,如图2A所示,提供做好未露头导电硅通孔220的晶圆210。其中,晶圆210可以为200mm或300mm硅晶圆,厚度约为150um至1000um之间;导电硅通孔220为未贯穿晶圆210的盲孔,填充金属主要为铜,其深度/高度约为50um至150um之间。在本发明的一个实施例中,导电硅通孔220与晶圆210接触的侧壁还可以具有阻挡金属层等结构,以防止晶圆210的铜玷污,其中阻挡金属层可以为氮化钛、钛、铬等材料。
接下来,在步骤302,如图2B所示,在晶圆210的正面贴装第一芯片230、第二芯片240。在本发明的一个实施例中,第一芯片230和或第二芯片240通过设置在第一芯片230和或第二芯片240上的第一芯片焊接结构231和或第二芯片焊接结构241倒装焊接在晶圆210的正面,第一芯片焊接结构231和或第二芯片焊接结构241与导电硅通孔220电连接。在本发明的又一实施例中,第一芯片230和或第二芯片240与晶圆210之间还设置有第一底填胶232和或第二底填胶242。在本发明的再一实施例中,晶圆210的正面还设置有金属布线层(图中未示出),第一芯片230、第二芯片240倒装焊接在金属布线层的对应芯片焊盘处。
然后,在步骤303,如图2C所示,在晶圆210的正面形成覆盖第一芯片230、第二芯片240的第一塑封层250。其中第一塑封层250的材料可以树脂等常规塑封材料,或做过特殊改性,以使该塑封材料具有相对于晶圆210具有特定应力的塑封材料。
接下来,在步骤304,如图2D所示,减薄第一塑封层250,漏出第一芯片230和第二芯片240的背面,并将减薄后的第一塑封层250进行分割,形成多个第一塑封层单元。在本发明的一个实施例中,可以通过刻蚀、光刻腐蚀、机械开槽等形式进行所述的分割。
然后,在步骤305,如图2E所示,在晶圆210正面形成覆盖第一塑封层250和第一芯片230、第二芯片240背面的第二塑封层260。其中第二塑封层260的塑封材料与第一塑封层250的塑封材料相对于晶圆210具有不同的内应力,从而可以至少部分的平衡整个塑封重构封装结构的内应力,从而降低塑封后晶圆的翘曲。在本发明的一个实施例中,第一塑封层250的塑封材料塑封后相对于晶圆210具有张应力,第二塑封层260的塑封材料塑封后相对于晶圆210具有压应力,从而可以起到应力平衡作用。。
接下来,在步骤306,如图2F所示,减薄第二塑封层260漏出第一塑封层250和第一芯片230、第二芯片240的背面。在本发明的一个实施例中,可以通过机械研磨结合化学机械抛光(CMP)工艺进行对应的减薄。
然后,在步骤307,如图2G所示,在第二塑封层260及第一芯片230、第二芯片240背面临时键合载板270。在本发明的一个实施例中,载板270为透光载板,通过激光可拆键合材料将载板270粘接到在第二塑封层260及第一芯片230、第二芯片240背面。
接下来,在步骤308,如图2H所示,进行晶圆210的背面减薄,实现导电硅通孔220的背面露头。在本发明的一个实施例中,通过机械减薄结合化学机械抛光(CMP)工艺实现晶圆210的背面减薄。
然后,在步骤309,如图2I所示,在减薄后的晶圆210的背面形成金属布线层280和外接焊球290。在本发明的一个实施例中,通过图形化电镀形成单层或多层金属布线层280,在同层金属线间和相邻金属层间还形成有介质层285,起到绝缘和机械支撑作用,此外在最外层金属布线层280中还具有外接焊盘(图中未示出),外接焊球290形成在该外接焊盘出。在本发明的又一实施例中,外接焊球290可以通过电镀、回流焊工艺或者植球工艺形成的无铅焊球,也可以为通过电镀工艺形成的导电铜柱。
接下来,在步骤310,如图2J所示,去除临时键合载板270。在本发明的一个具体实施例中,载板270为透光载板,通过激光可拆解键合胶临时键合在塑封层和芯片背面,通过激光照射剥离载板270,然后再通过清洗工艺去除键合胶。
最后,在步骤311,如图2K所示,分割获得二次塑封封装结构。
基于本发明提供的该种二次塑封封装结构及其制作方法,首先在晶圆级转接板上完成芯片贴片后,进行第一次塑封,塑封后进行塑封层减薄以及塑封区域切割,将整体塑封层分割成塑封单元,降低第一次塑封后的晶圆翘曲;然后对第一次塑封基础上的晶圆进行第二塑封,塑封材料填充第一次塑封表面以及切割道,第二次塑封层将包裹整个晶圆,最后通过对第二塑封层减薄,降低塑封后的晶圆翘曲,方便后续的键合及背面工艺。此外,本发明技术方案的要点之一是通过选择合适的第一次和第二塑封材料,使第二次塑封材料与第一次塑封材料相对于晶圆级转接板具有不同的塑封内应力,从而可以至少部分的平衡整个塑封重构结构的内应力,从而显著降低塑封后晶圆的翘曲问题。基于本发明的该种二次塑封封装结构及其制作方法,采用两次塑封的方式,第一次塑封实现对芯片的填充包裹,但塑封区域较小,主要包覆芯片贴片区域即可,通过降低塑封面积来降低塑封后的晶圆翘曲,通过塑封减薄去除芯片背面塑封,使得晶圆翘曲控制在一定范围内;第二次塑封选用合适的塑封材料,平衡第一次塑封材料不匹配导致的翘曲,塑封区域包裹整个晶圆,对晶圆边缘进行保护,避免后续工艺对晶圆造成损伤;通过两次塑封的平衡,使得在塑封减薄后晶圆翘曲较小,利用后续键合工艺及背面工艺的进行。
Claims (10)
1.一种二次塑封封装结构,包括:
转接板;
导电通孔,所述导电硅通孔贯穿所述转接板;
第一芯片,所述第一芯片倒装设置在所述转接板的正面,电连接至所述导电通孔;
第一塑封层,所述第一塑封层设置在所述转接板的正面,四面环绕包覆所述第一芯片,且所述第一芯片的背面从所述第一塑封层中漏出;
第二塑封层,所述第二塑封层设置在所述转接板的正面,四面环绕包覆所述第一塑封层,所述第二塑封层与所述第一塑封层相对于所述转接板具有不同的内应力;
金属布线层,所述金属布线层设置在所述转接板的背面,电连接至所述导电通孔;以及
外接焊球,所述外接焊球电连接至金属布线层。
2.如权利要求1所述的二次塑封封装结构,其特征在于,还包括第二芯片,所述第二芯片倒装设置在所述转接板的正面,电连接至所述导电通孔。
3.如权利要求1或2所述的二次塑封封装结构,其特征在于,所述转接板正面还设置有重新布局布线层,所述重新布局布线层电连接至所述导电通孔,所述第一芯片和或所述第二芯片倒装焊接至所述重新布局布线层上的对应芯片焊盘。
4.如权利要求1或3所述的二次塑封封装结构,其特征在于,所述金属布线层和或所述重新布局布线层具有M层金属导线层,其中M≥2。
5.如权利要求1所述的二次塑封封装结构,其特征在于,所述第一塑封层相对所述转接板具有张应力,所述第二塑封层相对所述转接板具有压应力。
6.如权利要求1所述的二次塑封封装结构,其特征在于,所述第一塑封层相对所述转接板具有压应力,所述第二塑封层相对所述转接板具有张应力。
7.如权利要求1所述的二次塑封封装结构,其特征在于,所述外接焊球为铜柱或无铅焊球。
8.一种二次塑封封装结构的制造方法,包括:
提供做好未露头导电硅通孔的晶圆;
在晶圆的正面贴装第一芯片、第二芯片;
在晶圆的正面形成覆盖第一芯片、第二芯片的第一塑封层;
减薄第一塑封层,漏出第一芯片和第二芯片的背面,并对减薄后的第一塑封层进行分割,形成多个第一塑封层单元;
在晶圆正面形成覆盖第一塑封层、第一芯片背面、第二芯片背面的第二塑封层;
减薄第二塑封层漏出第一塑封层和第一芯片背面、第二芯片背面;
在第二塑封层、第一芯片背面、第二芯片背面临时键合载板;
进行晶圆背面减薄,实现导电硅通孔背面露头;
在减薄后的晶圆背面形成金属布线层和外接焊球;
去除临时键合载板;以及
分割获得二次塑封封装结构。
9.如权利要求8所述的二次塑封封装结构的制造方法,其特征在于,第一塑封层和第二塑封层相对晶圆具有不同的内应力,所述第二塑封层相对所述转接板具有压应力。
10.如权利要求9所述的二次塑封封装结构的制造方法,其特征在于,第一塑封层相对晶圆具有张应力,第二塑封层相对晶圆具有压应力;或第一塑封层相对晶圆具有压应力,第二塑封层相对晶圆具有张应力。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011589338.7A CN112701088A (zh) | 2020-12-29 | 2020-12-29 | 一种二次塑封封装结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011589338.7A CN112701088A (zh) | 2020-12-29 | 2020-12-29 | 一种二次塑封封装结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112701088A true CN112701088A (zh) | 2021-04-23 |
Family
ID=75513117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011589338.7A Withdrawn CN112701088A (zh) | 2020-12-29 | 2020-12-29 | 一种二次塑封封装结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112701088A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111490019A (zh) * | 2020-04-24 | 2020-08-04 | 济南南知信息科技有限公司 | 一种集成电路结构及其制造方法 |
CN113990815A (zh) * | 2021-10-28 | 2022-01-28 | 西安微电子技术研究所 | 一种硅基微模组塑封结构及其制备方法 |
CN114171406A (zh) * | 2021-12-08 | 2022-03-11 | 通富微电子股份有限公司 | 扇出式堆叠芯片的封装方法及封装结构 |
CN114496939A (zh) * | 2022-01-24 | 2022-05-13 | 西安微电子技术研究所 | 一种微模组塑封结构及其制造方法 |
CN114597133A (zh) * | 2022-01-18 | 2022-06-07 | 南通通富微电子有限公司 | 一种扇出型封装方法及扇出型封装器件 |
WO2023104094A1 (en) * | 2021-12-08 | 2023-06-15 | Tongfu Microelectronics Co., Ltd. | Fan-out packaging method and packaging structure of stacked chips thereof |
-
2020
- 2020-12-29 CN CN202011589338.7A patent/CN112701088A/zh not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111490019A (zh) * | 2020-04-24 | 2020-08-04 | 济南南知信息科技有限公司 | 一种集成电路结构及其制造方法 |
CN111490019B (zh) * | 2020-04-24 | 2022-01-07 | 天津恒立远大仪表股份有限公司 | 一种集成电路结构及其制造方法 |
CN113990815A (zh) * | 2021-10-28 | 2022-01-28 | 西安微电子技术研究所 | 一种硅基微模组塑封结构及其制备方法 |
CN114171406A (zh) * | 2021-12-08 | 2022-03-11 | 通富微电子股份有限公司 | 扇出式堆叠芯片的封装方法及封装结构 |
WO2023104094A1 (en) * | 2021-12-08 | 2023-06-15 | Tongfu Microelectronics Co., Ltd. | Fan-out packaging method and packaging structure of stacked chips thereof |
CN114597133A (zh) * | 2022-01-18 | 2022-06-07 | 南通通富微电子有限公司 | 一种扇出型封装方法及扇出型封装器件 |
CN114496939A (zh) * | 2022-01-24 | 2022-05-13 | 西安微电子技术研究所 | 一种微模组塑封结构及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11824040B2 (en) | Package component, electronic device and manufacturing method thereof | |
CN112701088A (zh) | 一种二次塑封封装结构及其制作方法 | |
TWI753589B (zh) | 微電子裝置總成及封裝、以及相關方法及系統 | |
KR102453507B1 (ko) | 반도체 die 패키지 및 제조 방법 | |
KR101918608B1 (ko) | 반도체 패키지 | |
US7972902B2 (en) | Method of manufacturing a wafer including providing electrical conductors isolated from circuitry | |
US20170098628A1 (en) | Semiconductor package structure and method for forming the same | |
US9520304B2 (en) | Semiconductor package and fabrication method thereof | |
CN213936169U (zh) | 一种二次塑封封装结构 | |
US20140210101A1 (en) | Die package with Openings Surrounding End-portions of Through Package Vias (TPVs) and Package on Package (PoP) Using the Die Package | |
US11063019B2 (en) | Package structure, chip structure and method of fabricating the same | |
CN109003961B (zh) | 一种3d系统集成结构及其制造方法 | |
TWI727852B (zh) | 封裝元件及封裝方法 | |
TW202101728A (zh) | 半導體結構及其製造方法 | |
TWI635585B (zh) | 半導體封裝件及其製法 | |
US10199239B2 (en) | Package structure and fabrication method thereof | |
TW201906127A (zh) | 半導體封裝及其製造方法 | |
CN110676240A (zh) | 一种2.5d封装结构及其制造方法 | |
KR102506102B1 (ko) | 반도체 패키지 구조체 및 그 제조 방법 | |
CN113161302A (zh) | 半导体封装结构、半导体封装件及其制造方法 | |
US11955433B2 (en) | Package-on-package device | |
US20230014913A1 (en) | Heat Dissipation Structures for Integrated Circuit Packages and Methods of Forming the Same | |
US20140084484A1 (en) | Semiconductor package and fabrication method thereof | |
US20230386991A1 (en) | Semiconductor device and manufacturing method thereof | |
CN113223970A (zh) | 半导体结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210423 |