CN110676240A - 一种2.5d封装结构及其制造方法 - Google Patents

一种2.5d封装结构及其制造方法 Download PDF

Info

Publication number
CN110676240A
CN110676240A CN201910981691.0A CN201910981691A CN110676240A CN 110676240 A CN110676240 A CN 110676240A CN 201910981691 A CN201910981691 A CN 201910981691A CN 110676240 A CN110676240 A CN 110676240A
Authority
CN
China
Prior art keywords
layer
chip
adapter plate
front surface
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910981691.0A
Other languages
English (en)
Inventor
刘军
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201910981691.0A priority Critical patent/CN110676240A/zh
Publication of CN110676240A publication Critical patent/CN110676240A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种2.5D封装结构，包括：转接板；导电硅通孔，所述导电硅通孔设置在贯穿所述转接板的内部；转接板正面重新布局布线层，所述转接板正面重新布局布线层电连接所述导电硅通孔；第一芯片，所述第一芯片设置在所述转接板正面重新布局布线层的上方，并与所述转接板正面重新布局布线层电连接；第二芯片，所述第二芯片设置在所述转接板正面重新布局布线层的上方，并与所述转接板正面重新布局布线层电连接；底填胶层，所述底填胶设置在所述第一芯片和或所述第二芯片的底部与所述正面重新布局布线层之间；正面塑封层，所述正面塑封层包覆所述第一芯片和所述第二芯片；转接板背面金属层。

Description

一种2.5D封装结构及其制造方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种2.5D封装结构及其制造方法。
背景技术
CoWoS(Chip-on-Wafer-on-Substrate)和InFO(Integrated Fan Out)是台积电推出的2.5D封装技术，也称为晶圆级封装。台积电的2.5D封装技术是把芯片封装到硅转接板上，并使用硅转接板上的高密度走线进行互联。其中，CoWoS主要针对高端市场，互连线的数量、密度和封装尺寸都比较大。InFO针对性价比市场，封装尺寸较小，连线数量也比较少。
台积电现有的CoWoS工艺主要有两种方案，其中之一是先完成硅转接板的制作，再进行芯片的贴片、封装(塑封)等工艺，该方案中需要用到多次的键合和拆键合制程，增加了键合胶残留，降低了良率；另外一种方案是先完成硅转接板正面工艺后进行芯片贴片、封装(塑封)等工艺，完成后再减薄转接板，进行转接板背面工艺，该方案中需要克服的是塑封料和硅的膨胀系数不匹配的问题，很容易出现翘曲问题，引起制程缺陷和良率损失。
针对现有的CoWoS工艺存在的键合胶残留以及晶圆翘曲等问题，本发明提出一种2.5D封装结构及其制造方法，至少部分的克服了上述问题。
发明内容
针对现有的CoWoS工艺存在的键合胶残留以及晶圆翘曲等问题，根据本发明的一个实施例，提供一种2.5D封装结构，包括：
转接板；
导电硅通孔，所述导电硅通孔设置在贯穿所述转接板的内部；
转接板正面重新布局布线层，所述转接板正面重新布局布线层电连接所述导电硅通孔；
第一芯片，所述第一芯片设置在所述转接板正面重新布局布线层的上方，并与所述转接板正面重新布局布线层电连接；
第二芯片，所述第二芯片设置在所述转接板正面重新布局布线层的上方，并与所述转接板正面重新布局布线层电连接；
底填胶层，所述底填胶设置在所述第一芯片和或所述第二芯片的底部与所述正面重新布局布线层之间；
正面塑封层，所述正面塑封层包覆所述第一芯片和所述第二芯片；
转接板背面金属层，所述转接板背面金属层电连接所述导电硅通孔，实现与所述转接板正面重新布局布线层、所述第一芯片、所述第二芯片的电连接；
外接焊球，所述外接焊球设置在所述转接板背面金属层的外接焊盘上；以及
背面塑封层，所述背面塑封层包覆除所述外接焊球的所述转接板的背面。
在本发明的一个实施例中，该2.5D封装结构还包括第三芯片，所述第三芯片设置在所述转接板正面重新布局布线层的上方，并与所述转接板正面重新布局布线层电连接。
在本发明的一个实施例中，所述转接板为硅转接板，其厚度为80微米至130微米。
在本发明的一个实施例中，转接板正面重新布局布线层为单层或多层导电金属层，并具有设置在同层金属间和临层金属间的介质层，其中最上次金属层进一步包括M个芯片焊盘，M≥2。
在本发明的一个实施例中，，所述第一芯片和或所述第二芯片通过倒装焊设置在所述芯片焊盘上。
在本发明的一个实施例中，所述正面塑封层在包覆所述第一芯片和所述第二芯片的同时，还包覆所述转接板的侧壁。
在本发明的一个实施例中，所述背面塑封层与所述正面塑封层一起形成对所述外接焊球以外所有封装结构的包覆保护。
在本发明的另一个实施例中，提供一种2.5D封装结构的制造方法，包括：
在衬底上形成导电硅通孔、重新布局布线层、介质层以及切割道；
进行芯片的贴片，并在芯片的底部形成底填胶层；
并在切割道下方的衬底中形成半切槽；
正面塑封完成芯片的晶圆重构，正面塑封层填充所述半切槽；
进行衬底背面减薄，实现导电硅通孔的背面金属漏出，同时实现半切槽内的正面塑封层的背面漏出；
在衬底背面形成背面金属层和外接焊球；
形成背面塑封层；以及
分割形成单颗封装结构。
在本发明的另一个实施例中，分割后所述正面塑封层包覆所述封装结构的顶面和侧面，所述背面塑封层包覆所述封装结构的底面除外接焊球之外的部分，并与所述正面塑封层相连，实现六面包覆结构。
本发明提供一种2.5D封装结构及其制造方法，采用在转接板正面依次设置互连层、芯片，背面设置外接焊球，并通过正面和背面的塑封层形成对封装结构的六面包覆。该结构的制造方法包括：在硅片上完成硅转接板的正面工艺，形成焊垫或者是凸点供倒装贴片使用；利用晶圆切割制程半切或者是湿法腐蚀的方式形成沟槽，沟槽深度需大于最终转接板厚度；然后完成倒装贴片和整体晶圆塑封工艺；减薄塑封料，再做转接板的背面减薄和TSV铜柱的露头工艺，完成转接板背面工艺；再以整体的晶圆为一体进行凸点保护的塑封工艺，将转接板完全埋入塑封料中；最后完成切割，切割宽度需要比预设沟槽小，这样塑封胶可以在侧壁形成保护。基于本发明提供的该种2.5D封装结构及其制造方法获得的最终单颗产品除了露出的锡球凸点外，将全部由塑封胶包裹，形成良好的机械强度；通过在制程中增加比一般切割道更宽些的沟槽，通过塑封料将沟槽填充，可以有效的释放塑封料和硅CTE不匹配的应力；TSV铜柱露出后沟槽中的塑封料也会露出，更加有利于整体晶圆的翘曲平衡。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的一种的2.5D封装结构100的剖面示意图。
图2A至图2F示出根据本发明的一个实施例形成该种2.5D封装结构100的过程剖面投影示意图。
图3示出的是根据本发明的一个实施例形成该种2.5D封装结构100的流程图300。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种2.5D封装结构及其制造方法，采用在转接板正面依次设置互连层、芯片，背面设置外接焊球，并通过正面和背面的塑封层形成对封装结构的六面包覆。该结构的制造方法包括：在硅片上完成硅转接板的正面工艺，形成焊垫或者是凸点供倒装贴片使用；利用晶圆切割制程半切或者是湿法腐蚀的方式形成沟槽，沟槽深度需大于最终转接板厚度；然后完成倒装贴片和整体晶圆塑封工艺；减薄塑封料，再做转接板的背面减薄和TSV铜柱的露头工艺，完成转接板背面工艺；再以整体的晶圆为一体进行凸点保护的塑封工艺，将转接板完全埋入塑封料中；最后完成切割，切割宽度需要比预设沟槽小，这样塑封胶可以在侧壁形成保护。基于本发明提供的该种2.5D封装结构及其制造方法获得的最终单颗产品除了露出的锡球凸点外，将全部由塑封胶包裹，形成良好的机械强度；通过在制程中增加比一般切割道更宽些的沟槽，通过塑封料将沟槽填充，可以有效的释放塑封料和硅CTE不匹配的应力；TSV铜柱露出后沟槽中的塑封料也会露出，更加有利于整体晶圆的翘曲平衡。
下面结合图1来详细介绍根据本发明的一个实施例的一种2.5D封装结构。图1示出根据本发明的一个实施例的一种2.5D封装结构100的剖面示意图。如图1所示，该2.5D封装结构100进一步包括转接板110、导电硅通孔(TSV)120、转接板正面重新布局布线层130、第一芯片140-1、第二芯片140-2、底填胶层150、正面塑封层160、转接板背面金属层170、外接焊球180以及背面塑封层190。
转接板110通常为硅转接板。在本发明的一个实施例中，转接板110的厚度为100微米左右。在本发明的又一实施例中，转接板110也可以为玻璃或其他材料的转接板。
导电硅通孔(TSV)120设置在转接板110的内部，贯穿转接板110。在本发明的一个实施例中，导电硅通孔(TSV)120的深度为100微米左右，在导电硅通孔(TSV)120的主要导电材料为铜金属，在铜金属和转接板110临近的位置具有阻挡铜金属向转接板内部扩散的阻挡层(图中未示出)。
转接板正面重新布局布线层130设置在转接板110的正面，与导电硅通孔(TSV)120形成电连接，转接板正面重新布局布线层130最顶层的金属具有芯片焊盘(图中未示出)。在本发明的一个实施例中，转接板正面重新布局布线层130可以具有单层或多层导电金属层，导电金属材料可以选择铜、铝、钨等金属。在转接板正面重新布局布线层130的同层导电金属间，或者多层导电金属层间进一步包括介质层131，起到电绝缘和机械支撑作用。
第一芯片140-1、第二芯片140-2倒装焊接设置在转接板正面重新布局布线层130的芯片焊盘上。在本发明的又一实施例中，可以通过正装贴片，然后结合引线键合来实现第一芯片140-1或第二芯片140-2和转接板正面重新布局布线层130的互连。第一芯片140-1、第二芯片140-2可以为异质芯片，也可以为类似或相同功能的芯片。
底填胶层150设置在第一芯片140-1、第二芯片140-2的底部，起到对倒装焊接结构的保护作用。
正面塑封层160覆盖整个第一芯片140-1、第二芯片140-2、露出的转接板正面和侧面，其中侧面包括前后左右4面。因此，正面塑封层160形成对转接板110及其正面封装结构的整体包覆。
转接板背面金属层170设置在转接板110的背面，与导电硅通孔(TSV)120电连接。与转接板正面重新布局布线层130类似，可以具有单层或多层导电层，其中最外层具有外接焊盘(图中未示出)。
外接焊球180设置在转接板背面金属层170的外接焊盘处，可以通过电镀、回流，或者通过植球等工艺形成。在本发明的一个实施例中，外接焊球180还可以为导电铜柱(Copper pillar)。
背面塑封层190设置在转接板背面金属层170除外接焊球以外的地方，形成对转接板110背面的保护，并与正面塑封层160一起形成对整个封装结构的包覆保护(除外接焊球)。
下面结合图2A至图2F以及图3来详细描述形成该种2.5D封装结构100的过程。图2A至图2F示出根据本发明的一个实施例形成该种2.5D封装结构100的过程剖面投影示意图；图3示出的是根据本发明的一个实施例形成该种2.5D封装结构100的流程图300。
首先，在步骤301，如图2A所示，在衬底210上形成导电硅通孔211、重新布局布线层212、介质层213以及切割道214。在本发明的一个实施例中，在硅衬底上完成TSV通孔，一般TSV孔深在100微米左右，但不限定为该深度，然后使用铜等导电材料完成TSV的导电填充，形成最终的导电硅通孔211；之后完成转接板的正面重新布局布线层212制作，并预留切割道214，切割道214会比常规切割道宽约20微米，切割道宽度最终需大于100微米。在本发明的又一实施例中，切割道214是通过加成法、图形化形成重新布局布线层212、介质层213时预留形成的。在本发明的再一实施例中，切割道214是通过对形成的重新布局布线层212、介质层213进行刻蚀、机械切割、激光切割等工艺形成。
接下来，在步骤302，如图2B所示，进行芯片220、230的贴片，在芯片220、230的底部形成底填胶240，并在切割道214下方衬底210中形成半切槽250。在本发明的一个实施例中，芯片220、230通过位于芯片上的BGA焊球(如芯片焊球、铜柱等)倒装焊接在重新布局布线层212的芯片焊盘位置(图中未示出)。在本发明的又一实施例中，芯片220和或芯片230可以通过正装贴片设置在重新布局布线层212上方，再通过引线键合工艺实现芯片220和或芯片230与下方重新布局布线层212的电连接。在本发明的一个具体实施例中形成半切槽250的方式是通过切割刀对切割道214下方的衬底210进行切割形成；在本发明的又一具体实施例中，半切槽250的方式是通过对切割道214下方的衬底210进行刻蚀(例如，通过反应离子干法刻蚀，或者通过氢氧化钾等溶液进行湿法刻蚀)形成。
然后，在步骤303，如图2C所示，形成正面塑封层260，完成芯片220、230的晶圆重构。在本发明的一个实施例中，采用全塑封的方式来完成芯片220、230的晶圆的重构，塑封层260覆盖芯片220、230及整个衬底210的正面上方，并有效填充半切槽250中。为了实现更好的填充效果，在本发明的又一实施例中，采用真空塑封技术，以获得塑封层260更好、更充分的进入半切槽250内部。在本发明的再一实施例中，还需将塑封完成的重构晶圆，进行塑封面减薄，减薄主要是为了获得更为平整的重构晶圆，另外更薄的塑封更加有利于克服整体产品的翘曲。
接下来，在步骤304，如图2D所示，进行衬底210背面减薄，实现导电硅通孔211的背面金属漏出，同时实现半切槽250内的塑封层260的背面漏出，这样整个重构晶圆中的硅衬底210就被分成了很多的小模块，模块间的塑封层260(通常为树脂)可以有效的抑制重构晶圆的翘曲。
然后，在步骤305，如图2E所示，在衬底210背面形成背面金属层270和外接焊球280，并形成背面塑封层290。在本发明的一个实施例中，衬底210背面减薄漏出导电硅通孔211背面金属以及半切槽250内的塑封层260后，进行背面金属层270的制作，背面金属层270类似于衬底210正面的重新布局布线层212，可以通过图形化电镀形成，背面金属层270与导电硅通孔211电连接，从而实现与封装结构中的重新布局布线层212及芯片220、230的电互连；外接焊球280通过电镀、植球等工艺形成在背面金属层270的外接焊盘(图中未示出)上，实现封装结构与外部主板或系统的电和或信号连接。在本发明的又一实施例中，完成外接焊球280的制作后，再进行一次塑封工艺，形成背面塑封层290，背面塑封层290覆盖外接焊球280所在的衬底210的背面，仅漏出外接焊球，同时与半切槽250中的塑封层260相连，形成对封装结构的整体包覆。其主要目的是：一方面，保护外接焊球280(一般塑封的厚度是外接焊球高度的一半左右，可以很有效的起到保护作用)，另一方面，形成背面塑封层290可以有效的减小整体产品的翘曲，使整体重构晶圆更加趋于零翘曲。在本发明的又一实施例中，外接焊球280还可以导电铜柱。
最后，在步骤306，如图2F所示，分割形成单颗封装结构100。具体的分割是通过对完成背面塑封后的重构晶圆，使用切割刀对切割道进行切割，切割刀的宽度一般需小于初始切割道214的宽度约20至30微米，最终实现单个封装结构的硅转接板210的侧壁、顶部和底部均被塑封树脂保护，增加了产品的结构强度，另外转接板正面背面均有树脂，在高温制程下其翘曲表现将会更好。
基于本发明提供的该种2.5D封装结构及其制造方法，采用在转接板正面依次设置互连层、芯片，背面设置外接焊球，并通过正面和背面的塑封层形成对封装结构的六面包覆。该结构的制造方法包括：在硅片上完成硅转接板的正面工艺，形成焊垫或者是凸点供倒装贴片使用；利用晶圆切割制程半切或者是湿法腐蚀的方式形成沟槽，沟槽深度需大于最终转接板厚度；然后完成倒装贴片和整体晶圆塑封工艺；减薄塑封料，再做转接板的背面减薄和TSV铜柱的露头工艺，完成转接板背面工艺；再以整体的晶圆为一体进行凸点保护的塑封工艺，将转接板完全埋入塑封料中；最后完成切割，切割宽度需要比预设沟槽小，这样塑封胶可以在侧壁形成保护。基于本发明提供的该种2.5D封装结构及其制造方法获得的最终单颗产品除了露出的锡球凸点外，将全部由塑封胶包裹，形成良好的机械强度；通过在制程中增加比一般切割道更宽些的沟槽，通过塑封料将沟槽填充，可以有效的释放塑封料和硅CTE不匹配的应力；TSV铜柱露出后沟槽中的塑封料也会露出，更加有利于整体晶圆的翘曲平衡。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (9)

1.一种2.5D封装结构，包括：
转接板；
导电硅通孔，所述导电硅通孔设置在贯穿所述转接板的内部；
转接板正面重新布局布线层，所述转接板正面重新布局布线层电连接所述导电硅通孔；
第一芯片，所述第一芯片设置在所述转接板正面重新布局布线层的上方，并与所述转接板正面重新布局布线层电连接；
第二芯片，所述第二芯片设置在所述转接板正面重新布局布线层的上方，并与所述转接板正面重新布局布线层电连接；
底填胶层，所述底填胶设置在所述第一芯片和或所述第二芯片的底部与所述正面重新布局布线层之间；
正面塑封层，所述正面塑封层包覆所述第一芯片和所述第二芯片；
转接板背面金属层，所述转接板背面金属层电连接所述导电硅通孔，实现与所述转接板正面重新布局布线层、所述第一芯片、所述第二芯片的电连接；
外接焊球，所述外接焊球设置在所述转接板背面金属层的外接焊盘上；以及
背面塑封层，所述背面塑封层包覆除所述外接焊球的所述转接板的背面。
2.如权利要求1所述的2.5D封装结构，其特征在于，还包括第三芯片，所述第三芯片设置在所述转接板正面重新布局布线层的上方，并与所述转接板正面重新布局布线层电连接。
3.如权利要求1所述的2.5D封装结构，其特征在于，所述转接板为硅转接板，其厚度为80微米至130微米。
4.如权利要求1所述的2.5D封装结构，其特征在于，所述转接板正面重新布局布线层为单层或多层导电金属层，并具有设置在同层金属间和临层金属间的介质层，其中最上次金属层进一步包括M个芯片焊盘，M≥2。
5.如权利要求4所述的2.5D封装结构，其特征在于，所述第一芯片和或所述第二芯片通过倒装焊设置在所述芯片焊盘上。
6.如权利要求1所述的2.5D封装结构，其特征在于，所述正面塑封层在包覆所述第一芯片和所述第二芯片的同时，还包覆所述转接板的侧壁。
7.如权利要求6所述的2.5D封装结构，其特征在于，所述背面塑封层与所述正面塑封层一起形成对所述外接焊球以外所有封装结构的包覆保护。
8.一种2.5D封装结构的制造方法，包括：
在衬底上形成导电硅通孔、重新布局布线层、介质层以及切割道；
进行芯片的贴片，并在芯片的底部形成底填胶层；
并在切割道下方的衬底中形成半切槽；
正面塑封完成芯片的晶圆重构，正面塑封层填充所述半切槽；
进行衬底背面减薄，实现导电硅通孔的背面金属漏出，同时实现半切槽内的正面塑封层的背面漏出；
在衬底背面形成背面金属层和外接焊球；
形成背面塑封层；以及
分割形成单颗封装结构。
9.如权利要求8所述的方法，其特征在于，分割后所述正面塑封层包覆所述封装结构的顶面和侧面，所述背面塑封层包覆所述封装结构的底面除外接焊球之外的部分，并与所述正面塑封层相连，实现六面包覆结构。
CN201910981691.0A 2019-10-16 2019-10-16 一种2.5d封装结构及其制造方法 Pending CN110676240A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910981691.0A CN110676240A (zh) 2019-10-16 2019-10-16 一种2.5d封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910981691.0A CN110676240A (zh) 2019-10-16 2019-10-16 一种2.5d封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN110676240A true CN110676240A (zh) 2020-01-10

Family

ID=69082536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910981691.0A Pending CN110676240A (zh) 2019-10-16 2019-10-16 一种2.5d封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN110676240A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900095A (zh) * 2020-08-12 2020-11-06 上海先方半导体有限公司 一种多芯片集成封装方法及封装结构
CN112234027A (zh) * 2020-10-14 2021-01-15 天津津航计算技术研究所 一种2.5d电子封装结构
CN112908947A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种塑封封装结构及其制造方法
CN113451236A (zh) * 2021-06-29 2021-09-28 华进半导体封装先导技术研发中心有限公司 一种传感芯片封装结构及方法
WO2022007506A1 (zh) * 2020-07-10 2022-01-13 江苏长电科技股份有限公司 封装结构和封装结构制造方法
WO2024082532A1 (zh) * 2022-10-21 2024-04-25 华进半导体封装先导技术研发中心有限公司 一种六面保护的2.5d模组结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428331A (zh) * 2015-12-22 2016-03-23 成都锐华光电技术有限责任公司 一种基于载体的扇出2.5d/3d封装结构
CN105810593A (zh) * 2016-05-09 2016-07-27 中芯长电半导体（江阴）有限公司 一种扇出型封装结构及其封装方法
US9570369B1 (en) * 2016-03-14 2017-02-14 Inotera Memories, Inc. Semiconductor package with sidewall-protected RDL interposer and fabrication method thereof
CN106469712A (zh) * 2015-08-20 2017-03-01 矽品精密工业股份有限公司 电子封装结构及其制法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469712A (zh) * 2015-08-20 2017-03-01 矽品精密工业股份有限公司 电子封装结构及其制法
CN105428331A (zh) * 2015-12-22 2016-03-23 成都锐华光电技术有限责任公司 一种基于载体的扇出2.5d/3d封装结构
US9570369B1 (en) * 2016-03-14 2017-02-14 Inotera Memories, Inc. Semiconductor package with sidewall-protected RDL interposer and fabrication method thereof
CN105810593A (zh) * 2016-05-09 2016-07-27 中芯长电半导体（江阴）有限公司 一种扇出型封装结构及其封装方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022007506A1 (zh) * 2020-07-10 2022-01-13 江苏长电科技股份有限公司 封装结构和封装结构制造方法
CN111900095A (zh) * 2020-08-12 2020-11-06 上海先方半导体有限公司 一种多芯片集成封装方法及封装结构
CN112234027A (zh) * 2020-10-14 2021-01-15 天津津航计算技术研究所 一种2.5d电子封装结构
CN112908947A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种塑封封装结构及其制造方法
CN113451236A (zh) * 2021-06-29 2021-09-28 华进半导体封装先导技术研发中心有限公司 一种传感芯片封装结构及方法
CN113451236B (zh) * 2021-06-29 2022-07-12 华进半导体封装先导技术研发中心有限公司 一种构造传感芯片封装结构的方法
WO2023273718A1 (zh) * 2021-06-29 2023-01-05 华进半导体封装先导技术研发中心有限公司 一种传感芯片封装结构及方法
WO2024082532A1 (zh) * 2022-10-21 2024-04-25 华进半导体封装先导技术研发中心有限公司 一种六面保护的2.5d模组结构及其制备方法

Similar Documents

Publication Publication Date Title
US10847414B2 (en) Embedded 3D interposer structure
KR102620629B1 (ko) 반도체 장치의 제조 방법
US11749607B2 (en) Package and method of manufacturing the same
TWI721309B (zh) 半導體裝置與形成嵌入式晶粒基板的方法以及具有其之系統級封裝模組
US10510717B2 (en) Chip on package structure and method
CN110676240A (zh) 一种2.5d封装结构及其制造方法
CN107851615B (zh) 独立3d堆叠
KR20210068348A (ko) ＩｎＦＯ 패키지 및 이의 형성 방법
TWI445152B (zh) 半導體結構及其製作方法
US9679839B2 (en) Chip on package structure and method
TW201822311A (zh) 用於散熱的封裝結構的製造方法
TW201826483A (zh) 半導體結構及其製造方法
US11380653B2 (en) Die stack structure and manufacturing method thereof
CN109003961B (zh) 一种3d系统集成结构及其制造方法
KR20130098685A (ko) 반도체 패키지
KR20100050750A (ko) 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
US11424191B2 (en) Semiconductor devices and methods of manufacture
CN112242383A (zh) 芯片结构
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
CN213936169U (zh) 一种二次塑封封装结构
CN112701088A (zh) 一种二次塑封封装结构及其制作方法
CN112582389A (zh) 半导体封装件、封装件及其形成方法
US20220310411A1 (en) Semiconductor package and manufacturing method thereof
TWI425610B (zh) 在鋸道上使用通孔晶粒之封裝上的封裝
KR20160129407A (ko) 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200110