TWI425610B - 在鋸道上使用通孔晶粒之封裝上的封裝 - Google Patents

在鋸道上使用通孔晶粒之封裝上的封裝 Download PDF

Info

Publication number
TWI425610B
TWI425610B TW097115854A TW97115854A TWI425610B TW I425610 B TWI425610 B TW I425610B TW 097115854 A TW097115854 A TW 097115854A TW 97115854 A TW97115854 A TW 97115854A TW I425610 B TWI425610 B TW I425610B
Authority
TW
Taiwan
Prior art keywords
die
package
thv
semiconductor
component
Prior art date
Application number
TW097115854A
Other languages
English (en)
Other versions
TW200849547A (en
Inventor
Byung Tai Do
Heap Hoe Kuan
Seng Guan Chow
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/744,657 external-priority patent/US7569421B2/en
Priority claimed from US11/768,844 external-priority patent/US7723159B2/en
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW200849547A publication Critical patent/TW200849547A/zh
Application granted granted Critical
Publication of TWI425610B publication Critical patent/TWI425610B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)

Description

在鋸道上使用通孔晶粒之封裝上的封裝
本發明概括有關於半導體元件，而更特別有關於通孔(THV)之可堆疊半導體元件。
就發展中的趨勢而言，半導體製造商已經逐漸增加採用半導體元件的三維(3D)互連以及封裝。三維的互連得到諸如尺寸減小、減短的互連長度以及各別封裝中不同功能的元件整合之優點。
實現3D互連的諸多不同方式其中之一種包含使用THV技術。THV能夠設置在半導體元件或晶粒之內、或者順著鋸道的引導而位於晶粒之外部。
然而，目前的THV技術呈現數種的限制。設置於半導體元件之內的導孔會侷限半導體元件內具有額外電路之自由度。如同所能察知的，THV個別的位置會排斥其位置上的電路之放置。所以，限制了半導體元件的功能，並因而限制了使用該半導體元件之裝置。
設置於半導體元件外部的導孔，亦即順著鋸道之引導的導孔，需要較寬的鋸道以適應通孔之產生。所以，每個晶圓的半導體元件之產量降低。
有鑒於前述者，本發明之目標為提供一種THV可堆疊之半導體元件，而不會有前述的任何一種伴隨之限制。該元件能夠合併於諸多封裝上的封裝(PoP)技術之中，如將要 說明的。
所以，在某一實施例中，本發明為一種半導體POP元件，包含一第一晶粒、一第一半導體封裝、以及一包封劑；其中的第一晶粒合併一順著第一晶粒周圍表面所配置的THV，該第一晶粒配置於一基板或導線架結構之上，而該第一半導體封裝則電連接至第一晶粒之THV、或者電連接至基板或導線架結構，且該包封劑形成於一部份的第一晶粒與第一半導體封裝之上。
在另一實施例中，本發明為一種形成半導體元件之方法，所包含的步驟為：提供一第二凸塊晶粒(其配置於第一晶粒上，第一晶粒則合併順著第一晶粒周圍表面所配置的THV)、提供一配置於THV之上的凸塊、提供一覆蓋THV頂部部分與凸塊晶粒的包封劑、同時裸露凸塊的一部份與第一晶粒的底部部分藉以構成數個封裝之第一封裝、以及藉由將第一封裝的凸塊連接至第二封裝的THV來堆疊數個封裝之第一封裝與第二封裝。
在另一實施例中，本發明為一種形成半導體元件之方法，所包含的步驟為：提供一第一晶粒(其合併順著第一晶粒周圍表面所配置的THV)、提供一配置於第一晶粒上表面之上或者配置於THV之上的凸塊、提供一覆蓋一部份的第一晶粒與凸塊之包封劑、藉由移除一部份的包封劑來裸露該凸塊、以及將一第二晶粒或者一第一封裝堆疊於所裸露的凸塊之上。
在另一實施例中，本發明為一種形成半導體元件之方 法，所包含的步驟為：提供一第一晶粒(其合併順著第一晶粒周圍表面所配置的THV，THV藉由金屬軌跡連接至一焊墊)、配置一互連焊墊於第一晶粒的上表面之上、提供一覆蓋一部份的THV、金屬軌跡與焊墊之包封劑、同時裸露互連焊墊的一部份與第一晶粒的下表面、以及將一第二晶粒或者一第一封裝堆疊於互連焊墊之上。
在以下參照圖式的說明中，以一個或者多個實施例來說明本發明，其中相似的參考數字代表相同或者相似的構件。儘管依據實現本發明目的之最佳模式來說明本發明，然熟知該項技術者將會察知的是，其意指涵蓋替代物、修改、以及等效物，只要包含於所附的申請專利範圍以及由以下的揭示事項和附圖所支持的等效物所界定之本發明精神與範疇之內皆可。
在以下的說明與申請專利範圍中，可使用術語”包括”與”包含”、以及其衍生詞，並且意指彼此為同義字。此外，在以下的說明與申請專利範圍中，可使用術語”耦合”與”連接”、及其衍生詞。”連接”可用來指示彼此直接的實體接觸或者電接觸。”耦合”可意謂兩個或者多個構件直接的實體接觸或者電接觸。然而，”耦合”同樣也可意謂兩個或者多個構件彼此並非直接接觸，而仍彼此共同操作或者互動。例如，”耦合”可意謂兩個或者多個構件彼此不接觸，而透過其他構件或中間構件，間接地連結在一起。最後，術語”在某物之上”、”位於某物之上”、以及”處於某物上方”可用 來指示兩個或者多個構件彼此直接實體接觸。然而，”處於某物上方”同樣也可意謂兩個或者多個構件彼此並非直接接觸。例如，”處於某物上方”可意謂其中一個構件在另一構件之上，而彼此並無接觸，並且在該兩個構件之間，可具有另一構件或其他多個構件。
圖1闡述製作一晶圓級晶片尺度封裝的示範習知技術之方法100。數個半導體元件102則是從一晶圓中所切割。每個半導體元件102具有數個突出焊墊104，設置於元件之作用表面之上。
多個半導體元件102配置於可回縮薄膜106的上表面之上。藉由一框架108緊固著可回縮薄膜106。藉由一固定配件110來固定框架108，且在一工作平台112之上，置換可回縮薄膜106，之後並將之拉緊。
平台112能夠相對於固定配件110而向上移動。藉由一切割機將晶圓切割為如所示已經包封於半導體封裝之中的數個半導體元件102，之後並且藉由切割機118將之鋸開。柱軸114會向上移動，藉以相對於固定配件110舉起平台112。
本發明依照示範習知技術的製造方法進行改善，提出一種THV半導體元件，在某些實施例中，針對特定應用與實施而堆疊在一起。
圖2A與2B分別以俯視圖與側視圖闡述THV可堆疊半導體元件200之第一實施例。元件200具有一合併的晶粒204。元件200包含沈積於半導體晶粒202的作用側邊 上之數個焊墊204。焊墊204能夠藉由電鍍處理而沈積於晶粒202的電極終端上，或者以其他之方式亦可。焊墊204之材質能夠由傳導性金屬所製作，諸如鋁(Al)。焊墊204能夠進行焊接處理而結合至基板。
一系列的金屬軌跡206將焊墊204電耦合至導孔226。如圖2B所示的，導孔226從晶粒202的作用上表面212與周圍材質210垂直延伸至晶粒的下表面和周圍材質210，此與THV的設計一致。
就本發明之目的而指稱為”有機材質”的周圍材質210沈積於晶粒202周圍表面214之周邊，如所示。有機材質210為一種改良且不同於習知技術，如同將要進一步說明的。有機材質能夠包含諸如苯並環丁烯(BCB)、聚醯亞胺(PI)、或者相似之材質。如所示，導孔226形成於有機材質210中，並且成列組織之。在本實施例200中，導孔226形成於有機材質210每一側邊之中，例如側邊216與218，藉以完整地環繞著晶粒202之周圍。數個焊墊204其中每個皆電耦合至數個其中每個的導孔226。
如所示，能夠以各種不同組態來形成THV 226，例如順著數列之組態。再者，能夠以各種不同的實施例來形成如本圖所示的半切導孔或者完整未切的導孔，藉以適應特殊的實施。半導體元件200能夠藉由多種組態而與額外的晶粒202堆疊或者耦合。
圖3A與3B分別以側視圖與俯視圖闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第一 步驟。一系列的焊墊204形成於晶圓300的作用表面上，如所示的。以鋸道引導302來標出其晶圓。
圖4A與4B分別以側視圖與俯視圖闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第二步驟。藉由一切割源402，將晶圓300分割而成為所式的部件400。切割源402能夠包含一種鋸或者雷射切割工具。
在分割之前，將晶圓300置於一切割膠帶404上，其在分割處理期間中，將各不相同的區段400保持於適當之處。在分割處理之後，一系列的間隔406形成於各別的區段400，如所示。
圖5A與5B分別以側視圖與俯視圖闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第三步驟。在所示的各別區段中，晶圓300接受一種擴展處理。能夠藉由使用擴展臺將切割膠帶404拉伸，藉以提供一系列具有預定距離504的間隔502。所示的箭頭506指示晶圓擴展處理所會經歷的各種不同擴展方向。
如下一步驟，圖6A與6B分別以側視圖與俯視圖闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第四步驟。以前述的有機材質602來填充圖5A與5B所示的各不相同之間隔502。相應於已填充區段600上表面之平面604實質與相應於有機材質602上表面之平面606共平面。
能夠藉由諸如旋轉塗佈、針滴、或者相似塗佈之方法來實行有機材質602之塗佈。
圖7A與7B分別以側視圖與俯視圖闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第五步驟。區段700會接受相關處理，藉以在有機材質602中形成數個通孔702，如所示。能夠以各種不同的處理製程來形成通孔，包含雷射鑽孔處理或者蝕刻處理。如所示，每個通孔皆組態成置於有機材質602中，藉以相應通孔將與之連結的個別之凸塊墊204。
轉至圖8A與8B，分別以側視圖與俯視圖顯示製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第六步驟。圖8A與8B闡述一種金屬圖案成形處理，其將一系列的金屬軌跡206從焊墊204連接至通孔702。金屬軌跡206會將焊墊電連接至每個通孔702位置，如所示。
圖9A與9B分別以側視圖與俯視圖闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第七步驟。對組件900執行一種通孔金屬沈積處理，藉以將傳導性材質沈積於每個通孔702之中，形成一系列的金屬導孔902。傳導性材質能夠是諸如Al、銅(Cu)、鎢(W)、金屬合金組合、或者任何一種其他的傳導性材質。將金屬導孔902再次形成於有機材質602之中。能夠使用多種方法與技術來形成金屬導孔，諸如一種電鍍或者填塞處理。
圖10A與10B分別以側視圖與俯視圖闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第八步驟。藉由切割工具402第二次分割晶圓組件300與900，藉以形成間隔904。圖10A、10B與前述示範圖式所 示的各晶粒202代表半導體元件整體之較小部分，此由特殊晶圓300所產生。就其本身而論，在第二分割步驟之後的是，產生數個晶粒202類似於圖2A與2B所示的實施例，其中的有機材質210完整地環繞著晶粒202之周圍表面，而THV 902則順著晶粒的每側邊表面而組態成列，如之前所表示的。
在其一實施例中，於圖10A與10B所敘述的分割步驟之後，藉由一種晶粒取放處理來移除各別的晶粒202，藉以將每個晶粒202從切割膠帶404中移除。
圖11A與11B闡述合併數個完整THV的THV可堆疊半導體元件之第二實施例，分別如俯視圖與側視圖所示。顯示之前的圖中所示的各特徵，包含晶粒202、焊墊204、以及金屬軌跡，其形成於晶粒作用表面之上。在本實施例906中，個別的THV 908為完整的，替代之前的實施例所示的半切形。能夠藉由圖3A與3B所示的鋸道引導302之特殊組態來形成所要示的完整THV 908。較寬廣的鋸道引導302允許有機材質602如所示的切割，而保留完整的通孔9 08。
圖12A與12B分別以側視圖與俯視圖闡述製造圖2A與2B所示的THV可堆疊半導體元件之第二示範方法之第三步驟。如所述的第二種製造方法共同使用前面兩個步驟，亦即提供一晶圓以及在切割膠帶404上而分割成為個別的區段，如同上述的第一示範方法。此外，再次顯示諸如焊墊204的各種特徵。
如下一個步驟，從切割膠帶404取出晶圓區段550，並且將之置於一晶圓支承系統405之上，如所示。晶圓支承系統在邏輯上能夠包含一第二切割膠帶405。然而，晶圓支承系統同樣也能夠是一種暫時的晶圓支承系統，諸如玻璃、陶瓷、層合物、或者矽(Si)基板。在其中之一實施中，使用擷取與放置機器，從切割膠帶404中取出已鋸開後的晶圓202，並且將之置於一晶圓支承系統405之上。擷取與放置處理會提供具有個別區段550之間預定寬度或距離412之間隔406。
圖13A與13B分別以側視圖與俯視圖闡述製造圖2A與2B所示的THV可堆疊半導體元件之第二示範方法之第四步驟。再次以相似的旋轉塗佈、針滴、或者其他前述之方式，將有機材質602施加於區段650。區段650的平面642實質共平面於有機材質602之平面654。
轉至圖14A與14B，顯示製造圖2A與2B所示的THV可堆疊半導體元件之第二示範方法之第五步驟。將已重新塗佈的晶圓轉送至一第二晶圓支承系統408之上。第二晶圓支承系統能夠再次包含玻璃、Si基板材質、陶瓷、以及層合材質。
圖15A與15B分別以側視圖與俯視圖闡述製造圖2A與2B所示的THV可堆疊半導體元件之第二示範方法之第六步驟。在步驟750中，相似於圖7A與7B所示的，數個通孔702形成於有機材質602中，藉以與焊墊204一致。
圖16A與16B分別以側視圖與俯視圖闡述製造圖2A 與2B所示的THV可堆疊半導體元件之第二示範方法之第七步驟850。步驟850再次相似於圖8A與8B所示的金屬軌跡206之金屬圖案成形步驟，藉以將焊墊204電耦合至導孔702之位置。
圖17A與17B分別以側視圖與俯視圖闡述製造圖2A與2B所示的THV可堆疊半導體元件之第二示範方法之第八步驟950。以一種傳導性材質來填塞、電鍍或沈積該導孔702，藉以填充通孔702，並且提供金屬之導孔902，如所示。
在金屬導孔902形成處理之後，將通孔晶圓960轉送至一額外的切割膠帶410之上，如闡述第九步驟的圖18A與18B所示。
圖19A與19B分別以側視圖與俯視圖闡述製造圖2A與2B所示的THV可堆疊半導體元件之第二示範方法之第十步驟。再次使用切割工具402對通孔晶圓960進行分割，進而成為所示的區段970，產生間隔904。在第二分割處理之後，充當最後步驟，能夠利用一晶圓擷取與放置機器，再次將每個元件200從切割膠帶410移除。
圖20闡述THV可堆疊半導體元件910之第三示範實施例，在側視圖中顯示利用晶粒對晶粒之堆疊組態。能夠將一系列的元件200如所示堆疊，藉以適應特殊的應用。使用直接導孔之金屬接合處理，每個金屬導孔902便能夠如合體912所示地結合在一起。能夠如所示地堆疊任何數目之元件200，藉以實現所需的實施。
圖21闡述THV可堆疊半導體元件之第四示範實施例，再次於側視圖中顯示利用合併焊料膏916的晶粒對晶粒之堆疊組態。焊料膏916包含小焊料顆粒與助熔劑之混合物。能夠合併各種不同材質之多種焊料膏。能夠使用一種回流焊接法來施加焊料膏916，藉以在每個堆疊元件914之間，產生牢固的冶金接合。
圖22顯示THV可堆疊半導體元件918之第五示範實施例。本實施例包含多列的焊墊204與多列的通孔902，如俯視圖所示，其與金屬軌跡206適當地連接。每個通孔902配置於有機材質602之中，如所示。能夠實現具有多列焊墊204與多列通孔902的任何數目晶粒202之組態。除了本實施例918之外，尚能夠實現另一實施例，其將所示的半切外部導孔902連接至焊墊204，其並非設置於晶粒202的作用表面上，而是設置於一額外表面上，諸如一額外晶粒202或者特定實施之需求。
圖23顯示THV可堆疊半導體元件920之第六示範實施例。元件920闡述焊墊204、軌跡206與一系列半切導孔902之額外組態，其配置於晶粒202之相對側邊上。晶粒902形成於有機材質602之中，其配置於晶粒202每個周圍側邊之上，如所示。在所描述的實施例920之變體中，其組態能夠包含完整的導孔902。
圖24敘述THV可堆疊半導體元件922之第七示範實施例。元件922包含一系列的仿通孔924，其配置於晶粒202之相對側邊之上，如所示。導孔902配置於左手與右 手邊，如所示。仿通孔924能夠針對特定應用而提供貫穿元件922之電連接。使用打線接合處理，仿通孔924便能夠用來連接額外的元件922或者封裝。此外，通孔924能夠充當接地或者充當輸入/輸出(I/O)訊號之導管。
能夠以多種實施，諸如以導孔902，來組構仿通孔924。例如，能夠實現多列、或者完整或半切通孔924。圖25闡述其中一種如此元件926之實施例，其包含一列位於晶粒202左邊的半切仿導孔924、以及一列位於晶粒202右邊的THV 902，再次配置於有機材質602中。
圖26闡述THV可堆疊半導體元件928之第九示範實施例，敘述利用圖24與25所示的仿通孔而以一種打線接合處理來連接上方晶粒203之兩堆疊晶粒202與203。一系列的焊墊205配置於晶粒203的作用表面之上。打線接合207會將焊墊204連接至導孔902。將一介電、絕緣或接合材質209配置於晶粒202與晶粒203之間，藉以提供元件/封裝928結構的支承。
合併一系列THV 226或902而諸如200的半導體元件能夠在各種應用中提供多種功能性與彈性。有機材質210的使用允許導孔226放置於晶粒202之外部，此允許晶粒202之內有額外電路，因而增強元件200之功能。此外，藉由使用有機材質210替代晶圓300之材質，每晶圓個別產量增加。在任何數目的應用中，能夠配置有機材質厚如容納多種導孔226所需。
能夠將元件200合併於多種使用THV 226的PoP組態 之中。如此的元件能夠包含半導體晶粒，而具有整合的THV226。如此的半導體元件能夠稱為一種THV晶粒。目前封裝中封裝(PiP)之封裝技術使用接線及/或凸塊互連，藉以在晶粒、內插物與封裝之間提供電訊號。逐漸會有提供更強健、有效與空間節省的互連之需求。使用THV 226的類似結構、因而使用THV晶粒來提供如此的互連，便能夠提供更強健、有效與空間節省之互連。
轉至圖27A，顯示THV可堆疊半導體元件220之第十示範實施例。THV元件220包含晶粒202。將有機材質210配置圍繞於晶粒202的周圍表面214。順著諸如晶粒202的側邊218與216配置有機材質。焊墊204形成於晶粒202的上表面之上、或者整合於晶粒202的上表面之中。焊墊204連接至THV 226，藉由金屬軌跡206將傳導性材質配置於其中。在顯示位於晶粒202上表面之上或者整合於其中的組態之內，將一系列的RDL與互連焊墊配置於凸塊222之下。RDL與互連焊墊提供所要堆疊於THV晶粒元件202之上的額外晶粒之電連接終端。
圖27B闡述THV晶粒組態220之側視圖式，包含一堆疊於THV晶粒220之上的第二半導體晶粒224。RDL與互連焊墊耦合至一系列的凸塊222，藉以電連接晶粒224。THV晶粒220合併前述的THV結構226，其整合於配置環繞著晶粒202周圍表面的有機材質210之中，如所示。一系列的焊墊204與金屬軌跡206提供電路徑，藉以按照路線指示通過導孔226的訊號發送至THV晶粒220的上表 面。
圖28A闡述組裝PoP半導體元件的示範方法之第一步驟228，用以闡述包封與封裝之堆疊技術。元件228包含THV晶粒202，此再次合併已整合於有機材質210之中的THV 226。一系列的凸塊222將一諸如凸塊晶粒或覆晶晶片晶粒的第二晶粒或封裝224電連接至THV晶粒202。在一實施例中，將凸塊222耦合至如圖27A所示的RDL與互連焊墊。
示範的包封與封裝堆疊處理之下一步驟230顯示於圖28B。凸塊232配置於導孔226之上表面，如所示。依照下一個步驟234，顯示於圖28C中。將包封劑235配置於部分的THV晶粒202與晶粒224之上。裸露一部份的凸塊232，如THV晶粒202之底部。諸如THV晶粒202、凸塊232、晶粒224與凸塊222之各種次組件提供於整合後的電路封裝234之中，如所示。
依照下一個步驟238，顯示於圖28D，將第一封裝234堆疊於第二封裝234之上。第二封裝234所裸露的凸塊232之上表面耦合至第一封裝234之通孔226下表面，藉此耦合至第一封裝的THV晶粒202。就其本身而論，能夠使用一系列的部分裸露凸塊232來連接數個封裝234之導孔226。將包封劑235配置於部分的THV晶粒202與晶粒224之上。
圖29A－32B闡述在封裝上使用裸露球體與晶粒、或者使用PoP組態來組裝半導體元件的示範方法一系列之步 驟。圖29A、30A、31A與32A闡述示範方法之第一選項。相似的是，圖29B、30B、31B與32B闡述示範方法之第二選項。
圖29A闡述提供配置於THV晶粒202之上的一系列凸塊222之處理。在其一實施例中，凸塊222能夠耦合至各RDL與所結合的互連焊墊，如圖27A所示。凸塊222在THV晶粒202以及第二晶粒或封裝之間提供一電連接路徑。圖29B闡述在THV晶粒202的導孔226上表面之上而形成凸塊222之另一選項。
依照下一步驟，圖30A闡述在一部分THV晶粒202與凸塊222之上形成包封劑236之處理。以相似的步驟，在圖30B所示的組態中，將包封劑形成於凸塊之上。
之後能夠將一部份的包封劑移除，藉以裸露一部份的凸塊222，如第一選項的圖31A以及第二選項的圖31B所示，如箭頭240所指的。能夠藉由一種濕式蝕刻處理或者化學機械研磨(CMP)處理來移除包封劑。
依照最後的步驟，將一第二晶粒224或第二封裝224堆疊於裸露凸塊之上，其中的凸塊222會傳導訊號往返於THV晶粒202，而至晶粒或封裝224。如圖32A所示，適當地按尺寸製作晶粒224而給定個別的凸塊222之組態。相似的是，如圖32B所示，能夠使用較大的晶粒或封裝224，其延伸至THV晶粒202的周圍邊緣。導孔226能夠用來充當接地、或者按路徑發送I/O訊號往返於晶粒或封裝224。晶粒或封裝224、THV晶粒202、包封劑236以及 凸塊222之組合提供一種積體電路之封裝，其能夠再次以各種不同的組態堆疊之，藉以適應特殊之設定。
圖33A－36闡述組裝PoP組態的另一範例方法，其合併一種Fi－PoP之實施。相似於圖29A一32B之樣式，圖33A、34A與35A闡述第一選項，同時圖33B、34B、35B與36則闡述第二選項。
轉至圖33A，提出THV晶粒202。在一隨選之實施例中，能夠將一系列的凸塊241沈積於導孔226之上，如圖33B所示。圖34A闡述形成覆蓋一部份導孔226、金屬軌跡206與焊墊204之包封處理，如所示。包封劑244留下所裸露的THV晶粒202之一頂部，藉以裸露RDL 242及/或互連焊墊242。此外，THV晶粒202的下表面則仍裸露。圖34B闡述相似的步驟，其中包封劑244再次形成於一部份的THV晶粒之上，而互連焊墊及/或RDL242則依然裸露，充當一部份的凸塊241，藉以提供電傳導性，如箭頭243所指的。
圖35A闡述將晶粒或封裝224堆疊於THV晶粒202之上的處理，其中一系列的凸塊222會藉由互連焊墊及/或RDL，將封裝或晶粒224電連接至THV晶粒202。在相似的範例中，將封裝或晶粒224附加於具有凸塊241之實施例上，如圖35B所示。凸塊222會藉由RDL或互連焊墊，將晶粒或封裝224電連接至THV晶粒202。
圖36闡述圖33B、34B與35B所揭示的第二選項方法之最後步驟。如圖35B所提的積體電路封裝246以額外的 封裝246來堆疊之，其中使用凸塊241來電連接導孔226。間隔248能夠產生於兩封裝之間，能夠藉由使用隨選的填縫材質來緩和之。
在某些PoP之佈置中，上下兩封裝為BGA封裝，其中上封裝則是堆疊於下封裝之上。上封裝透過設置於上與下封裝之間的凸塊連接至下封裝。這些凸塊設置環繞著下封裝之周圍。
Fi－PoP是指具有一種透過接線連接至基板的倒置封裝(類似260)之實施例。藉由鑄模材質來包封其接線，該接線因而具有裸露的中間凹槽。已裸露的凹槽區域能夠容納第二封裝。透過中心凹槽區域，將來自上第二封裝的電訊號傳輸於下封裝之中。或者，Fi－PoP能夠具有一種預先包封之封裝。以一種內插物來附加Fi－PoP。增加接線、並且裸露一種具有中間凹槽的包封物，藉以容納第二封裝。
圖37闡述合併配置於倒置封裝元件260上的THV晶粒202之Fi－PoP組態示範實施例250。指定THV晶粒202之方位，致使THV晶粒202的積體電路層朝上。THV晶粒202配置於電路承載基板252之上，或者同樣也能夠配置於一導線架材質之上。在所示的實施例中，基板252包含一系列的凸塊254，藉以提供電連接。額外的晶粒或封裝256配置於THV晶粒202之上，並且電連接之。包封劑244配置於一部份的THV晶粒202、倒置封裝260、以及將THV晶粒202耦合至基板252的打線接合207之上。形成包封劑，藉以終止於導孔226與焊接墊204之間，大約 是在金屬軌跡206之間的半路，如所示。使用接線及/或凸塊互連，便能夠使用導孔226而連接至上積體電路或封裝256。在所示的實施例中，使用凸塊258來提供互連。
圖38闡述Fi－PoP組態之第二示範實施例262，其中的THV晶粒202配置於一種標準封裝264之上，此則是再次配置於電路承載基板或導線架封裝252之上。THV晶粒202再次直接打線接合於基板252。額外的封裝或晶粒256再次顯示其藉由凸塊258電連接至THV晶粒202。
如上述諸多Fi－PoP之實施例所示，封裝或晶粒256能夠包含諸如覆晶裸晶粒、四方扁平無鉛(QFN)封裝、小外型無鉛(SON)封裝、四方扁平封裝(QFP)、平面柵格陣列(LGA)、球柵格陣列(BGA)、或者相似元件與封裝組態之元件，而將一種已知的良好晶粒合併於其中。
圖39闡述Fi－PoP實施之第三實施例266，其中的THV晶粒202合併並且配置於頂側向上的覆晶晶粒268之上。上晶粒256或者封裝256藉由凸塊互連258電連接至THV晶粒202。配置於THV晶粒202下方之填縫材質270為隨選的。
圖40闡述Fi－PoP實施之第四實施例268，其中的THV晶粒202設置於倒置封裝之下，此使用接線207而打線接合至導孔226，如所示。所示的實施例進一步闡述THV晶粒202實施之彈性。
在第五實施例270中，能夠將THV晶粒打線接合至一內插式元件272，如圖41所示。內插物之作用為一種介面， 用以指定THV晶粒202以及上晶粒或封裝256之間的訊號路徑。以相似於圖40所示之方式，將內插物272打線接合至導孔226。
圖42闡述Fi－PoP實施之第六實施例274，其顯示倒置元件276，再次配置於一電路承載基板252之上，或者能夠將之配置於一導線架之上。能夠將一第二包封劑278隨選地配置於THV晶粒202以及包封劑244之間所形成的間隔。在所示的實施例中，THV晶粒之方位為以積體電路層朝下，藉以電接觸著元件276。
相似的實施例282顯示於圖43，其中額外的封裝280配置於THV晶粒202之上。在此，封裝280的打線接合乃是透過THV晶粒202的導孔226所連接的，藉以將封裝280電連接至面向元件276上表面的積體電路層。晶粒280能夠包含覆晶裸晶粒、QFN、QFP、SON、LGA、BGA、或者其他合併著已知的良好晶粒之實施。THV晶粒202之彈性允許組合THV晶粒202來實現多種如此的元件，藉以適應特殊的應用、符合某些性能規格、或者遵從某些尺度之需求。
Fi－PoP之實施例284闡述使用一組裸露凸塊290之THV晶粒202，如圖44所示。凸塊290會連接至封裝286、晶粒286、或者相似元件之導線架288，此能夠再次包含各種不同的元件，諸如元件280中所示的，例如BGA、LGA…等等。在所示的實施例中，THV晶粒202會突出於封裝264。包封劑244會覆蓋著一部份的THV晶粒202、封裝264、 以及凸塊290，藉以提供結構之支承。在圖45所示的相似施例297中，直接架置於如圖44所示的THV晶粒的晶粒286則被移除，且以外加的包封劑244來替代之。在圖44或圖45之中，使用接線207，將THV晶粒202直接經由導孔226而打線接合至所示的基板252。
轉至圖46，Fi－PoP組態額外的實施例298，其中的THV晶粒202配置於具有一開放式凹槽295的基板252之上，凹槽295則是形成於一部份的基板252之中。THV晶粒202的積體電路層則是面對基板的開放式凹槽295。額外的晶粒286配置於倒置封裝260之上，其中的晶粒286使用一系列的凸塊258，將晶粒286電連接至封裝260的積體電路層。使用一種晶粒附著(D/A)之黏著材質或者相似的方法，將封裝260耦合至THV晶粒202。同樣的是，將一額外的晶粒224設置於THV晶粒的作用表面之下，並且同樣也使用一系列的凸塊258，將之耦合至THV晶粒的積體電路層。填縫材質299能夠隨選地配置於下晶粒224以及THV晶粒202之間，藉以提供額外的結構之支承。
依照圖27－46所示的各種不同實施例所闡述，合併於THV晶粒202之中的THV 226之使用，能夠提供合併各種不同晶粒與封裝之多種有彈性的選項。在各種不同的堆疊組態中，透過使用THV晶粒202，便能夠滿足各種不同的尺度之需求。在不同實施例中THV晶粒的使用於諸多狀況下，提供一種有效率、有效用、以及強健的解決方式。
儘管已經詳細闡述了本發明一個或者多個實施例，然 而熟知該項技術者將會察知可從事該實施例的修改與改版，而不違背以下申請專利範圍所提的本發明之範疇。
100‧‧‧晶圓級晶片尺度封裝方法
102‧‧‧半導體元件
104‧‧‧突出焊墊
106‧‧‧可回縮薄膜
108‧‧‧框架
110‧‧‧固定配件
112‧‧‧工作平台
114‧‧‧柱軸
116‧‧‧焊墊
118‧‧‧切割機
200‧‧‧THV可堆疊半導體元件
202‧‧‧半導體晶粒
203‧‧‧堆疊晶粒
204‧‧‧焊墊
205‧‧‧焊墊
206‧‧‧金屬軌跡
207‧‧‧打線接合
209‧‧‧介電、絕緣或接合材質
210‧‧‧周圍材質
212‧‧‧晶粒的作用上表面
214‧‧‧晶粒的周圍表面
216‧‧‧有機材質的側邊
218‧‧‧有機材質的側邊
220‧‧‧THV可堆疊半導體元件
222‧‧‧凸塊
224‧‧‧晶粒
226‧‧‧導孔
228‧‧‧PoP半導體元件
230‧‧‧處理步驟
232‧‧‧凸塊
234‧‧‧電路封裝
235‧‧‧包封劑
236‧‧‧包封劑
238‧‧‧處理步驟
240‧‧‧裸露凸塊
241‧‧‧凸塊
242‧‧‧重新分佈層(RDL)或互連焊墊
243‧‧‧裸露凸塊
244‧‧‧包封劑
246‧‧‧積體電路或封裝
248‧‧‧間隔
250‧‧‧Fi－PoP組態
252‧‧‧電路承載基板或導線架封裝
254‧‧‧凸塊
256‧‧‧晶粒或者封裝
258‧‧‧凸塊互連
260‧‧‧倒置封裝元件
262‧‧‧Fi－PoP組態
264‧‧‧標準封裝
266‧‧‧Fi－PoP實施
268‧‧‧Fi－PoP實施
270‧‧‧填縫材質
272‧‧‧內插式元件
274‧‧‧Fi－PoP實施
276‧‧‧倒置元件
278‧‧‧第二包封劑
280‧‧‧額外的封裝
282‧‧‧Fi－PoP實施
284‧‧‧Fi－PoP實施
286‧‧‧晶粒
288‧‧‧導線架
290‧‧‧凸塊
295‧‧‧開放式凹槽
297‧‧‧Fi－PoP組態
298‧‧‧Fi－PoP組態
299‧‧‧填縫材質
300‧‧‧晶圓
302‧‧‧鋸道引導
400‧‧‧已分割之部件
402‧‧‧切割源
404‧‧‧切割膠帶
405‧‧‧晶圓支承系統
406‧‧‧間隔
408‧‧‧第二晶圓支承系統
410‧‧‧切割膠帶
412‧‧‧預定寬度或距離
500‧‧‧THV可堆疊半導體元件
502‧‧‧間隔
504‧‧‧預定距離
506‧‧‧擴展處理方向
550‧‧‧晶圓區段
600‧‧‧已填充區段
602‧‧‧有機材質
604‧‧‧已填充區段上表面之平面
606‧‧‧有機材質上表面之平面
642‧‧‧區段的平面
650‧‧‧區段
654‧‧‧有機材質之平面
700‧‧‧區段
702‧‧‧通孔
750‧‧‧通孔形成步驟
800‧‧‧區段
850‧‧‧金屬圖案成形步驟
900‧‧‧晶圓組件
902‧‧‧導孔
904‧‧‧間隔
906‧‧‧THV可堆疊半導體元件
908‧‧‧通孔
910‧‧‧THV可堆疊半導體元件
912‧‧‧合體
914‧‧‧堆疊元件
916‧‧‧焊料膏
918‧‧‧THV可堆疊半導體元件
920‧‧‧THV可堆疊半導體元件
922‧‧‧THV可堆疊半導體元件
924‧‧‧仿通孔
926‧‧‧元件
928‧‧‧元件/封裝
950‧‧‧填充通孔步驟
960‧‧‧通孔晶圓
970‧‧‧分割的區段
圖1闡述製作一晶圓級晶片尺度封裝的示範習知技術之方法；圖2A與2B分別以俯視圖與側視圖，闡述THV可堆疊半導體元件之第一實施例；圖3A與3B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第一步驟；圖4A與4B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第二步驟；圖5A與5B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第三步驟；圖6A與6B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第四步驟；圖7A與7B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第五步驟；圖8A與8B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第 六步驟；圖9A與9B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第七步驟；圖10A與10B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第一示範方法之第八步驟；圖11A與11B闡述合併多個完整THV的THV可堆疊半導體元件之第二實施例，分別如俯視圖與側視圖所示；圖12A與12B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第二示範方法之第三步驟；圖13A與13B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第二示範方法之第四步驟；圖14A與14B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第二示範方法之第五步驟；圖15A與15B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第二示範方法之第六步驟；圖16A與16B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第二示範方法之第七步驟； 圖17A與17B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第二示範方法之第八步驟；圖18A與18B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV9可堆疊半導體元件之第二示範方法之第九步驟；圖19A與19B分別以側視圖與俯視圖，闡述製造圖2A與2B所示的THV可堆疊半導體元件之第二示範方法之第十步驟；圖20闡述THV可堆疊半導體元件之第三示範實施例，在側視圖中顯示利用晶粒對晶粒之堆疊組態；圖21闡述THV可堆疊半導體元件之第四示範實施例，再次於側視圖中顯示利用合併焊料膏的晶粒對晶粒之堆疊組態；圖22闡述THV可堆疊半導體元件之第五示範實施例，具有多列的焊墊與多列的通孔，如俯視圖所示；圖23闡述THV可堆疊半導體元件之第六示範實施例，合併耦合至晶粒相對側邊上的一列焊墊之多列半切通孔，如俯視圖所示；圖24闡述THV可堆疊半導體元件之第七示範實施例，合併相對側邊上的仿通孔，如俯視圖所示；圖25闡述THV可堆疊半導體元件之第八示範實施例，合併單一側邊上的仿通孔，如俯視圖所示；圖26闡述THV可堆疊半導體元件之第九示範實施例， 敘述利用圖24與25所示的仿通孔而以一種打線接合處理來連接上方晶粒之兩堆疊晶粒；圖27A闡述合併一系列重新分佈層(RDL)與所結合的互連焊墊之THV晶粒示範實施例，如俯視圖所示；圖27B以具有耦合至RDL與互連焊墊的附加晶粒之側視圖來闡述圖27A所示之THV晶粒；圖28A闡述合併包封劑與封裝堆疊技術以組裝封裝上的封裝(PoP)組態的示範方法之第一步驟；圖28B闡述以圖28A開始的示範方法之第二步驟；圖28C闡述以圖28A開始的示範方法之第三步驟；圖28D闡述以圖28A開始的示範方法之第四步驟；圖29A與29B分別以第一與第二選項，闡述在封裝技術或封裝上的封裝之組態上使用一種裸露球體與晶粒來組裝半導體元件的另一示範方法之第一步驟；圖30A與30B分別以第一與第二選項，闡述在封裝技術或封裝上封裝之組態上使用一種裸露球體與晶粒來組裝半導體元件的另一示範方法之第二步驟；圖3lA與31B分別以第一與第二選項，闡述在封裝技術或封裝上封裝之組態上使用一種裸露球體與晶粒來組裝半導體元件的另一示範方法之第三步驟；圖32A與32B分別以第一與第二選項，闡述在封裝技術或封裝上封裝之組態上使用一種裸露球體與晶粒來組裝半導體元件的另一示範方法之第四步驟；圖33A與33B分別以第一與第二選項，闡述使用一種 扇入型封裝上的封裝(Fi－PoP)之組態來組裝半導體元件的另一示範方法之第一步驟；圖34A與34B分別以第一與第二選項，闡述組態使用一種Fi－PoP之組態來組裝半導體元件的另一示範方法之第二步驟；圖35A與35B分別以第一與第二選項，闡述組態使用一種Fi－PoP之組態來組裝半導體元件的另一示範方法之第三步驟；圖36闡述組態使用一種Fi－PoP之組態來組裝半導體元件的另一示範方法之第四步驟；圖37闡述合併配置於倒置封裝元件上的THV晶粒之Fi－PoP組態示範實施例；圖38闡述合併以額外的堆疊配置於標準封裝上的THV晶粒之Fi－PoP組態示範實施例；圖39闡述合併配置於頂側向上之覆晶晶粒上的THV晶粒之Fi－PoP元件示範實施例；圖40闡述合併配置於THV晶粒上的倒置封裝元件之Fi－PoP元件示範實施例；圖41闡述合併以另外的堆疊而配置於THV晶粒上的內插式結構之Fi－PoP元件示範實施例；圖42闡述合併配置於倒置封裝上的THV晶粒之Fi－PoP組態元件示範實施例；圖43闡述合併以另外的堆疊而配置於倒置封裝上的THV晶粒之Fi－PoP封裝示範實施例； 圖44闡述合併具有裸露凸塊的THV晶粒之Fi－PoP封裝示範實施例；圖45闡述合併具有以PoP組態裸露凸塊的THV晶粒之Fi－PoP封裝示範實施例；以及圖46闡述合併容納著覆晶晶粒的開放式凹槽基板上的THV晶粒之Fi－PoP封裝示範實施例。
200‧‧‧THV可堆疊半導體元件
202‧‧‧半導體晶粒
204‧‧‧焊墊
206‧‧‧金屬軌跡
210‧‧‧周圍材質
214‧‧‧晶粒的周圍表面
216‧‧‧有機材質的側邊
218‧‧‧有機材質的側邊
226‧‧‧導孔

Claims (25)

  1. 一種半導體封裝上的封裝(PoP)元件，包含：一第一晶粒，合併一順著第一晶粒周圍表面所配置的通孔(THV)，該第一晶粒配置於一基板或導線架結構之上；一第一半導體封裝，電連接至第一晶粒之THV、或者電連接至基板或導線架結構；以及一包封劑，形成於一部份的第一晶粒與第一半導體封裝之上。
  2. 如申請專利範圍第1項之半導體元件，進一步包含一電連接至第一晶粒的第二晶粒或者第二半導體封裝。
  3. 如申請專利範圍第2項之半導體元件，其中的第二晶粒包含一覆晶晶粒，而第二半導體封裝則進一步包含一四方扁平無鉛(QFN)封裝、小外型無鉛(SON)封裝、四方扁平封裝(QFP)、平面柵格陣列(LGA)元件、或者球柵格陣列(BGA)元件。
  4. 如申請專利範圍第1項之半導體元件，其中的第一半導體封裝為倒置封裝元件。
  5. 如申請專利範圍第4項之半導體元件，其中的倒置封裝乃配置於第一晶粒以及基板或導線架結構之間。
  6. 如申請專利範圍第1項之半導體元件，進一步包含一內插式架構，形成於第一晶粒之上，用以將第一半導體封裝電連接至第一晶粒。
  7. 如申請專利範圍第1項之半導體元件，其中的第一半導體封裝包含一頂部向上的覆晶晶粒結構。
  8. 如申請專利範圍第1項之半導體元件，其中的第一半導體封裝包含一扇入封裝上的封裝(Fi－PoP)元件。
  9. 如申請專利範圍第8項之半導體元件，進一步包含一電連接至Fi－PoP元件的第二晶粒或者第二半導體封裝。
  10. 如申請專利範圍第9項之半導體元件，其中的第二晶粒包含一覆晶晶粒，而第二半導體封裝則進一步包含一四方扁平無鉛(QFN)封裝、小外型無鉛(SON)封裝、四方扁平封裝(QFP)、平面柵格陣列(LGA)元件、或者球柵格陣列(BGA)元件。
  11. 如申請專利範圍第3項之半導體元件，其中使用部分裸露於包封劑的凸塊，將第二半導體封裝電連接至第一晶粒。
  12. 如申請專利範圍第3項之半導體元件，其中將一凹槽形成於一部份的基板或導線架結構中，藉以容納第二晶粒。
  13. 一種形成半導體元件之方法，包含：提供一第二凸塊晶粒，其配置於合併順著第一晶粒周圍表面所配置的通孔(THV)之第一晶粒上；提供一配置於THV之上的凸塊；提供一覆蓋THV頂部部分與凸塊晶粒的包封劑，同時裸露凸塊的一部份與第一晶粒的底部部分，藉以構成數個封裝之第一封裝；以及藉由將第一封裝的凸塊連接至數個封裝之第二封裝的THV，以堆疊第一封裝與第二封裝。
  14. 如申請專利範圍第13項之方法，其中的第二凸塊晶粒進一步包含一打線接合晶粒。
  15. 如申請專利範圍第14項之方法，其中的第二凸塊晶粒整合於一四方扁平無鉛(QFN)封裝、小外型無鉛(SON)封裝、四方扁平封裝(QFP)、平面柵格陣列(LGA)元件、或者球柵格陣列(BGA)元件之中。
  16. 一種形成半導體元件之方法，包含：提供數個第一晶粒；沈積一有機材質於該晶粒之間；順著該晶粒的周圍表面形成穿過該有機材質的通孔(THV)；提供一配置於第一晶粒上表面之上或者配置於THV之上的凸塊；提供一覆蓋一部份的第一晶粒與凸塊之包封劑；藉由移除一部份的包封劑來裸露該凸塊；以及將一第二晶粒或者一第一封裝堆疊於所裸露的凸塊之上。
  17. 如申請專利範圍第16項之方法，其中的第二晶粒進一步為打線接合晶粒。
  18. 如申請專利範圍第16項之方法，其中的第一封裝進一步包含一四方扁平無鉛(QFN)封裝、小外型無鉛(SON)封裝、四方扁平封裝(QFP)、平面柵格陣列(LGA)元件、或者球柵格陣列(BGA)元件。
  19. 一種形成半導體元件之方法，包含： 提供一第一晶粒，其合併順著周圍表面所配置的通孔(THV)，該THV則是藉由金屬軌跡連接至一焊墊；配置一互連焊墊於第一晶粒的上表面之上；提供一覆蓋一部份的THV、金屬軌跡與焊墊之包封劑，同時裸露互連焊墊的一部份與第一晶粒的下表面；以及將一第二晶粒或者一第一封裝堆疊於互連焊墊之上。
  20. 如申請專利範圍第19項之方法，進一步包含提供一凸塊，配置於該第一晶粒的上表面之上、或者配置於THV之上。
  21. 如申請專利範圍第19項之方法，其中的第二晶粒進一步為打線接合晶粒。
  22. 如申請專利範圍第19項之方法，其中的第一封裝進一步包含一四方扁平無鉛(QFN)封裝、小外型無鉛(SON)封裝、四方扁平封裝(QFP)、平面柵格陣列(LGA)元件、或者球柵格陣列(BGA)元件。
  23. 如申請專利範圍第19項之方法，其中堆疊第二晶粒或第一封裝於互連焊墊之上的步驟提供數個堆疊封裝之第一堆疊封裝。
  24. 如申請專利範圍第23項之方法，進一步包含將數個封裝的第二封裝堆疊於第一封裝之上。
  25. 如申請專利範圍第24項之方法，其中的一凸塊會將第一封裝的THV之上表面電連接至第二封裝的THV之下表面。
TW097115854A 2007-05-04 2008-04-30 在鋸道上使用通孔晶粒之封裝上的封裝 TWI425610B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/744,657 US7569421B2 (en) 2007-05-04 2007-05-04 Through-hole via on saw streets
US11/768,844 US7723159B2 (en) 2007-05-04 2007-06-26 Package-on-package using through-hole via die on saw streets

Publications (2)

Publication Number Publication Date
TW200849547A TW200849547A (en) 2008-12-16
TWI425610B true TWI425610B (zh) 2014-02-01

Family

ID=44824180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097115854A TWI425610B (zh) 2007-05-04 2008-04-30 在鋸道上使用通孔晶粒之封裝上的封裝

Country Status (2)

Country Link
SG (1) SG2014010623A (zh)
TW (1) TWI425610B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093151B2 (en) 2009-03-13 2012-01-10 Stats Chippac, Ltd. Semiconductor die and method of forming noise absorbing regions between THVS in peripheral region of the die

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050012195A1 (en) * 2003-07-18 2005-01-20 Jun-Young Go BGA package with stacked semiconductor chips and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050012195A1 (en) * 2003-07-18 2005-01-20 Jun-Young Go BGA package with stacked semiconductor chips and method of manufacturing the same

Also Published As

Publication number Publication date
TW200849547A (en) 2008-12-16
SG2014010623A (en) 2014-04-28

Similar Documents

Publication Publication Date Title
KR101581465B1 (ko) 반도체 장치 및 그 제조방법
TWI427754B (zh) 在鋸道上使用通孔晶粒之封裝中的封裝
US7750452B2 (en) Same size die stacked package having through-hole vias formed in organic material
US7960841B2 (en) Through-hole via on saw streets
CN107180814B (zh) 电子装置
TWI585939B (zh) 晶圓級堆疊晶片封裝及製造其之方法
KR20190057043A (ko) 반도체 패키지 및 그 제조 방법
TWI531044B (zh) 半導體封裝及其製造方法
US8062929B2 (en) Semiconductor device and method of stacking same size semiconductor die electrically connected through conductive via formed around periphery of the die
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
CN110676240A (zh) 一种2.5d封装结构及其制造方法
KR20220081036A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR101982905B1 (ko) 반도체 패키지 및 그 제조 방법
US11670600B2 (en) Panel level metal wall grids array for integrated circuit packaging
CN110021572B (zh) 堆叠式封装结构及其制造方法
US11616017B2 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
US11824001B2 (en) Integrated circuit package structure and integrated circuit package unit
TWI425610B (zh) 在鋸道上使用通孔晶粒之封裝上的封裝
CN118016538A (zh) 半导体封装结构的制备方法
KR20150132051A (ko) 반도체 패키지 모듈 제조 방법 및 이를 이용한 반도체 패키지 모듈