CN112234027A - 一种2.5d电子封装结构 - Google Patents

一种2.5d电子封装结构 Download PDF

Info

Publication number
CN112234027A
CN112234027A CN202011095552.7A CN202011095552A CN112234027A CN 112234027 A CN112234027 A CN 112234027A CN 202011095552 A CN202011095552 A CN 202011095552A CN 112234027 A CN112234027 A CN 112234027A
Authority
CN
China
Prior art keywords
integrated circuit
interposer
major surfaces
layer
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011095552.7A
Other languages
English (en)
Inventor
朱琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN202011095552.7A priority Critical patent/CN112234027A/zh
Publication of CN112234027A publication Critical patent/CN112234027A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种2.5D电子封装结构，属于集成电路封装领域。本发明在该2.5D封装中，多个集成电路并排安装在转接板上，以提供集成电路之间的连接；其中转接板安装在封装基板上，为了减少翘曲，集成电路的互连层不包括厚金属化层；所述厚金属化层所执行的配电功能至少一部分是由安装在转接板的一个或多个金属化层所执行的。转接板是一个薄扁平基板，厚度大约100微米或更少，由硅制成，在一个或两个主表面上有多个金属化层。所述转接板通过一组凸点连接到所述集成电路；并且它通过一组C4凸点连接到所述封装基板上。本发明可以有效地克服集成电路封装时的翘曲问题。

Description

一种2.5D电子封装结构
技术领域
本发明属于集成电路封装技术领域，具体涉及一种2.5D电子封装结构。
背景技术
集成电路封装包括大量电路元件，例如在半导体基板中的晶体管，在绝缘材料的交替层中定义的互连层，和在电路元件顶部的导电材料。最新的集成电路中，互连路径具有十二层或更多层导电材料，以提供电路元件的信号，电源和接地连接。带有电路元件和互连层的半导体基板的一面通常被称为正面或有源面。基板的相对面称为背面。
为了确保集成电路与其他面之间的良好连接，至关重要的是两个连接表面在接合温度下应基本平行。该表面由二维阵列的焊球或凸块组成，焊球或凸块通常是铜制的。
半导体制造中，导致非并行键合集成电路的翘曲是经常关注的问题。翘曲问题是在集成电路上的互连层中使用厚金属层在配电网络中引起的问题。例如，几个集成电路晶圆片是在一个20纳米(nm)的技术节点上用12个金属层制作，最上层大约是最下层厚度的三倍。在最上层金属化层形成之后，上层的翘曲会改变每个晶圆片的翘曲，会产生从正翘曲约30微米(mm)到负翘曲约150微米(mm)(正翘曲表示在基板的正面有凹形，负翘曲表示有凸形)的翘曲，其中负翘曲数量较多，这些大量的负值是不可接受的。一般，翘曲会随着模具尺寸的增加而增加。因此，在小型裸芯片上使用的堆叠金属层可能不会产生过度的翘曲，而在较大的裸芯片使用的同样的堆叠金属层可能产生过度的翘曲。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是如何提供一种2.5D电子封装结构，以解决半导体制造中非并行键合集成电路的翘曲问题。
(二)技术方案
为了解决上述技术问题，本发明提出一种2.5D电子封装结构，包括：
一种具有第一和第二主表面并有多个有源器件的集成电路，所述集成电路的安装使集成电路的第一主表面与封装基板之间的连接成为可能；多个互连层和金属间介电层位于所述集成电路中，所述多个互连层中最高层的厚度不大于所述互连层中任何其他一层的厚度；
一种具有第一和第二主表面的封装基板；
一种集成电路和封装基板之间的转接板，封装基板与安装在所述转接板上的集成电路相连接，所述转接板中的至少一个互连层主要用于在集成电路中进行配电，此互连层扩展到整个所述转接板的宽度。
进一步地，所述集成电路中的多个互连层是垂直叠加的。
进一步地，所述转接板为包括具有第一和第二主表面的半导体材料，并且在所述转接板的第一和第二主表面之间有多个导电通孔。
进一步地，所述集成电路以倒装芯片的方式安装在所述转接板上。
进一步地，所述转接板是一种薄的、扁平的基板，具有第一和第二主表面，在两个主表面上都有互连层。
进一步地，所述集成电路是由硅制成的，所述转接板是具有第一和第二主表面的薄硅层，所述转接板具有提供第一和第二主表面之间电导的多个硅通孔。
进一步地，所述转接板的厚度为100微米或更少，而硅通孔的直径为10微米或更小。
本发明还提供一种2.5D电子封装结构，包括：
一种具有第一和第二表面并有多个有源器件的集成电路，所述集成电路的安装使集成电路的第一主表面与封装基板之间的连接成为可能；多个互连层和金属间介电层在所述集成电路中，所述多个互连层中最高层的厚度不大于所述互连层中任何其他一层的厚度；
一种具有第一和第二主表面的封装基板；
一种集成电路和封装基板之间的转接板，所述集成电路安装在所述转接板上，所述转接板中至少有一个互连层用于集成电路中的配电，且所述互连层至少和所述集成电路一样宽。
进一步地，所述转接板为包括具有第一和第二主表面的半导体材料，并且在所述转接板的第一和第二主表面之间具有多个导电通孔。
进一步地，所述集成电路以倒装芯片的方式安装在所述转接板上。
(三)有益效果
本发明提出一种2.5D电子封装结构，在该2.5D封装中，多个集成电路并排安装在转接板上，以提供集成电路之间的连接；其中转接板安装在封装基板上，为了减少翘曲，集成电路的互连层不包括厚金属化层；所述厚金属化层所执行的配电功能至少一部分是由安装在转接板的一个或多个金属化层所执行的。转接板是一个薄扁平基板，厚度大约100微米或更少，由硅制成，在一个或两个主表面上有多个金属化层。所述转接板通过一组凸点连接到所述集成电路；并且它通过一组C4凸点连接到所述封装基板上。本发明可以有效地克服集成电路封装时的翘曲问题。
附图说明
图1为现有技术中封装基板110的示意图；
图2为本发明第一个说明性实施例100中封装基板110和转接板140连接的示意图；
图3为本发明的第一个说明性实施例100，包括封装基板110，转接板140，集成电路180之间的连接；
图4为本发明的第二个说明性实施例200的示意图。
具体实施方式
为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
本发明介绍了一种2.5D电子封装，一个2.5D电子封装是一个中间级的3D封装，其中至少一个集成电路安装在封装基板的转接板上，其中多个集成电路被一个接一个的堆叠在一个封装基板上，而传统的封装中只有一个集成电路安装在封装基板上。在2.5D封装中，多个集成电路并排安装在转接板上，以提供集成电路之间的连接；其中转接板安装在封装基板上。
在发明中，为了减少翘曲，集成电路的互连层不包括厚金属化层；所述厚金属化层所执行的配电功能至少一部分是由安装在转接板的一个或多个金属化层所执行的。转接板是一个薄扁平基板，厚度大约100微米或更少，由硅制成，硅通孔的直径为10微米或更小。在一个或两个主表面上有多个金属化层。所述转接板通过一组凸点连接到所述集成电路；并且它通过一组C4凸点连接到所述封装基板上。
图1是现有技术100中封装基板110的示意图。封装基板110具有第一和第二主表面111，121。安装在表面111上的焊盘113上的球栅阵列112提供了电路板和焊盘113之间的信号，电源，接地连接。在本发明中，通过基板110延伸金属层130，表面111上的焊盘113电气连接到表面121上的焊盘123上。
图2是本发明第一个说明性实施例100中封装基板110和转接板140连接的示意图。安装在焊盘123上的C4凸点阵列122可在基板110和转接板140之间提供信号，电源和接地连接。转接板140具有第一和第二主表面141,151。如上所述，基板110和转接板140之间的信号，电源和接地连接是由C4凸点122提供的。凸点连接到表面141上的焊盘143上。表面141上的焊盘143通过，转接板140上的通孔160和金属化层161，连接到表面151上的焊盘153。
转接板140通常由硅制成，通孔160通常是通过从表面将孔蚀刻到硅中而制成的通孔(TSV)。通常情况下，孔的直径约为10微米，并延伸至硅基板中约100微米。通过打磨硅的另一表面来制孔，直到硅基板的厚度减小到孔的深度为止。然后用合适的导电材料(如铜或钨)将孔填满。
图3是本发明的第一个说明性实施例100，包括封装基板110，转接板140，集成电路180之间的连接。一组凸点152安装在焊盘153上，提供转接板140和集成电路180之间的信号，电源和接地连接。
集成电路180可以是任何集成电路。它有第一和第二主表面181，191。如本发明所知，它包括大量电路元件182，如由半导体基板181组成的晶体管，互连层184(由绝缘材料和在电路元件顶部的导电材料所形成的交替层)。在最先进的集成电路中，互连路径可以为12层或更多层的导电材料，以提供电路元件的信号、电源和接地连接。带有电路元件和互连层的半导体基板的面通常称为正面或有源面。在图1中，有源面是面181，另一侧称为背面191。将集成电路180以倒装芯片的方式安装在转接板140上，其有源面面向转接板。
金属化层161通常包括金属(如铜)的两个或三个层161和金属(例如铝)的至少一个其他层163。这些层的主要功能是提供安装在转接板上的各种集成电路之间的连接。根据本发明，金属化层161还包括至少一个附加层164，其功能是提供集成电路180中的配电。如图3所示，金属化层161位于转接板140的表面141的另一侧。
根据本发明，控制导电材料层的数目和/或厚度，以尽量减少集成电路的翘曲。与某些电路设计不同的是，在某些电路设计中，最上导电层实际上比其他导电层厚得多，以提供配电，而集成电路180中的最上层并不比互连层184中的任何其他导电层厚。结果表明，与最上层导电层较厚时相比，互连层没有足够的配电能力，这可以通过增加IR压降来确定。如上所述，一个或多个附加的导电层被添加到转接板上，如164，以提供集成电路上的配电功能，并扩展到整个所述转接板的宽度。
图4是本发明的第二说明性实施例200的示意图。实例200与实例100相似，只是转接板的每个主表面上有多个金属层，提供更多的配电能力。实例200包括封装基板210、转接板240和集成电路280。封装基板210和集成电路280与封装基板110有相同的元件，这些元件的元件数增加了100。转接板240还有在转接板的第一主表面241上的金属化层270。
与实例100的情况一样，实例200中导电材料层的数量和/或厚度旨在最小化集成电路280的翘曲。特别是，与某些电路设计不同，在某些电路设计中，最上导电层284比其他导电层厚得多，以提供功率分配，但也带来翘曲风险。本电路中，集成电路280中的最高层并不比互连层284中的任何其他导电层厚。因此，和最上面的导电层更厚的电路设计相比，本互连层不具有足够的配电能力，这可以通过增加的IR压降来确定并观察到。一个或多个附加导电层264、270被添加到转接板上以提供集成电路280上的配电功能，并扩展到整个所述转接板的宽度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种2.5D电子封装结构，其特征在于，包括：
一种具有第一和第二主表面并有多个有源器件的集成电路，所述集成电路的安装使集成电路的第一主表面与封装基板之间的连接成为可能；多个互连层和金属间介电层位于所述集成电路中，所述多个互连层中最高层的厚度不大于所述互连层中任何其他一层的厚度；
一种具有第一和第二主表面的封装基板；
一种集成电路和封装基板之间的转接板，封装基板与安装在所述转接板上的集成电路相连接，所述转接板中的至少一个互连层主要用于在集成电路中进行配电，此互连层扩展到整个所述转接板的宽度。
2.如权利要求1所述的2.5D电子封装结构，其特征在于：所述集成电路中的多个互连层是垂直叠加的。
3.如权利要求1所述的2.5D电子封装结构，其特征在于：所述转接板为包括具有第一和第二主表面的半导体材料，并且在所述转接板的第一和第二主表面之间有多个导电通孔。
4.如权利要求1所述的2.5D电子封装结构，其特征在于：所述集成电路以倒装芯片的方式安装在所述转接板上。
5.如权利要求1所述的2.5D电子封装结构，其特征在于：所述转接板是一种薄的、扁平的基板，具有第一和第二主表面，在两个主表面上都有互连层。
6.如权利要求1所述的2.5D电子封装结构，其特征在于：所述集成电路是由硅制成的，所述转接板是具有第一和第二主表面的薄硅层，所述转接板具有提供第一和第二主表面之间电导的多个硅通孔。
7.如权利要求6所述的2.5D电子封装结构，其特征在于：所述转接板的厚度为100微米或更少，而硅通孔的直径为10微米或更小。
8.一种2.5D电子封装结构，其特征在于，包括：
一种具有第一和第二表面并有多个有源器件的集成电路，所述集成电路的安装使集成电路的第一主表面与封装基板之间的连接成为可能；多个互连层和金属间介电层在所述集成电路中，所述多个互连层中最高层的厚度不大于所述互连层中任何其他一层的厚度；
一种具有第一和第二主表面的封装基板；
一种集成电路和封装基板之间的转接板，所述集成电路安装在所述转接板上，所述转接板中至少有一个互连层用于集成电路中的配电，且所述互连层至少和所述集成电路一样宽。
9.如权利要求8所述的2.5D电子封装结构，其特征在于：所述转接板为包括具有第一和第二主表面的半导体材料，并且在所述转接板的第一和第二主表面之间具有多个导电通孔。
10.如权利要求8所述的2.5D电子封装结构，其特征在于：所述集成电路以倒装芯片的方式安装在所述转接板上。
CN202011095552.7A 2020-10-14 2020-10-14 一种2.5d电子封装结构 Pending CN112234027A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011095552.7A CN112234027A (zh) 2020-10-14 2020-10-14 一种2.5d电子封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011095552.7A CN112234027A (zh) 2020-10-14 2020-10-14 一种2.5d电子封装结构

Publications (1)

Publication Number Publication Date
CN112234027A true CN112234027A (zh) 2021-01-15

Family

ID=74112611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011095552.7A Pending CN112234027A (zh) 2020-10-14 2020-10-14 一种2.5d电子封装结构

Country Status (1)

Country Link
CN (1) CN112234027A (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979800A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 集成电路中厚金属电感的制作方法
CN102376667A (zh) * 2010-08-06 2012-03-14 台湾积体电路制造股份有限公司 封装装置及其制造方法
CN102446845A (zh) * 2011-11-28 2012-05-09 上海华力微电子有限公司 一种改善超厚顶层金属诱导晶圆翘曲变形的方法
CN102522367A (zh) * 2011-11-30 2012-06-27 上海华力微电子有限公司 具有超厚顶层金属的集成电路的制作方法及集成电路
US8618651B1 (en) * 2012-11-01 2013-12-31 Nvidia Corporation Buried TSVs used for decaps
CN105870109A (zh) * 2016-05-19 2016-08-17 苏州捷研芯纳米科技有限公司 一种2.5d集成封装半导体器件及其加工方法
US9583431B1 (en) * 2012-11-28 2017-02-28 Altera Corporation 2.5D electronic package
CN207134348U (zh) * 2017-09-14 2018-03-23 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板
CN108461483A (zh) * 2018-04-02 2018-08-28 华进半导体封装先导技术研发中心有限公司 一种嵌入式电容转接板封装结构及制造方法
US10083891B1 (en) * 2017-10-20 2018-09-25 Globalfoundries Inc. Memory having thermoelectric heat pump and related IC chip package and method
CN108598062A (zh) * 2018-05-10 2018-09-28 中国电子科技集团公司第五十八研究所 一种新型三维集成封装结构
CN209029370U (zh) * 2018-08-07 2019-06-25 深圳市为通博科技有限责任公司 芯片封装结构
US20190326273A1 (en) * 2018-04-24 2019-10-24 Milind S. Bhagavat Multi-chip package with offset 3d structure
CN110676240A (zh) * 2019-10-16 2020-01-10 上海先方半导体有限公司 一种2.5d封装结构及其制造方法
CN111128914A (zh) * 2019-12-25 2020-05-08 上海先方半导体有限公司 一种低翘曲的多芯片封装结构及其制造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979800A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 集成电路中厚金属电感的制作方法
CN102376667A (zh) * 2010-08-06 2012-03-14 台湾积体电路制造股份有限公司 封装装置及其制造方法
CN102446845A (zh) * 2011-11-28 2012-05-09 上海华力微电子有限公司 一种改善超厚顶层金属诱导晶圆翘曲变形的方法
CN102522367A (zh) * 2011-11-30 2012-06-27 上海华力微电子有限公司 具有超厚顶层金属的集成电路的制作方法及集成电路
US8618651B1 (en) * 2012-11-01 2013-12-31 Nvidia Corporation Buried TSVs used for decaps
US9583431B1 (en) * 2012-11-28 2017-02-28 Altera Corporation 2.5D electronic package
CN105870109A (zh) * 2016-05-19 2016-08-17 苏州捷研芯纳米科技有限公司 一种2.5d集成封装半导体器件及其加工方法
CN207134348U (zh) * 2017-09-14 2018-03-23 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板
US10083891B1 (en) * 2017-10-20 2018-09-25 Globalfoundries Inc. Memory having thermoelectric heat pump and related IC chip package and method
CN108461483A (zh) * 2018-04-02 2018-08-28 华进半导体封装先导技术研发中心有限公司 一种嵌入式电容转接板封装结构及制造方法
US20190326273A1 (en) * 2018-04-24 2019-10-24 Milind S. Bhagavat Multi-chip package with offset 3d structure
CN108598062A (zh) * 2018-05-10 2018-09-28 中国电子科技集团公司第五十八研究所 一种新型三维集成封装结构
CN209029370U (zh) * 2018-08-07 2019-06-25 深圳市为通博科技有限责任公司 芯片封装结构
CN110676240A (zh) * 2019-10-16 2020-01-10 上海先方半导体有限公司 一种2.5d封装结构及其制造方法
CN111128914A (zh) * 2019-12-25 2020-05-08 上海先方半导体有限公司 一种低翘曲的多芯片封装结构及其制造方法

Similar Documents

Publication Publication Date Title
US10020267B2 (en) 2.5D electronic package
US11387214B2 (en) Multi-chip modules formed using wafer-level processing of a reconstituted wafer
CN112514062A (zh) 具有在芯片与封装衬底之间提供电源连接的芯片互连桥的多芯片封装结构
US8237272B2 (en) Conductive pillar structure for semiconductor substrate and method of manufacture
CN111223829A (zh) 半导体封装
US11488894B2 (en) Semiconductor device having planarized passivation layer and method of fabricating the same
US8004072B2 (en) Packaging systems and methods
KR102587158B1 (ko) 전력 분배 구조물 및 방법
TW200826265A (en) Semiconductor package assembly and silicon-based package substrate
US20150235935A1 (en) Semiconducor device and method of manufacturing the same
US20220310577A1 (en) Semiconductor package
US11532582B2 (en) Semiconductor device package and method of manufacture
US8957516B2 (en) Low cost and high performance flip chip package
US20230326822A1 (en) Integrated Fan Out Method Utilizing a Filler-Free Insulating Material
KR20220083438A (ko) 반도체 패키지
US20240332241A1 (en) Semiconductor die, a semiconductor die stack, a semiconductor module, and methods of forming the semiconductor die and the semiconductor die stack
TW202201667A (zh) 中介層及包括其的半導體封裝
TW202125732A (zh) 封裝結構及其形成方法
CN115394768A (zh) 一种多层高带宽存储器及其制造方法
CN112234027A (zh) 一种2.5d电子封装结构
KR20090114492A (ko) 반도체 장치 및 그 제조 방법
CN221327718U (zh) 半导体封装件
US12107064B2 (en) Semiconductor package and manufacturing method thereof
TWI725820B (zh) 具有矽穿孔結構的半導體元件及其製作方法
US20240153919A1 (en) Semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210115