KR102587158B1 - 전력 분배 구조물 및 방법 - Google Patents

전력 분배 구조물 및 방법 Download PDF

Info

Publication number
KR102587158B1
KR102587158B1 KR1020210047940A KR20210047940A KR102587158B1 KR 102587158 B1 KR102587158 B1 KR 102587158B1 KR 1020210047940 A KR1020210047940 A KR 1020210047940A KR 20210047940 A KR20210047940 A KR 20210047940A KR 102587158 B1 KR102587158 B1 KR 102587158B1
Authority
KR
South Korea
Prior art keywords
power distribution
distribution structure
package
die
structures
Prior art date
Application number
KR1020210047940A
Other languages
English (en)
Other versions
KR20210134496A (ko
Inventor
시-웨이 펭
테-신 치우
지안-팅 쳉
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20210134496A publication Critical patent/KR20210134496A/ko
Application granted granted Critical
Publication of KR102587158B1 publication Critical patent/KR102587158B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

IC 패키지는 전면과 후면을 포함하는 제1 다이 - 전면은 제1 신호 라우팅 구조물을 포함하고, 후면은 제1 전력 분배 구조물을 포함함 - 와, 전면 및 후면을 포함하는 제2 다이 - 전면은 제2 신호 라우팅 구조물을 포함하고 후면은 제2 전력 분배 구조물을 포함함 - 를 포함한다. IC 패키지는 제1 전력 분배 구조물과 제2 전력 분배 구조물 사이에 위치되고 제1 전력 분배 구조물과 제2 전력 분배 구조물 각각에 전기적으로 접속되는 제3 전력 분배 구조물을 포함한다.

Description

전력 분배 구조물 및 방법 {POWER DISTRIBUTION STRUCTURE AND METHOD}
우선권 주장
이 출원은 2020년 4월 30일에 출원된 미국 특허 가출원 제63/018,028호의 우선권을 주장하고, 이 가출원은 참조에 의해 그 전체가 본 명세서에 포함된다.
발명의 배경이 되는 기술
분리된 웨이퍼들 상의 집적 회로(integrated circuit; IC)는 IC 패키지에 자주 결합된다. IC 패키지 컴포넌트는 일반적으로 개별 다이, 웨이퍼, 기판, 인쇄 회로 기판(printed circuit board; PCB), 인터포저, 솔더 범프, 관통 비아, 금속 상호접속부, 유전체 및 몰딩 물질의 조합을 포함한다. IC 패키지 컴포넌트는 때때로 3DIC 패키지의 스택으로서 배열되거나 종종 통합 팬 아웃(integrated fan-out; InFO) 2.5D 패키지라고하는 팬 아웃 구성에서 나란히 배열된다.
본 개시의 양상은 첨부한 도면들과 함께 읽을 때 하기의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준적 관행에 따라, 다양한 피처(feature)는 실제 크기대로 도시되지 않는 것을 주목된다. 실제로, 다양한 피처의 치수는 논의의 명료화를 위해 임의로 증가되거나 감소될 수 있다.
도 1a 내지 1cb는 일부 실시예에 따른 IC 패키지의 단면도이다.
도 2a 및 2b는 일부 실시예에 따른 IC 구조물의 단면도이다.
도 3a 및 3b는 일부 실시예에 따른 IC 구조물의 평면도이다.
도 4a 및 4b는 일부 실시예에 따른 IC 구조물의 단면도이다.
도 4c 및 4d는 일부 실시예에 따른 IC 구조물의 사시도이다.
도 5a 내지 5e는 일부 실시예들에 따른 IC 패키지의 형성시의 중간 단계들의 단면도이다.
도 6a 내지 6e는 일부 실시예들에 따른 IC 패키지의 형성시의 중간 단계들의 단면도이다.
도 7a 내지 7g는 일부 실시예들에 따른 IC 패키지의 형성시의 중간 단계들의 단면도이다.
도 8은 일부 실시형태에 따른 IC 패키지를 형성하는 방법의 흐름도이다.
도 9는 일부 실시예에 따른 IC 패키지에서 전력을 분배하는 방법의 흐름도이다.
하기의 개시는 제공되는 특허 대상의 상이한 피처들을 구현하기 위한 다수의 상이한 실시예들 또는 예시들을 제공한다. 본 개시를 간단하게 하기 위해, 컴포넌트, 값, 동작, 물질, 배열 등의 특정한 예시가 하기에서 설명된다. 물론, 이것들은 단지 예이고, 제한하는 것으로 의도되지 않는다. 다른 컴포넌트, 값, 동작, 물질, 배열 등이 고려된다. 예를 들어, 이하의 설명에서 제2 피처 위에 또는 제2 피처 상에 제1 피처의 형성은, 제1 피처와 제2 피처가 직접 접촉해서 형성되는 실시예를 포함할 수 있고, 추가적인 피처가 제1 피처와 제2 피처 사이에 형성될 수 있어서 제1 피처와 제2 피처가 직접 접촉될 수 없는 실시예를 또한, 포함할 수 있다. 또한, 본 개시는 다양한 예들에서 참조 번호들 및/또는 문자들을 반복할 수 있다. 이 반복은 간략함과 명료함을 위한 것이고, 논의되는 다양한 실시예들 및/또는 구성들 간의 관계를 본질적으로 지시하지는 않는다.
또한, "밑에", "아래에", "하부에", "위에", "상부에" 등과 같은 공간적으로 상대적인 용어들은 도면들에서 도시되는 바와 같이 하나의 요소 또는 피처와 또 다른 요소(들) 또는 피처(들) 간의 관계를 설명하도록 설명의 용이함을 위해 본 명세서에서 사용될 수 있다. 공간적으로 상대적인 용어들은 도면들에서 묘사된 방위에 추가적으로 사용 또는 동작 중인 디바이스의 상이한 방위들을 포괄하도록 의도된다. 장치는 다르게(90도 회전되거나 또는 다른 방위로) 배향될 수 있고, 본 명세서에서 사용된 공간적으로 상대적인 기술어들(descriptors)은 마찬가지로 상응하게 해석될 수 있다.
다양한 실시예에서, IC 패키지는 적어도 2개의 다이 각각의 후면 전력 분배 구조물에 전기적으로 접속된 전력 분배 구조물을 포함한다. 적어도 2개의 다이 각각의 후면 전력 분배 구조물에 전기적으로 접속된 전력 분배 구조물을 포함하지 않는 접근법과 비교할 때, 이러한 IC 패키지는 낮은 전력 분배 경로 저항과 더 큰 배열 유연성을 가질 수 있다.
도 1a 내지 1cb는 일부 실시예에 따른 각각의 IC 패키지(100A-100C)의 단면도이다. IC 패키지(100A, 100B 또는 100C)에 추가하여, 도 1a 내지 1cb 각각은 또한 X 방향 및 X 방향에 수직인 Z 방향을 포함한다. 일부 실시예에서, IC 패키지(100A, 100B, 또는 100C) 중 하나 이상은 도 5a 내지 8과 관련하여 아래에서 논의되는 IC 패키지를 형성하는 방법(800)에 따라 제조된다.
다양한 실시예에서, 도 1a 내지 1cb 각각은 완성된 IC 패키지 또는 미완성된 제조 상태의 IC 패키지에 대응하는 IC 패키지(100A-100C)의 요소를 도시한다. 다양한 실시예에서, IC 패키지(100A)는 도 5a 내지 5e에 예시된 제조 프로세스의 완료 또는 미완성 상태에 대응하고, IC 패키지(100B)는 도 6a 내지 6e에 예시된 제조 프로세스의 완료 또는 미완성 상태에 대응하고, 그리고/또는 IC 패키지(100C)는 도 7a 내지 7g에 예시된 제조 프로세스의 완성 또는 미완성 상태에 대응하며, 각각은 방법(800) 및 도 8과 관련하여 아래에서 논의된다.
도 1a 내지 1cb 각각은 예시를 위해 단순화되어 있다. 도 1a 내지 1cb에 도시된 요소의 상대적인 크기, 형상 및 위치는 아래에서 논의되는 실시예를 설명하기 위해 사용되는 비제한적인 예이다. 다양한 실시예에서, 하나 이상의 IC 패키지(100A-100C)는 명확성을 위해 도시되지 않은 도 1a 내지 1cb에 도시된 요소에 더하여 하나 이상의 요소, 예를 들어, 다이, 기판 또는 절연층을 포함한다.
도 1a 내지 1cb에 도시된 실시예에서, IC 패키지(100A-100C) 각각은 다이(D1-D4)의 일부 또는 전부를 포함한다. 다이, 예를 들어, 다이(D1-D4)는 하나 이상의 IC 디바이스를 포함하는 반도체 웨이퍼의 일부이다. 도 1a 내지 1cb에 도시된 실시예에서, 각각의 다이(D1-D4)는 대응하는 웨이퍼로부터 절단된 단일 다이를 나타낸다. 다양한 실시예에서, 하나 이상의 IC 패키지(100A-100C)는 대응하는 다이(D1-D4)를 포함하는 복수의 다이를 포함하는 전체 웨이퍼 또는 웨이퍼 부분을 나타내는 다이(D1-D4) 중 하나 이상을 포함한다.
다양한 실시예에서, 하나 이상의 IC 패키지(100A-100C)는 도 1a 내지 1cb에 묘사된 다이들(D1-D4) 중 일부 또는 전부 외에 하나 이상의 다이를 포함하고 그리고/또는 하나 이상의 IC 패키지(100A-100C)는 도 1a 내지 1cb에 묘사된 다이들(D1-D4) 중 일부 또는 전부보다 적은 다이를 포함한다.
도 1a 내지 1cb에 도시된 실시예에서, IC 패키지(100A-100C) 각각은 하나 이상의 전력 분배 구조물(CPD1-CPD4)을 포함하며, 이는 아래에서 더 논의된다. 다양한 실시예에서, 하나 이상의 IC 패키지(100A-100C)는 도 1a 내지 1cb에 도시된 하나 이상의 전력 분배 구조물(CPD1-CPD4)에 추가하여 하나 이상의 전력 분배 구조물을 포함한다. 일부 실시예에서, IC 패키지(100A)는 도 1a에 도시된 전력 분배 구조물(CPD2)을 포함하지 않는다. 일부 실시예에서, IC 패키지(100C)는 도 1ca 및 1cb에 도시된 전력 분배 구조물(CPD1-CPD4) 중 하나 이상을 포함하지 않는다.
각각의 다이(D1-D4)는 X 방향과, X 방향 및 Z 방향에 수직인 Y 방향(도 1a 내지 1cb에 도시되지 않음)을 따라 연장되고, 각각 X-Y 평면으로 연장되는 전면(FS) 및 후면(BS)을 포함한다. 주어진 다이(예를 들어, 다이 D1-D4)의 전면(FS)은 하나 이상의 IC 디바이스가 제조 프로세스에서 형성되는 표면에 대응하고, 후면(BS)은, 하나 이상의 회로가 위에 형성되는 반도체 웨이퍼의 반대쪽 표면에 대응한다. 일부 실시예에서, 주어진 웨이퍼의 후면(BS)은 박화(thinning) 동작으로 인한 표면에 대응한다. 도 1a 내지 1cb에 도시된 바와 같이, 각각의 다이(D1-D4)는 대응하는 전면(FS) 및 후면(BS) 화살표에 따라 Z 방향으로 양 또는 음으로 배향된다.
각각의 다이(D1-D4)의 전면(FS)은 대응하는 신호 라우팅 구조물(SR1-SR4)에 전기적으로 접속된 하나 이상의 IC 디바이스(도시되지 않음)를 포함하고, 각각의 다이(D1-D4)의 후면(BS)은 대응하는 하나 이상의 IC 디바이스에 전기적으로 접속된 대응하는 후면 전력 분배 구조물(BSPD1-BSPD4)을 포함한다. 일부 실시예에서, 신호 라우팅 구조물, 예를 들어, 신호 라우팅 구조물(SR1-SR4)은 하나 이상의 IC 디바이스를 포함하는 것으로 간주된다.
다양한 실시예에서, 하나 이상의 IC 디바이스는 로직, 신호 또는 애플리케이션 프로세서, 메모리, 고 대역폭 메모리(high-bandwidth memory; HBM), IC 상의 시스템(system on an IC; SoIC), 송신기 및/또는 수신기, 주문형 IC(application-specific IC; ASIC), 대규모 집적(large-scale integration; LSI) 회로 또는 초대규모 집적(very large-scale integration; VLSI) 회로, 전압 또는 전류 조정기 등 중 하나 또는 이들의 조합을 포함한다.
신호 라우팅 구조물, 예를 들어, 신호 라우팅 구조물(SR1-SR4)은 복수의 절연층에 의해 지지되고 전기적으로 분리되고 대응하는 하나 이상의 IC 디바이스의 기능성에 따라 배열된 복수의 전도성 세그먼트를 포함한다. 전도성 세그먼트는 전도성 라인, 비아, 접촉 패드, 및/또는 하나 이상의 전도성 물질, 예를 들어, 구리, 알루미늄, 텅스텐, 또는 티타늄과 같은 금속, 폴리실리콘 또는 낮은 저항의 신호 경로를 제공할 수 있는 또 다른 물질을 포함하는 UBM(under-bump metallization) 구조물을 포함한다. 절연층은 하나 이상의 유전체 물질, 예를 들어, 실리콘 이산화물, 실리콘 질화물, 또는 하나 이상의 하이-k 유전체 물질, 몰딩 화합물, 또는 인접한 전도성 세그먼트들을 서로 전기적으로 절연할 수 있는 다른 물질을 포함한다.
전력 분배 구조물, 예를 들어, 일부 실시예에서 전력 분배 네트워크로도 지칭되는 후면 전력 분배 구조물(BSPD1-BSPD4) 또는 전력 분배 구조물(CPD1-CPD4)은, 복수의 절연층에 의해 지지되고 전기적으로 분리되고, 예를 들어, 대응하는 전면(FS)의 하나 이상의 IC 디바이스의 전력 전달 요건에 따라 배열된 복수의 전도성 세그먼트를 포함한다. 다양한 실시예에서, 전력 분배 구조물은 실리콘 관통 비아(through-silicon via; TSV), 유전체 관통 비아(through-dielectric via; TDV), 전력 레일, 슈퍼 전력 레일(super power rail), 매립형 전력 레일, 그리드 또는 메시 구조물 내에 배열된 전도성 세그먼트, 또는 하나 이상의 IC 디바이스에 전력을 분배하는 데 적합한 또 다른 배열 중 하나 또는 이들의 조합을 포함한다. 일부 실시예에서, 전력 분배 구조물은 전력 분배 요소로부터 전기적으로 격리되고, 하나 이상의 대응하는 신호 라우팅 경로, 예를 들어, 도 1ca, 1cb, 2b, 3b 및 7f와 관련하여 아래에서 논의되는 비아 구조물(VT)을 제공하도록 구성된 하나 이상의 요소를 포함한다. 전력 분배 구조물의 비제한적인 예는 도 2a 내지 4d와 관련하여 아래에서 논의된다.
다양한 실시예에서, 신호 라우팅 구조물, 예들 들어, 신호 라우팅 구조물(SR1-SR4), 또는 전력 분배 구조물, 예를 들어, 후면 전력 분배 구조물(BSPD1-BSPD4) 또는 전력 분배 구조물(CPD1-CPD4) 중 하나 이상은, 유도성 디바이스 또는 용량성 디바이스, 예를 들어, 금속-절연체-금속(metal-insulator-metal; MIM) 커패시터 또는 고밀도 MIM(high density MIM; HDMIM) 커패시터(미도시) 중 하나 이상으로서 배열된 하나 이상의 전도성 세그먼트를 포함한다.
도 1a에 도시된 IC 패키지(100A)는 Z 방향으로 정렬된 다이(D1-D4)를 포함하고, 일부 실시예에서 3D IC(100A), IC 스택(100A) 또는 큐브(100A)로 지칭된다. 각각의 다이(D1 및 D3)는 후면(BS)이 양의 Z 방향으로 전면(FS)에 대해 정렬되는 것에 대응하는 Z 방향으로의 음의 배향을 가지며, 각각의 다이(D2 및 D4)는 전면(FS)이 양의 Z 방향으로 후면(BS)에 대해 정렬되는 것에 대응하는 Z 방향으로의 양의 배향을 갖는다.
전력 분배 구조물(CPD1)은, 다이(D1)의 후면 전력 분배 구조물(BSPD1)과 다이(D2)의 후면 전력 분배 구조물(BSPD2) 사이에 위치하고, 각각의 후면 전력 분배 구조물(BSPD1 및 BSPD2)과 직접 접촉함으로써 다이(D1)의 후면 전력 분배 구조물(BSPD1)을 다이(D2)의 후면 전력 분배 구조물(BSPD2)에 전기적으로 접속시킨다. 전력 분배 구조물(CPD2)은, 다이(D3)의 후면 전력 분배 구조물(BSPD3)과 다이(D4)의 후면 전력 분배 구조물(BSPD4) 사이에 위치하고, 각각의 후면 전력 분배 구조물(BSPD3 및 BSPD4)과 직접 접촉함으로써 다이(D3)의 후면 전력 분배 구조물(BSPD3)을 다이(D4)의 후면 전력 분배 구조물(BSPD4)에 전기적으로 접속시킨다.
도 1a에 도시된 실시예에서, 다이(D2)의 신호 라우팅 구조물(SR2)은 계면(HB1)에서 다이(D3)의 신호 라우팅 구조물(SR3)에 전기적으로 접속된다. 다양한 실시예에서, 계면, 예를 들어, 계면(HB1)은, 예를 들어, 밀봉층, 복수의 솔더 범프, 또는 인접한 신호 라우팅 구조물들, 예를 들어, 신호 라우팅 구조물들(SR2 및 SR3) 사이에 복수의 전기적 접속을 제공할 수 있는 또 다른 구조물을 포함하는 하이브리드 본드 구조물을 포함한다.
일부 실시예에서, IC 패키지(100A)는 계면(HB1)을 포함하지 않고, 다이 D2의 신호 라우팅 구조물(SR2)은 하나 이상의 추가 요소, 예를 들어, 기판, 인터포저, 또는 하나 이상의 추가 다이(미도시됨)를 통해 다이(D3)의 신호 라우팅 구조물(SR3)에 전기적으로 접속된다. 일부 실시예에서, 다이(D2)의 신호 라우팅 구조물(SR2) 또는 다이(D3)의 신호 라우팅 구조물(SR3) 중 하나 또는 둘 모두는 계면(미도시)을 통해 인접한 다이의 후면 전력 구조물에 전기적으로 접속된다.
도 1a에 기술된 실시예에서, IC 패키지(100A)는 이에 따라 제1 쌍의 다이로 배열된 다이(D1 및 D2) 및 제2 쌍의 다이로 배열된 다이(D3 및 D4)를 포함하고, 제1 및 제2 쌍의 다이는 예를 들어, 계면(HB1)에서 서로 전기적으로 접속된다. 다양한 실시예에서, IC 패키지(100A)는 제1 다이 쌍 또는 제2 다이 쌍 중 하나를 포함하지 않거나, 제1 다이 쌍 및 제2 다이 쌍에 추가하여 그리고 Z 방향으로 제1 다이 쌍 및 제2 다이 쌍과 정렬되는 하나 이상의 다이 쌍(도시되지 않음)을 포함한다. 다양한 실시예에서, IC 패키지(100A)는 제1 다이 쌍 및 제2 다이 쌍 중 하나 또는 둘 모두에 추가하여 하나 이상의 개별 다이(도시되지 않음)를 포함하고 Z 방향으로 제1 다이 쌍 및 제2 다이 쌍과 정렬된다.
도 1a에 도시된 실시예에서, IC 패키지(100A)는 2개의 후면 전력 분배 구조물에 전기적으로 접속된 전력 분배 구조물(CPD1 및 CPD2) 각각을 포함한다. 다양한 실시예에서, IC 패키지(100A)는, 2개 초과의 후면 전력 분배 구조물, 예를 들어, X 방향 및/또는 Y 방향의 다이(D1-D4) 중 하나에 인접한 하나 이상의 다이(미도시됨)의 후면 전력 분배 구조물에 전기적으로 접속된 하나 이상의 전력 분배 구조물, 예를 들어, 전력 분배 구조물(CPD1 또는 CPD2)을 포함한다.
위에서 논의된 구성에 의해, IC 패키지(100A)는 다이(D1-D4) 중 일부 또는 전부를 포함하고, 각각은 인접한 하나 이상의 다이(D1-D4)에 전기적으로 접속됨으로써, 다이(D1-D4) 중 일부 또는 전부는 다이(D1-D4) 중 일부 또는 전부에 기초한 기능적 능력을 갖는 전기적으로 통합된 조립체로서 배열된다.
적어도 2개의 후면 전력 분배 구조물, 예를 들어, BSPD1 및 BSPD2 또는 BSPD3 및 BSPD4에 전기적으로 접속된 적어도 하나의 전력 분배 구조물(CPD1 또는 CDP2)을 포함함으로써, IC 패키지(100A)는 적어도 2개의 다이의 각각의 후면 전력 분배 구조물에 전기적으로 접속된 전력 분배 구조물을 포함하지 않는 접근법에 비해 더 낮은 전력 분배 경로 저항 및 더 큰 배열 유연성을 가질 수 있다.
도 1b에 도시된 IC 패키지(100B)는 Z 방향으로 각각의 다이(D2 및 D3)와 정렬된 다이(D1)를 포함하고, 일부 실시예에서 InFO 패키지(100B)로 지칭된다. 다이(D1)는 Z 방향으로 음의 배향을 가지며, 다이(D2) 및 다이(D3) 각각은 Z 방향으로 양의 배향을 갖는다.
전력 분배 구조물(CPD1)은, 다이(D1)의 후면 전력 분배 구조물(BSPD1)과 다이(D2)의 후면 전력 분배 구조물(BSPD2) 및 다이(D3)의 후면 전력 분배 구조물(BSPD3) 각각의 사이에 위치하고, 각각의 후면 전력 분배 구조물(BSPD1, BSPD2, 및 BSPD3)과 직접 접촉함으로써 다이(D1)의 후면 전력 분배 구조물(BSPD1)을 다이(D2)의 후면 전력 분배 구조물(BSPD2) 및 다이(D3)의 후면 전력 분배 구조물(BSPD3) 각각에 전기적으로 접속시킨다.
IC 패키지(100B)는 또한 Z 방향으로 다이(D2 및 D3) 각각과 정렬된 기판(INT1), X 방향으로 다이들(D2 및 D3) 사이와 Z 방향으로 다이(D1)와 기판(INT1) 사이에 위치하는 절연층(DL)을 포함한다. 복수의 비아 구조물(V)은 Z 방향으로 절연층(DL)을 관통해 연장된다.
복수의 접속 범프(B)는, 전력 분배 구조물(CPD1)과 복수의 비아 구조물(V) 사이에 위치하고 전력 분배 구조물(CPD1)을 복수의 비아 구조물(V)에 전기적으로 접속시키는 제1 서브세트(라벨 표기됨), 복수의 비아 구조물(V)과 기판(INT1) 사이에 위치하고 복수의 비아 구조물(V)을 기판(INT1)에 전기적으로 접속시키는 제2 서브세트, 다이(D2)의 신호 라우팅 구조물(SR2)과 기판(INT1) 사이에 위치하고 다이(D2)의 신호 라우팅 구조물(SR2)을 기판(INT1)에 전기적으로 접속시키는 제3 서브세트, 그리고 다이(D3)의 신호 라우팅 구조물(SR3)과 기판(INT1) 사이에 위치하고 다이(D3)의 신호 라우팅 구조물(SR3)을 기판(INT1)에 전기적으로 접속시키는 제4 서브세트를 포함한다.
기판, 예를 들어, 기판(INT1)은, 제1 면으로부터, 제1 면보다 양의 Z 방향을 따라 더 멀리 위치된 제2면(라벨 표기되지 않음)까지의 신호 경로를 제공하도록 배열된 복수의 전도성 세그먼트를 포함하는 하나 이상의 경질 절연층이다. 다양한 실시예에서, 신호 경로에서 제1 측 전기 접속부로서 배열된 전도성 세그먼트의 제1 피치는, 신호 경로에서 제2 측 전기 접속부로서 배열된 전도성 세그먼트의 제2 피치와 동일하거나 그보다 작거나 크다. 일부 실시예에서, 제2 피치보다 작거나 큰 제1 피치를 포함하는 배열을 팬-아웃 배열이라고 한다. 일부 실시예에서, 팬-아웃 배열을 갖는 기판, 예를 들어, 기판(INT1)은 인터포저, 예를 들어, 인터포저(INT1)로 지칭된다. 일부 실시예에서, 기판은 방법(800) 및 도 5a 내지 8과 관련하여 아래에서 논의되는 캐리어 웨이퍼(C1-C5)와 같은 캐리어 웨이퍼의 일부 또는 전부를 포함한다.
비아 구조물, 예를 들어, 비아 구조물(V)은 평면, 예를 들어, 전도성 라인, 예를 들어, 전력 분배 구조물(CPD1)의 전도성 라인이 배열되는 X-Y 평면에 수직인 방향, 예를 들어, Z 방향으로 절연층을 관통해 연장되는 전도성 세그먼트이다. 일부 실시예에서, 비아 구조물(V)은 또한 TSV V 또는 TDV V로 지칭된다. 다양한 실시예에서, 수직 평면에서 비아 구조물의 단면은 원형, 타원형, 정사각형, 직사각형, 육각형 또는 다른 적절한 2차원 형상을 갖는다.
접속 범프, 예를 들어, 접속 범프(B)는, 인접한 전도성 표면들, 예를 들어, 전력 분배 구조물(CPD1)과 같은 전력 분배 구조물 또는 기판(INT1)의 신호 경로와 같은 신호 경로의 전도성 세그먼트를 기계적으로 본딩하고 이들을 전기적으로 접속할 수 있도록 구성된 하나 이상의 전도성 물질을 포함하는 체적(volume)이다. 다양한 실시예에서, 접속 범프는 구형, 타원형, 기둥형 또는 다른 적절한 3차원 형상을 갖는다. 다양한 실시예에서, 접속 범프는 납, 구리, 알루미늄, 주석, 아연, 금 또는 다른 적절한 물질 중 하나 이상을 포함한다. 일부 실시예에서, 접속 범프는 솔더 범프라고도 한다.
도 1b에 도시된 실시예에서, IC 패키지(100B)는 접속 범프(B)의 제1 서브세트를 통해 전력 분배 구조물(CPD1)에 전기적으로 접속된 비아 구조물(V)을 포함한다. 일부 실시예에서, IC 패키지(100B)는 전력 분배 구조물(CPD1)과 직접 접촉하고 이에 의해 전력 분배 구조물(CPD1)에 전기적으로 접속된 비아 구조물(V)를 포함한다.
도 1b에 도시된 실시예에서, IC 패키지(100B)는 접속 범프(B)의 제3 서브세트를 통해 기판(INT1)에 전기적으로 접속된 다이(D2)와, 접속 범프(B)의 제4 서브세트를 통해 기판(INT1)에 전기적으로 접속된 다이(D3)를 포함한다. 다양한 실시예에서, IC 패키지(100B)는 기판(INT1)에 전기적으로 접속된 다이들(D2 및 D3) 중 하나를 포함하거나, 다이(D2 및 D3)에 추가하여 그리고 접속 범프(B)의 하나 이상의 대응하는추가 서브세트에 전기적으로 접속된 하나 이상의 다이(도시되지 않음)를 포함한다.
도 1b에 도시된 실시예에서, IC 패키지(100B)는 전력 분배 구조물(CPD1)에 전기적으로 접속된 다이(D1)의 후면 전력 분배 구조물(BSPD1), 다이(D2)의 후면 전력 분배 구조물(BSPD2), 및 다이(D3)의 후면 전력 분배 구조물(BSPD3)을 포함한다. 다양한 실시예에서, IC 패키지(100B)는 전력 분배 구조물(CPD1)에 전기적으로 접속된 다이(D2)의 후면 전력 분배 구조물(BSPD2) 및 다이(D3)의 후면 전력 분배 구조물(BSPD3) 중 하나를 포함하거나, 전력 분배 구조물(CPD1)에 전기적으로 접속된, 즉, 다이(D1) 또는 다이(D2 및 D3)와 함께 X 방향 및/또는 Y 방향으로 정렬된, 하나 이상의 대응하는 추가 다이(미도시)의 하나 이상의 추가 후면 전력 분배 구조물을 포함한다. 다양한 실시예에서, 다이(D1-D3) 중 하나 이상이 다이 스택, 예를 들어, IC 패키지(100B)에 포함된, 도 1a와 관련하여 위에서 논의된 IC 패키지(100A)에 포함된다.
도 1b에 도시된 실시예에서, IC 패키지(100B)는 전술한 바와 같이 기판(INT1)과 전력 분배 구조물(CPD1) 사이에 위치하고 이들 모두에 전기적으로 접속된 다이(D2 및 D3) 각각을 포함한다. 다양한 실시예에서, IC 패키지(100B)는 기판(INT1)과 전력 분배 구조물(CPD1) 사이에 배치되고 이들 모두에 전기적으로 접속된 다이(D2 및 D3) 중 하나를 포함하거나, 기판(INT1)과 전력 분배 구조물(CPD1) 사이에 위치하고 이들 모두에 전기적으로 접속된 다이(D2 및 D3)에 추가적으로 하나 이상의 다이(도시되지 않음)를 포함한다.
도 1b에 도시된 실시예에서, IC 패키지(100B)는 각각의 다이(D1-D3) 및 복수의 비아 구조물(V)에 전기적으로 접속된 전력 분배 구조물(CPD1)을 포함한다. 다양한 실시예에서, IC 패키지(100B)는 다이(D1-D3)의 서브세트 및 복수의 비아 구조물(V)에 전기적으로 접속된 전력 분배 구조물(CPD1)과, 다이(D1-D3)의 하나 이상의 대응하는 추가 서브세트 및 복수의 비아 구조물(V)에 전기적으로 접속된 하나 이상의 추가 전력 분배 구조물(미도시)을 포함한다.
도 1b에 도시된 실시예에서, IC 패키지(100B)는 다이들(D2 및 D3) 사이에 위치된 복수의 비아 구조물(V) 전체를 포함하고, 이에 의해 기판(INT1)과 전력 분배 구조물(CPD1) 사이의 전기적 접속을 제공한다. 다양한 실시예에서, IC 패키지(100B)는 기판(INT1)과 전력 분배 구조물(CPD1) 사이의 전기적 접속을 제공하기 위해 다이(D2 및 D3)에 대해 달리 배치된 복수의 비아 구조물(V)의 일부 또는 전부를 포함한다. 일부 실시예에서, IC 패키지(100B)는 전력 분배 구조물(CPD1)에 추가하여 기판(INT1)과 하나 이상의 전력 분배 구조물(도시되지 않음) 사이의 전기적 접속을 제공하도록 위치된 복수의 비아 구조물(V)의 일부 또는 전부를 포함한다.
도 1b에 도시된 실시예에서, IC 패키지(100B)는 총 3개의 비아 구조물(V)을 포함한다. 다양한 실시예에서, IC 패키지(100B)는 3개보다 적거나 많은 비아 구조물(V)을 포함한다.
위에서 논의된 구성에 의해, IC 패키지(100B)는 적어도 하나의 전력 분배 구조물(CPD1)을 통해 기판(INT1)에 전기적으로 접속된 다이(D1-D3)의 일부 또는 전부를 포함함으로써, 다이들(D1-D3) 중 일부 또는 전부는 기판(INT1)을 통해 전력을 수신할 수 있고 다이들(D1-D3) 중 일부 또는 전부에 기초한 기능적 능력을 갖는 전기 집적 조립체로서 배열된다.
적어도 2개의 후면 전력 분배 구조물, 예를 들어, BSPD1 및 BSPD2 또는 BSPD3에 전기적으로 접속된 적어도 하나의 전력 분배 구조물(CPD1)을 포함함으로써, IC 패키지(100B)는 적어도 2개의 다이 각각의 후면 전력 분배 구조물에 전기적으로 접속된 전력 분배 구조물을 포함하지 않는 접근법에 비해 더 낮은 전력 분배 경로 저항 및 더 큰 배열 유연성을 가질 수 있다.
일부 실시예에서 InFO 패키지(100C)로 지칭되는 도 1ca 및 1cb에 도시된 IC 패키지(100C)는, 다이(D1-D3), 기판(INT1), 전력 분배 구조물(CPD1), 및 다이(D2)와 다이(D3) 사이의 절연층(DL)을 관통해 연장되는 비아 구조물(V)의 제1 서브세트를 포함하며, IC 패키지(100B)와 관련하여 위에서 논의된 다양한 실시예에 따라 이 요소들이 배열된다. 일부 실시예에서, IC 패키지(100C)의 기판(INT1)은 베이스보드(INT1)로 지칭된다.
도 1ca 및 1cb에 도시된 실시예에서, IC 패키지(100C)는 또한 후술하는 바와 같이 배열된 전력 분배 구조물(CPD2-CPD4), 기판(INT2), 다이(DA), 비아 구조물(V)의 제2 및 제3 서브세트, 및 추가 절연층(DL)을 포함한다.
도 1ca에 도시된 실시예에서, 접속 범프(B)의 서브세트는 기판(INT1) 및 다이(D2)의 신호 라우팅 구조물(SR2) 또는 다이(D3)의 신호 라우팅 구조물(SR3)과 접촉함으로써, IC 패키지(100C)는 기판(INT1)으로부터 신호 라우팅 구조물(SR2 및 SR3)까지의 신호 경로 접속을 포함하도록 구성된다. 도 1cb에 도시된 실시예에서, 접속 범프(B)의 서브세트는 기판(INT1)과, 다이(D2)의 신호 라우팅 구조물(SR2) 및 다이(D3)의 신호 라우팅 구조물(SR3)과 접촉하는 캐리어 웨이퍼(C5)와 접촉한다. 캐리어 웨이퍼(C5)는 예를 들어, TSV 및/또는 TDV 구조물(라벨 표기되지 않음)과 같은 복수의 전도성 경로를 포함하고, 이에 따라 IC 패키지(100C)는 기판(INT1)으로부터 신호 라우팅 구조물(SR2 및 SR3)까지의 신호 경로 접속을 포함하도록 구성된다. 캐리어 웨이퍼(C5)는 방법(800) 및 도 7a 및 8과 관련하여 아래에서 더 논의된다.
도 1ca에 도시된 실시예에서, IC 패키지(100C)는 기판(INT1)이 부착되기 전에 캐리어 웨이퍼(C5)가 제거되는 제1 경우에 대응하고, 도 1cb에 도시된 실시예에서, IC 패키지(100C)는 도 7g 및 8과 관련하여 아래에서 논의되는 바와 같이 기판(INT1)이 부착되기 전에 캐리어 웨이퍼(C5)가 제거되지 않는 제2 경우에 대응한다.
도 1ca 및 1cb에 도시된 실시예에서, 전력 분배 구조물(CPD1)은, 다이(D1)의 후면 전력 분배 구조물(BSPD1)과 전력 분배 구조물(CPD4) 사이에 위치하고, 각각의 후면 전력 분배 구조물(BSPD1)과 전력 분배 구조물(CPD4)을 직접 접촉함으로써 다이(D1)의 후면 전력 분배 구조물(BSPD1)을 전력 분배 구조물(CPD4)에 전기적으로 접속시킨다; 전력 분배 구조물(CPD2)은, 다이(D2)의 후면 전력 분배 구조물(BSPD2)과 전력 분배 구조물(CPD4) 사이에 위치하고, 각각의 후면 전력 분배 구조물(BSPD2)과 전력 분배 구조물(CPD4)을 직접 접촉함으로써 다이(D2)의 후면 전력 분배 구조물(BSPD2)을 전력 분배 구조물(CPD4)에 전기적으로 접속시킨다; 그리고 전력 분배 구조물(CPD3)은, 다이(D3)의 후면 전력 분배 구조물(BSPD3)과 전력 분배 구조물(CPD4) 사이에 위치하고, 각각의 후면 전력 분배 구조물(BSPD3)과 전력 분배 구조물(CPD4)을 직접 접촉함으로써 다이(D3)의 후면 전력 분배 구조물(BSPD3)을 전력 분배 구조물(CPD4)에 전기적으로 접속시킨다. 전력 분배 구조물(CPD4)은, 전력 분배 구조물(CPD1)과 전력 분배 구조물(CPD2 및 CPD3) 각각의 사이에 위치하고, 전력 분배 구조물(CPD1-CPD3) 각각과 직접 접촉하여 전력 분배 구조물(CPD1)을 전력 분배 구조물(CPD2 및 CPD3) 각각에 전기적으로 접속시킨다.
일부 실시예에서, IC 패키지(100C)는 전력 분배 구조물(CPD1-CPD3) 중 하나 이상을 포함하지 않으며, 전력 분배 구조물(CPD4)은 직접 접촉하고, 이에 따라 대응하는 하나 이상의 후면 전력 분배 구조물(BSPD1-BSPD3)에 전기적으로 접속된다.
전력 분배 구조물(CPD4)은, 양의 X 방향을 따라 다이(D1)에 인접한 절연층(DL)에 위치한 비아 구조물(V)의 제1 서브세트와 비아 구조물(V)의 제2 서브세트 사이에 위치하고, 대응하는 접속 범프(B)를 통해 비아 구조물(V)의 제1 서브세트 및 비아 구조물(V)의 제2 서브세트 사이에 전기적으로 접속된 비아 구조물(VT)을 포함한다. 도 2b 및 3b와 관련하여 아래에서 논의되는 바와 같이, 비아 구조물(VT)은 전력 분배 구조물(CPD4)의 전력 분배 요소로부터 전기적으로 격리된다.
따라서 IC 패키지(100C)는, 도 1cb에 도시된 실시예에서, 전력 분배 구조물(CPD4)을 통해 기판들(INT1 및 INT2) 사이에 신호 라우팅 경로를 제공하도록 구성되고 전력 분배 구조물(CPD4)의 전력 분배 요소로부터 전기적으로 격리된, 비아 구조물(V)의 제1 및 제2 서브세트, 비아 구조물(VT)을 포함하는 전력 분배 구조물(CPD4), 접속 범프(B), 및 캐리어 웨이퍼(C5)를 포함한다. 일부 실시예에서, IC 패키지(100C)는 비아 구조물(VT)과 직접 접촉하는 비아 구조물(V)의 제1 또는 제2 서브세트 중 하나 또는 둘 다를 포함하고, 따라서, 도 1cb에 도시된 실시예에서, 전력 분배 구조물(CPD4)을 통해 기판들(INT1 및 INT2) 사이에 신호 라우팅 경로를 제공하도록 구성되고 전력 분배 구조물(CPD4)의 전력 분배 요소로부터 전기적으로 격리된 구성된, 비아 구조물(V)의 제1 및 제2 서브세트, 전력 분배 구조물(CPD4), 존재하는 경우, 접속 범프(B), 및 캐리어 웨이퍼(C5)를 포함한다.
비아 구조물(V)의 제3 서브세트는 음의 X 방향을 따라 다이(D1)에 인접한 절연층(DL)에 위치되고, 이에 의해 전력 분배 구조물(CPD1) 및 기판(INT2)에 전기적으로 접속된다. IC 패키지(100C)가 전력 분배 구조물(CPD1)을 포함하지 않는 일부 실시예에서, 비아 구조물(V)의 제3 서브세트는 이에 따라 전력 분배 구조물(CPD4) 및 기판(INT2)에 전기적으로 접속된다.
도 1ca 및 1cb에 도시된 제1 내지 제3 서브세트 각각에 포함된 비아 구조물(V)의 수는 예시의 목적으로 제공된 비제한적인 예이다. 다양한 실시예에서, IC 패키지(100C)는 도 1ca 및 1cb에 도시된 수보다 적거나 큰 수를 갖는 비아 구조물(V)의 제1 내지 제3 서브세트 중 하나 이상을 포함한다. 다양한 실시예에서, IC 패키지(100C)는 비아 구조물(V)의 제1 내지 제3 서브세트 중 하나 이상을 포함하지 않는다. 일부 실시예에서, 비아 구조물(V)의 제1 내지 제3 서브세트 중 주어진 하나는 TSV V 또는 TDV V로 지칭된다.
이에 의해 전력 분배 구조물(CPD4)은 비아 구조물(V)의 제2 서브세트 및 대응하는 접속 범프(B)를 통해, 그리고 전력 분배 구조물(CPD1), 비아 구조물(V)의 제3 서브세트, 및 대응하는 접속 범프(B)를 통해 기판(INT2)에 전기적으로 접속된다. 다이(D1), 기판(INT2) 및 다이(DA)는 Z 방향으로 정렬되고, 기판(INT2)은 대응하는 접속 범프(B)를 통해 다이(DA)에 전기적으로 접속된다.
전면(FS) 및 후면(BS) 모두 상에 전기 접속을 포함하는 다이(D1-D4)와 비교하여, 다이(DA)는 신호 및 전력 분배 경로를 모두 포함하는, 전면(FS) 상에서만의 전기 접속을 포함한다. 일부 실시예에서, 다이(DA)는 또한 플립-칩(DA)으로 지칭되고, 대응하는 접속 범프(B)를 통해 다이(DA)에 전기적으로 접속된 기판(INT2)은 플립-칩 배열로 지칭된다.
일부 실시예에서, 다이(D1-D3) 각각은 제1 기준 치수에 기초한 피처 크기를 갖는 하나 이상의 IC 디바이스를 포함하고, 다이(DA)는 제1 기준 치수와 상이한 제2 기준 치수에 기초한 피처 크기를 갖는 하나 이상의 IC 디바이스를 포함한다. 일부 실시예에서, 제2 기준 치수는 제1 기준 치수보다 크다.
도 1ca 및 1cb에 도시된 실시예에서, IC 패키지(100C)는 기판(INT2)에 전기적으로 접속된 단일 다이(DA)를 포함한다. 일부 실시예에서, IC 패키지(100C)는 기판(INT2)에 전기적으로 접속된 하나 이상의 추가 다이(DA)(도시되지 않음)를 포함한다.
위에서 논의된 구성에 의해, IC 패키지(100C)는 적어도 하나의 전력 분배 구조물(CPD4)을 통해 기판(INT1)에 전기적으로 접속된 다이(D1-D3)와, 기판(INT2)을 통해 기판(INT1)에 전기적으로 접속된 다이(DA) 중 일부 또는 전부, 그리고 일부 실시예에서 전력 분배 구조물(CPD4)의 비아 구조물(VT)을 포함한다. 다이(D1-D3) 및 다이(DA)의 일부 또는 전부는 기판(INT1)을 통해 전력을 수신할 수 있고 다이(D1-D3) 및 다이(DA)의 일부 또는 전부에 기초한 기능적 능력을 가질 수 있는 전기적으로 통합된 조립체로서 배열된다.
적어도 2개의 후면 전력 분배 구조물, 예를 들어, BSPD1 및 BSPD2 또는 BSPD3에 전기적으로 접속된 적어도 하나의 전력 분배 구조물(CPD4)을 포함함으로써, IC 패키지(100C)는 적어도 2개의 다이의 각각의 후면 전력 분배 구조물에 전기적으로 접속된 전력 분배 구조물을 포함하지 않는 접근법에 비해 더 낮은 전력 분배 경로 저항 및 더 큰 배열 유연성을 가질 수 있다.
도 2a 내지 4d는 도 1a 내지 도 1cb와 관련하여 위에서 논의된 다양한 실시예들에 따른, 후면 전력 분배 구조물(BSPD1-BSPD3) 및/또는 전력 분배 구조물(CPD1-CPD4)의 부분들의 조합으로서 사용 가능한 IC 구조물의 비제한적인 예를 도시한다. 도 2a 내지 4d 각각은 예시를 위해 단순화되어 있다. 도 2a 내지 4d에 도시된 요소들의 수와, 상대적인 크기, 형상 및 위치는 아래에서 논의되는 실시예를 설명하기 위해 사용되는 비제한적인 예이다. 다양한 실시예에서, 도 2a 내지 4d에 도시된 하나 이상의 IC 구조물은, 명확성을 위해 도시되지 않은 도 2a 내지 4d에 도시된 요소들에 추가하여, 하나 이상의 요소, 예를 들어, 전도성 라인, 비아 구조물, 전력 레일, 접속 범프, UBM 구조물, 용량성 및/또는 유도성 디바이스 또는 절연층을 포함한다.
도 2a 및 2b는 일부 실시예에 따른 IC 구조물의 단면도이다. 도 2a 및 2b 각각은 전력 분배 구조물(BSPDA 및 BSPDB) 및 공통 전력 분배 구조물(CPD)의 요소를 포함하는 메시 구조물의 X-Z 평면 단면의 비제한적인 예를 도시한다. 각각의 전력 분배 구조물(BSPDA 및 BSPDB)은 후면 전력 분배 구조물(BSPD1-BSPD3) 및/또는 전력 분배 구조물(CPD1-CPD3)의 일부 또는 전부로서 사용 가능하며, 공통 전력 분배 구조물(CPD)은 전력 분배 구조물(CPD1-CPD4)의 일부 또는 전부로서 사용 가능하며, 각각은 도 1a 내지 1cb와 관련하여 위에서 논의되었다.
도 2a 및 2b에 도시된 각각의 메시 구조물은 X 방향으로 연장되는 전도성 라인(BM0A, BM2A, BM4A, BM6A, BM4B, BM2B 및 BM0B) 및 Y 방향(도시되지 않음)으로 연장되는 전도성 라인(BM1A, BM3A, BM5A, BM5B, BM3B 및 BM1B)을 포함한다. 비아 구조물(VG)(라벨 표기된 부분)은, 인접한 층들의 전도성 라인들의 서브세트들 사이에 위치하고, 이 전도성 라인들의 서브세트들을 서로 전기적으로 접속시키며, 전도성 라인의 서브세트들은 분배된 전력 전압 레벨들에 대응한다.
도 2a 및 2b에 도시된 실시예에서, IC 구조물은 2개의 전력 전압 레벨, 예를 들어, 접지 전압 레벨 및 전력 공급 전압 레벨을 분배하도록 구성되고, 따라서 각 층에 2개의 전도성 라인 서브세트를 포함한다. 제1 서브세트는 단면도의 X-Z 평면에 대응하고 전도성 라인(BM0A-BM0B)의 연속적인 경계 및 접속 비아 구조물(VG)에 의해 표시된다. 제2 서브세트는, 전도성 라인(BM0A, BM2A, BM4A, BM6A, BM4B, BM2B 및 BM0B)가 보이지 않는 또 다른 X-Z 평면(Y 방향으로 단면도 X-Z 평면으로부터 오프셋됨)에 대응하고, 각 전도성 라인(BM1a, BM3A, BM5A, BM5B, BM3B 및 BM1B) 및 접속 구조물(VG)은 개별 경계로 표시된다. 도 2a 및 2b에 대응하는 평면도는 도 3a 및 3b와 관련하여 아래에서 논의된다.
일부 실시예에서, IC 구조물은 2개 초과의 전력 전압 레벨을 분배하도록 구성되고 2개 초과의 전도성 라인 서브세트 및 접속 비아 구조물을 포함한다.
전도성 라인(BM0A-BM0B)은 IC 패키지, 예를 들어, IC 패키지(100A-100C)의 절연층(미도시)에 위치하는 하나 이상의 금속과 같은 전도성 물질을 포함한다. 도 2a 및 2b에 도시된 실시예에서, 전도성 라인(BM0A-BM5A) 및 대응하는 접속 비아 구조물(VG)을 포함하는 층은 전력 분배 구조물(BSPDA)에 포함되고, 전도성 라인(BM6A-BM2B) 및 대응하는 접속 비아 구조물(VG)을 포함하는 층은 공통 전력 분배 구조물(CPD)에 포함되며, 전도성 라인(BM1B 및 BM0B) 및 대응하는 접속 비아 구조물(VG)을 포함하는 층은 전력 분배 구조물(BSPDB)에 포함된다.
일부 실시예에서, 전도성 라인(BM0A-BM5A)을 포함하는 층은 각각 전력 분배 구조물(BSPDA)의 제1 내지 제6 후면 금속층으로 지칭되고, 전도성 라인(BM0B 및 BM1B)을 포함하는 층은 각각 전력 분배 구조물(BSPDB)의 제1 및 제2 후면 금속층이라고 지칭된다. 다양한 실시예에서, 전도성 라인(BM6A-BM2B)을 포함하는 층은 공통 전력 분배 구조물(CPD)의 각각의 제1 내지 제5 또는 각각의 제5 내지 제1 후면 금속층으로 지칭된다.
도 2a 및 2b에 도시된 각각의 전력 분배 구조물(BSPDA 및 BSPDB) 및 공통 전력 분배 구조물(CPD)에서 전도성 라인의 층의 수는 IC 구조물을 설명하기 위해 사용되는 비제한적인 예이다. 다양한 실시예에서, 전력 분배 구조물(BSPDA 또는 BSPDB) 또는 공통 전력 분배 구조물(CPD) 중 하나 이상은 도 2a 및 2b에 도시된 층에 추가하여 하나 이상의 층을 포함하거나, 도 2a 및 2b에 도시된 층들 중 하나 이상을 포함하지 않는다.
다양한 실시예에서, 전력 분배 구조물(BSPDA 또는 BSPDB) 중 하나의 층에 인접한 공통 전력 분배 구조물(CPD)의 층 내의 전도성 라인, 예를 들어, 전도성 라인(BM6A 또는 BM2B)은 도 4a 내지 4d와 관련하여 아래에서 논의되는 전도성 라인(CPDL1)에 대응한다.
도 2a에 도시된 실시예에서, 각각의 전력 분배 구조물(BSPDA 및 BSPDB) 및 공통 전력 분배 구조물(CPD)은, 전력 분배 구조물(BSPDA 및 BSPDB) 및 공통 전력 분배 구조물(CPD)의 전체가 Z 방향으로 정렬되도록 동일한 수의 전도성 라인(BM0A-BM0B)을 포함한다. 다양한 실시예에서, 전력 분배 구조물(BSPDA 및 BSPDB) 및 공통 전력 분배 구조물(CPD)은, 전력 분배 구조물(BSPDA 또는 BSPDB) 또는 공통 전력 분배 구조물(CPD) 중 하나 이상의 부분이 Z 방향으로 정렬되고, 하나 이상의 전력 분배 구조물(BSPDA 또는 BSPDB) 또는 공통 전력 분배 구조물(CPD)의 다른 부분이 X 방향 및/또는 Y 방향으로 전력 분배 구조물(BSPDA 또는 BSPDB) 또는 공통 전력 분배 구조물(CPD)의 다른 것(들)을 넘어 연장되도록, 다양한 수의 전도성 라인(BM0A-BM0B)을 포함한다.
도 2b에 도시된 실시예에서, 공통 전력 분배 구조물(CPD)은 전력 분배 구조물(BSPDA)의 전도성 라인(BM0A-BM5A) 및 전력 분배 구조물(BSPDB)의 전도성 라인(BM1B 및 BM0B)을 넘어 양의 X 방향으로 연장되는 전도성 라인(BM6A-BM2B)을 포함한다.
도 2b에 도시된 실시예에서, 비아 구조물(VT)은 공통 전력 분배 구조물(CPD)의 연장된 부분에서 Z 방향으로 그리고 인접한 전도성 라인들(BM6A-BM2B) 사이에서 연장된다. 비아 구조물(VT)은 공통 전력 분배 구조물(CPD)의 2개의 전력 전압 레벨 구성에 대응하는 비아 구조물(VG) 및 전도성 라인(BM6A-BM2B)의 각 서브세트로부터 전기적으로 격리되고, 이에 의해 전력 전압 레벨로부터 분리된 신호 경로를 제공하도록 구성된다.
도 2b에 도시된 실시예에서, 비아 구조물(VT)은 전력 분배 구조물(BSPDA 및 BSPDB)로 연장되고, 이에 따라 도 1ca 및 1cb와 관련하여 위에서 논의된 비아 구조물(V)의 제1 및 제2 서브세트의 일부 또는 전부에 대응한다. 일부 실시예에서, 비아 구조물(VT)은 전력 분배 구조물(BSPDA 또는 BSPDB) 중 하나 또는 둘 모두로 연장되지 않으며, 비아 구조물(VT)은 도 1ca 및 1cb와 관련하여 위에서 논의된 바와 같이 비아 구조물(V)의 대응하는 제1 또는 제2 서브세트를 직접 접촉함으로써 또는 대응하는 접속 범프(B)를 통해 비아 구조물(V)의 대응하는 제1 또는 제2 서브세트에 전기적으로 접속된다.
도 3a 및 3b는 하나 이상의 실시예에 따른 IC 구조물의 평면도이다. 도 3a 및 3b 각각은 도 2a 및 2b에 도시된 메시 구조물의 전도성 라인의 인접한 층에 대응하는 비제한적인 예를 도시한다.
도 3a 및 3b에 도시된 실시예에서, 전도성 라인(PDL1)은 Y 방향으로 연장하고, 전도성 라인(PDL2)은 X 방향으로 연장하고 전도성 라인(PDL1) 위에 놓이며, 비아 구조물(VG)은, 전도성 라인(PDL2)이 전도성 라인(PDL1) 위에 놓이는 위치의 서브세트에서 전도성 라인들(PDL1 및 PDL2) 사이에 위치하고 전도성 라인들(PDL1 및 PDL2)을 전기적으로 접속시킨다. 일부 실시예에서, 전도성 라인(PDL1)은 X 방향으로 연장되고 전도성 라인(PDL2)은 Y 방향으로 연장된다.
이에 따라 전도성 라인(PDL1 및 PDL2)은 2개의 전력 전압 레벨을 분배하도록 구성된 메시 구조물의 전도성 라인, 예를 들어, 각각의 전도성 라인(BM0A 및 BM1A) 또는 각각의 전도성 라인(BM1A 및 BM0A)의 인접한 층에 대응한다. 다양한 실시예에서, 전도성 라인(PDL1 및 PDL2)은 전력 분배 구조물(BSPDA 또는 BSPDB) 또는 공통 전력 분배 구조물(CPD) 중 하나 내의 인접 층에, 또는 전력 분배 구조물들(BSPDA 또는 BSPDB) 중 하나 내의 전도성 라인층에 인접한 공통 전력 분배 구조물(CPD) 내의 전도성 라인층에 대응한다.
도 3b에 도시된 실시예에서, 비아 구조물(VT)은, 전도성 라인(PDL1 및 PDL2) 각각의 인접한 인스턴스들 사이에 위치되고 이들로부터 전기적으로 격리된다. 이에 의해 비아 구조물(VT)은 전도성 라인(PDL1 및 PDL2) 및 비아 구조물(VG)에 대응하는 전력 전압 레벨과는 별개의 신호 경로를 제공하도록 구성된다.
도 3b에 도시된 실시예에서, 비아 구조물(VT)은 X-Y 평면에서 육각형 형상을 갖는다. 다양한 실시예에서, 비아 구조물(VT)은 X-Y 평면에서 하나 이상의 다른 형상, 예를 들어, 원형을 가지며, 이에 의해 각각의 전도성 라인(PDL1 및 PDL2)의 인접한 인스턴스들 사이에 위치되고 이들로부터 전기적으로 격리된다.
도 3a에 도시된 바와 같이, 전도성 라인(PDL1)은 피치(P1)에 따라 X 방향을 따라 이격되고, 전도성 라인(PDL2)은 피치(P2)에 따라 Y 방향을 따라 이격된다. 다양한 실시예에서, 피치, 예를 들어, 피치(P1 또는 P2) 중 하나는 다이, 예를 들어, 도 1a 내지 1cb와 관련하여 위에서 논의된 다이(D1-D4)에 포함된 하나 이상의 IC 디바이스에 대응하는 피처 크기와 같거나 그 배수이다.
일부 실시예에서, 전도성 라인(PDL1) 또는 전도성 라인(PD2) 중 하나는 제1 후면 금속층에 포함되고, 대응하는 피치(P1 또는 P2)는 하나 이상의 IC 디바이스의 셀 높이와 같거나 그 배수이다. 일부 실시예에서, 셀 높이는 2개의 전력 전압 레벨에 대응하는 인접한 전력 레일들 사이의 내부 다이 간격에 대응하고, 전도성 라인(PDL1 또는 PDL2) 중 하나는 2개의 대응하는 전력 전압 레벨을 분배하도록 구성된다. 일부 실시예에서, 전도성 라인(PDL1) 또는 전도성 라인(PD2) 중 하나는 제1 금속층 위의 후면 금속층에 포함되고, 대응하는 피치(P1 또는 P2)는 셀 높이의 배수이다.
일부 실시예에서, 전도성 라인(PDL1) 또는 전도성 라인(PD2) 중 하나는 제1 금속층 위의 후면 금속층에 포함되고, 대응하는 피치(P1 또는 P2)는 하나 이상의 IC 디바이스의 콘택 폴리 피치(contact poly pitch)의 배수이다. 일부 실시예에서, 콘택 폴리 피치는 인접한 게이트 구조물 또는 게이트 구조물 집합체(multiples)에 전기적으로 접속된 콘택들 사이의 내부 다이 간격에 대응한다.
일부 실시예에 따라, 도 4a 및 4b는 IC 구조물의 단면도이고, 도 4c 및 4d는 IC 구조물의 사시도이다. 도 4a 내지 4d 각각은 도 2a 및 2b와 관련하여 위에서 논의된 공통 전력 분배 구조물(CPD)과 전력 분배 구조물(BSPDA 또는 BSPDB) 중 하나에 대응하는 전력 분배 구조물(BSPD) 사이의 접합의 비제한적인 예를 도시한다. 도 4a 및 4b 각각은 화살표의 좌측에 개별 구조물로서 그리고 화살표의 우측에 결합된 구조물로서 공통 전력 분배 구조물(CPD) 및 전력 분배 구조물(BSPD)을 도시하고, 도 4c 및 4d 각각은 대응하는 결합된 구조물을 도시한다.
도 4a 및 4b에 도시된 각각의 실시예에서, 공통 전력 분배 구조물(CPD)은 X 방향으로 연장되는 전도성 라인(CPDL1)의 최상층(음의 Z 방향으로), Y 방향으로 연장되는 전도성 라인(CPDL2)을 포함하는 최상층에 인접한 층, 및 전도성 라인(CPDL1)을 전도성 라인(CPDL2)에 전기적으로 접속하는 비아 구조물(VG)을 포함한다. 전도성 라인(CPDL1)은 Z 방향으로 두께(TC)를 갖는다.
도 4a에 도시된 실시예에서, 전력 분배 구조물(BSPD)은 X 방향으로 연장되는 전도성 라인(BSL1)의 최상층(양의 Z 방향으로), Y 방향으로 연장되는 전도성 라인(BSL2)을 포함하는 최상층에 인접한 층, 및 전도성 라인(BSL1)을 전도성 라인(BSL2)에 전기적으로 접속하는 비아 구조물(VG)을 포함한다. 전도성 라인(BSL1)은 Z 방향으로 두께(TB)를 갖는다.
도 4b에 도시된 실시예에서, 전력 분배 구조물(BSPD)은 Y 방향으로 연장되는 전도성 라인(BSL1), 및 전도성 라인(BSL1)에 전기적으로 접속되고 양의 Z 방향으로 전도성 라인(BSL1)으로부터 멀리 연장되는 비아 구조물(VG)를 포함한다.
도 4a 및 4c에 도시된 실시예에서, 결합된 구조물은 Z 방향으로 두께(TT)를 갖는 전도성 라인(CPDL1/BSL1)을 포함한다. 전도성 라인(CPDL1/BSL1)은 X 방향으로 연장되고 Y 방향으로 동일한 피치를 갖는 전도성 라인(CPDL1 및 BSL1)에 대응하여, 결합된 구조물은 전력 분배 구조물(BSPD)의 최상부 전도성 라인과 정렬된 공통 전력 분배 구조물(CPD)의 최상부 전도성 라인들 사이의 전기적 접속을 포함한다. 일부 실시예에서, 전도성 라인(CPDL1 또는(BSL1) 중 하나는 제1 피치를 갖고, 전도성 라인(CPDL1 또는 BSL1) 중 다른 하나는 제1 피치의 배수와 동일한 제2 피치를 갖는다.
일부 실시예에서, 두께(TT)는 두께(TC 및 TB)의 합과 대략 동일하다. 일부 실시예에서, 두께(TT)는 두께(TC 및 TB)의 합보다 작다.
도 4a 및 4c에 도시된 실시예에 따라, 도 2a 및 2b에 도시된 비제한적인 예에서, 공통 전력 분배 구조물(CPD)은 전도성 라인(CPDL1/BSL1)에 대응하는 전도성 라인(BM6A)을 포함하고, 전력 분배 구조물(BSPDA)은 전도성 라인(BSL2)에 대응하는 전도성 라인(BM5A)을 포함하거나, 공통 전력 분배 구조물(CPD)은 전도성 라인(CPDL1/BSL1)에 대응하는 전도성 라인(BM2B)을 포함하고, 전력 분배 구조물(BSPDB)은 전도성 라인(BSL2)에 대응하는 전도성 라인(BM1B)을 포함한다.
도 4b 및 4d에 도시된 실시예에서, 결합된 구조물은 두께(TC)를 갖는 전도성 라인(CPDL1)을 포함한다. 전도성 라인(CPDL1)은 X 방향으로 연장하고 전도성 라인(BSL1)은 Y 방향으로 연장하여, 결합된 구조물은 전력 분배 구조물(BSPD)의 최상부 전도성 라인에 직교하는 공통 전력 분배 구조물(CPD)의 최상부 전도성 라인들 사이의 비아 구조물(VG)(도 4d에 도시되지 않음)을 통한 전기적 접속을 포함한다.
도 4b 및 4d에 도시된 실시예에서, 결합된 구조물은 최상부 전도성 라인으로부터 연장되는 비아 구조물(VG)을 포함하는 전력 분배 구조물(BSPD)에 기초한다. 다양한 실시예에서, 전력 분배 구조물(BSPD)의 최상부 전도성 라인에 직교하는 공통 전력 분배 구조물(CPD)의 최상부 전도성 라인들 사이의 전기적 접속을 포함하는 결합된 구조물은 최상부 전도성 라인으로부터 연장되는 비아 구조물(VG)을 포함하는 공통 전력 분배 구조물(CPD)에 기초하거나, 전력 분배 구조물(BSPD)의 최상부 전도성 라인에 직접 접속된 공통 전력 분배 구조물의 최상부 전도성 라인을 포함한다.
도 4b 및 4d에 도시된 실시예에 따라, 도 2a 및 2b에 도시된 비제한적인 예에서, 공통 전력 분배 구조물(CPD)은 전도성 라인(CPDL1)에 대응하는 전도성 라인(BM6A)을 포함하고, 전력 분배 구조물(BSPDA)은 전도성 라인(BSL1)에 대응하는 전도성 라인(BM5A)을 포함하거나, 공통 전력 분배 구조물(CPD)은 전도성 라인(CPDL1)에 대응하는 전도성 라인(BM2B)을 포함하고, 전력 분배 구조물(BSPDB)은 전도성 라인(BSL1)에 대응하는 전도성 라인(BM1B)을 포함한다.
이에 의해, 도 2a 내지 4d와 관련하여 위에서 논의된 다양한 실시예들에 따라 구성된 공통 전력 분배 구조물(CPD)을 포함하는 IC 구조물은 IC 패키지(100A-100C)에 대해 위에서 논의된 이점을 실현할 수 있다. 또한, 공통 전력 분배 구조물(CPD)가 전력 분배 구조물(BSPDA 또는 BSPDB) 중 하나 또는 둘 모두에서 하나 이상의 피치의 전도성 라인에 대응하는 하나 이상의 피치를 갖는 전도성 라인을 포함하는 실시예에서, 공통 전력 분배 구조물(CPD)은 전력 분배 구조물(BSPDA 또는 BSPDB) 중 하나 또는 둘 모두를 제조하는 데 사용되는 것과 동일한 프로세스를 사용하여 제조될 수 있다.
아래에서 논의되는 다양한 실시예들에 따라, 도 5a 내지 5e는 도 1a에 대해 위에서 논의된 IC 패키지(100A)의 형성에서 중간 단계들의 단면도이고, 도 6a 내지 6e는 도 1b와 관련하여 위에서 논의된 IC 패키지(100B)의 형성에서 중간 단계의 단면도이고, 도 7a 내지 7g는 도 1ca 및 1cb와 관련하여 위에서 논의된 IC 패키지(100C) 형성의 중간 단계들의 단면도이며, 도 8은 IC 패키지, 예를 들어, IC 패키지(100A-100C)를 형성하는 방법(800)의 흐름도이다.
도 5a는 대응하는 캐리어 웨이퍼(C1-C4) 상에 실장된(mounted) IC 패키지(100A)의 다이(D1-D4)를 도시한다. 도 5a에 도시된 바와 같이, 각 다이(D1-D4)의 전면(FS)은 대응하는 신호 라우팅 구조물(SR1-SR4)을 각각의 캐리어 웨이퍼(C1-C4)에 본딩함으로써 각각의 캐리어 웨이퍼(C1-C4)에 실장되었다.
캐리어 웨이퍼, 예를 들어, 캐리어 웨이퍼(C1-C4)는 예를 들어, 반도체, 유리 또는 유기 물질과 같이 충분한 강성을 갖는 기판이어서, 하나 이상의 제조 동작이 캐리어 웨이퍼 상에 실장된 하나 이상의 다이에 대해 수행될 수 있다. 일부 실시예에서, 캐리어 웨이퍼는 하나 이상의 신호 경로 접속, 예를 들어, 하나 이상의 TSV 및/또는 TDV 구조물을 포함하고, 이에 의해 그 위에 실장된 하나 이상의 다이에 하나 이상의 전기적 접속을 제공할 수 있다.
일부 실시예에서, 다이를 캐리어 웨이퍼에 본딩하는 것은 캐리어 웨이퍼 상에 접착층 또는 막을 도포하는 것을 포함한다. 일부 실시예에서, 다이를 웨이퍼 캐리어에 본딩하는 것은 중합체 기반 물질, 예를 들어, 후속 동작에서 제거될 수 있는 광-열-변환(light-to-heat-conversion; LTHC) 물질을 포함하는 릴리스 막을 도포하는 것을 포함한다.
캐리어 웨이퍼(C1-C4) 상의 IC 패키지(100A)의 실장 다이(D1-D4)는 도 8에 예시된 방법(800)의 동작(810)에 대응한다.
도 5b는 IC 패키지(100A)의 다이(D1-D4)의 대응하는 후면(BS) 상에 구성된 각각의 후면 전력 분배 구조물(BSPD1-BSPD4)을 더 포함하는 다이(D1-D4)를 예시한다.
전력 분배 구조물, 예를 들어, 후면 전력 분배 구조물(BSPD1-BSPD4)을 구성하는 것은 복수의 절연층에 의해 지지되고 전기적으로 분리된 복수의 전도성 세그먼트를 형성하는 것을 포함한다. 일부 실시예에서, 절연층을 형성하는 것은 도 1a 내지 3b와 관련하여 위에서 논의된 하나 이상의 절연 물질, 예를 들어, 유전체 물질을 퇴적하는 것을 포함한다. 일부 실시예에서, 전도성 세그먼트를 형성하는 것은 도 1a 내지 3b와 관련하여 위에서 논의된 바와 같이 하나 이상의 전도성 물질을 퇴적하기 위해 하나 이상의 퇴적 프로세스를 수행하는 것을 포함한다.
전력 분배 구조물을 구성하는 것은 일련의 동작들을 수행하는 것을 포함하며, 일련의 동작들의 각 동작은 전력 분배 구조물, 예를 들어, 도 2a 및 2b와 관련하여 위에서 논의된 전도성 라인(BM0A, BM2A, BM4A, BM6A, BM4B, BM2B, BM0B, BM1a, BM3A, BM5A, BM5B, BM3B, BM1B) 및 비아(VG) 또는 도 3a 및 3b와 관련하여 위에서 논의된 전도성 라인(PDL1 및 PDL2) 및 비아(VG)의 주어진 층을 형성하는 것에 대응한다.
다양한 실시예에서, 주어진 층을 형성하는 것은 복수의 전도성 세그먼트 및/또는 비아 구조물을 규정하기 위해 하나 이상의 포토레지스트층을 퇴적 및 패터닝하는 것, 하나 이상의 에칭 및 퇴적 프로세스를 수행하여 하나 이상의 전도성 물질을 포함하는 절연층 내에 체적을 형성하는 것, 및 하나 이상의 평탄화 및/또는 세정 프로세스를 수행하는 것을 포함한다.
전력 분배 구조물을 구성하는 것은 도 1a 내지 3b와 관련하여 위에서 논의된 바와 같이 복수의 전도성 세그먼트가 전력 분배 요건에 따라 배열되는 일련의 동작을 수행하는 것을 포함한다.
IC 패키지(100A)의 다이(D1-D4)의 후면(BS) 상에 후면 전력 분배 구조물(BSPD1-BSPD4)을 구성하는 것은 도 8에 예시된 방법(800)의 동작(820)에 대응한다.
도 5c는 대응하는 후면 전력 분배 구조물(BSPD1 및 BSPD3) 상에 구성된 각각의 전력 분배 구조물(CPD1 및 CPD2)을 더 포함하는 IC 패키지(100A)의 다이(D1 및 D3)를 도시한다.
공통 전력 분배 구조물, 예를 들어, 전력 분배 구조물(CPD1 또는 CPD2)을 구성하는 것은, 전력 분배 구조물 구성과 관련하여 위에서 설명한 방식으로 수행되며, 후면 측면 전력 분배 구조물의 일부 또는 전체에 전기적으로 접속된 공통 전력 분배 구조물을 구성하는 것을 포함한다. 다양한 실시예에서, 후면 전력 분배 구조물에 전기적으로 접속된 공통 전력 분배 구조물을 구성하는 것은 2개 이상의 전력 전압 레벨, 예를 들어, 접지 레벨 및 전력 공급 전압 레벨을 분배하도록 구성된 공통 전력 분배 구조물을 구성하는 것을 포함한다.
일부 실시예에서, 후면 전력 분배 구조물에 전기적으로 접속된 공통 전력 분배 구조물을 구성하는 것은 메시 구조물을 형성하는 것을 포함한다. 일부 실시예에서, 메시 구조물을 형성하는 것은 후면 전력 분배 구조물의 하나 이상의 전도성 라인의 피치에 대응하는 피치를 갖는 하나 이상의 전도성 라인을 형성하는 것을 포함한다.
후면 전력 분배 구조물(BSPD1 및 BSPD3) 상에 IC 패키지(100A)의 전력 분배 구조물(CPD1 및 CPD2)을 구성하는 것은 도 8에 예시된 방법(800)의 동작(840)에 대응한다.
도 5d는 도 5c에 도시된 다이(D1 및 D3) 및 도 5b에 도시된 다이(D2 및 D4)를 포함하는 IC 패키지(100A)를 도시한다. 도 5d에 도시된 바와 같이, 다이(D2)의 후면 전력 분배 구조물(BSPD2)은 전력 분배 구조물(CPD1)에 본딩되고, 다이(D4)의 후면 전력 분배 구조물(BSPD4)은 전력 분배 구조물(CPD2)에 본딩되었다.
후면 전력 분배 구조물을 공통 전력 분배 구조물에 본딩하는 것, 예를 들어, 후면 전력 분배 구조물(BSPD2)을 전력 분배 구조물(CPD1)에 본딩하거나 후면 전력 분배 구조물(BSPD4)을 전력 분배 구조물(CPD2)에 본딩하는 것은 후면 전력 분배 구조물을 공통 전력 분배 구조물에 전기적으로 접속하는 것을 포함한다.
일부 실시예에서, 후면 전력 분배 구조물을 공통 전력 분배 구조물에 본딩하는 것은 후면 전력 분배 구조물을 공통 전력 분배 구조물에 기계적으로 본딩하는 것을 포함한다. 일부 실시예에서, 후면 전력 분배 구조물을 공통 전력 분배 구조물에 기계적으로 본딩하는 것은 열 압축 동작을 수행하는 것을 포함한다. 일부 실시예에서, 후면 전력 분배 구조물을 공통 전력 분배 구조물에 기계적으로 본딩하는 것은 후면 전력 분배 구조물 또는 공통 전력 분배 구조물 중 하나 또는 둘 모두에 하나 이상의 접착 물질을 도포하는 것을 포함한다.
일부 실시예에서, 후면 전력 분배 구조물을 공통 전력 분배 구조물에 본딩하는 것은 후면 전력 분배 구조물(BSPDA 또는 BDPDB) 중 하나를 도 2a 내지 3b와 관련하여 위에서 논의된 바와 같이 공통 전력 분배 구조물(CPD)에 본딩하는 것을 포함한다.
일부 실시예에서, 후면 전력 분배 구조물은 제1 방향으로 연장되고 제1 피치를 갖는 최상부 금속 세그먼트를 포함하고, 공통 전력 분배 구조물은 제2 방향으로 연장되고 제1 피치를 갖는 최상부 금속 세그먼트를 포함하며, 후면 전력 분배 구조물을 공통 전력 분배 구조물에 본딩하는 것은 제1 방향을 제2 방향과 정렬시켜, 후면 전력 분배 구조물의 최상부 금속 세그먼트가 공통 전력 분배 구조물의 최상부 금속 세그먼트와 정렬하게 되는 것을 포함한다. 일부 실시예에서, 후면 전력 분배 구조물을 공통 전력 분배 구조물에 본딩하는 것은 후면 전력 분배 구조물(BSPD)의 전도성 라인(BSL1)을 도 4a 및 4c와 관련하여 위에서 논의된 바와 같이 공통 전력 분배 구조물(CPD)의 전도성 라인(CPDL1)에 본딩하는 것을 포함한다.
일부 실시예에서, 후면 전력 분배 구조물은 제1 방향으로 연장되는 최상부 금속 세그먼트를 포함하고, 공통 전력 분배 구조물은 제2 방향으로 연장되는 최상부 금속 세그먼트를 포함하며, 후면 전력 분배 구조물을 공통 전력 분배 구조물에 본딩하는 것은 제1 방향을 제2 방향에 수직으로 정렬시켜, 후면 전력 분배 구조물의 최상부 금속 세그먼트를 공통 전력 분배 구조물의 최상부 금속 세그먼트에 직교하게 정렬시키는 것을 포함한다. 일부 실시예에서, 후면 전력 분배 구조물을 공통 전력 분배 구조물에 본딩하는 것은 후면 전력 분배 구조물(BSPD)의 전도성 라인(BSL1)을 도 4b 및 4d와 관련하여 위에서 논의된 바와 같이 공통 전력 분배 구조물(CPD)의 전도성 라인(CPDL1)에 본딩하는 것을 포함한다.
후면 전력 분배 구조물(BSPD2 및 BSPD4)을 IC 패키지(100A)의 전력 분배 구조물(CPD1 및 CPD2)에 본딩하는 것은 도 8에 예시된 방법(800)의 동작(870)에 대응한다.
도 5e는 각각의 캐리어 웨이퍼(C2 및 C3)로부터 다이(D2 및 D3)를 분리하고 계면(HB1)에서 다이(D2 및 D3)를 서로 본딩함으로써 다이 스택 내로 형성된 다이(D1-D4)를 포함하는 IC 패키지(100A)를 도시한다.
다양한 실시예에서, 캐리어 웨이퍼로부터 다이를 분리하는 것, 예를 들어, 캐리어 웨이퍼(C2)로부터 다이 D2를 분리하거나 캐리어 웨이퍼(C3)로부터 다이(D3)를 분리하는 것은, 예를 들어, 접착층을 느슨하게 하거나(loosen) 해제하기(release) 위해 캐리어 웨이퍼로부터 다이를 기계적으로 분리하거나 열을 가하는 것 중 하나 이상을 포함한다.
다이를 서로 본딩하는 것은, 예를 들어, 신호 라우팅 구조물들(SR2 및 SR3) 사이에 계면(HB1)을 형성하기 위해 밀봉층의 도포 및/또는 복수의 솔더 범프의 형성을 포함하는 하이브리드 또는 다른 본딩 동작을 수행함으로써, 인접 다이들의 전면 상에 신호 라우팅 구조물들 사이에 계면을 형성하여, 다이들(D2 및 D3)을 서로 본딩하는 것을 포함한다.
도 1a와 관련하여 위에서 논의된 IC 패키지(100A)는 다이(D1 및 D4)가 각각의 캐리어 웨이퍼(C1 및 C4)로부터 분리된 후의 도 5e의 묘사에 대응한다.
캐리어 웨이퍼(C1-C4)로부터 다이(D1-D4)를 분리하고 IC 패키지(100A)의 다이(D2 및 D3)를 서로 본딩하여 다이 스택을 형성하는 것은 도 8에 도시된 방법(800)의 동작(880)에 대응한다.
도 6a는 대응하는 캐리어 웨이퍼(C1-C3) 상에 실장된 IC 패키지(100B)의 다이(D1-D3)를 도시한다. 도 6a에 도시된 바와 같이, 각 다이(D1-D3)의 전면(FS)은 대응하는 신호 라우팅 구조물(SR1-SR3)을 도 5a와 관련하여 위에서 논의된 방식으로 각각의 캐리어 웨이퍼(C1-C3)에 본딩함으로써 각각의 캐리어 웨이퍼(C1-C3) 상에 실장되었다.
캐리어 웨이퍼(C1-C3) 상의 IC 패키지(100B)의 다이(D1-D3)를 실장하는 것은 도 8에 예시된 방법(800)의 동작(810)에 대응한다.
도 6b는 도 5b와 관련하여 위에서 논의된 방식으로 다이(D1-D3)의 대응하는 후면(BS) 상에 구성된 각각의 후면 전력 분배 구조물(BSPD1-BSPD3)을 더 포함하는 IC 패키지(100B)의 다이(D1-D3)를 도시한다.
IC 패키지(100B)의 다이(D1-D3)의 후면(BS) 상에 후면 전력 분배 구조물(BSPD1-BSPD3)을 구성하는 것은 도 8에 예시된 방법(800)의 동작(820)에 대응한다.
도 6c는 도 5c와 관련하여 위에서 논의된 방식으로 후면 전력 분배 구조물(BSPD1) 상에 구성된 전력 분배 구조물(CPD1)을 더 포함하는 다이(D1)를 갖는 IC 패키지(100B)의 다이(D1-D3)를 예시한다.
후면 전력 분배 구조물(BSPD1) 상에 IC 패키지(100B)의 전력 분배 구조물(CPD1)을 구성하는 것은 도 8에 예시된 방법(800)의 동작(840)에 대응한다.
도 6d는 도 5d와 관련하여 위에서 논의된 방식으로 전력 분배 구조물(CPD1)에 본딩된 다이(D2)의 후면 전력 분배 구조물(BSPD2) 및 다이(D3)의 후면 전력 분배 구조물(BSPD3) 각각을 포함하는 IC 패키지(100B)를 도시한다.
후면 전력 분배 구조물(BSPD2 및 BSPD3)을 IC 패키지(100B)의 전력 분배 구조물(CPD1)에 본딩하는 것은 도 8에 예시된 방법(800)의 동작(870)에 대응한다.
도 6e는 각각의 캐리어 웨이퍼(C2 및 C3)로부터 분리된 다이(D2 및 D3)를 포함하고 전력 분배 구조물(CPD1) 상에 형성된 접속 범프(B), 절연층(DL) 및 비아 구조물(V)을 더 포함하는 IC 패키지(100B)를 도시한다.
접속 범프, 예를 들어, 접속 범프(B)를 형성하는 것은 도 1b와 관련하여 위에서 논의된 바와 같이 하나 이상의 전도성 물질을 포함하는 체적을 형성하는 것을 포함한다. 체적을 형성하는 것은 전력 분배 구조물, 예를 들어, 전력 분배 구조물(CPD1)에 직접 접촉하는 체적을 형성함으로써 접속 범프를 전력 분배 구조물에 전기적으로 접속하는 것을 포함한다.
절연층, 예를 들어, 절연층(DL)을 형성하는 것은 도 1a와 관련하여 위에서 논의된 바와 같이 체적이 하나 이상의 유전체 물질을 포함하도록 하는 하나 이상의 퇴적 프로세스를 수행하는 것을 포함한다.
예를 들어, 비아 구조물(V)과 같은 비아 구조물을 형성하는 것은 하나 이상의 에칭 프로세스 및 하나 이상의 퇴적 프로세스를 수행하는 것을 포함하고, 이에 의해 절연층 내의 체적이 도 1a와 관련하여 위에서 논의된 바와 같이 하나 이상의 전도성 물질을 포함하게 된다.
도 6e에 도시된 실시예에서, 비아 구조물(V)은 접속 범프(B)와 직접 접촉하여 형성되어, 비아 구조물(V)을 전력 분배 구조물(CPD1)에 전기적으로 접속한다. 일부 실시예에서, IC 패키지(100B)는 전력 분배 구조물(CPD1)과 직접 접촉하는 접속 범프(B)를 포함하지 않고, 비아 구조물(V)은 전력 분배 구조물(CPD1)과 직접 접촉하여 형성되어, 비아 구조물(V)를 전력 분배 구조물(CPD1)에 전기적으로 접속한다.
도 1b와 관련하여 위에서 논의된 IC 패키지(100B)는, 기판(INT1)이 부착되었고 추가 접속 범프(B)를 통해 다이(D2 및 D3) 및 비아 구조물(V)에 전기적으로 접속된 후의 도 6e의 묘사에 대응한다.
캐리어 웨이퍼(C2 및 C3)로부터 다이(D2 및 D3)를 분리하는 것, 전력 분배 구조물(CPD1) 상에 접속 범프(B), 절연층(DL), 및 비아 구조물(V)을 형성하는 것, 및 기판(INT1)을 부착하는 것은 도 8에 도시된 방법(800)의 동작(880)에 대응한다.
도 7a는 기판(INT2) 상에 실장된 IC 패키지(100C)의 다이(D1) 및 캐리어 웨이퍼(C5) 상에 실장된 각각의 다이(D2 및 D3)를 도시한다. 기판(INT2)은 접속 범프(B)를 통해 다이(DA)에 부착되고, 일부 실시예에서 다이(DA)에 부착된 기판(INT2)은 캐리어 구조물로 지칭된다.
도 7a에 도시된 바와 같이, 다이(D1)의 전면(FS)은 접속 범프(B)를 통해 기판(INT2)에 부착되어 기판(INT2)에 실장되었고, 다이(D2 및 D3) 각각은 대응하는 신호 라우팅 구조물(SR2 또는 SR3)을 도 5a와 관련하여 위에서 논의된 방식으로 캐리어 웨이퍼(C5)에 본딩함으로써 캐리어 웨이퍼(C5) 상에 실장되었다.
기판(INT2) 및 캐리어 웨이퍼(C5) 상에 IC 패키지(100C)의 다이(D1-D3)를 실장하는 것은 도 8에 예시된 방법(800)의 동작(810)에 대응한다.
도 7b는 도 5b와 관련하여 위에서 논의된 방식으로 다이(D1-D3)의 대응하는 후면(BS) 상에 구성된 각각의 후면 전력 분배 구조물(BSPD1-BSPD3)을 더 포함하는 IC 패키지(100C)의 다이(D1-D3)를 도시한다.
IC 패키지(100C)의 다이(D1-D3)의 후면(BS) 상에 후면 전력 분배 구조물(BSPD1-BSPD3)을 구성하는 것은 도 8에 예시된 방법(800)의 동작(820)에 대응한다.
도 7c는 도 6e와 관련하여 위에서 논의된 방식으로 기판(INT2) 상에 형성된 접속 범프(B), 절연층(DL) 및 비아 구조물(V)을 더 포함하는 IC 패키지(100C)를 도시한다.
IC 패키지(100C)의 기판(INT2) 상에 접속 범프(B), 절연층(DL) 및 비아 구조물(V)을 형성하는 것은 도 8에 예시된 방법(800)의 동작(830)에 대응한다.
도 7d는 도 5c와 관련하여 위에서 논의된 방식으로 대응하는 후면 전력 분배 구조물(BSPD1-BSPD3) 상에 구성된 각각의 전력 분배 구조물(CPD1-CPD3)을 더 포함하는 다이(D1-D3)을 갖는 IC 패키지(100C)를 도시한다.
도 7d에 도시된 실시예에서, 후면 전력 분배 구조물(BSPD1) 상에 전력 분배 구조물(CPD1)을 구성하는 것은 절연층(DL) 및 비아 구조물(V) 상에 전력 분배 구조물(CPD1)을 구성하는 것을 포함하여, 전력 분배 구조물(CPD1)을 비아 구조물(V)에 전기적으로 접속하는 것을 포함한다. 일부 실시예에서, IC 패키지(100C)는 절연층(DL) 및 비아 구조물(V)을 포함하지 않으며, 전력 분배 구조물(CPD1)을 구성하는 것은 절연층(DL) 및 비아 구조물(V) 상에 전력 분배 구조물(CPD1)을 구성하는 것을 포함하지 않는다.
일부 실시예에서, IC 패키지(100C)는 전력 분배 구조물(CPD1-CPD3)의 일부 또는 전부를 포함하지 않고, 전력 분배 구조물(CPD1-CPD3)을 구성하는 것은 전력 분배 구조물(CPD1-CPD3)의 서브세트를 구성하거나 전혀 구성하지 않는 것을 포함한다.
후면 전력 분배 구조물(BSPD1-BSPD3) 상에 IC 패키지(100C)의 전력 분배 구조물(CPD1-CPD3)을 구성하는 것은 도 8에 예시된 방법(800)의 동작(840)에 대응한다.
도 7e는 도 6e와 관련하여 위에서 논의된 방식으로 기판(INT2) 및 캐리어 웨이퍼(C5) 상에 형성된 접속 범프(B), 절연층(DL) 및 비아 구조물(V)을 더 포함하는 IC 패키지(100C)를 도시한다.
IC 패키지(100C)의 기판(INT2) 및 캐리어 웨이퍼(C5) 상에 접속 범프(B), 절연층(DL) 및 비아 구조물(V)을 형성하는 것은 도 8에 예시된 방법(800)의 동작(850)에 대응한다.
도 7f는 전력 분배 구조물(CPD2 및 CPD3), 절연층(DL) 및 비아 구조물(V) 상에 구성된 전력 분배 구조물(CPD4)을 더 포함하여, 전력 분배 구조물(CPD4)을 각각의 후면 전력 분배 구조물(BSPD2 및 BSPD3)에 전기적으로 접속하는 IC 패키지(100C)를 도시한다. 일부 실시예에서, IC 패키지(100C)는 전력 분배 구조물(CPD2 또는 CPD3) 중 하나 또는 둘 다를 포함하지 않으며, 전력 분배 구조물(CPD4)은 후면 전력 분배 구조물(BSPD2 또는 BSPD3) 중 대응하는 하나 또는 둘 모두 상에 구성되어 전력 분배 구조물(CPD4)을 각각의 후면 전력 분배 구조물(BSPD2 및 BSPD3)에 전기적으로 접속한다.
도 7f에 도시된 실시예에서, 전력 분배 구조물(CPD4)을 구성하는 것은 접속 범프(B) 및 비아 구조물(V)에 전기적으로 접속된 비아 구조물(VT)을 구성하는 것을 포함한다. 비아 구조물(VT)을 포함하는 전력 분배 구조물(CPD4)을 구성하는 것은 도 5c와 관련하여 위에서 논의된 순차적 방식으로 수행되며, 여기서 전도성 세그먼트 및 비아 구조물의 각 층을 형성하는 것은 비아 구조물(VT)의 부분을 형성하는 것을 더 포함한다. 일련의 동작에서 각각의 동작은 비아 구조물(VT)의 부분을 형성하는 것을 포함하기 때문에, 일련의 동작 형태를 수행하는 것은 도 2b 및 3b와 관련하여 위에서 논의된 바와 같이, Z 방향을 따라 연장되는 연속 구조물로서 비아 구조물(VT)을 형성한다.
일부 실시예에서, 전력 분배 구조물(CPD4)을 구성하는 것은 전력 분배 구조물(CPD2 및 CPD3) 대신에 전력 분배 구조물(CPD1) 또는 후면 전력 분배 구조물(BSPD1) 상에 전력 분배 구조물(CPD4)을 구성하여, 전력 분배 구조물(CPD4)을 후면 전력 분배 구조물(BSPD1)에 전기적으로 접속하는 것을 포함한다.
전력 분배 구조물(CPD2 및 CPD3), 절연층(DL) 및 비아 구조물(V) 상에 IC 패키지(100C)의 전력 분배 구조물(CPD4)을 구성하는 것은 도 8에 예시된 방법(800)의 동작(860)에 대응한다.
일부 실시예에서, IC 패키지(100C)는 전력 분배 구조물(CPD1-CPD3)을 포함하지 않고, 전력 분배 구조물(CPD4)을 구성하는 것은 도 8에 예시된 방법(800)의 동작(840)에 대응한다.
도 7g는 도 5d와 관련하여 위에서 논의된 방식으로 전력 분배 구조물(CPD4)에 본딩된, 전력 분배 구조물(CPD1) 및 이에 따른 후면 전력 분배 구조물(BSPD1)을 포함하는 IC 패키지(100C)를 도시한다. 일부 실시예에서, IC 패키지(100C)는 전력 분배 구조물(CPD1)을 포함하지 않고, 후면 전력 분배 구조물(BSPD1)은 도 5d와 관련하여 위에서 논의된 방식으로 전력 분배 구조물(CPD4)에 직접 본딩된다.
일부 실시예에서, 전력 분배 구조물(CPD4)은 전력 분배 구조물(CPD1) 상에 형성되고, 전력 분배 구조물(CPD2 및 CPD3), 및 이에 따라 후면 전력 분배 구조물(BSPD2 및 BSPD3)은 도 5d에 대해 위에서 논의된 방식으로 전력 분배 구조물(CPD4)에 본딩되거나, 후면 전력 분배 구조물(BSPD2 및 BSPD3)은 도 5d와 관련하여 위에서 논의된 방식으로 전력 분배 구조물(CPD4)에 직접 본딩된다.
후면 전력 분배 구조물(BSPD2 및 BSPD3)을 IC 패키지(100C)의 전력 분배 구조물(CPD4)에 본딩하는 것은 도 8에 예시된 방법(800)의 동작(870)에 대응한다.
도 1ca와 관련하여 위에서 논의된 IC 패키지(100C)의 실시예는, 캐리어 웨이퍼(C5)가 분리되었고 기판(INT1)이 부착되었으며 추가 접속 범프(B)를 통해 다이(D2 및 D3) 및 비아 구조물(V)에 전기적으로 접속된 후의 도 7g의 묘사에 대응한다. 도 1cb와 관련하여 위에서 논의된 IC 패키지(100C)의 실시예는, 기판(INT1)이 부착되었고 캐리어 웨이퍼(C5) 및 추가 접속 범프(B)를 통해 다이(D2 및 D3) 및 비아 구조물(V)에 전기적으로 접속된 후의 도 7g의 묘사에 대응한다.
캐리어 웨이퍼(C5)로부터 다이(D2 및 D3)를 분리하는 것, 접속 범프(B)를 형성하는 것, 기판(INT1)을 부착하는 것은 도 8에 예시된 방법(800)의 동작(880)에 대응한다.
도 8에 도시된 실시예에서, 방법(800)의 동작이 정렬되는 순서는 단지 설명을 위한 것이다; 방법(800)의 동작은 동시에 또는 도 8에 도시된 것과 다른 순서로 실행될 수 있다. 일부 실시예에서, 도 8에 도시된 것들에 더하여 동작은 도 8에 도시된 동작들 이전, 사이, 동안, 및/또는 이후에 수행된다.
다양한 실시예에서, 방법(800)의 하나 이상의 동작은 다양한 제조 도구, 예를 들어, 웨이퍼 스테퍼, 포토레지스트 코팅기, 프로세스 챔버, 예를 들어, CVD 챔버 또는 LPCVD 퍼니스(furnace), CMP 시스템, 플라즈마 에칭 시스템, 웨이퍼 세정 시스템, 또는 본 명세서에서 논의된 바와 같이 하나 이상의 적절한 제조 프로세스를 수행할 수 있는 다른 제조 장비를 사용해 실행된다.
동작(810)에서, 일부 실시예에서, 제1 및 제2 다이가 대응하는 캐리어 구조물 상에 장착된다. 다양한 실시예에서, 대응하는 캐리어 구조물 상에 제1 및 제2 다이를 실장하는 것은 도 5a와 관련하여 위에서 논의된 바와 같이 캐리어 웨이퍼(C1-C4) 상에 IC 패키지(100A)의 다이(D1-D4)를 실장하는 것; 도 6a와 관련하여 위에서 논의된 바와 같이 캐리어 웨이퍼(C1-C3) 상에 IC 패키지(100B)의 다이(D1-D3)를 실장하는 것; 또는 도 7a와 관련하여 위에서 논의된 바와 같이 IC 패키지(100C)의 기판(INT2) 상에 다이(D1)를 그리고 캐리어 웨이퍼(C5) 상에 다이(D2 및 D3)를 실장하는 것을 포함한다.
동작(820)에서, 일부 실시예에서, 후면 전력 분배 구조물은 제1 및 제2 다이 상에 구성된다. 다양한 실시예에서, 제1 및 제2 다이 상에 후면 전력 분배 구조물을 구성하는 것은, 도 5b와 관련하여 위에서 논의된 바와 같이 IC 패키지(100A)의 다이(D1-D4) 상에 후면 전력 분배 구조물(BSPD1-BSPD4)을 구성하는 것; 도 6b와 관련하여 위에서 논의된 바와 같이 IC 패키지(100B)의 다이(D1-D3) 상에 후면 전력 분배 구조물(BSPD1-BSPD3)을 구성하는 것; 또는 도 7b와 관련하여 위에서 논의된 바와 같이 IC 패키지(100C)의 다이(D1-D3) 상에 후면 전력 분배 구조물(BSPD1-BSPD3)을 구성하는 것을 포함한다.
다양한 실시예에서, 제1 및 제2 다이는 예를 들어, 웨이퍼와 같은 복수의 다이에 포함되고, 제1 및 제2 다이 상에 후면 전력 분배 구조물을 구성하는 것은 복수의 다이 중 대응하는 다이 상에 후면 전력 분배 구조물을 구성하는 것을 포함한다.
동작(830)에서, 일부 실시예에서, 비아 구조물이 제1 다이에 인접하게 형성된다. 일부 실시예에서, 제1 다이에 인접한 비아 구조물을 형성하는 것은 도 7c와 관련하여 위에서 논의된 바와 같이 IC 패키지(100C)의 다이(D1)에 인접한 비아 구조물(V)을 형성하는 것을 포함한다.
동작(840)에서, 공통 전력 분배 구조물이 다이의 후면 전력 분배 구조물 상에 구성된다. 다양한 실시예에서, 다이의 후면 전력 분배 구조물 상에 공통 전력 분배 구조물을 구성하는 것은, 도 5c와 관련하여 위에서 논의된 바와 같이 IC 패키지(100A)의 다이(D1 및 D3)의 후면 전력 분배 구조물(BSPD1 및 BSPD3) 상에 전력 분배 구조물(CPD1 및 CPD2)을 구성하는 것; 도 6c와 관련하여 위에서 논의된 바와 같이 IC 패키지(100B)의 다이(D1)의 후면 전력 분배 구조물(BSPD1) 상에 전력 분배 구조물(CPD1)을 구성하는 것; 도 7d와 관련하여 위에서 논의된 바와 같이 IC 패키지(100C)의 다이(D1-D3)의 후면 전력 분배 구조물(BSPD1-BSPD3) 상에 전력 분배 구조물(CPD1-CPD3) 중 하나 이상을 구성하는 것; 또는 도 7f와 관련하여 위에서 논의된 바와 같이 IC 패키지(100C)의 다이(D1-D3)의 후면 전력 분배 구조물(BSPD1-BSPD3) 중 하나 이상 상에 전력 분배 구조물(CPD4)를 구성하는 것을 포함한다.
동작(850)에서, 비아 구조물이 공통 전력 분배 구조물에 인접하게 형성된다. 일부 실시예에서, 공통 전력 분배 구조물에 인접한 비아 구조물을 형성하는 것은 도 7e와 관련하여 위에서 논의된 바와 같이 IC 패키지(100C)의 전력 분배 구조물(CPD1-CPD3) 중 하나 이상에 인접한 비아 구조물(V)를 형성하는 것을 포함한다.
동작(860)에서, 일부 실시예에서, 제2 공통 전력 분배 구조물이 제1 공통 전력 분배 구조물 상에 구성된다. 일부 실시예에서, 제1 공통 전력 분배 구조물 상에 제2 공통 전력 분배 구조물을 구성하는 것은 도 7f와 관련하여 위에서 논의된 바와 같이 IC 패키지(100C)의 전력 분배 구조물(CPD1-CPD3) 중 하나 이상 상에 전력 분배 구조물(CPD4)을 구성하는 것을 포함한다.
동작(870)에서, 다이의 후면 전력 분배 구조물은 IC 패키지의 제1 또는 제2 공통 전력 분배 구조물에 본딩된다. 다이의 후면 전력 분배 구조물을 IC 패키지의 제1 또는 제2 공통 전력 분배 구조물에 본딩하는 것은 다이의 후면 전력 분배 구조물을 제1 또는 제2 공통 전력 분배 구조물에 전기적으로 접속하는 것을 포함한다.
다양한 실시예에서, 다이의 후면 전력 분배 구조물을 제1 또는 제2 공통 전력 분배 구조물에 본딩하는 것은, 도 5d와 관련하여 위에서 논의된 바와 같이 다이(D2 및 D4)의 후면 전력 분배 구조물(BSPD2 및 BSPD4)을 IC 패키지(100A)의 전력 분배 구조물(CPD1 및 CPD2)에 본딩하는 것; 도 6d와 관련하여 위에서 논의된 바와 같이 다이(D2 및 D3)의 후면 전력 분배 구조물(BSPD2 및 BSPD3)을 IC 패키지(100B)의 전력 분배 구조물(CPD1)에 본딩하는 것; 또는 도 7g와 관련하여 위에서 논의된 바와 같이 다이(D1-D3)의 후면 전력 분배 구조물(BSPD1-BSPD3) 중 하나 이상을 IC 패키지(100C)의 전력 분배 구조물(CPD4)에 본딩하는 것을 포함한다.
동작(880)에서, 일부 실시예에서, 하나 이상의 추가 제조 동작이 IC 패키지의 제1 및 제2 다이에 대해 수행된다. 다양한 실시예에서, 하나 이상의 추가 제조 동작을 수행하는 것은 동작(810-870)과 관련하여 위에서 논의된 것들에 추가하여 하나 이상의 IC 패키지 컴포넌트, 예를 들어, 도 1a 내지 1cb 및 5a 내지 7g와 관련하여 위에서 논의된 바와 같은 하나 이상의 절연층(DL), 비아 구조물(V), 및/또는 접속 범프(B) 등을 구성하는 것을 포함한다.
다양한 실시예에서, 하나 이상의 추가 제조 동작을 수행하는 것은 퇴적 동작, 예를 들어, 캐리어 웨이퍼로부터 제거 동작, 납땜 동작, 경화 동작, 캡슐화 동작 등 중 하나 이상을 수행하는 것을 포함한다.
다양한 실시예에서, 하나 이상의 추가 제조 동작을 수행하는 것은, 도 5e 및 1a와 관련하여 위에서 논의된 바와 같이 캐리어 웨이퍼(C1-C4)로부터 다이(D1-D4)를 분리하고 IC 패키지(100A)의 다이(D2 및 D3)를 서로 본딩함으로써 다이 스택을 형성하는 것; 도 6e 및 1b와 관련하여 위에서 논의된 바와 같이 다이(D2 및 D3)를 캐리어 웨이퍼(C2 및 C3)로부터 분리하고, 공통 전력 분배 구조물(CPD1) 상에 접속 범프(B), 절연층(DL) 및 비아 구조물(V)을 형성하며, 기판(INT1)을 IC 패키지(100B)에 부착하는 것; 또는 도 7g, 1ca 및 1cb와 관련하여 위에서 논의된 바와 같이 다이(D2 및 D3)를 캐리어 웨이퍼 C5로부터 분리하고, 접속 범프(B)를 형성하며, 기판(INT1)을 IC 패키지(100C)에 부착하는 것을 포함한다.
방법(800)의 동작의 일부 또는 전부를 실행함으로써, IC 패키지, 예를 들어, IC 패키지(100A-100C)는 적어도 2개의 다이의 각각의 후면 전력 분배 구조물에 전기적으로 접속된 공통 전력 분배 구조물을 포함하여 형성됨으로써, 도 2a 내지 4d에 묘사된 IC 패키지(100A-100C) 및 IC 구조물에 대해 위에서 논의된 이점을 얻는다.
도 9는 일부 실시예에 따른 IC 패키지에서 전력을 분배하는 방법의 흐름도이다. 방법(900)은 IC 패키지, 예를 들어, 도 1a 내지 1cb와 관련하여 위에서 논의된 IC 패키지(100A-100C)와 함께 사용 가능하다.
방법(900)의 동작이 도 9에 도시된 순서는 단지 설명을 위한 것이며; 방법(900)의 동작은 도 9에 도시된 것과 다른 시퀀스로 실행될 수 있다. 일부 실시예에서, 도 9에 도시된 것들에 더하여 동작은 도 9에 도시된 동작 이전, 사이, 동안, 및/또는 이후에 수행된다. 일부 실시예에서, 방법(900)의 동작들은 IC, 예를 들어, 프로세서, 로직, 메모리 또는 신호 프로세싱 회로 등을 동작하는 방법의 서브세트이다.
동작(910)에서, IC 패키지의 제1 전력 분배 구조물에서 전력 공급 전압이 수신된다. 제1 전력 분배 구조물에서 전력 공급 전압을 수신하는 것은, IC 패키지의 제1 다이의 후면에 위치한 제2 전력 분배 구조물에 그리고 IC 패키지의 제2 다이의 후면에 위치한 제3 전력 분배 구조물에 전기적으로 접속된 공통 전력 분배 구조물에서 전력 공급 전압을 수신하는 것을 포함한다.
다양한 실시예에서, 제1 전력 분배 구조물에서 전력 공급 전압을 수신하는 것은 도 1a 내지 1cb와 관련하여 위에서 논의된 전력 분배 구조물(CPD1-CPD4) 중 하나 이상에서 전력 공급 전압을 수신하는 것을 포함한다.
일부 실시예에서, 제1 전력 분배 구조물에서 전력 공급 전압을 수신하는 것은 제1 전력 분배 구조물에 전기적으로 접속된 IC 패키지 컴포넌트에서 전력 공급 전압을 수신하는 것을 포함한다. 일부 실시예에서, 제1 전력 분배 구조물에서 전력 공급 전압을 수신하는 것은 다이, 예를 들어, 도 1a 내지 1cb와 관련하여 위에서 논의된 다이(D1-D3)의 전면에서 전력 공급 전압을 수신하는 것을 포함한다. 일부 실시예에서, 제1 전력 분배 구조물에서 전력 공급 전압을 수신하는 것은 기판, 예를 들어, 도 1b 내지 1cb에 대해 위에서 논의된 기판(INT1) 또는 도 1ca 및 1cb에 대해 위에서 논의된 기판(INT2)에서 전력 공급 전압을 수신하는 것을 포함한다.
일부 실시예에서, 전력 공급 전압은 복수의 전력 공급 전압 중 하나의 전력 공급 전압이고 전력 분배 구조물에서 전력 공급 전압을 수신하는 것은 제1 전력 분배 구조물에서 복수의 전력 공급 전압을 수신하는 것을 포함한다. 일부 실시예에서, 전력 분배 구조물에서 전력 공급 전압을 수신하는 것은 제1 전력 분배 구조물에서 기준 전압을 수신하는 것을 포함한다.
동작(920)에서, 전력 공급 전압은 제2 전력 분배 구조물에서 제1 전력 분배 구조물로부터 수신되고, 제2 전력 분배 구조물은 IC 패키지의 제1 다이의 후면 상에 위치된다. 일부 실시예에서, 제2 전력 분배 구조물에서 제1 전력 분배 구조물로부터 전력 공급 전압을 수신하는 것은 도 1a 내지 1cb와 관련하여 위에서 논의된 다이(D1-D4)의 후면 전력 분배 구조물(BSPD1-BSPD4) 중 제1의 하나 이상의 후면 전력 분배 구조물에서 전력 공급 전압을 수신하는 것을 포함한다.
일부 실시예에서, 전력 공급 전압은 복수의 전력 공급 전압 중 하나의 전력 공급 전압이고, 제2 전력 분배 구조물에서 제1 전력 분배 구조물로부터 전력 공급 전압을 수신하는 것은 제2 전력 분배 구조물에서 제1 전력 분배 구조물로부터 복수의 전력 공급 전압을 수신하는 것을 포함한다. 일부 실시예에서, 제2 전력 분배 구조물에서 제1 전력 분배 구조물로부터 전력 공급 전압을 수신하는 것은 제2 전력 분배 구조물에서 제1 전력 분배 구조물로부터 기준 전압을 수신하는 것을 포함한다.
동작(930)에서, 전력 공급 전압은 제3 전력 분배 구조물에서 제1 전력 분배 구조물로부터 수신되고, 제3 전력 분배 구조물은 IC 패키지 내의 제2 다이의 후면 상에 위치된다.
일부 실시예에서, 제3 전력 분배 구조물에서 제1 전력 분배 구조물로부터 전력 공급 전압을 수신하는 것은 도 1a 내지 1cb와 관련하여 위에서 논의된 다이(D1-D4)의 후면 전력 분배 구조물(BSPD1-BPD4) 중 제2의 하나 이상의 후면 전력 분배 구조물에서 전력 공급 전압을 수신하는 것을 포함한다.
일부 실시예에서, 제3 전력 분배 구조물에서 제1 전력 분배 구조물로부터 전력 공급 전압을 수신하는 것은 제4 전력 분배 구조물에서 제1 전력 분배 구조물로부터 전력 공급 전압을 수신하는 것을 포함하고, 제4 전력 분배 구조물은 IC 패키지의 제3 다이의 후면 상에 위치한다. 일부 실시예에서, 제4 전력 분배 구조물에서 제1 전력 분배 구조물로부터 전력 공급 전압을 수신하는 것은 도 1a 내지 1cb와 관련하여 위에서 논의된 다이(D1-D4)의 후면 전력 분배 구조물(BSPD1-BSPD4) 중 제3의 하나 이상의 후면 전력 분배 구조물에서 전력 공급 전압을 수신하는 것을 포함한다.
일부 실시예에서, 전력 공급 전압은 복수의 전력 공급 전압 중 하나의 전력 공급 전압이고, 제3 전력 분배 구조물에서 제1 전력 분배 구조물로부터 전력 공급 전압을 수신하는 것은 제3 전력 분배 구조물에서 제1 전력 분배 구조물로부터 복수의 전력 공급 전압을 수신하는 것을 포함한다. 일부 실시예에서, 제3 전력 분배 구조물에서 제1 전력 분배 구조물로부터 전력 공급 전압을 수신하는 것은 제3 전력 분배 구조물에서 제1 전력 분배 구조물로부터 기준 전압을 수신하는 것을 포함한다.
방법(900)의 동작의 일부 또는 전부를 실행함으로써, 하나 이상의 전력 공급 전압 레벨이 제1 및 제2 다이의 각각의 후면에 위치한 전력 분배 구조물에 전기적으로 접속된 공통 전력 공급 분배 구조물을 통해 IC 패키지에 분배되어, 도 2a 내지 4d에 도시된 IC 패키지(100A-100C) 및 IC 구조물과 관련하여 위에서 논의된 이점을 얻을 수 있다.
일부 실시예에서, IC 패키지는, 전면 및 후면을 포함하는 제1 다이 - 전면은 제1 신호 라우팅 구조물을 포함하고, 후면은 제1 전력 분배 구조물을 포함함 -; 전면 및 후면을 포함하는 제2 다이 - 전면은 제2 신호 라우팅 구조물을 포함하고, 후면은 제2 전력 분배 구조물을 포함함 -; 및 제1 전력 분배 구조물과 제2 전력 분배 구조물 사이에 위치되고 제1 전력 분배 구조물과 제2 전력 분배 구조물 각각에 전기적으로 접속되는 제3 전력 분배 구조물을 포함한다. 일부 실시예에서, IC 패키지는, 전면 및 후면을 포함하는 제1 다이 - 전면은 제1 신호 라우팅 구조물에 전기적으로 접속되는 제3 신호 라우팅 구조물을 포함하고, 후면은 제4 전력 분배 구조물을 포함함 -; 전면 및 후면을 포함하는 제4 다이 - 전면은 제4 신호 라우팅 구조물을 포함하고, 후면은 제5 전력 분배 구조물을 포함함 -; 및 제4 전력 분배 구조물과 제5 전력 분배 구조물 사이에 위치하며, 제4 전력 분배 구조물 및 제5 전력 분배 구조물 각각에 전기적으로 접속된 제6 전력 분배 구조물을 포함한다. 일부 실시예에서, IC 패키지는 전면 및 후면을 포함하는 제3 다이를 더 포함하고, 전면은 제3 신호 라우팅 구조물을 포함하며, 후면은 제3 전력 분배 구조물에 전기적으로 접속된 제4 전력 분배 구조물을 포함한다. 일부 실시예에서, IC 패키지는 제1 신호 라우팅 구조물 및 제3 신호 라우팅 구조물 각각에 전기적으로 접속된 제1 기판을 포함한다. 일부 실시예에서, IC 패키지는 제2 신호 라우팅 구조물에 전기적으로 접속된 제2 기판을 포함한다. 일부 실시예에서, IC 패키지는 제1 기판 및 제2 기판 각각에 전기적으로 접속된 복수의 비아 구조물을 더 포함하고, 복수의 비아 구조물은 제3 전력 분배 구조물을 관통해 연장되고 제3 전력 분배 구조물로부터 전기적으로 격리된다. 일부 실시예에서, IC 패키지는 제2 기판에 전기적으로 접속된 제4 다이를 포함하고, 제2 기판은 제2 다이와 제4 다이 사이에 위치한다. 일부 실시예에서, IC 패키지는 제3 전력 분배 구조물 및 제2 기판에 전기적으로 접속된 비아 구조물을 포함한다. 일부 실시예에서, 제1 다이의 후면 또는 제2 다이의 후면 중 적어도 하나는 전력 레일을 포함한다. 일부 실시예에서, 각각의 제1, 제2 및 제3 전력 분배 구조물은 메시 구조물을 포함한다.
일부 실시예에서, IC 패키지를 형성하는 방법은, IC 패키지에 포함된 제1 다이 상에 제1 전력 분배 구조물을 구성함으로써, 제1 전력 분배 구조물을 제1 다이의 후면 상에 위치한 제2 전력 분배 구조물에 전기적으로 접속하는 단계; 및 제3 전력 분배 구조물을 제1 전력 분배 구조물에 본딩하는 단계를 포함하고, 제3 전력 분배 구조물은 제2 다이의 후면 상에 위치한다. 일부 실시예에서, 제1 다이 상에 제1 전력 분배 구조물을 구성하는 단계는 제2 전력 분배 구조물의 메시 구조물 상에 메시 구조물을 형성하는 단계를 포함한다. 일부 실시예에서, 본 방법은 제1 전력 분배 구조물의 메시 구조물을 관통해 연장되고 제1 전력 분배 구조물로부터 전기적으로 격리되는 비아 구조물을 형성하는 단계를 포함한다. 일부 실시예에서, 제3 전력 분배 구조물은 제1 방향으로 연장되고 제1 피치를 갖는 최상부 금속 세그먼트를 포함하고, 제1 전력 분배 구조물은 제2 방향으로 연장되고 제1 피치를 갖는 최상부 금속 세그먼트를 포함하며, 제3 전력 분배 구조물을 제1 전력 분배 구조물에 본딩하는 단계는 제1 방향을 제2 방향과 정렬시켜, 제3 전력 분배 구조물의 최상부 금속 세그먼트가 제1 전력 분배 구조물의 최상부 금속 세그먼트와 정렬하게 되는 단계를 포함한다. 일부 실시예에서, 제3 전력 분배 구조물은 제1 방향으로 연장되는 최상부 금속 세그먼트를 포함하고, 제1 전력 분배 구조물은 제2 방향으로 연장되는 최상부 금속 세그먼트를 포함하며, 제3 전력 분배 구조물을 제1 전력 분배 구조물에 본딩하는 단계는 제1 방향을 제2 방향에 수직으로 정렬시켜, 제3 전력 분배 구조물의 최상부 금속 세그먼트를 제1 전력 분배 구조물의 최상부 금속 세그먼트에 직교하게 정렬시키는 단계를 포함한다. 일부 실시예에서, 제3 전력 분배 구조물을 제1 전력 분배 구조물에 본딩하는 것은 열 압축 동작을 수행하는 것을 포함한다. 일부 실시예에서, 본 방법은, 제3 다이의 후면에 위치하는 제5 전력 분배 구조물에 전기적으로 접속된 제4 전력 분배 구조물을 구성하는 단계; 제6 전력 분배 구조물을 제4 전력 분배 구조물에 본딩하는 단계 - 제6 전력 분배 구조물은 제4 다이의 후면 상에 위치함 -; 및 IC 패키지에 제3 다이와 제4 다이를 포함하는 단계를 포함한다. 일부 실시예에서, 본 방법은, 제4 전력 분배 구조물을 제1 전력 분배 구조물에 본딩하는 단계를 더 포함하고, 제4 전력 분배 구조물은 제3 다이의 후면 상에 위치한다.
일부 실시예에서, 집적 회로(IC) 패키지에서 전력을 분배하는 방법은, IC 패키지의 제1 전력 분배 구조물에서 전력 공급 전압을 수신하는 단계; 제2 전력 분배 구조물에서 제1 전력 분배 구조물로부터 전력 공급 전압을 수신하는 단계 - 제2 전력 분배 구조물은 IC 패키지의 제1 다이의 후면 상에 위치함 -; 및 제3 전력 분배 구조물에서 제1 전력 분배 구조물로부터 전력 공급 전압을 수신하는 단계를 포함하고, 제3 전력 분배 구조물은 IC 패키지의 제2 다이의 후면 상에 위치한다. 일부 실시예에서, 본 방법은, 제1 전력 분배 구조물에서 기준 전압을 수신하는 단계; 제2 전력 분배 구조물에서 제1 전력 분배 구조물로부터 기준 전압을 수신하는 단계; 및 제3 전력 분배 구조물에서 제1 전력 분배 구조물로부터 기준 전압을 수신하는 단계를 포함한다.
전술된 설명은, 당업자가 본 개시의 양상을 더 잘 이해할 수 있도록 여러 실시예의 피처를 서술한다. 당업자는, 자신이 본 명세서에서 소개된 실시예의 동일한 목적을 수행하고 그리고/또는 동일한 이점을 달성하기 위한 다른 프로세스와 구조물을 설계 또는 수정하기 위한 기초로서 본 개시를 쉽게 이용할 수 있다는 것을 인식해야 한다. 또한, 당업자는 이러한 등가의 구성이 본 개시의 취지 및 범위를 벗어나지 않으며, 본 개시의 취지 및 범위를 벗어나지 않으면서 다양한 변화, 대체 및 변경을 이룰 수 있음을 알아야 한다.
실시예
1. 집적 회로(integrated circuit; IC) 패키지에 있어서,
전면 및 후면을 포함하는 제1 다이 - 상기 전면은 제1 신호 라우팅 구조물을 포함하고, 상기 후면은 제1 전력 분배 구조물을 포함함 -;
전면 및 후면을 포함하는 제2 다이 - 상기 전면은 제2 신호 라우팅 구조물을 포함하고, 상기 후면은 제2 전력 분배 구조물을 포함함 -; 및
상기 제1 전력 분배 구조물과 상기 제2 전력 분배 구조물 사이에 위치하고 상기 제1 전력 분배 구조물 및 상기 제2 전력 분배 구조물 각각에 전기적으로 접속된 제3 전력 분배 구조물
을 포함하는, 집적 회로(IC) 패키지.
2. 제1항에 있어서,
전면 및 후면을 포함하는 제3 다이 - 상기 전면은 상기 제1 신호 라우팅 구조물에 전기적으로 접속되는 제3 신호 라우팅 구조물을 포함하고, 상기 후면은 제4 전력 분배 구조물을 포함함 -;
전면 및 후면을 포함하는 제4 다이 - 상기 전면은 제4 신호 라우팅 구조물을 포함하고, 상기 후면은 제5 전력 분배 구조물을 포함함 -; 및
상기 제4 전력 분배 구조물과 상기 제5 전력 분배 구조물 사이에 위치하고, 상기 제4 전력 분배 구조물 및 상기 제5 전력 분배 구조물 각각에 전기적으로 접속된 제6 전력 분배 구조물
을 더 포함하는, 집적 회로(IC) 패키지.
3. 제1항에 있어서,
전면 및 후면을 포함하는 제3 다이를 더 포함하고, 상기 전면은 제3 신호 라우팅 구조물을 포함하며, 상기 후면은 상기 제3 전력 분배 구조물에 전기적으로 접속된 제4 전력 분배 구조물을 포함하는 것인, 집적 회로(IC) 패키지.
4. 제3항에 있어서,
상기 제1 신호 라우팅 구조물 및 상기 제3 신호 라우팅 구조물 각각에 전기적으로 접속된 제1 기판을 더 포함하는, 집적 회로(IC) 패키지.
5. 제4항에 있어서,
상기 제2 신호 라우팅 구조물에 전기적으로 접속된 제2 기판을 더 포함하는, 집적 회로(IC) 패키지.
6. 제5항에 있어서,
상기 제1 기판 및 상기 제2 기판 각각에 전기적으로 접속된 복수의 비아 구조물을 더 포함하고, 상기 복수의 비아 구조물은 상기 제3 전력 분배 구조물을 관통해 연장되고 상기 제3 전력 분배 구조물과 전기적으로 격리되는(isolated) 것인, 집적 회로(IC) 패키지.
7. 제5항에 있어서,
상기 제2 기판에 전기적으로 접속된 제4 다이를 더 포함하고, 상기 제2 기판은 상기 제2 다이와 상기 제4 다이 사이에 위치하는 것인, 집적 회로(IC) 패키지.
8. 제5항에 있어서,
상기 제3 전력 분배 구조물 및 상기 제2 기판에 전기적으로 접속된 비아 구조물을 더 포함하는, 집적 회로(IC) 패키지.
9. 제1항에 있어서,
상기 제1 다이의 후면 및 상기 제2 다이의 후면 중 적어도 하나는 전력 레일을 포함하는 것인, 집적 회로(IC) 패키지.
10. 제1항에 있어서,
상기 제1 전력 분배 구조물, 상기 제2 전력 분배 구조물, 및 상기 제3 전력 분배 구조물 각각은 메시 구조물을 포함하는 것인, 집적 회로(IC) 패키지.
11. 집적 회로(integrated circuit; IC) 패키지를 형성하는 방법에 있어서,
상기 IC 패키지에 포함된 제1 다이 상에 제1 전력 분배 구조물을 구성(construct)함으로써, 상기 제1 전력 분배 구조물을 상기 제1 다이의 후면 상에 위치한 제2 전력 분배 구조물에 전기적으로 접속하는 단계; 및
제3 전력 분배 구조물을 상기 제1 전력 분배 구조물에 본딩하는 단계
를 포함하고, 상기 제3 전력 분배 구조물은 제2 다이의 후면에 위치하는 것인, 집적 회로(IC) 패키지를 형성하는 방법.
12. 제11항에 있어서,
상기 제1 다이 상에 상기 제1 전력 분배 구조물을 구성하는 단계는 상기 제2 전력 분배 구조물의 메시 구조물 상에 메시 구조물을 형성하는 단계를 포함하는 것인, 집적 회로(IC) 패키지를 형성하는 방법.
13. 제12항에 있어서,
상기 제1 전력 분배 구조물의 상기 메시 구조물을 관통해 연장되고 상기 제1 전력 분배 구조물로부터 전기적으로 격리되는 비아 구조물을 형성하는 단계를 더 포함하는, 집적 회로(IC) 패키지를 형성하는 방법.
14. 제11항에 있어서,
상기 제3 전력 분배 구조물은 제1 방향으로 연장되고 제1 피치를 갖는 최상부 금속 세그먼트를 포함하고,
상기 제1 전력 분배 구조물은 제2 방향으로 연장되고 상기 제1 피치를 갖는 최상부 금속 세그먼트를 포함하며,
상기 제3 전력 분배 구조물을 상기 제1 전력 분배 구조물에 본딩하는 단계는, 상기 제1 방향을 상기 제2 방향과 정렬시켜, 상기 제3 전력 분배 구조물의 최상부 금속 세그먼트가 상기 제1 전력 분배 구조물의 최상부 금속 세그먼트와 정렬하게 되는 단계를 포함하는 것인, 집적 회로(IC) 패키지를 형성하는 방법.
15. 제11항에 있어서,
상기 제3 전력 분배 구조물은 제1 방향으로 연장되는 최상부 금속 세그먼트를 포함하고,
상기 제1 전력 분배 구조물은 제2 방향으로 연장되는 최상부 금속 세그먼트를 포함하며,
상기 제3 전력 분배 구조물을 상기 제1 전력 분배 구조물에 본딩하는 단계는, 상기 제1 방향을 상기 제2 방향에 수직으로 정렬시켜, 상기 제3 전력 분배 구조물의 최상부 금속 세그먼트를 상기 제1 전력 분배 구조물의 최상부 금속 세그먼트에 직교하게 정렬시키는 단계를 포함하는 것인, 집적 회로(IC) 패키지를 형성하는 방법.
16. 제11항에 있어서,
상기 제3 전력 분배 구조물을 상기 제1 전력 분배 구조물에 본딩하는 단계는 열-압축 동작을 수행하는 단계를 포함하는 것인, 집적 회로(IC) 패키지를 형성하는 방법.
17. 제11항에 있어서,
제3 다이의 후면 상에 위치하는 제5 전력 분배 구조물에 전기적으로 접속된 제4 전력 분배 구조물을 구성하는 단계;
제6 전력 분배 구조물을 상기 제4 전력 분배 구조물에 본딩하는 단계 - 상기 제6 전력 분배 구조물은 제4 다이의 후면 상에 위치함 -; 및
상기 IC 패키지에 상기 제3 다이와 상기 제4 다이를 포함하는 단계
를 더 포함하는, 집적 회로(IC) 패키지를 형성하는 방법.
18. 제11항에 있어서,
제4 전력 분배 구조물을 상기 제1 전력 분배 구조물에 본딩하는 단계를 더 포함하고, 상기 제4 전력 분배 구조물은 제3 다이의 후면 상에 위치하는 것인, 집적 회로(IC) 패키지를 형성하는 방법.
19. 집적 회로(integrated circuit; IC) 패키지에서 전력을 분배하는 방법에 있어서,
상기 IC 패키지 내의 제1 전력 분배 구조물에서 전력 공급 전압을 수신하는 단계;
제2 전력 분배 구조물에서 상기 제1 전력 분배 구조물로부터의 상기 전력 공급 전압을 수신하는 단계 - 상기 제2 전력 분배 구조물은 상기 IC 패키지 내의 제1 다이의 후면 상에 위치함 -; 및
제3 전력 분배 구조물에서 상기 제1 전력 분배 구조물로부터의 상기 전력 공급 전압을 수신하는 단계
를 포함하고, 상기 제3 전력 분배 구조물은 상기 IC 패키지 내의 제2 다이의 후면 상에 위치하는 것인, 집적 회로(IC) 패키지에서 전력을 분배하는 방법.
20. 제19항에 있어서,
상기 제1 전력 분배 구조물에서 기준 전압을 수신하는 단계;
상기 제2 전력 분배 구조물에서 상기 제1 전력 분배 구조물로부터의 상기 기준 전압을 수신하는 단계; 및
상기 제3 전력 분배 구조물에서 상기 제1 전력 분배 구조물로부터의 상기 기준 전압을 수신하는 단계
를 포함하는, 집적 회로(IC) 패키지에서 전력을 분배하는 방법.

Claims (10)

  1. 집적 회로(integrated circuit; IC) 패키지에 있어서,
    전면 및 후면을 포함하는 제1 다이 - 상기 전면은 제1 신호 라우팅 구조물을 포함하고, 상기 후면은 제1 전력 분배 구조물을 포함함 -;
    전면 및 후면을 포함하는 제2 다이 - 상기 전면은 제2 신호 라우팅 구조물을 포함하고, 상기 후면은 제2 전력 분배 구조물을 포함함 -; 및
    상기 제1 전력 분배 구조물과 상기 제2 전력 분배 구조물 사이에 위치하고 상기 제1 전력 분배 구조물 및 상기 제2 전력 분배 구조물 각각에 전기적으로 접속된 제3 전력 분배 구조물
    을 포함하고,
    상기 제3 전력 분배 구조물은 상기 제1 전력 분배 구조물 및 상기 제2 전력 분배 구조물 각각과 직접 접촉하고,
    상기 제3 전력 분배 구조물은 제1 방향으로 연장되는 최상부 금속 세그먼트를 포함하고,
    상기 제1 전력 분배 구조물은 제2 방향으로 연장되는 최상부 금속 세그먼트를 포함하며,
    상기 제1 방향은 상기 제2 방향에 수직으로 정렬되어, 상기 제3 전력 분배 구조물의 최상부 금속 세그먼트는 상기 제1 전력 분배 구조물의 최상부 금속 세그먼트에 직교하게 정렬되는 것인, 집적 회로(IC) 패키지.
  2. 제1항에 있어서,
    전면 및 후면을 포함하는 제3 다이 - 상기 전면은 상기 제1 신호 라우팅 구조물에 전기적으로 접속되는 제3 신호 라우팅 구조물을 포함하고, 상기 후면은 제4 전력 분배 구조물을 포함함 -;
    전면 및 후면을 포함하는 제4 다이 - 상기 전면은 제4 신호 라우팅 구조물을 포함하고, 상기 후면은 제5 전력 분배 구조물을 포함함 -; 및
    상기 제4 전력 분배 구조물과 상기 제5 전력 분배 구조물 사이에 위치하고, 상기 제4 전력 분배 구조물 및 상기 제5 전력 분배 구조물 각각에 전기적으로 접속된 제6 전력 분배 구조물
    을 더 포함하는, 집적 회로(IC) 패키지.
  3. 제1항에 있어서,
    전면 및 후면을 포함하는 제3 다이를 더 포함하고, 상기 전면은 제3 신호 라우팅 구조물을 포함하며, 상기 후면은 상기 제3 전력 분배 구조물에 전기적으로 접속된 제4 전력 분배 구조물을 포함하는 것인, 집적 회로(IC) 패키지.
  4. 제3항에 있어서,
    상기 제1 신호 라우팅 구조물 및 상기 제3 신호 라우팅 구조물 각각에 전기적으로 접속된 제1 기판을 더 포함하는, 집적 회로(IC) 패키지.
  5. 제4항에 있어서,
    상기 제2 신호 라우팅 구조물에 전기적으로 접속된 제2 기판을 더 포함하는, 집적 회로(IC) 패키지.
  6. 제1항에 있어서,
    상기 제1 다이의 후면 및 상기 제2 다이의 후면 중 적어도 하나는 전력 레일을 포함하는 것인, 집적 회로(IC) 패키지.
  7. 제1항에 있어서,
    상기 제1 전력 분배 구조물, 상기 제2 전력 분배 구조물, 및 상기 제3 전력 분배 구조물 각각은 메시 구조물을 포함하는 것인, 집적 회로(IC) 패키지.
  8. 집적 회로(integrated circuit; IC) 패키지를 형성하는 방법에 있어서,
    상기 IC 패키지에 포함된 제1 다이 상에 제1 전력 분배 구조물을 구성(construct)함으로써, 상기 제1 전력 분배 구조물을 상기 제1 다이의 후면 상에 위치한 제2 전력 분배 구조물에 전기적으로 접속하는 단계; 및
    제3 전력 분배 구조물을 상기 제1 전력 분배 구조물에 본딩하는 단계
    를 포함하고,
    상기 제3 전력 분배 구조물은 제2 다이의 후면 상에 위치하고,
    상기 제1 전력 분배 구조물은 상기 제3 전력 분배 구조물과 직접 접촉하고,
    상기 제3 전력 분배 구조물은 제1 방향으로 연장되는 최상부 금속 세그먼트를 포함하고,
    상기 제1 전력 분배 구조물은 제2 방향으로 연장되는 최상부 금속 세그먼트를 포함하며,
    상기 제3 전력 분배 구조물을 상기 제1 전력 분배 구조물에 본딩하는 단계는, 상기 제1 방향을 상기 제2 방향에 수직으로 정렬시켜, 상기 제3 전력 분배 구조물의 최상부 금속 세그먼트를 상기 제1 전력 분배 구조물의 최상부 금속 세그먼트에 직교하게 정렬시키는 단계를 포함하는 것인, 집적 회로(IC) 패키지를 형성하는 방법.
  9. 집적 회로(integrated circuit; IC) 패키지에서 전력을 분배하는 방법에 있어서,
    상기 IC 패키지 내의 제1 전력 분배 구조물에서 전력 공급 전압을 수신하는 단계;
    제2 전력 분배 구조물에서 상기 제1 전력 분배 구조물로부터의 상기 전력 공급 전압을 수신하는 단계 - 상기 제2 전력 분배 구조물은 상기 IC 패키지 내의 제1 다이의 후면 상에 위치함 -; 및
    제3 전력 분배 구조물에서 상기 제1 전력 분배 구조물로부터의 상기 전력 공급 전압을 수신하는 단계
    를 포함하고, 상기 제3 전력 분배 구조물은 상기 IC 패키지 내의 제2 다이의 후면 상에 위치하는 것인, 집적 회로(IC) 패키지에서 전력을 분배하는 방법.
  10. 제9항에 있어서,
    상기 제1 전력 분배 구조물에서 기준 전압을 수신하는 단계;
    상기 제2 전력 분배 구조물에서 상기 제1 전력 분배 구조물로부터의 상기 기준 전압을 수신하는 단계; 및
    상기 제3 전력 분배 구조물에서 상기 제1 전력 분배 구조물로부터의 상기 기준 전압을 수신하는 단계
    를 더 포함하는, 집적 회로(IC) 패키지에서 전력을 분배하는 방법.
KR1020210047940A 2020-04-30 2021-04-13 전력 분배 구조물 및 방법 KR102587158B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063018028P 2020-04-30 2020-04-30
US63/018,028 2020-04-30
US17/178,029 2021-02-17
US17/178,029 US20210343650A1 (en) 2020-04-30 2021-02-17 Power distribution structure and method

Publications (2)

Publication Number Publication Date
KR20210134496A KR20210134496A (ko) 2021-11-10
KR102587158B1 true KR102587158B1 (ko) 2023-10-06

Family

ID=78293288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210047940A KR102587158B1 (ko) 2020-04-30 2021-04-13 전력 분배 구조물 및 방법

Country Status (2)

Country Link
US (1) US20210343650A1 (ko)
KR (1) KR102587158B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532580B2 (en) * 2019-08-29 2022-12-20 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure, semiconductor structure including interconnect structure and method for forming the same
US11715755B2 (en) * 2020-06-15 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for forming integrated high density MIM capacitor
US11817392B2 (en) 2020-09-28 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit
US11881450B2 (en) * 2021-10-25 2024-01-23 Advanced Micro Devices, Inc. High voltage tolerant capacitors
US20230253324A1 (en) * 2022-02-10 2023-08-10 Samsung Electronics Co., Ltd. 3d stacked chip that shares power rails
US20230317562A1 (en) * 2022-03-30 2023-10-05 Intel Corporation Dual-sided terminal device with split signal and power routing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017149845A1 (ja) 2016-02-29 2017-09-08 ソニー株式会社 半導体装置
JP2018503262A (ja) * 2015-01-15 2018-02-01 クアルコム，インコーポレイテッド ３ｄ集積回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882546B2 (en) * 2001-10-03 2005-04-19 Formfactor, Inc. Multiple die interconnect system
US6635970B2 (en) * 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
CN104471708B (zh) * 2012-02-08 2017-05-24 吉林克斯公司 具有多个插入件的堆叠裸片组件
FR3077925B1 (fr) * 2018-02-14 2021-06-18 Commissariat Energie Atomique Circuit integre tridimensionnel face a face de structure simplifiee
US11041211B2 (en) * 2018-02-22 2021-06-22 Xilinx, Inc. Power distribution for active-on-active die stack with reduced resistance
US10826492B2 (en) * 2018-08-31 2020-11-03 Xilinx, Inc. Power gating in stacked die structures
US10607938B1 (en) * 2018-10-26 2020-03-31 International Business Machines Corporation Power distribution networks for monolithic three-dimensional semiconductor integrated circuit devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018503262A (ja) * 2015-01-15 2018-02-01 クアルコム，インコーポレイテッド ３ｄ集積回路
WO2017149845A1 (ja) 2016-02-29 2017-09-08 ソニー株式会社 半導体装置

Also Published As

Publication number Publication date
US20210343650A1 (en) 2021-11-04
KR20210134496A (ko) 2021-11-10

Similar Documents

Publication Publication Date Title
KR102587158B1 (ko) 전력 분배 구조물 및 방법
US11387214B2 (en) Multi-chip modules formed using wafer-level processing of a reconstituted wafer
TWI746759B (zh) 多晶片晶圓級封裝及其形成方法
US9564420B2 (en) Functional block stacked 3DIC and method of making same
US9741696B2 (en) Thermal vias disposed in a substrate proximate to a well thereof
KR101729378B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
US9379074B2 (en) Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583431B1 (en) 2.5D electronic package
US9190345B1 (en) Semiconductor devices and methods of manufacture thereof
CN110998837A (zh) 用于改善堆叠式半导体装置中电力递送及发信的方法及系统
US10497677B1 (en) ESD protection in a stacked integrated circuit assembly
US20220293546A1 (en) Semiconductor packages and methods for forming the same
US20120193809A1 (en) Integrated circuit device and method for preparing the same
TWI778858B (zh) 線路基板結構及其製造方法
TWI773244B (zh) 積體電路封裝、形成積體電路封裝之方法及在積體電路封裝中分配電力之方法
US10229877B2 (en) Semiconductor chip and multi-chip package using thereof
US11876078B2 (en) Through-silicon via interconnection structure and methods for fabricating same
CN220306254U (zh) 半导体封装
TW202347648A (zh) 降低半導體封裝串擾及其方法
CN112234027A (zh) 一种2.5d电子封装结构

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant