TWI746759B - 多晶片晶圓級封裝及其形成方法 - Google Patents

多晶片晶圓級封裝及其形成方法 Download PDF

Info

Publication number
TWI746759B
TWI746759B TW107100274A TW107100274A TWI746759B TW I746759 B TWI746759 B TW I746759B TW 107100274 A TW107100274 A TW 107100274A TW 107100274 A TW107100274 A TW 107100274A TW I746759 B TWI746759 B TW I746759B
Authority
TW
Taiwan
Prior art keywords
layer structure
chip
semiconductor
semiconductor wafer
wafer
Prior art date
Application number
TW107100274A
Other languages
English (en)
Other versions
TW201917847A (zh
Inventor
陳碩懋
許峯誠
黃翰祥
劉獻文
鄭心圃
李孝文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201917847A publication Critical patent/TW201917847A/zh
Application granted granted Critical
Publication of TWI746759B publication Critical patent/TWI746759B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例提供多種多晶片晶圓級封裝及其形成方法。一種多晶片晶圓級封裝包括第一層級及第二層級。所述第一層級包括第一重佈線層結構及位於所述第一重佈線層結構之上的至少一個晶片。所述第二層級包括第二重佈線層結構以及位於所述第二重佈線層結構之上的至少兩個其他晶片。所述第一層級接合到所述第二層級，使得所述至少一個晶片在實體上接觸所述第二重佈線層結構。所述至少兩個其他晶片的連接件的總數目大於所述至少一個晶片的連接件的總數目。

Description

多晶片晶圓級封裝及其形成方法
本發明實施例是有關於一種多晶片晶圓級封裝及其形成方法。
近年來，由於各種電子組件（例如，電晶體、二極體、電阻器、電容器等）的積集密度持續提高，半導體行業已經歷快速成長。在很大程度上，積集密度的這種提高來自於最小特徵大小（minimum feature size）的連續減小，這使得更多組件能夠整合到給定區域中。
與先前的封裝相比，這些較小的電子組件也需要佔據較小面積的較小的封裝。半導體封裝類型的實例包括方形扁平封裝（quad flat package，QFP）、針格陣列（pin grid array，PGA）封裝、球格陣列（ball grid array，BGA）封裝、覆晶（flip chip，FC）、三維積體電路（three-dimensional integrated circuit，3DIC）、晶圓級封裝（wafer level package，WLP）、及疊層封裝（package on package，PoP）元件等。已出現一種多晶片晶圓級封裝來進一步減小封裝的實體大小。然而，存在與這種多晶片晶圓級封裝相關的許多挑戰。
根據本發明的一些實施例，一種多晶片晶圓級封裝包括第一層級（tier）及第二層級。所述第一層級包括第一重佈線層結構及位於所述第一重佈線層結構之上的至少一個晶片。所述第二層級包括第二重佈線層結構以及位於所述第二重佈線層結構之上的至少兩個其他晶片。所述第一層級接合到所述第二層級，使得所述至少一個晶片在實體上接觸所述第二重佈線層結構。所述至少兩個其他晶片的連接件的總數目大於所述至少一個晶片的連接件的總數目。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下公開內容提供用於實作所提供主題的不同特徵的許多不同的實施例或實例。以下出於以簡化方式傳達本公開內容的目的闡述了構件及排列的具體實例。當然，這些僅為實例而不旨在進行限制。舉例來說，以下說明中將第二特徵形成於第一特徵「之上」或第一特徵「上」可包括其中第二特徵及第一特徵形成為直接接觸的實施例，且也可包括其中第二特徵與第一特徵之間可形成有附加特徵、進而使得所述第二特徵與所述第一特徵可能不直接接觸的實施例。另外，可使用相同的參考編號及/或字母來指代本公開內容的各個實例中的相同或相似的部件。重複使用參考編號是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，本文中可能使用例如「位於...之下（beneath）」、「位於...下面（below）」、「下部的（lower）」、「位於…上（on）」、「位於…之上（over）」、「上覆的（overlying）」、「位於...上方（above）」、「上部的（upper）」等空間相對性用語以便於闡述圖中所示的一個構件或特徵與另一（其他）構件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外更囊括元件在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或其他取向），且本文中所用的空間相對性用語可同樣相應地進行解釋。
也可包括其他特徵及製程。舉例來說，可包括測試結構，以説明對三維（three dimensional，3D）封裝或三維積體電路（three dimensional integrated circuit，3DIC）元件進行驗證測試。所述測試結構可例如包括在重佈線層中或在基底上形成的測試接墊（test pad），以便能夠對三維封裝或三維積體電路進行測試、對探針及/或探針卡（probe card）進行使用等。可對中間結構以及最終結構執行驗證測試。另外，可將本文中所公開的結構及方法與包括對已知良好晶粒進行中間驗證的測試方法結合使用，以提高良率並降低成本。
圖1A至圖1G是根據一些實施例的形成多晶片晶圓級封裝的方法的剖視圖。
參照圖1A，提供上面形成有第一重佈線層結構RDL1的載板C。在一些實施例中，在載板C與第一重佈線層結構RDL1之間形成剝離層DB。在一些實施例中，載板C是非半導體材料，例如玻璃載板、陶瓷載板、等等。在一些實施例中，剝離層DB包含紫外（Ultra-Violet，UV）膠、光熱轉換（Light-to-Heat Conversion，LTHC）膠、等等，但是也可使用其他類型的黏合劑。剝離層DB可在光的熱量作用下分解，從而將載板C從形成在載板C上的結構釋放。
在一些實施例中，在說明書通篇中將第一重佈線層結構RDL1稱為「背側重佈線層結構」。在一些實施例中，第一重佈線層結構RDL1包括通過多個聚合物層102進行嵌置的多個重佈線層104。在一些實施例中，重佈線層104中的每一者包含銅、鎳、鈦、其組合、或類似材料，並通過微影、鍍覆、及光阻剝除製程（photoresist stripping process）形成。在一些實施例中，聚合物層102中的每一者包含聚合物材料（例如，聚苯並惡唑（polybenzoxazole，PBO）、聚醯亞胺（polyimide，PI）、苯並環丁烯（benzocyclobutene，BCB）、其組合、或類似材料），並通過例如旋轉塗布、層疊、沉積等合適的製作技術形成。
參照圖1B，在第一重佈線層結構RDL1上形成多個積體扇出型穿孔TIV。在一些實施例中，積體扇出型穿孔TIV延伸到最上的聚合物層102中且電性連接至最上的重佈線層104。在一些實施例中，積體扇出型穿孔TIV包含銅、鎳、鈦、其組合、或類似材料，並通過微影、鍍覆、及光阻剝除製程形成。
參照圖1C，將第一半導體晶片100及第二半導體晶片200放置在第一重佈線層結構RDL1的第一側上並接合到第一重佈線層結構RDL1的第一側。
在一些實施例中，第一半導體晶片100包括基底100a、一個或多個接墊100b、保護層100c、及一個或多個連接件100d。基底100a包括（例如但不限於）經摻雜或未經摻雜的塊狀矽（bulk silicon）、或絕緣體上半導體（semiconductor-on-insulator，SOI）基底的主動層。接墊100b形成在基底100a之上，且保護層100c形成在接墊100b之上。在一些實施例中，接墊100b是鋁接墊，且保護層100c包含聚合物材料，例如聚苯並惡唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）、其組合、或類似材料。連接件100d穿過保護層100c形成且電性連接至下伏的接墊100b或內連結構。在一些實施例中，連接件100d形成為第一半導體晶片100的頂部部分。連接件100d從第一半導體晶片100的其餘部分或下部部分突出。在本說明通篇中，將第一半導體晶片100的具有連接件100d的側稱為前側。連接件100d可包含Cu、W、Ni、Sn、Ti、Au、其合金、或其組合，並利用落球製程（ball drop process）或電鍍製程形成。在一些實施例中，接墊100b構成第一半導體晶片100的連接件的一部分。在一些實施例中，接墊100b及/或連接件100d構成第一半導體晶片100的前側連接件。
在一些實施例中，第二半導體晶片200包括基底200a、一個或多個接墊200b、保護層200c、及一個或多個連接件200d。第二半導體晶片200的構件的材料及排列與第一半導體晶片100的構件的材料及排列相似，因此在本文中將不再重複這些細節。
在一些實施例中，第一半導體晶片100及第二半導體晶片200中的每一者包括積體被動元件（integrated passive device），例如電容器、電感器、或電阻器。在一些實施例中，在說明書通篇中將第一半導體晶片100及第二半導體晶片200稱為「第一積體被動元件晶片及第二積體被動元件晶片」。在一些實施例中，第一半導體晶片100及第二半導體晶片200中的每一者配置成以約1 GHz或大於1 GHz的高頻率操作的電容器。在一些實施例中，在說明書通篇中將第一半導體晶片100及第二半導體晶片200稱為「高頻電容器」。在一些實施例中，基於製程要求，第一半導體晶片100與第二半導體晶片200是具有不同的電容值、共振頻率（resonance frequency）、及/或不同大小的電容器。具體來說，如圖15所示，第一半導體晶片100’更具有位於基底100a與接墊100b之間的深溝渠電容器區CA1，且第二半導體晶片200’更具有位於基底200a與接墊200b之間的深溝渠電容器區CA2。然而，本公開內容並非僅限於此。在替代實施例中，根據需要將第一半導體晶片100與第二半導體晶片200設計成具有相同的大小、功能、及/或操作範圍。
參照圖1D，利用第一包封層E1來包封第一半導體晶片100及第二半導體晶片200。在一些實施例中，在載板C之上形成第一包封層E1以包封或環繞積體扇出型穿孔TIV的側壁以及第一半導體晶片100的側壁及第二半導體晶片200的側壁。在一些實施例中，第一包封層E1包含模塑化合物、模塑底部填充膠、樹脂等（例如，環氧樹脂（epoxy））。在一些實施例中，第一包封層E1包含聚合物材料（例如，聚苯並惡唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）、其組合、或類似材料），並通過進行模塑製程且接著進行研磨製程直到暴露出積體扇出型穿孔TIV的表面以及第一半導體晶片100的連接件100d的表面及第二半導體晶片200的連接件200d的表面為止來形成。
之後，在第一包封層E1之上形成第二重佈線層結構RDL2。在一些實施例中，在說明書通篇中將第二重佈線層結構RDL2稱為「前側重佈線層結構」。在一些實施例中，第二重佈線層結構RDL2包括通過多個聚合物層106進行嵌置的多個重佈線層108。在一些實施例中，重佈線層108中的每一者包含銅、鎳、鈦、其組合、或類似材料，並通過微影、鍍覆、及光阻剝除製程形成。在一些實施例中，聚合物層106中的每一者包含聚合物材料（例如，聚苯並惡唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、其組合、或類似材料），並通過例如旋轉塗布、層疊、沉積等合適的製作技術形成。在一些實施例中，第二重佈線層結構RDL2更包括多個連接接墊110，其配置成與其他半導體晶片連接。
在一些實施例中，第二重佈線層結構RDL2的臨界尺寸（critical dimension）小於第一重佈線層結構RDL1的臨界尺寸。在替代實施例中，第二重佈線層結構RDL2的臨界尺寸可根據需要而實質上相同於或大於第一重佈線層結構RDL1的臨界尺寸。
參照圖1E及圖1F，將第三半導體晶片300及第四半導體晶片400放置在第二重佈線層結構RDL2上並接合到第二重佈線層結構RDL2。
如圖1E所示，提供第三半導體晶片300及第四半導體晶片400。在一些實施例中，第三半導體晶片300包括基底300a、一個或多個接墊300b、保護層300c、一個或多個連接件300d、及一個或多個凸塊300e。基底300a包括（例如但不限於）經摻雜或未經摻雜的塊狀矽、或絕緣體上半導體（SOI）基底的主動層。接墊300b形成在基底300a之上，且保護層300c形成在接墊300b之上。在一些實施例中，接墊300b是鋁接墊，且保護層300c包含聚合物材料，例如聚苯並惡唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）、其組合、或類似材料。連接件300d穿過保護層300c形成且電性連接至下伏的接墊300b或內連結構。在一些實施例中，連接件300d形成為第三半導體晶片300的頂部部分。連接件300d從第三半導體晶片300的其餘部分或下部部分突出。在本說明通篇中，將第三半導體晶片300的具有連接件300d的側稱為前側。連接件300d可包括含銅柱，並利用電鍍製程形成。凸塊300e形成在連接件300d上。在一些實施例中，凸塊300e可包括焊料凸塊，並利用落球製程或電鍍製程形成。在一些實施例中，接墊300b及/或凸塊300e構成第三半導體晶片300的連接件的一部分。在一些實施例中，接墊300b、連接件300d及/或凸塊300e構成第三半導體晶片300的前側連接件。
在一些實施例中，第四半導體晶片400包括基底400a、一個或多個接墊400b、保護層400c、一個或多個連接件400d、及一個或多個凸塊400e。第四半導體晶片400的構件的材料及排列與第三半導體晶片300的構件的材料及排列相似，因此在本文中將不再重複這些細節。
在一些實施例中，第三半導體晶片300及第四半導體晶片400中的每一者包括積體主動元件（integrated active device），例如邏輯元件。所述邏輯元件包括應用處理器（application processor，AP）、系統晶片（system on chip，SoC）等。在一些實施例中，系統晶片（SoC）包括數據機模組（modem module）。可基於製程要求使用其他類型的主動元件，例如記憶體元件、金屬氧化物半導體場效電晶體（metal oxide semiconductor field effect transistor，MOSFET）元件、CMOS元件、及/或雙極接面型電晶體（bipolar junction transistor，BJT）元件。在一些實施例中，在說明書通篇中將第三半導體晶片300及第四半導體晶片400稱為「第一積體主動元件晶片及第二積體主動元件晶片」。在一些實施例中，第三半導體晶片300及第四半導體晶片400是具有不同功能及/或不同大小的主動元件。在替代實施例中，根據需要將第三半導體晶片300與第四半導體晶片400設計成具有相同的大小及/或功能。在一些實施例中，第三半導體晶片300及第四半導體晶片400中的至少一者電性連接至六個或更多個積體被動元件晶片以形成多晶片模組。與其他方式相比，這種排列有助於增大產品的頻寬並減小封裝大小。
如圖1F所示，第三半導體晶片300及第四半導體晶片400接合到第二重佈線層結構RDL2且位於第一半導體晶片100及第二半導體晶片200上方。在一些實施例中，第三半導體晶片300的凸塊300e及第四半導體晶片400的凸塊400e接合到第二重佈線層結構RDL2的連接接墊110。
在一些實施例中，第三半導體晶片300的連接件300d與第四半導體晶片400的連接件400d的總數目大於（例如，至少兩倍、至少五倍、或至少八倍於）第一半導體晶片100的連接件100d與第二半導體晶片200的連接件200d的總數目。
之後，形成底部填充膠層UF來填充第二重佈線層結構RDL2與第三半導體晶片300及第四半導體晶片400中的每一者之間的空間。在一些實施例中，形成底部填充膠層UF來環繞連接件300d及400d以及凸塊300e及400e。在一些實施例中，底部填充膠層UF包含模塑化合物（例如，環氧樹脂），並利用點膠（dispensing）、注入（injecting）、及/或噴射（spraying）技術形成。
然後，利用第二包封層E2包封第三半導體晶片300及第四半導體晶片400。在一些實施例中，在第二重佈線層結構RDL2之上形成第二包封層E2以包封或環繞第三半導體晶片300的側壁和頂部及第四半導體晶片400的側壁和頂部。在一些實施例中，第二包封層E2包含模塑化合物、模塑底部填充膠、樹脂（例如，環氧樹脂）等。在一些實施例中，第二包封層E2包含聚合物材料（例如，聚苯並惡唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）、其組合、或類似材料），且通過模塑製程形成。在一些實施例中，第一包封層E1與第二包封層E2包含相同的材料。在替代實施例中，第二包封層E2包含與第一包封層E1的材料不同的材料。
參照圖1G，將載板C從第一重佈線層結構RDL1的第二側剝離。在一些實施例中，使剝離層DB在光的熱量作用下分解，且接著將載板C從形成在載板C上的結構釋放。
之後，對最下的聚合物層102進行圖案化以形成開口來暴露出第一重佈線層結構RDL1的連接接墊或最下的重佈線層104。在一些實施例中，開口是通過雷射鑽孔製程（laser drilling process）、乾蝕刻製程（dry etching process）、或合適的圖案化製程形成。之後，將凸塊112放置在第一重佈線層結構RDL1的第二側之上並接合到第一重佈線層結構RDL1的連接接墊。在一些實施例中，凸塊112可為焊料凸塊，及/或可包括金屬柱（例如，銅柱）、形成在金屬柱上的焊料頂蓋、及/或類似構件。凸塊112可通過例如蒸鍍、電鍍、落球、或絲網印刷（screen printing）等合適的製程形成。由此完成多晶片晶圓級封裝1。在一些實施例中，多晶片晶圓級封裝1由彼此實體接觸的第一層級T1與第二層級T2構成。在一些實施例中，第一層級T1包括第一重佈線層結構RDL1以及位於第一重佈線層結構RDL1上的第一半導體晶片100及第二半導體晶片200，且第二層級T2包括第二重佈線層結構RDL2以及位於第二重佈線層結構RDL2上的第三半導體晶片300及第四半導體晶片400。
在一些實施例中，第一半導體晶片100及第二半導體晶片200配置成使第三半導體晶片300及第四半導體晶片400的電平電壓（level voltage）保持相對穩定的解耦合電容器（decoupling capacitors）。具體來說，在電路操作期間，電源線會供應強度相對高的暫態電流（transient current），所述暫態電流可引起電源線上的電壓波動。在本公開內容中並未觀察到這種問題。在一些實施例中，解耦合電容器（例如，第一半導體晶片100及第二半導體晶片200）靠近主動元件（例如，第三半導體晶片300及第四半導體晶片400）設置（例如，相對應地位於所述主動構件下方），並充當向主動元件額外地供應電流的電荷儲存器（charge reservoir）以防止電源電壓瞬間下降。在一些實施例中，由於設置有解耦合電容器（例如，第一半導體晶片100及第二半導體晶片200），因此TIV數目可減少，且因此TIV間距（pitch）可增大。第一重佈線層結構RDL1的圖案間距可因此增大。因此，製程裕度（process window）可變寬且可節省生產成本。
可對多晶片晶圓級封裝作出可能的修改及變更。提供這些修改及變更是出於說明目的，而不應被視為對本公開內容進行限制。圖2至圖6是根據一些實施例的多晶片晶圓級封裝的剖視圖。
圖2所示多晶片晶圓級封裝2與圖1G所示多晶片晶圓級封裝1相似，其之間的差異在於，多晶片晶圓級封裝2更包括第五半導體晶片500及第六半導體晶片600。在一些實施例中，第五半導體晶片500及第六半導體晶片600中的每一者包括積體被動元件，例如電容器、電感器、或電阻器。在一些實施例中，在說明書通篇中將第五半導體晶片500及第六半導體晶片600稱為「第三積體被動元件晶片及第四積體被動元件晶片」。在一些實施例中，第五半導體晶片500及第六半導體晶片600中的每一者配置成以約1 KHz或小於1 KHz的低頻率操作的電容器。在一些實施例中，在說明書通篇中將第五半導體晶片500及第六半導體晶片600稱為「低頻電容器」。在一些實施例中，基於製程要求，第五半導體晶片500與第六半導體晶片600是具有不同的電容值、共振頻率、及/或不同大小的電容器。在替代實施例中，根據需要將第五半導體晶片500與第六半導體晶片600設計成具有相同的大小、功能、及/或操作範圍。在一些實施例中，當將第一半導體晶片100及第二半導體晶片200放置在第一重佈線層結構RDL1上並接合到第一重佈線層結構RDL1時，將第五半導體晶片500及第六半導體晶片600通過其凸塊501及凸塊601放置在第一重佈線層結構RDL1上並接合到第一重佈線層結構RDL1。
圖3所示多晶片晶圓級封裝3與圖2所示多晶片晶圓級封裝2相似，其之間的差異在於，圖2所示第五半導體晶片500及第六半導體晶片600接合到第一重佈線層結構RDL1，而圖3所示第五半導體晶片500及第六半導體晶片600接合到第二重佈線層結構RDL2。在一些實施例中，當將第三半導體晶片300及第四半導體晶片400放置在第二重佈線層結構RDL2上並接合到第二重佈線層結構RDL2時，將第五半導體晶片500及第六半導體晶片600通過其凸塊501及凸塊601放置在第二重佈線層結構RDL2上並接合到第二重佈線層結構RDL2。
圖4所示多晶片晶圓級封裝4與圖1G所示多晶片晶圓級封裝1相似，其之間的差異在於，圖1G所示第一半導體晶片100及第二半導體晶片200中的每一者是在單側上具有連接件100d及200d的單側式半導體晶片，連接件100d及200d接合到第二重佈線層結構RDL2，而圖4所示第一半導體晶片101及第二半導體晶片201中的每一者是在相對兩側上具有連接件的雙側式半導體晶片，所述連接件分別接合到第一重佈線層結構RDL1及第二重佈線層結構RDL2。
在一些實施例中，第一半導體晶片101與第一半導體晶片100相似，其之間的差異在於，第一半導體晶片101更包括位於第一半導體晶片101的背側部分中的一個或多個接墊100e以及位於前側接墊100b與背側接墊100e之間且電性連接至前側接墊100b及背側接墊100e的一個或多個矽穿孔TSV1。在一些實施例中，背側接墊100e通過聚合物材料（例如，聚苯並惡唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、其組合、或類似材料）進行嵌置。在一些實施例中，在第一半導體晶片101的背側處形成有凸塊且所述凸塊接合到接墊100e。在替代實施例中，背側接墊100e連接到第一重佈線層結構RDL1，而在其之間不存在凸塊。在一些實施例中，第一半導體晶片的底表面不與第一重佈線層結構RDL1的頂表面共面。舉例來說，凸塊被插置到第一重佈線層結構RDL1的頂部聚合物層中。在替代實施例中，第一半導體晶片的底表面與第一重佈線層結構RDL1的頂表面共面。在一些實施例中，接墊100b及/或連接件100d構成第一半導體晶片100的前側連接件，且接墊100e及/或可選凸塊構成第一半導體晶片100的背側連接件。
在一些實施例中，第二半導體晶片201與第二半導體晶片200相似，其之間的差異在於，第二半導體晶片201更包括位於第二半導體晶片201的背側部分中的一個或多個接墊200e以及位於前側接墊200b與背側接墊200e之間且電性連接至前側接墊200b及背側接墊200e的一個或多個矽穿孔TSV2。第二半導體晶片201的構件的材料及排列與第一半導體晶片101的構件的材料及排列相似，因此在本文中將不再重複這些細節。
在一些實施例中，第一半導體晶片101及第二半導體晶片201中的每一者包括積體被動元件，例如電容器、電感器、或電阻器。在一些實施例中，第一半導體晶片101及第二半導體晶片201中的每一者配置成以約1 GHz或大於1 GHz的高頻率操作的電容器。在一些實施例中，在說明書通篇中將第一半導體晶片101及第二半導體晶片201稱為「高頻電容器 」。在一些實施例中，基於製程要求，第一半導體晶片101與第二半導體晶片201是具有不同的電容值、共振頻率、及/或不同大小的電容器。具體來說，如圖16所示，第一半導體晶片101’更具有位於基底100a與接墊100b之間的深溝渠電容器區CA1，且深溝渠電容器區CA1與矽穿孔TSV1以排除區域（keep out zone，KOZ）間隔開來。相似地，第二半導體晶片201’更具有位於基底200a與接墊200b之間的深溝渠電容器區CA2，且深溝渠電容器區CA2與矽穿孔TSV2以排除區域（KOZ）間隔開來。
圖5所示多晶片晶圓級封裝5與圖2所示多晶片晶圓級封裝2相似，其之間的差異在於，圖2所示第一半導體晶片100及第二半導體晶片200中的每一者是單側式半導體晶片，而圖5所示第一半導體晶片101及第二半導體晶片201中的每一者是雙側式半導體晶片。
圖6所示多晶片晶圓級封裝6與圖3所示多晶片晶圓級封裝3相似，其之間的差異在於，圖3所示第一半導體晶片100及第二半導體晶片200中的每一者是單側式半導體晶片，而圖6所示第一半導體晶片101及第二半導體晶片201中的每一者是雙側式半導體晶片。
在以上實施例中，多晶片晶圓級封裝中的每一者是使用單個載板形成的，其只是出於說明目的，而不應被視為對本公開內容進行限制。在替代實施例中，多晶片晶圓級封裝可使用兩個載板形成。
圖7A至圖7G是根據替代實施例的形成多晶片晶圓級封裝的方法的剖視圖。
參照圖7A，提供上面形成有第一重佈線層結構RDL1的第一載板C1。在一些實施例中，在第一載板C1與第一重佈線層結構RDL1之間形成第一剝離層DB1。在一些實施例中，第一重佈線層結構RDL1包括通過多個聚合物層102進行嵌置的多個重佈線層104。在一些實施例中，第一重佈線層結構RDL1更包括多個連接接墊103，其配置成與其他半導體晶片進行連接。在一些實施例中，在第一重佈線層結構RDL1的連接接墊103上形成多個凸塊105。凸塊105可包括焊料凸塊，並利用落球製程或電鍍製程形成。
之後，提供晶片模組CM。在一些實施例中，晶片模組CM可通過包括圖7B至圖7D所示步驟的方法來形成。如圖7B所示，提供上面形成有第二剝離層DB2的第二載板C2。之後，在第二剝離層DB2上形成多個積體扇出型穿孔TIV。然後，將第一半導體晶片101及第二半導體晶片201放置在第二載板C2上。在一些實施例中，在第二載板C2與第一半導體晶片101及第二半導體晶片201中的每一者的背側之間形成第二剝離層DB2。在一些實施例中，在第二剝離層DB2上交替地排列第一半導體晶片101與第二半導體晶片201。接下來，利用第一包封層E1來包封第一半導體晶片101及第二半導體晶片201。接著在第一包封層E1上形成第二重佈線層結構RDL2。
在一些實施例中，第二重佈線層結構RDL2的臨界尺寸可小於第一重佈線層結構RDL1的臨界尺寸。在替代實施例中，第二重佈線層結構RDL2的臨界尺寸可根據需要而實質上相同於或大於第一重佈線層結構RDL1的臨界尺寸。
如圖7C所示，將第三半導體晶片300及第四半導體晶片400放置在第二重佈線層結構RDL2上並接合到第二重佈線層結構RDL2。在一些實施例中，在第二重佈線層結構RDL2上交替地排列多個第三半導體晶片300與多個第四半導體晶片400。在一些實施例中，第三半導體晶片300分別對應於第一半導體晶片101，且第四半導體晶片400分別對應於第二半導體晶片201。
之後，形成底部填充膠層UF1來填充第二重佈線層結構RDL2與第三半導體晶片300及第四半導體晶片400中的每一者之間的空間。
如圖7D所示，將第二載板C2從第一半導體晶片101的背側及第二半導體晶片201的背側剝離。在一些實施例中，可在第一半導體晶片101的背側及第二半導體晶片201的背側處形成凸塊且所述凸塊接合到背側接墊。接著執行單體化製程來使晶片模組CM彼此分離。在至少一個實施例中，第三半導體晶片300的邊緣及第四半導體晶片400的邊緣與第二重佈線層結構RDL2的邊緣實質上對齊。
在一些實施例中，晶片模組CM中的每一者包括：第二重佈線層結構RDL2；第一半導體晶片101及第二半導體晶片201，位於第二重佈線層結構RDL2的一側上；第一包封層E1，包封第一半導體晶片101及第二半導體晶片201；以及第三半導體晶片300及第四半導體晶片400，位於第二重佈線層結構RDL2的相對側上。在一些實施例中，各晶片模組CM中的每一者包括包封第一半導體晶片101的側壁及第二半導體晶片201的側壁的第一包封層E1。在一些實施例中，各晶片模組CM中的每一者包括積體扇出型穿孔TIV及底部填充膠層UF1。在一些實施例中，積體扇出型穿孔TIV穿透第一包封層E1且位於第一半導體晶片101及第二半導體晶片201的側邊及/或位於第一半導體晶片101與第二半導體晶片201之間，且底部填充膠層UF1形成為填充第二重佈線層結構RDL2與第三半導體晶片300及第四半導體晶片400中的每一者之間的空間。
參照圖7E及圖7F，將一個晶片模組CM放置在第一重佈線層結構RDL1的第一側上並接合到第一重佈線層結構RDL1的第一側。在一些實施例中，將晶片模組CM接合到第一重佈線層結構RDL1，使得第一半導體晶片101的背側及第二半導體晶片201的背側在實體上接觸第一重佈線層結構RDL1。在一些實施例中，第一半導體晶片101的背側接墊及第二半導體晶片201的背側接墊以及晶片模組CM的積體扇出型穿孔TIV通過對應的凸塊105電性連接至第一重佈線層結構RDL1。
在一些實施例中，當將晶片模組CM放置在第一重佈線層結構RDL1上並接合到第一重佈線層結構RDL1時，第五半導體晶片500及第六半導體晶片600通過其凸塊501及凸塊601放置在第一重佈線層結構RDL1上並接合到第一重佈線層結構RDL1。
之後，形成底部填充膠層UF2來填充第一重佈線層結構RDL1與晶片模組CM、第五半導體晶片500及第六半導體晶片600中的每一者之間的空間。
參照圖7G，利用第二包封層E2來包封晶片模組CM以及第五半導體晶片500及第六半導體晶片600。在一些實施例中，在第一重佈線層結構RDL1之上形成第二包封層E2以包封或環繞晶片模組CM的側壁和頂部以及第五半導體晶片500的側壁和頂部及第六半導體晶片600的側壁和頂部。第一包封層E1與第二包封層E2可包含相同或不同的材料。
之後，將凸塊112放置在第一重佈線層結構RDL1的與第一側相對的第二側上並接合到第一重佈線層結構RDL1的連接接墊。由此完成多晶片晶圓級封裝7。在一些實施例中，多晶片晶圓級封裝7由彼此實體接觸的第一層級T1與第二層級T2構成。在一些實施例中，第一層級T1包括第一重佈線層結構RDL1以及位於第一重佈線層結構RDL1上的第一半導體晶片101及第二半導體晶片201，且第二層級T2包括第二重佈線層結構RDL2以及位於第二重佈線層結構RDL2上的第三半導體晶片300及第四半導體晶片400。
可對多晶片晶圓級封裝作出可能的修改及變更。提供這些修改及變更是出於說明目的，而不應被視為對本公開內容進行限制。圖8至圖10是根據替代實施例的多晶片晶圓級封裝的剖視圖。
圖8所示多晶片晶圓級封裝8與圖7G所示多晶片晶圓級封裝7相似，其之間的差異在於，圖7G所示第一半導體晶片101及第二半導體晶片201中的每一者是雙側式半導體晶片，而圖8所示第一半導體晶片100及第二半導體晶片200中的每一者是單側式半導體晶片。
圖9所示多晶片晶圓級封裝9與圖7G所示多晶片晶圓級封裝7相似，其之間的差異在於，圖9所示多晶片晶圓級封裝9被設置成不具有第五半導體晶片500及第六半導體晶片600。
圖10所示多晶片晶圓級封裝10與圖8所示多晶片晶圓級封裝8相似，其之間的差異在於，圖10所示多晶片晶圓級封裝10被設置成不具有第五半導體晶片500及第六半導體晶片600。
在以上實施例中，多晶片晶圓級封裝中的每一者具有兩個層級且每一個層級具有兩個晶片及一個重佈線層結構，其是出於說明目的，而不應被視為對本公開內容進行限制。在一些實施例中，在所述兩個層級中的至少一者中可包含多於一個重佈線層結構。在一些實施例中，可根據需要將所述兩個層級中的至少一者設計成具有單個晶片或多於兩個晶片。
圖11至圖14是根據又一些替代實施例的多晶片晶圓級封裝的剖視圖。
圖11所示多晶片晶圓級封裝11與圖3所示多晶片晶圓級封裝3相似，其之間的差異在於，圖11所示多晶片晶圓級封裝11的第一層級T1具有一個半導體晶片，而圖3所示多晶片晶圓級封裝3的第一層級T1具有兩個半導體晶片。具體來說，如圖11所示，在第一層級T1中設置有單個半導體晶片（例如，第一半導體晶片100）且所述單個半導體晶片通過第二重佈線層結構RDL2電性連接至第三半導體晶片300及第四半導體晶片400。
圖12所示多晶片晶圓級封裝12與圖3所示多晶片晶圓級封裝3相似，其之間的差異在於，圖12所示多晶片晶圓級封裝12的第一層級T1具有三個半導體晶片，而圖3所示多晶片晶圓級封裝3的第一層級T1具有兩個半導體晶片。具體來說，如圖12所示，在第一層級T1中設置有第一半導體晶片100及第二半導體晶片200以及位於第一半導體晶片100與第二半導體晶片200之間的中介片150。在一些實施例中，中介片150具有用於為堆疊晶片提供電連接的貫穿矽中介片（through silicon interposer，TSI）結構。在一些實施例中，中介片150包括矽穿孔、被動元件、熔絲、重佈線層及凸塊中的至少一些構件。在一些實施例中，第三半導體晶片300通過位於第一半導體晶片100與第二半導體晶片200之間的中介片150電性連接至第四半導體晶片400。
圖13所示多晶片晶圓級封裝13與圖8所示多晶片晶圓級封裝8相似，其之間的差異在於，圖13所示多晶片晶圓級封裝13的第一層級T1具有一個半導體晶片，而圖8所示多晶片晶圓級封裝8的第一層級T1具有兩個半導體晶片。具體來說，如圖13所示，在第一層級T1中設置有單個半導體晶片（例如，第一半導體晶片100）且所述單個半導體晶片通過第二重佈線層結構RDL2電性連接至第三半導體晶片300及第四半導體晶片400。
圖14所示多晶片晶圓級封裝14與圖8所示多晶片晶圓級封裝8相似，其之間的差異在於，圖14所示多晶片晶圓級封裝14的第一層級T1具有三個半導體晶片，而圖8所示多晶片晶圓級封裝8的第一層級T1具有兩個半導體晶片。具體來說，如圖14所示，在第一層級T1中設置有第一半導體晶片100及第二半導體晶片200以及位於第一半導體晶片100與第二半導體晶片200之間的中介片150。在一些實施例中，第三半導體晶片300通過位於第一半導體晶片100與第二半導體晶片200之間的中介片150電性連接至第四半導體晶片400。
所屬領域中的具有通常知識者應理解，上述單個晶片或中介片的概念可應用於除了圖3及圖8之外的圖1G、圖2、圖4至圖6、圖7G、及圖9至圖14中的多晶片晶圓級封裝。
以下參照圖1G、圖2至圖6、圖7G、以及圖8至圖14示出了多種多晶片晶圓級封裝的結構。在一些實施例中，多晶片晶圓級封裝1/2/3/4/5/6/7/8/9/10/11/12/13/14包括第一層級T1以及堆疊在第一層級T1上的第二層級T2。
在一些實施例中，第一層級T1包括第一重佈線層結構RDL1及位於第一重佈線層結構RDL1之上的至少一個晶片。在一些實施例中，所述至少一個晶片可為單個晶片（例如，第一半導體晶片100），如圖11及圖13所示。在替代實施例中，所述至少一個晶片包括兩個晶片（例如，第一半導體晶片100及第二半導體晶片200或第一半導體晶片101及第二半導體晶片201），如圖1G、圖2至圖6、圖7G及圖8至圖10所示。在又一些替代實施例中，所述至少一個晶片包括三個晶片（例如，第一半導體晶片100及第二半導體晶片200以及中介片150），如圖12及圖14所示。可根據需要在第一層級T1中應用多於三個晶片。在一些實施例中，第一重佈線層結構RDL1在側向上延伸超過所述至少一個晶片，如圖1G、圖2至圖6、圖7G、以及圖8至圖14所示。在一些實施例中，所述至少一個晶片被第一包封層E1包封。在一些實施例中，提供第二包封層E2來包封第一包封層E1，如圖7G及圖8至圖10以及圖13至圖14所示。
在一些實施例中，第二層級T2包括第二重佈線層結構RDL2以及位於第二重佈線層結構RDL2之上的至少兩個其他晶片。在一些實施例中，所述至少兩個其他晶片包括第三半導體晶片300及第四半導體晶片400，如圖1G、圖2至圖6、圖7G及圖8至圖14所示。可根據需要在第二層級T2中應用單個晶片或多於兩個晶片。在一些實施例中，第一重佈線層結構RDL1在側向上延伸超過第二重佈線層結構RDL2或在側向上延伸超過所述至少兩個其他晶片，如圖1G、圖2至圖6、及圖11至圖12所示。在替代實施例中，第二重佈線層結構RDL2的邊緣與第一重佈線層結構RDL1的邊緣或所述至少兩個其他晶片的邊緣實質上對齊，如圖7G、圖8至圖10、及圖13至圖14所示。在一些實施例中，所述至少兩個其他晶片被第二包封層E2包封。
在一些實施例中，第一層級T1接合到第二層級T2，使得第一層級T1中的所述至少一個晶片在實體上接觸第二層級T2中的第二重佈線層結構RDL2。在一些實施例中，第一層級T1中的所述至少一個晶片的連接件及第二層級T2中的所述至少兩個其他晶片的連接件在實體上接觸第二重佈線層結構RDL2。
在一些實施例中，第二層級T2中的所述至少兩個其他晶片的連接件的總數目大於（例如，至少兩倍、至少五倍、或至少八倍於）第一層級T1中所述至少一個晶片的連接件的總數目。然而，本公開內容並非僅限於此。在替代實施例中，第二層級T2中的所述至少兩個其他晶片的連接件的總數目可實質上等於或小於第一層級T1中所述至少一個晶片的連接件的總數目。
在一些實施例中，第一層級T1中的所述至少一個晶片包括積體被動元件晶片，且第二層級T2中的所述至少兩個其他晶片中的每一個晶片包括積體主動元件晶片。然而，本公開內容並非僅限於此。在替代實施例中，第一層級T1中的多個晶片中的至少一個晶片包括積體主動元件晶片。在又一些替代實施例中，第二層級T2中的多個晶片中的至少一個晶片包括積體被動元件晶片。
在一些實施例中，多晶片晶圓級封裝2/3/5/6/7/8/11/12/13/14更包括另一晶片，其位於第一重佈線層結構RDL1或第二重佈線層結構RDL2之上且位於所述至少一個晶片的外側。在一些實施例中，所述另一晶片包括第五半導體晶片500及第六半導體晶片600，如圖2至圖3、圖5至圖6、圖7G、圖8及圖11至圖14所示。在一些實施例中，所述另一晶片被第一包封層E1包封，如圖2及圖5所示。在替代實施例中，所述另一晶片被第二包封層E2包封，如圖3、圖6、圖7G、圖8及圖11至圖14所示。在一些實施例中，所述另一晶片包括積體被動元件晶片。在替代實施例中，所述另一晶片包括積體主動元件晶片。
在一些實施例中，多晶片晶圓級封裝1/2/3/4/5/6/7/8/9/10包括第一重佈線層結構RDL1、第一半導體晶片100/101、第二半導體晶片200/201、第二重佈線層結構RDL2、第三半導體晶片300、第四半導體晶片400及多個凸塊112。第一半導體晶片100/101位於第一重佈線層結構RDL1的第一側之上。第二半導體晶片200/201位於第一半導體晶片100/101的側邊且位於第一重佈線層結構RDL1的第一側之上。第二重佈線層結構RDL2位於第一半導體晶片100/101及第二半導體晶片200/201之上。第三半導體晶片300位於第二重佈線層結構RDL2之上且電性連接至第一半導體晶片100/101。第四半導體晶片400位於第二重佈線層結構RDL2之上且電性連接至第二半導體晶片200/201及第三半導體晶片300。凸塊112位於第一重佈線層結構RDL1的與第一側相對的第二側之上。
在一些實施例中，第一半導體晶片100/101及第二半導體晶片200/201中的至少一者包括積體被動元件晶片。在一些實施例中，第一半導體晶片及第二半導體晶片中的至少一者是在單側上具有連接件的單側式半導體晶片，所述連接件接合到第二重佈線層結構RDL2。在替代實施例中，第一半導體晶片及第二半導體晶片中的至少一者是在相對兩側上具有連接件的雙側式半導體晶片，所述連接件分別接合到第一重佈線層結構RDL1及第二重佈線層結構RDL2。在一些實施例中，第三半導體晶片300及第四半導體晶片400中的至少一者包括積體主動元件晶片。
在一些實施例中，第三半導體晶片300通過第二重佈線層結構RDL2電性連接至第四半導體晶片400。在替代實施例中，第三半導體晶片300通過第二重佈線層結構RDL2以及位於第一半導體晶片100與第二半導體晶片200之間的中介片150電性連接至第四半導體晶片400。
在一些實施例中，在一些所述多晶片晶圓級封裝中更包括第五半導體晶片500及第六半導體晶片600。在一些實施例中，第五半導體晶片500及第六半導體晶片600位於第一重佈線層結構RDL1的第一側之上且位於第一半導體晶片100的外側及第二半導體晶片200的外側。在替代實施例中，第五半導體晶片500及第六半導體晶片600位於第二重佈線層結構RDL2之上且位於第三半導體晶片300的外側及第四半導體晶片400的外側。
以上半導體晶片中的每一者的構件或特徵僅供用於說明目的，而不應被視為對本公開內容進行限制。所屬領域中的具有通常知識者應理解，根據需要在半導體晶片中可更包括其他構件或特徵。
圖17至圖20是根據替代實施例的半導體晶片的剖視圖。
參照圖17，半導體晶片510包括基底500a、內連結構IS、一個或多個接墊500b、保護層500c、後保護內連結構（post-passivation interconnection structure）PPI、及一個或多個連接件500d。基底500a包括（例如但不限於）經摻雜或未經摻雜的塊狀矽、或絕緣體上半導體（SOI）基底的主動層。內連結構IS可形成在基底500a上。內連結構IS包括通過至少一個介電層進行嵌置的至少一個金屬層。接墊500b形成在內連結構IS之上，且保護層500c形成在接墊500b之上。在一些實施例中，接墊500b是鋁接墊，且保護層500c包含聚合物材料，例如聚苯並惡唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）、其組合、或類似材料。連接件500d穿過保護層500c形成且電性連接至下伏的接墊500b或內連結構IS。在一些實施例中，連接件500d可包含Cu、W、Ni、Sn、Ti、Au、其合金、或其組合，且利用落球製程或電鍍製程形成。
圖18所示半導體晶片511與圖17所示半導體晶片510相似，其之間的差異在於，圖18所示半導體晶片511更包括位於半導體晶片511的背側部分中的一個或多個接墊500e以及位於接墊500e與內連結構IS之間且電性連接至接墊500e及內連結構IS的一個或多個矽穿孔TSV3。在一些實施例中，在半導體晶片511的背側上可形成有凸塊且所述凸塊接合到接墊500e。在一些實施例中，連接件500d構成半導體晶片511的前側連接件，且接墊500e及/或可選凸塊構成半導體晶片511的背側連接件。
圖19所示半導體晶片510’與圖17所示半導體晶片510相似，其之間的差異在於連接件結構。在一些實施例中，如圖19所示，連接件500d’中的每一者由下到上包括銅層502、鎳層503、另一銅層504、及焊料凸塊505。可基於製程要求來使用其他類型的連接結構。
圖20所示半導體晶片511’與圖18所示半導體晶片511相似，其之間的差異在於連接件結構。在一些實施例中，如圖20所示，連接件500d’中的每一者由下到上包括銅層502、鎳層503、另一銅層504、及焊料凸塊505。可基於製程要求來使用其他類型的連接結構。
在一些實施例中，可基於製程要求而由半導體晶片510/510’/511/511’取代所提及的多晶片晶圓級封裝1至14中的半導體晶片中的至少一者。在一些實施例中，半導體晶片510/510’/511/511’的後保護內連結構PPI可用作電源線、重佈線層（RDL）、電感器、電容器或任何被動構件且有助於提高製程彈性及提高訊號/電源積集度。
綜上所述，在本公開內容的一些實施例中，至少一個積體被動元件靠近主動元件設置，且這些積體被動元件及積體主動元件通過包封層嵌置在積體扇出型封裝結構中。通過這種設置，可顯著減小封裝大小，且可大大縮短積體被動元件與對應的積體主動元件之間的解耦合距離。另外，可因此增大重佈線層結構中的至少一者的圖案間距。因此，製程裕度可變寬且可節省生產成本。
根據本公開內容的一些實施例，一種多晶片晶圓級封裝包括第一層級及第二層級。第一層級包括第一重佈線層結構及位於所述第一重佈線層結構之上的至少一個晶片。第二層級包括第二重佈線層結構以及位於所述第二重佈線層結構之上的至少兩個其他晶片。所述第一層級接合到所述第二層級，使得所述至少一個晶片在實體上接觸所述第二重佈線層結構。所述至少兩個其他晶片的連接件的總數目大於所述至少一個晶片的連接件的總數目。
在一些實施例中，所述第一重佈線層結構在側向上延伸超過所述第二重佈線層結構。
在一些實施例中，所述第二重佈線層結構的邊緣與所述第一重佈線層結構的邊緣實質上對齊。
在一些實施例中，所述至少一個晶片包括積體被動元件晶片。
在一些實施例中，所述至少兩個其他晶片中的每一者包括積體主動元件晶片。
在一些實施例中，所述多晶片晶圓級封裝更包括另一晶片，其位於所述第一重佈線層結構或所述第二重佈線層結構之上且位於所述至少一個晶片的外側。
在一些實施例中，所述另一晶片包括積體被動元件晶片。
根據本公開內容的替代實施例，一種多晶片晶圓級封裝包括：第一半導體晶片、第二半導體晶片、第二重佈線層結構、第三半導體晶片、第四半導體晶片、以及多個凸塊。所述第一半導體晶片位於第一重佈線層結構的第一側之上。所述第二半導體晶片位於所述第一半導體晶片的側邊且位於所述第一重佈線層結構的所述第一側之上。所述第二重佈線層結構位於所述第一半導體晶片及所述第二半導體晶片之上。所述第三半導體晶片位於所述第二重佈線層結構之上且電性連接至所述第一半導體晶片。所述第四半導體晶片位於所述第二重佈線層結構之上且電性連接至所述第二半導體晶片及所述第三半導體晶片。所述凸塊位於所述第一重佈線層結構的與所述第一側相對的第二側之上。
在一些實施例中，所述第三半導體晶片的第三連接件與所述第四半導體晶片的第四連接件的總數目大於所述第一半導體晶片的第一連接件與所述第二半導體晶片的第二連接件的總數目。
在一些實施例中，所述第一重佈線層結構在側向上延伸超過所述第二重佈線層結構。
在一些實施例中，所述第三半導體晶片的邊緣及所述第四半導體晶片的邊緣與所述第二重佈線層結構的邊緣實質上對齊。
在一些實施例中，所述第一半導體晶片及所述第二半導體晶片中的至少一者包括積體被動元件晶片。
在一些實施例中，所述第一半導體晶片及所述第二半導體晶片中的至少一者是在單側上具有連接件的單側式半導體晶片，所述連接件接合到所述第二重佈線層結構。
在一些實施例中，所述第一半導體晶片及所述第二半導體晶片中的至少一者是在相對兩側上具有連接件的雙側式半導體晶片，所述連接件分別接合到所述第一重佈線層結構及所述第二重佈線層結構。
在一些實施例中，所述第三半導體晶片及所述第四半導體晶片中的至少一者包括積體主動元件晶片。
在一些實施例中，所述第三半導體晶片通過位於所述第一半導體晶片與所述第二半導體晶片之間的中介片電性連接至所述第四半導體晶片。
在一些實施例中，所述多晶片晶圓級封裝更包括：第一包封層，包封所述第一半導體晶片及所述第二半導體晶片；以及第二包封層，包封所述第三半導體晶片及所述第四半導體晶片。
在一些實施例中，所述多晶片晶圓級封裝更包括第五半導體晶片及第六半導體晶片，其位於所述第一重佈線層結構的所述第一側之上且位於所述第一半導體晶片的外側及所述第二半導體晶片的外側。
根據本公開內容的又一替代實施例，一種形成多晶片晶圓級封裝的方法包括：提供載板，所述載板上形成有第一重佈線層結構；將第一積體被動元件晶片及第二積體被動元件晶片放置在所述第一重佈線層結構的第一側上；使用第一包封層包封所述第一積體被動元件晶片及所述第二積體被動元件晶片；在所述第一包封層上形成第二重佈線層結構；將第一積體主動元件晶片及第二積體主動元件晶片放置在所述第二重佈線層結構上；使用第二包封層包封所述第一積體主動元件晶片及所述第二積體主動元件晶片；以及剝離所述載板。
在一些實施例中，所述方法更包括：在所述第一積體主動元件晶片及所述第二積體主動元件晶片的側邊形成第三積體被動元件晶片及第四積體被動元件晶片，並使用所述第二包封層包封所述第三積體被動元件晶片及所述第四積體被動元件晶片。
以上概述了若干實施例的特徵，以使所屬領域中的具有通常知識者可更好地理解本公開內容的各個方面。所屬領域中的具有通常知識者應知，其可容易地使用本公開內容作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的具有通常知識者更應認識到，這些等效構造並不背離本公開內容的精神及範圍，而且他們可在不背離本公開內容的精神及範圍的條件下對其作出各種改變、代替、及變更。
1、2、3、4、5、6、7、8、9、10、11、12、13、14‧‧‧多晶片晶圓級封裝100、100’、101、101’‧‧‧第一半導體晶片100a、200a、300a、400a、500a‧‧‧基底100b、200b、300b、400b、500b‧‧‧接墊100e、200e、500e‧‧‧接墊100c、200c、300c、400c、500c‧‧‧保護層100d、200d、300d、400d、500d、500d’‧‧‧連接件102‧‧‧聚合物層104‧‧‧重佈線層110‧‧‧連接接墊105、112、300e、400e、501、601‧‧‧凸塊106‧‧‧聚合物層108‧‧‧重佈線層150‧‧‧中介片200、200’、201、201’‧‧‧第二半導體晶片300‧‧‧第三半導體晶片400‧‧‧第四半導體晶片500‧‧‧第五半導體晶片502、504‧‧‧銅層503‧‧‧鎳層505‧‧‧焊料凸塊510、510’、511、511’‧‧‧半導體晶片600‧‧‧第六半導體晶片C‧‧‧載板C1‧‧‧第一載板C2‧‧‧第二載板CA1、CA2‧‧‧深溝渠電容器區CM‧‧‧晶片模組DB‧‧‧剝離層DB1‧‧‧第一剝離層DB2‧‧‧第二剝離層E1‧‧‧第一包封層E2‧‧‧第二包封層IS‧‧‧內連結構PPI‧‧‧後保護內連結構RDL1‧‧‧第一重佈線層結構RDL2‧‧‧第二重佈線層結構T1‧‧‧第一層級T2‧‧‧第二層級TSV1、TSV2、TSV3‧‧‧矽穿孔TIV‧‧‧積體扇出型穿孔UF、UF1、UF2‧‧‧底部填充膠層
圖1A至圖1G是根據一些實施例的形成多晶片晶圓級封裝的方法的剖視圖。 圖2至圖6是根據一些實施例的多晶片晶圓級封裝的剖視圖。 圖7A至圖7G是根據替代實施例的形成多晶片晶圓級封裝的方法的剖視圖。 圖8至圖10是根據替代實施例的多晶片晶圓級封裝的剖視圖。 圖11至圖14是根據又一些替代實施例的多晶片晶圓級封裝的剖視圖。 圖15至圖16是根據一些實施例的半導體晶片的剖視圖。 圖17至圖20是根據替代實施例的半導體晶片的剖視圖。
1‧‧‧多晶片晶圓級封裝
100‧‧‧第一半導體晶片
100a、200a、300a、400a‧‧‧基底
100b、200b、300b、400b‧‧‧接墊
100c、200c、300c、400c‧‧‧保護層
100d、200d、300d、400d‧‧‧連接件
102‧‧‧聚合物層
104‧‧‧重佈線層
106‧‧‧聚合物層
108‧‧‧重佈線層
110‧‧‧連接接墊
112、300e、400e‧‧‧凸塊
200‧‧‧第二半導體晶片
300‧‧‧第三半導體晶片
400‧‧‧第四半導體晶片
E1‧‧‧第一包封層
E2‧‧‧第二包封層
RDL1‧‧‧第一重佈線層結構
RDL2‧‧‧第二重佈線層結構
T1‧‧‧第一層級
T2‧‧‧第二層級
TIV‧‧‧積體扇出型穿孔
UF‧‧‧底部填充膠層

Claims (10)

  1. 一種多晶片晶圓級封裝，包括：第一重佈線層結構；晶片模組，具有垂直側壁、位於所述第一重佈線層結構上且包括：第一半導體晶片及第二半導體晶片，位於所述第一重佈線層結構上；第三半導體晶片及第四半導體晶片，位於所述第一半導體晶片及所述第二半導體晶片上；以及第二重佈線層結構，在實體上接觸所述第一半導體晶片、所述第二半導體晶片、所述第三半導體晶片及所述第四半導體晶片；以及第五半導體晶片及第六半導體晶片，位於所述第一重佈線層結構上且鄰近所述晶片模組，其中所述第一半導體晶片及所述第二半導體晶片中的每一者包括積體被動元件晶片。
  2. 一種多晶片晶圓級封裝，包括：第一重佈線層結構；晶片模組，具有垂直側壁且包括：第一半導體晶片，位於所述第一重佈線層結構的第一側之上；第二半導體晶片，位於所述第一半導體晶片的側邊且位於所述第一重佈線層結構的所述第一側之上；第二重佈線層結構，位於所述第一半導體晶片及所述第 二半導體晶片之上；第三半導體晶片，位於所述第二重佈線層結構之上且電連接到所述第一半導體晶片；以及第四半導體晶片，位於所述第二重佈線層結構之上且電連接到所述第二半導體晶片及所述第三半導體晶片；以及多個凸塊，位於所述第一重佈線層結構的與所述第一側相對的第二側之上；以及第五半導體晶片及第六半導體晶片，位於所述第一重佈線層結構上且鄰近所述晶片模組，其中所述第一半導體晶片及所述第二半導體晶片中的至少一者包括積體被動元件晶片。
  3. 一種多晶片晶圓級封裝，包括：晶片模組，具有垂直側壁且包括：第一半導體晶片，位於第一重佈線層結構的第一側之上；第二半導體晶片，位於所述第一半導體晶片的側邊且位於所述第一重佈線層結構的所述第一側之上；第二重佈線層結構，位於所述第一半導體晶片及所述第二半導體晶片之上；第三半導體晶片，位於所述第二重佈線層結構之上且電連接到所述第一半導體晶片；第四半導體晶片，位於所述第二重佈線層結構之上且電連接到所述第二半導體晶片及所述第三半導體晶片；以及多個凸塊，位於所述第一重佈線層結構的與所述第一側相對的第二側之上， 其中所述第三半導體晶片通過位於所述第一半導體晶片與所述第二半導體晶片之間的中介片電連接到所述第四半導體晶片。
  4. 一種形成多晶片晶圓級封裝的方法，包括：提供載板，所述載板上形成有第一重佈線層結構；在所述第一重佈線層結構的第一側上形成具有垂直側壁的晶片模組，其中形成所述晶片模組包括：在所述第一重佈線層結構的所述的第一側上形成第一積體被動元件晶片及第二積體被動元件晶片；以及在所述第一積體被動元件晶片及所述第二積體被動元件晶片上分別形成第一積體主動元件晶片及第二積體主動元件晶片；在所述第一重佈線層結構的所述第一側上形成至少一半導體晶片，所述至少一半導體晶片鄰近所述晶片模組；以及剝離所述載板。
  5. 一種形成多晶片晶圓級封裝的方法，包括：提供第一載板，所述第一載板上形成有第一重佈線層結構；在所述第一重佈線層結構的第一側上形成具有垂直側壁的晶片模組，其中形成所述晶片模組包括：在第二載板上交替地形成多個第一半導體晶片及多個第二半導體晶片，其中所述多個第一半導體晶片為積體被動元件晶片；在所述多個第一半導體晶片及所述多個第二半導體晶片上形成第二重佈線層結構； 在所述第二重佈線層結構上交替地形成多個第三半導體晶片及多個第四半導體晶片；剝離所述第二載板；以及執行單體化製程以分離所述晶片模組與另一個晶片模組；在所述第一重佈線層結構的所述第一側上形成第五半導體晶片及第六半導體晶片，所述第五半導體晶片及所述第六半導體晶片鄰近所述晶片模組；以及剝離所述第一載板。
  6. 一種形成多晶片晶圓級封裝的方法，包括：提供載板，所述載板上形成有第一重佈線層結構；在所述第一重佈線層結構的第一側上放置第一半導體晶片、中介片及第二半導體晶片；形成第一包封層以包封所述第一半導體晶片、所述中介片及所述第二半導體晶片；在所述第一包封層上形成第二重佈線層結構；在所述第二重佈線層結構上放置第三半導體晶片及第四半導體晶片，其中所述第三半導體晶片通過位於所述第一半導體晶片與所述第二半導體晶片之間的所述中介片電連接到所述第四半導體晶片；形成第二包封層以包封所述第三半導體晶片及所述第四半導體晶片，以形成具有垂直側壁的晶片模組；以及剝離所述載板。
  7. 一種多晶片晶圓級封裝，包括： 晶片模組，具有垂直側壁且包括：中介片，位於第一重佈線層結構的第一側上且由下到上包括中介片基底、中介片重佈線層及中介片連接件；積體扇出型穿孔，位於所述第一重佈線層結構的所述第一側上及所述中介片的側邊；第二重佈線層結構，位於所述積體扇出型穿孔及所述中介片的所述中介片連接件上且電連接到所述積體扇出型穿孔及所述中介片的所述中介片連接件；至少兩個半導體晶片，位於所述第二重佈線層結構上且電連接到所述第二重佈線層結構；以及包封層，包封所述至少兩個半導體晶片。
  8. 一種多晶片晶圓級封裝，包括：晶片模組，具有垂直側壁且包括：中介片，位於第一重佈線層結構的第一側上；第二重佈線層結構，位於所述中介片上且電連接到所述中介片；至少兩個半導體晶片，位於所述第二重佈線層結構上且電連接到所述第二重佈線層結構；以及底部填充膠層，配置以填充所述第二重佈線層結構與所述至少兩個半導體晶片中的每一者之間的空間，其中所述中介片電連接到所述至少兩個半導體晶片，所述中介片及所述至少兩個半導體晶片以面對面方式配置且其基底互相遠離，且其中所述第一重佈線層結構在側向上延伸超過所述至少 兩個半導體晶片的邊緣。
  9. 一種多晶片晶圓級封裝，包括：第一重佈線層結構；晶片模組，具有垂直側壁、位於所述第一重佈線層結構上且包括：中介片，位於所述第一重佈線層結構上；兩個上層半導體晶片，位於所述中介片上；以及第二重佈線層結構，在實體上接觸所述中介片及所述兩個上層半導體晶片；以及包封層，位於所述第一重佈線層結構上且包封所述晶片模組。
  10. 如請求項9所述的多晶片晶圓級封裝，其中所述晶片模組更包括兩個下層半導體晶片，所述兩個下層半導體晶片在所述第一重佈線層結構與所述第二重佈線層結構之間且位於所述中介片的側邊。
TW107100274A 2017-10-27 2018-01-04 多晶片晶圓級封裝及其形成方法 TWI746759B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/795,276 US10763239B2 (en) 2017-10-27 2017-10-27 Multi-chip wafer level packages and methods of forming the same
US15/795,276 2017-10-27

Publications (2)

Publication Number Publication Date
TW201917847A TW201917847A (zh) 2019-05-01
TWI746759B true TWI746759B (zh) 2021-11-21

Family

ID=66244301

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100274A TWI746759B (zh) 2017-10-27 2018-01-04 多晶片晶圓級封裝及其形成方法

Country Status (3)

Country Link
US (5) US10763239B2 (zh)
CN (1) CN109727964A (zh)
TW (1) TWI746759B (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239185B2 (en) * 2017-11-03 2022-02-01 Dialog Semiconductor (Uk) Limited Embedded resistor-capacitor film for fan out wafer level packaging
EP4220694A3 (en) * 2018-01-12 2024-01-17 INTEL Corporation First layer interconnect first on carrier approach for emib patch
US11018082B2 (en) * 2018-07-30 2021-05-25 Dyi-chung Hu Space transformer and manufacturing method thereof
KR102560697B1 (ko) * 2018-07-31 2023-07-27 삼성전자주식회사 인터포저를 가지는 반도체 패키지
KR102536269B1 (ko) * 2018-09-14 2023-05-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법
TWI680593B (zh) * 2018-10-12 2019-12-21 欣興電子股份有限公司 發光元件封裝結構及其製造方法
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
DE102019118466A1 (de) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und herstellungsverfahren
US10971446B2 (en) 2018-11-30 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11476200B2 (en) * 2018-12-20 2022-10-18 Nanya Technology Corporation Semiconductor package structure having stacked die structure
KR102684976B1 (ko) * 2019-02-15 2024-07-16 삼성전자주식회사 반도체 패키지
US11088100B2 (en) * 2019-02-21 2021-08-10 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
KR102595865B1 (ko) * 2019-03-04 2023-10-30 삼성전자주식회사 하이브리드 인터포저를 갖는 반도체 패키지
US11063013B2 (en) 2019-05-15 2021-07-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
US11189599B2 (en) * 2019-05-30 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. System formed through package-in-package formation
DE102019128274A1 (de) 2019-05-30 2020-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package-in-Package-gebildetes System
TWI725452B (zh) 2019-06-20 2021-04-21 矽品精密工業股份有限公司 電子封裝件及其製法
US11837526B2 (en) * 2019-06-24 2023-12-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for manufacturing the same
US11088079B2 (en) * 2019-06-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having line connected via portions
US11107770B1 (en) * 2019-06-27 2021-08-31 Xilinx, Inc. Integrated electrical/optical interface with two-tiered packaging
US11195816B2 (en) * 2019-07-23 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages comprising a plurality of redistribution structures and methods of forming the same
US11094635B2 (en) * 2019-08-22 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US11145638B2 (en) * 2019-09-16 2021-10-12 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US20220344260A1 (en) * 2019-10-08 2022-10-27 Murata Manufacturing Co., Ltd. Integrated transformer module
US11587905B2 (en) * 2019-10-09 2023-02-21 Industrial Technology Research Institute Multi-chip package and manufacturing method thereof
CN112652605B (zh) * 2019-10-09 2024-08-13 财团法人工业技术研究院 多芯片封装件及其制造方法
CN112652608A (zh) * 2019-10-09 2021-04-13 财团法人工业技术研究院 多芯片封装件及其制造方法
KR20210044934A (ko) 2019-10-15 2021-04-26 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11177221B2 (en) * 2019-10-18 2021-11-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
TWI701777B (zh) * 2019-10-22 2020-08-11 財團法人工業技術研究院 影像感測器封裝件及其製造方法
US20210159182A1 (en) * 2019-11-22 2021-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Devices and Methods of Manufacture
US20210159188A1 (en) * 2019-11-22 2021-05-27 Advanced Semiconductor Engineering, Inc. Package structure and method for manufacturing the same
DE102020116106B4 (de) * 2019-11-22 2023-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen und herstellungsverfahren
WO2021119924A1 (zh) * 2019-12-16 2021-06-24 华为技术有限公司 一种芯片堆叠结构及其制作方法
KR20210087337A (ko) 2020-01-02 2021-07-12 삼성전자주식회사 반도체 패키지와 이를 구비하는 전자 장치 및 반도체 패키지의 제조방법
KR20210110008A (ko) 2020-02-28 2021-09-07 삼성전자주식회사 반도체 패키지
US11784215B2 (en) * 2020-03-02 2023-10-10 Google Llc Deep trench capacitors embedded in package substrate
US11302643B2 (en) * 2020-03-25 2022-04-12 Intel Corporation Microelectronic component having molded regions with through-mold vias
TWI777467B (zh) * 2020-03-30 2022-09-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US11410982B2 (en) 2020-03-30 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing
US12074123B2 (en) * 2020-04-03 2024-08-27 Macom Technology Solutions Holdings, Inc. Multi level radio frequency (RF) integrated circuit components including passive devices
JP2023520028A (ja) 2020-04-03 2023-05-15 ウルフスピード インコーポレイテッド ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器
KR20220162147A (ko) 2020-04-03 2022-12-07 울프스피드, 인크. 후면측 소스, 게이트 및/또는 드레인 단자들을 갖는 iii족 질화물계 라디오 주파수 증폭기들
US11488901B2 (en) * 2020-04-29 2022-11-01 Advanced Semiconductor Engineering, Inc. Package structure and method for manufacturing the same
CN111554656A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件
US11456245B2 (en) * 2020-05-28 2022-09-27 Taiwan Semiconductor Manufacturing Company Limited Silicon interposer including through-silicon via structures with enhanced overlay tolerance and methods of forming the same
US11715754B2 (en) * 2020-06-09 2023-08-01 Mediatek Inc. Semiconductor package with TSV inductor
US11450615B2 (en) 2020-06-12 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11296065B2 (en) * 2020-06-15 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and methods of forming same
US11424213B2 (en) * 2020-09-10 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure including a first surface mount component and a second surface mount component and method of fabricating the semiconductor structure
US11658103B2 (en) * 2020-09-11 2023-05-23 Qualcomm Incorporated Capacitor interposer layer (CIL) chiplet design with conformal die edge pattern around bumps
EP3975226A1 (en) * 2020-09-28 2022-03-30 Infineon Technologies Austria AG A semiconductor device module comprising vertical metallic contacts and a method for fabricating the same
US11728266B2 (en) 2020-12-23 2023-08-15 Apple Inc. Die stitching and harvesting of arrayed structures
US20220262766A1 (en) * 2021-02-12 2022-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Through-Dielectric Vias for Direct Connection and Method Forming Same
KR20220117032A (ko) 2021-02-16 2022-08-23 삼성전자주식회사 반도체 패키지
US11756873B2 (en) 2021-02-26 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11830798B2 (en) * 2021-03-22 2023-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US20220344250A1 (en) * 2021-04-22 2022-10-27 Qualcomm Incorporated Integrated circuit (ic) packages employing a capacitor-embedded, redistribution layer (rdl) substrate for interfacing an ic chip(s) to a package substrate, and related methods
US11769712B2 (en) * 2021-05-28 2023-09-26 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US20220392832A1 (en) * 2021-06-06 2022-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
US11978729B2 (en) * 2021-07-08 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package having warpage control and method of forming the same
CN115643791A (zh) * 2021-07-20 2023-01-24 安徽寒武纪信息科技有限公司 一种系统整合单晶片、生成方法与可读存储介质
US20230065615A1 (en) * 2021-08-27 2023-03-02 Advanced Semiconductor Engineering, Inc. Electronic device
CN114899185B (zh) * 2022-07-12 2022-12-02 之江实验室 一种适用于晶圆级异质异构芯粒的集成结构和集成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160343685A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
US20170098629A1 (en) * 2015-10-05 2017-04-06 Mediatek Inc. Stacked fan-out package structure
US20170243826A1 (en) * 2016-02-22 2017-08-24 Mediatek Inc. Fan-out package structure and method for forming the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064187A (en) * 1999-02-12 2000-05-16 Analog Devices, Inc. Voltage regulator compensation circuit and method
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US20060267927A1 (en) * 2005-05-27 2006-11-30 Crenshaw James E User interface controller method and apparatus for a handheld electronic device
TWI473245B (zh) * 2006-10-31 2015-02-11 Sumitomo Bakelite Co 半導體電子零件及使用該半導體電子零件之半導體裝置
KR100909902B1 (ko) * 2007-04-27 2009-07-30 삼성전자주식회사 플래쉬 메모리 장치 및 플래쉬 메모리 시스템
TWI401753B (zh) * 2009-12-31 2013-07-11 Advanced Semiconductor Eng 可堆疊式封裝結構之製造方法
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
KR20120110451A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 반도체 패키지
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8975726B2 (en) * 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9633869B2 (en) * 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US10418350B2 (en) * 2014-08-11 2019-09-17 Massachusetts Institute Of Technology Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure
US20160086930A1 (en) * 2014-09-24 2016-03-24 Freescale Semiconductor, Inc. Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor
US10068862B2 (en) * 2015-04-09 2018-09-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a package in-fan out package
US9666502B2 (en) * 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9601471B2 (en) * 2015-04-23 2017-03-21 Apple Inc. Three layer stack structure
US9679801B2 (en) * 2015-06-03 2017-06-13 Apple Inc. Dual molded stack TSV package
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
US9627365B1 (en) * 2015-11-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
US9831148B2 (en) * 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US10833052B2 (en) * 2016-10-06 2020-11-10 Micron Technology, Inc. Microelectronic package utilizing embedded bridge through-silicon-via interconnect component and related methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160343685A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
US20170098629A1 (en) * 2015-10-05 2017-04-06 Mediatek Inc. Stacked fan-out package structure
US20170243826A1 (en) * 2016-02-22 2017-08-24 Mediatek Inc. Fan-out package structure and method for forming the same

Also Published As

Publication number Publication date
US20200343220A1 (en) 2020-10-29
US20230369287A1 (en) 2023-11-16
US20220246579A1 (en) 2022-08-04
US10763239B2 (en) 2020-09-01
US20200395335A1 (en) 2020-12-17
US20190131273A1 (en) 2019-05-02
US11189596B2 (en) 2021-11-30
US11342306B2 (en) 2022-05-24
TW201917847A (zh) 2019-05-01
US11756928B2 (en) 2023-09-12
CN109727964A (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
TWI746759B (zh) 多晶片晶圓級封裝及其形成方法
US11189603B2 (en) Semiconductor packages and methods of forming same
TWI681466B (zh) 半導體結構及積體電路封裝的形成方法
US11195816B2 (en) Integrated circuit packages comprising a plurality of redistribution structures and methods of forming the same
TWI644402B (zh) 半導體封裝及其形成方法
US11616026B2 (en) Semiconductor device and method of manufacture
TWI670777B (zh) 多堆疊疊層封裝結構及其製造方法
CN105789062B (zh) 封装件结构及其形成方法
US20190148276A1 (en) Semiconductor packages and methods of forming same
TWI721035B (zh) 疊層封裝元件及其形成方法
KR20160130820A (ko) 기판의 웰에 근접하여 기판 내에 배치되는 열 비아
US20150371938A1 (en) Back-end-of-line stack for a stacked device
US11450628B2 (en) Package structure including a solenoid inductor laterally aside a die and method of fabricating the same
US11145614B2 (en) Semiconductor device and method of manufacture
TW201727741A (zh) 連接件形成方法及經封裝半導體元件
TWI719670B (zh) 積體電路封裝體及其製造方法
US11854994B2 (en) Redistribution structure for integrated circuit package and method of forming same
US11410923B2 (en) Semiconductor device, integrated fan-out package and method of forming the same
US11444034B2 (en) Redistribution structure for integrated circuit package and method of forming same
US12100672B2 (en) Semiconductor device and method of manufacture
TW202406047A (zh) 半導體裝置封裝及其形成方法
TW202410372A (zh) 半導體封裝及其製造方法