TWI680593B - 發光元件封裝結構及其製造方法 - Google Patents

發光元件封裝結構及其製造方法 Download PDF

Info

Publication number
TWI680593B
TWI680593B TW107136079A TW107136079A TWI680593B TW I680593 B TWI680593 B TW I680593B TW 107136079 A TW107136079 A TW 107136079A TW 107136079 A TW107136079 A TW 107136079A TW I680593 B TWI680593 B TW I680593B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
emitting element
light
disposed
Prior art date
Application number
TW107136079A
Other languages
English (en)
Other versions
TW202015261A (zh
Inventor
王佰偉
Pei Wei Wang
柯正達
Cheng Ta Ko
劉德祥
De Shiang Liu
陳裕華
Yu Hua Chen
Original Assignee
欣興電子股份有限公司
Unimicron Technology Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司, Unimicron Technology Corp. filed Critical 欣興電子股份有限公司
Priority to TW107136079A priority Critical patent/TWI680593B/zh
Priority to US16/205,245 priority patent/US20200118989A1/en
Application granted granted Critical
Publication of TWI680593B publication Critical patent/TWI680593B/zh
Publication of TW202015261A publication Critical patent/TW202015261A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)

Abstract

一種發光元件封裝結構，包括基板結構、晶片、導電連接件、線路重佈結構、以及發光元件。基板結構包括基板及第一線路層。基板具有第一表面，且第一線路層設置於第一表面上。晶片設置於基板結構之上，並與第一線路層電性連接。導電連接件設置於基板結構之上，並與第一線路層電性連接。線路重佈結構設置於導電連接件之上。線路重佈結構包括第一線路重佈層和設置於第一線路重佈層之上的第二線路重佈層。第一線路重佈層包括與第一線路層電性連接的第二線路層和接觸第二線路層的導電接觸件。第二線路重佈層包括接觸導電接觸件的第三線路層。發光元件設置於線路重佈結構之上，並與第三線路層電性連接。

Description

發光元件封裝結構及其製造方法
本發明係關於一種發光元件封裝結構，以及關於一種發光元件封裝結構之製造方法。
傳統上，驅動晶片設置於諸如手機、平板電腦等之顯示裝置的邊框區域。但此種設計使得顯示裝置需具有足夠面積的邊框區域，導致顯示裝置的顯示區域因此被壓縮。近年來，為了實現顯示裝置的窄邊框化，採用了薄膜覆晶封裝(chip-on-film，COF)技術，即將軟性電路板(flexible circuit board，FPC)的一部分連接至顯示裝置的基板的正面，並彎折軟性電路板的另一部分至基板的背面。藉由將驅動晶片設置於位於背面的軟性電路板上，從而可減少邊框區域的所需面積。
然而，上述彎折造成應力集中在軟性電路板與基板接觸的部分，導致此部分容易剝離或斷裂，並且軟性電路板上的線路亦容易發生斷裂等問題。此外，為了讓軟性電路板連接至顯示裝置的基板，仍需保留供給軟性電路板連接 之基板的一部分。因此，顯示裝置的邊框區域無法有效的縮減。
由此可見，上述現有的方式，顯然仍存在不便與缺陷，而有待改進。為了解決上述問題，相關領域莫不費盡心思來謀求解決之道，但長久以來仍未發展出適當的解決方案。
本發明之一態樣係提供一種發光元件封裝結構，包括基板結構、晶片、導電連接件、線路重佈結構、以及發光元件。基板結構包括基板及第一線路層。基板具有第一表面，且第一線路層設置於第一表面上。晶片設置於基板結構之上，並與第一線路層電性連接。導電連接件設置於基板結構之上，並與第一線路層電性連接。線路重佈結構設置於導電連接件之上。線路重佈結構包括第一線路重佈層和設置於第一線路重佈層之上的第二線路重佈層。第一線路重佈層包括與第一線路層電性連接的第二線路層和接觸第二線路層的導電接觸件。第二線路重佈層包括接觸導電接觸件的第三線路層。發光元件設置於線路重佈結構之上，並與第三線路層電性連接。
在本發明某些實施方式中，發光元件封裝結構進一步包括保護載板，且保護載板設置於發光元件之上。
在本發明某些實施方式中，發光元件封裝結構進一步包括保護層，且保護層覆蓋發光元件和第二線路重佈 層，並填充於發光元件與第二線路重佈層之間。
本發明之另一態樣係提供一種發光元件封裝結構，包括基板結構、晶片、導電連接件、線路重佈結構、以及發光元件。基板結構包括基板、第一線路層、第二線路層、以及導電通孔。基板具有第一表面及相對於第一表面之第二表面。第一線路層設置於第一表面上，且第二線路層設置於第二表面上。第一線路層通過導電通孔而與第二線路層電性連接。晶片設置於第二表面之一側，並與第二線路層電性連接。導電連接件設置於基板結構之上，並與第一線路層電性連接。線路重佈結構設置於導電連接件上。線路重佈結構包括第一線路重佈層和設置於第一線路重佈層之上的第二線路重佈層。第一線路重佈層包括與第一線路層電性連接的第三線路層和接觸第三線路層的導電接觸件。第二線路重佈層包括接觸導電接觸件的第四線路層。發光元件設置於線路重佈結構之上，並與第四線路層電性連接。
在本發明某些實施方式中，發光元件封裝結構進一步包括保護載板，且保護載板設置於發光元件之上。
在本發明某些實施方式中，發光元件封裝結構進一步包括保護層，且保護層覆蓋發光元件和第二線路重佈層，並填充於發光元件與第二線路重佈層之間。
本發明之另一態樣係提供一種發光元件封裝結構之製造方法，包括下列步驟：(i)提供基板結構，其中基板結構包括第一線路層；(ii)設置晶片於基板結構之上，其中晶片與第一線路層電性連接；(iii)形成線路重佈結構於 基板結構之上，其中線路重佈結構包括第一線路重佈層和設置於第一線路重佈層之上的第二線路重佈層，第一線路重佈層包括通過一導電連接件而與第一線路層電性連接的第二線路層和接觸第二線路層的導電接觸件，第二線路重佈層包括接觸導電接觸件的第三線路層；以及(iv)設置發光元件於線路重佈結構之上，其中發光元件與第三線路層電性連接。
在本發明某些實施方式中，發光元件封裝結構之製造方法，在步驟(iv)之後，進一步包括下列步驟：(v)形成保護載板於發光元件之上；或(vi)形成保護層覆蓋發光元件和第二線路重佈層，並填充於發光元件與第二線路重佈層之間。
本發明之另一態樣係提供一種發光元件封裝結構之製造方法，包括下列步驟：(a)提供基板結構，其中基板結構包括第一線路層、第二線路層、以及導電通孔，第一線路層通過導電通孔而與第二線路層電性連接；(b)設置晶片於基板結構之下，其中晶片與第二線路層電性連接；(c)形成線路重佈結構於基板結構之上，其中線路重佈結構包括第一線路重佈層和設置於第一線路重佈層之上的第二線路重佈層，第一線路重佈層包括通過一導電連接件而與第一線路層電性連接的第三線路層和接觸第三線路層的導電接觸件，第二線路重佈層包括接觸導電接觸件的第四線路層；以及(d)設置發光元件於線路重佈結構之上，其中發光元件與第四線路層電性連接。
在本發明某些實施方式中，發光元件封裝結構之製造方法，在步驟(d)之後，進一步包括下列步驟：(e)形成保護載板於發光元件之上；或(f)形成保護層覆蓋發光元件和第二線路重佈層，並填充於發光元件與第二線路重佈層之間。
以下將以實施方式對上述之說明作詳細的描述，並對本發明之技術方案提供更進一步的解釋。
10、10a、10b、10c‧‧‧發光元件封裝結構
100‧‧‧基板結構
110、120‧‧‧線路層
130‧‧‧導電通孔
140‧‧‧基板
140a、140b‧‧‧開口
200‧‧‧晶片
300‧‧‧線路重佈結構
310‧‧‧線路重佈層
311‧‧‧線路層
312‧‧‧導電接觸件
313‧‧‧絕緣層
313a‧‧‧導通孔
320‧‧‧線路重佈層
321‧‧‧線路層
322‧‧‧絕緣層
322a‧‧‧導通孔
400‧‧‧發光元件
500‧‧‧可透光黏著層
600‧‧‧保護載板
700‧‧‧保護層
800‧‧‧晶片保護層
910‧‧‧犧牲基板
C1‧‧‧金屬塊
C2‧‧‧導電連接件
第1圖為本發明第一實施方式之發光元件封裝結構的剖面示意圖。
第2圖為本發明第二實施方式之發光元件封裝結構的剖面示意圖。
第3圖為本發明第三實施方式之發光元件封裝結構的剖面示意圖。
第4圖為本發明第四實施方式之發光元件封裝結構的剖面示意圖。
第5圖~第6圖為本發明一實施方式之形成線路重佈結構的方法的多個階段的剖面示意圖。
第7圖~第9圖為本發明一實施方式之形成發光元件封裝結構的方法的多個階段的剖面示意圖。
第10圖為本發明一實施方式之形成發光元件封裝結構的方法的一個階段的剖面示意圖。
第11圖為本發明一實施方式之形成發光元件封裝結構的方法的一個階段的剖面示意圖。
第12圖~第13圖為本發明一實施方式之形成發光元件封裝結構的方法的多個階段的剖面示意圖。
第14圖為本發明一實施方式之形成發光元件封裝結構的方法的一個階段的剖面示意圖。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。
茲將本發明的實施方式詳細說明如下，但本發明並非局限在實施例範圍。
第1圖繪示本發明第一實施方式之發光元件封裝結構的剖面示意圖。如第1圖所示，發光元件封裝結構10包括基板結構100、晶片200、導電連接件C2、線路重佈結構300、以及發光元件400。
基板結構100包括第一線路層110和基板140。基板140具有一第一表面，且第一線路層110設置於 第一表面上。基板140包括開口120a，且開口120a暴露出第一線路層110的一部分。在一些實施例中，基板140為剛性基板，例如玻璃基板或塑膠基板。在一些實施例中，第一線路層110包括任何導電材料，例如銅、鎳或銀等金屬。在一些實施例中，基板結構100為印刷電路板的一部分。
晶片200設置於基板結構100之上，並與第一線路層110電性連接。具體地，晶片200的下表面設置有多個金屬凸塊(例如晶片接腳)，並且金屬凸塊經由焊接材料或導電黏接材料與第一線路層110的暴露部分接合，從而晶片200與第一線路層110電性連接。應理解的是，雖然第1圖所繪示的發光元件封裝結構10僅包括一個晶片200，但在其他實施例中，晶片200數量可多於一個。
導電連接件C2設置於基板結構100之上，並與第一線路層110電性連接。在一些實施例中，導電連接件C2可為焊球或金屬柱。
線路重佈結構300設置於導電連接件C2之上，且線路重佈結構300包括第一線路重佈層310和第二線路重佈層320。
第一線路重佈層310設置於導電連接件C2之上。具體地，第一線路重佈層310包括第二線路層311、導電接觸件312、以及第一絕緣層313。第二線路層311通過導電連接件C2而與第一線路層110電性連接。在一些實施例中，第二線路層311包括任何導電材料，例如銅、鎳或銀等金屬。在一些實施例中，第二線路層311的線寬和線距小於 50微米，例如40微米、30微米、20微米、10微米、8微米、7微米、6微米、5微米、4微米、3微米、2微米、1微米或0.5微米。第一絕緣層313覆蓋第二線路層311，且第一絕緣層313具有第一導通孔313a。在一些實施例中，第一絕緣層313包括光敏介電材料。第一導通孔313a暴露出第二線路層311的一部分，且導電接觸件312填充於第一導通孔313a中，從而導電接觸件312接觸第二線路層311。導電接觸件312可為金屬柱，且金屬例如為銅、鎳或銀等導電金屬。如第1圖所示，導電接觸件312的寬度自頂部朝向底部逐漸變窄，呈現上寬下窄的梯型形狀，但導電接觸件312的形狀不限於此。
第二線路重佈層320設置於第一線路重佈層310之上。具體地，第二線路重佈層320包括第三線路層321和第二絕緣層322。第三線路層321接觸導電接觸件312。在一些實施例中，第三線路層321包括任何導電材料，例如銅、鎳或銀等金屬。在一些實施例中，第三線路層321的線寬和線距小於50微米，例如40微米、30微米、20微米、10微米、8微米、7微米、6微米、5微米、4微米、3微米、2微米、1微米或0.5微米。第二絕緣層322覆蓋第三線路層321，且第二絕緣層322具有第二導通孔322a。具體地，第二導通孔322a暴露出第三線路層321的一部分。在一些實施例中，第二絕緣層322包括光敏介電材料。
發光元件400設置於線路重佈結構300之上，並與第三線路層321電性連接。具體地，發光元件400的下表 面設置有多個金屬凸塊，並且金屬凸塊經由填充於第二導通孔322a的焊接材料或導電黏接材料而與第三線路層321的暴露部分接合，從而發光元件400與第三線路層321電性連接。在一些實施例中，發光元件400包括發光二極體元件。在一些實施例中，發光元件400包括微型發光二極體元件。在一些實施例中，將發光元件400設置於線路重佈結構300之上的方式包括取放(pick and place)方式或巨量轉移(mass transfer)方式。在一些實施例中，填充於第二導通孔322a的焊接材料包括SnBe、SnSb或SAC合金(即Sn、Ag、以及Cu之合金)，但不限於此。在一些其他實施例中，填充於第二導通孔322a的導電黏接材料包括異向性導電膜(anisotropic conductive film，ACF)或異向性導電膏(anisotropic conductive paste，ACP)，但不限於此。
如第1圖所示，發光元件封裝結構10還包括可透光黏著層500、保護載板600、以及晶片保護層800。可透光黏著層500覆蓋發光元件400和第二絕緣層322，並填充於發光元件400與第二絕緣層322之間。在一些實施例中，可透光黏著層500包括光學膠(optically clear adhesive，OCA)。保護載板600設置於可透光黏著層500之上。在一些實施例中，保護載板600為剛性基板，例如玻璃基板或塑膠基板。晶片保護層800覆蓋晶片200，並填充於晶片200與基板140之間的間隙中。因此，晶片保護層800可保護晶片200的金屬凸塊與第一線路層110的接合，從而避免剝離的情況發生。另一方面，晶片保護層800亦可阻隔 水氣，並且避免金屬凸塊、焊接材料、以及第一線路層110的氧化。在一些實施例中，晶片保護層800包括樹脂。
第2圖繪示本發明第二實施方式之發光元件封裝結構10a的剖面示意圖。第2圖的發光元件封裝結構10a與第1圖相似，差異在第2圖的保護層700取代了第1圖的可透光黏著層500和保護載板600。具體地，保護層700覆蓋發光元件400和第二絕緣層322，並填充於發光元件400與第二絕緣層322之間。在一些實施例中，保護層700包括可透光樹脂。須說明的是，在第2圖中，與第1圖相同或相似之元件被給予相同的符號，並省略相關說明。
第3圖繪示本發明第三實施方式之發光元件封裝結構10b的剖面示意圖。如第3圖所示，發光元件封裝結構10b包括基板結構100、晶片200、導電連接件C2、線路重佈結構300、以及發光元件400。
基板結構100包括第一線路層110、第二線路層120、導電通孔130、以及基板140。基板140具有一第一表面及相對於第一表面之一第二表面。第一線路層110設置於基板140的第一表面上，而第二線路層120設置於基板140的第二表面上。第一線路層110通過導電通孔130而與第二線路層120電性連接。基板140包括開口140a和開口140b。開口140a暴露出第一線路層110的一部分，而開口140b暴露出第二線路層120的一部分。在一些實施例中，第一線路層110、第二線路層120、以及導電通孔130包括任何導電材料，例如銅、鎳或銀等金屬。在一些實施例中，基板結構 100為印刷電路板的一部分。
晶片200設置於基板結構100之下，並與第二線路層120電性連接。具體地，晶片200的表面設置有多個金屬凸塊(例如晶片接腳)，並且金屬凸塊經由焊接材料或導電黏接材料與第二線路層120的暴露部分接合，從而晶片200與第二線路層120電性連接。應理解的是，雖然第3圖所繪示的發光元件封裝結構10b包括兩個晶片200，但在其他實施例中，晶片200數量可少於兩個或多於兩個。
導電連接件C2設置於基板結構100之上，並與第一線路層110電性連接。
線路重佈結構300設置於導電連接件C2之上，且線路重佈結構300包括第一線路重佈層310和第二線路重佈層320。
第一線路重佈層310設置於導電連接件C2之上。具體地，第一線路重佈層310包括第三線路層311、導電接觸件312、以及第一絕緣層313。第三線路層311通過導電連接件C2而與第一線路層110電性連接。在一些實施例中，第三線路層311包括任何導電材料，例如銅、鎳或銀等金屬。在一些實施例中，第三線路層311的線寬和線距小於50微米，例如40微米、30微米、20微米、10微米、8微米、7微米、6微米、5微米、4微米、3微米、2微米、1微米或0.5微米。第一絕緣層313覆蓋第三線路層311，且第一絕緣層313具有第一導通孔313a。第一導通孔313a暴露出第三線路層311的一部分，且導電接觸件312填充於第一導通孔 313a中，從而導電接觸件312接觸第三線路層311。如第3圖所示，導電接觸件312的寬度自頂部朝向底部逐漸變窄，呈現上寬下窄的梯型形狀，但導電接觸件312的形狀不限於此。
第二線路重佈層320設置於第一線路重佈層310之上。具體地，第二線路重佈層320包括第四線路層321和第二絕緣層322。第四線路層321接觸導電接觸件312。在一些實施例中，第四線路層321包括任何導電材料，例如銅、鎳或銀等金屬。在一些實施例中，第四線路層321的線寬和線距小於50微米，例如40微米、30微米、20微米、10微米、8微米、7微米、6微米、5微米、4微米、3微米、2微米、1微米或0.5微米。第二絕緣層322覆蓋第四線路層321，且第二絕緣層322具有第二導通孔322a。具體地，第二導通孔322a暴露出第四線路層321的一部分。
發光元件400設置於線路重佈結構300之上，並與第四線路層321電性連接。具體地，發光元件400的下表面設置有多個金屬凸塊，並且金屬凸塊經由填充於第二導通孔322a的焊接材料或導電黏接材料而與第四線路層321的暴露部分接合，從而發光元件400與第四線路層321電性連接。
如第3圖所示，發光元件封裝結構10b還包括可透光黏著層500、保護載板600、以及晶片保護層800。可透光黏著層500覆蓋發光元件400和第二絕緣層322，並填充於發光元件400與第二絕緣層322之間。保護載板600設 置於可透光黏著層500之上。晶片保護層800覆蓋晶片200，並填充於晶片200與基板140之間的間隙中。因此，晶片保護層800可保護晶片200的金屬凸塊與第二線路層120的接合，從而避免剝離的情況發生。另一方面，晶片保護層800亦可阻隔水氣，並且避免金屬凸塊、焊接材料、以及第二線路層120的氧化。須說明的是，將發光元件400設置於線路重佈結構300之上的方式，以及基板140、導電連接件C2、第一絕緣層313、第二絕緣層322、導電接觸件312、填充於第二導通孔322a的焊接材料或導電黏接材料、發光元件400、可透光黏著層500、保護載板600、以及晶片保護層800的材料或種類如前所述，將不再贅述之。
第4圖繪示本發明第四實施方式之發光元件封裝結構10c的剖面示意圖。第4圖的發光元件封裝結構c10與第3圖相似，差異在第4圖的保護層700取代了第3圖的可透光黏著層500和保護載板600。具體地，保護層700覆蓋發光元件400和第二絕緣層322，並填充於發光元件400與第二絕緣層322之間。在一些實施例中，保護層700包括可透光樹脂。須說明的是，在第4圖中，與第3圖相同或相似之元件被給予相同的符號，並省略相關說明。
本發明亦提供一種發光元件封裝結構之製造方法。第5圖~第6圖繪示本發明一實施方式之形成線路重佈結構的方法的多個階段的剖面示意圖。
如第5圖所示，形成線路層311於犧牲基板910之上。例如，形成導電材料於犧牲基板910之上，並圖案化 導電材料以形成線路層311。在一些實施例中，形成導電材料的方式包括電鍍、化學氣相沉積、物理氣相沉積等，但不以此為限。接著，形成第一絕緣層313覆蓋線路層311，並且第一絕緣層313包括暴露出線路層311的一部分的第一導通孔313a。例如形成介電材料於線路層311之上，並圖案化介電材料以形成第一導通孔313a。在一些實施例中，形成介電材料的方法包括化學氣相沉積、物理氣相沉積等，但不以此為限。在一些實施例中，圖案化導電材料和介電材料的方法包括沉積光阻於待圖案化層上，並經過曝光和顯影來形成圖案化光阻層。接著，使用此圖案化光阻層作為蝕刻遮罩來蝕刻待圖案化層。最後，移除圖案化光阻層。可代替地，在介電材料為光敏介電材料的實施例中，可藉由曝光和顯影來移除光敏介電材料的一部分以完成圖案化。
接下來，如第6圖所示，形成線路層321於第一絕緣層313之上，以及形成導電接觸件312於第一導通孔313a中。例如，形成導電材料於第一絕緣層313之上，並填充於第一導通孔313a中。接著，圖案化導電材料以形成線路層321和導電接觸件312。須說明的是，形成導電材料和圖案化導電材料的方式如前所述，將不再贅述之。接著，形成第二絕緣層322覆蓋線路層321和第一絕緣層313，並且第二絕緣層322包括暴露出線路層321的一部分的第二導通孔322a。例如，形成介電材料於線路層321和第一絕緣層313之上，並圖案化介電材料以形成第二導通孔322a。據此，形成設置於犧牲基板910之上的線路重佈結構300。須 說明的是，形成介電材料和圖案化介電材料的方式如前所述，將不再贅述之。
第7圖~第9圖繪示本發明一實施方式之形成發光元件封裝結構的方法的多個階段的剖面示意圖。如第7圖所示，將發光元件400設置於第6圖所示的線路重佈結構300之上。例如，填充焊接材料或導電黏接材料於第二導通孔322a中，並將設置於發光元件400的下表面的金屬凸塊與焊接材料或導電黏接材料連接。在一些實施例中，將發光元件400設置於線路重佈結構300之上的方式包括取放(pick and place)方式或巨量轉移(mass transfer)方式。
接下來，如第8圖所示，黏合保護載板600於發光元件400和第二絕緣層322之上。例如，使用光學膠來黏合保護載板600與發光元件400和第二絕緣層322，從而形成可透光黏著層500。接著，剝離犧牲基板910以暴露出線路層311。
接下來，如第9圖所示，提供包括線路層110和基板140的基板結構100。基板140包括暴露出線路層110的一部分的開口120a。接著，設置晶片200於基板結構100之上。具體地，晶片200與線路層110的暴露部分電性連接。例如，使用焊接材料或導電黏接材料接合設置於晶片200下表面的多個金屬凸塊(例如晶片接腳)與線路層110。
接下來，設置第8圖的結構於第9圖的結構之上，從而形成如第1圖所示的發光元件封裝結構10。具體地，形成導電連接件C2，而導電連接件C2電性連接線路層 311與線路層110。例如，在導電連接件C2為焊球的實施例中，先填充焊接材料於第9圖的開口120a中，使得焊接材料接觸線路層110。接著，將第8圖的線路層311的暴露部分與焊接材料連接，從而形成導電連接件C2。
此外，本發明亦提供一種發光元件封裝結構之製造方法，其中發光元件封裝結構中的導電連接件C2為金屬柱。請參考第10圖，第10圖繪示本發明一實施方式之形成發光元件封裝結構的方法的一個階段的剖面示意圖。第10圖接續第8圖，形成與線路層311連接的金屬塊C1。在一些實施例中，金屬塊C1包括銅、鎳或銀等導電金屬。
接下來，設置第10圖的結構於第9圖的結構之上，從而形成如第1圖所示的發光元件封裝結構10。具體地，形成電性連接線路層311與線路層110的導電連接件C2。例如，對齊第10圖的金屬塊C1與第9圖的開口120a。接著，熱壓合金屬塊C1與線路層110以形成與線路層110連接的金屬柱。
第11圖繪示本發明一實施方式之形成發光元件封裝結構的方法的一個階段的剖面示意圖。如第11圖所示，提供包括線路層110、線路層120、導電通孔130、以及基板140的基板結構100。基板140包括暴露出線路層110的一部分的開口140a和暴露出線路層120的一部分的開口140b。接著，設置晶片200於基板結構100之下。具體地，晶片200與線路層120的暴露部分電性連接。例如，使用焊接材料接合設置於晶片200的表面的多個金屬凸塊(例如晶 片接腳)與線路層120。
接下來，設置第8圖或第10圖的結構於第11圖的結構之上，從而形成如第3圖所示的發光元件封裝結構10b。具體地，形成電性連接線路層311與線路層110的導電連接件C2。須說明的是，導電連接件C2(例如焊球或金屬柱)的形成方法如前所述，將不再贅述之。
第12圖~第13圖繪示本發明一實施方式之形成發光元件封裝結構的方法的多個階段的剖面示意圖。第12圖接續第7圖，形成保護層700覆蓋發光元件400和第二絕緣層322，並填充於發光元件400與第二絕緣層322之間。例如，使用塗佈、模製成型(molding)或壓合技術來形成保護層700。
接下來，如第13圖所示，剝離犧牲基板910以暴露出線路層311。
接下來，設置第13圖的結構於第9圖或第11圖的結構之上，從而形成如第2圖或第4圖所示的發光元件封裝結構10a或10c。具體地，形成電性連接線路層311與線路層110的作為導電連接件C2的焊球。而焊球的形成方法如前所述，將不再贅述之。
請參考第14圖，第14圖繪示本發明一實施方式之形成發光元件封裝結構的方法的一個階段的剖面示意圖。第14圖接續第13圖，形成與線路層311連接的金屬塊C1。在一些實施例中，金屬塊C1包括銅、鎳或銀等導電金屬。
接下來，設置第14圖的結構於第9圖或第11圖的結構之上，從而形成如第2圖或第4圖所示的發光元件封裝結構10a或10c。具體地，形成電性連接線路層311與線路層110的作為導電連接件C2的金屬柱。而金屬柱的形成方法如前所述，將不再贅述之。
由上述發明實施例可知，在此揭露的發光元件封裝結構中，使用線路重佈結構來電性連接發光元件與晶片，取代了傳統上的薄膜覆晶封裝技術。因此，避免了採用薄膜覆晶封裝技術時，軟性電路板與基板接觸的部分容易剝離或斷裂、以及軟性電路板上的線路容易發生斷裂等問題。此外，不需保留供給軟性電路板連接之基板的一部分，因此顯示裝置的邊框區域可有效地縮減。另一方面，由於線路重佈結構中的線路層具有極小的線寬和線距，可達到薄型化發光元件封裝結構的效果。
雖然本發明已以實施方式揭露如上，但其他實施方式亦有可能。因此，所請請求項之精神與範圍並不限定於此處實施方式所含之敘述。
任何熟習此技藝者可明瞭，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種發光元件封裝結構，包括：一基板結構，包括一基板及一第一線路層，其中該基板具有一第一表面，且該第一線路層設置於該第一表面上；一晶片，設置於該基板結構之上，並與該第一線路層電性連接；一導電連接件，設置於該基板結構之上，並與該第一線路層電性連接；一線路重佈結構，設置於該導電連接件之上，該線路重佈結構包括一第一線路重佈層和設置於該第一線路重佈層之上的一第二線路重佈層，其中該第一線路重佈層包括與該第一線路層電性連接的一第二線路層和接觸該第二線路層的一導電接觸件，該第二線路重佈層包括接觸該導電接觸件的一第三線路層；以及一發光元件，設置於該線路重佈結構之上，並與該第三線路層電性連接。
  2. 如申請專利範圍第1項所述之發光元件封裝結構，進一步包括一保護載板，且該保護載板設置於該發光元件之上。
  3. 如申請專利範圍第1項所述之發光元件封裝結構，進一步包括一保護層，且該保護層覆蓋該發光元件和該第二線路重佈層，並填充於該發光元件與該第二線路重佈層之間。
  4. 一種發光元件封裝結構，包括：一基板結構，包括一基板、一第一線路層、一第二線路層及一導電通孔，其中該基板具有一第一表面及相對於該第一表面之一第二表面，該第一線路層設置於該第一表面上，該第二線路層設置於該第二表面上，且該第一線路層通過該導電通孔而與該第二線路層電性連接；一晶片，設置於該第二表面之一側，並與該第二線路層電性連接；一導電連接件，設置於該基板結構之上，並與該第一線路層電性連接；一線路重佈結構，設置於該導電連接件上，該線路重佈結構包括一第一線路重佈層和設置於該第一線路重佈層之上的一第二線路重佈層，其中該第一線路重佈層包括與該第一線路層電性連接的一第三線路層和接觸該第三線路層的一導電接觸件，該第二線路重佈層包括接觸該導電接觸件的一第四線路層；以及一發光元件，設置於該線路重佈結構之上，並與該第四線路層電性連接。
  5. 如申請專利範圍第4項所述之發光元件封裝結構，進一步包括一保護載板，且該保護載板設置於該發光元件之上。
  6. 如申請專利範圍第4項所述之發光元件封裝結構，進一步包括一保護層，且該保護層覆蓋該發光元件和該第二線路重佈層，並填充於該發光元件與該第二線路重佈層之間。
  7. 一種發光元件封裝結構之製造方法，包括下列步驟：(i)提供一基板結構，其中該基板結構包括一第一線路層；(ii)設置一晶片於該基板結構之上，其中該晶片與該第一線路層電性連接；(iii)形成一線路重佈結構於該基板結構之上，其中該線路重佈結構包括一第一線路重佈層和設置於該第一線路重佈層之上的一第二線路重佈層，該第一線路重佈層包括通過一導電連接件而與該第一線路層電性連接的一第二線路層和接觸該第二線路層的一導電接觸件，該第二線路重佈層包括接觸該導電接觸件的一第三線路層；以及(iv)設置一發光元件於該線路重佈結構之上，其中該發光元件與該第三線路層電性連接。
  8. 如申請專利範圍第7項所述之發光元件封裝結構之製造方法，在步驟(iv)之後，進一步包括下列步驟：(v)形成一保護載板於該發光元件之上；或(vi)形成一保護層覆蓋該發光元件和該第二線路重佈層，並填充於該發光元件與該第二線路重佈層之間。
  9. 一種發光元件封裝結構之製造方法，包括下列步驟：(a)提供一基板結構，其中該基板結構包括一第一線路層、一第二線路層、以及一導電通孔，該第一線路層通過該導電通孔而與該第二線路層電性連接；(b)設置一晶片於該基板結構之下，其中該晶片與該第二線路層電性連接；(c)形成一線路重佈結構於該基板結構之上，其中該線路重佈結構包括一第一線路重佈層和設置於該第一線路重佈層之上的一第二線路重佈層，該第一線路重佈層包括通過一導電連接件而與該第一線路層電性連接的一第三線路層和接觸該第三線路層的一導電接觸件，該第二線路重佈層包括接觸該導電接觸件的一第四線路層；以及(d)設置一發光元件於該線路重佈結構之上，其中該發光元件與該第四線路層電性連接。
  10. 如申請專利範圍第9項所述之發光元件封裝結構之製造方法，在步驟(d)之後，進一步包括下列步驟：(e)形成一保護載板於該發光元件之上；或(f)形成一保護層覆蓋該發光元件和該第二線路重佈層，並填充於該發光元件與該第二線路重佈層之間。
TW107136079A 2018-10-12 2018-10-12 發光元件封裝結構及其製造方法 TWI680593B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107136079A TWI680593B (zh) 2018-10-12 2018-10-12 發光元件封裝結構及其製造方法
US16/205,245 US20200118989A1 (en) 2018-10-12 2018-11-30 Light emitting device package structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107136079A TWI680593B (zh) 2018-10-12 2018-10-12 發光元件封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI680593B true TWI680593B (zh) 2019-12-21
TW202015261A TW202015261A (zh) 2020-04-16

Family

ID=69582451

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136079A TWI680593B (zh) 2018-10-12 2018-10-12 發光元件封裝結構及其製造方法

Country Status (2)

Country Link
US (1) US20200118989A1 (zh)
TW (1) TWI680593B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858584A (zh) * 2018-08-23 2020-03-03 弘凯光电(深圳)有限公司 发光模块及发光串列装置
KR102580167B1 (ko) * 2019-01-09 2023-09-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11081473B2 (en) * 2019-08-23 2021-08-03 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
TWI711192B (zh) * 2020-04-21 2020-11-21 欣興電子股份有限公司 發光二極體封裝結構及其製作方法
CN113555491B (zh) * 2020-04-24 2023-04-18 欣兴电子股份有限公司 发光二极管封装结构及其制作方法
CN111933630A (zh) * 2020-07-28 2020-11-13 华为技术有限公司 Led芯片封装模块、显示屏及其制作方法
CN212648273U (zh) 2020-07-29 2021-03-02 隆达电子股份有限公司 发光二极管装置
US12094861B2 (en) 2020-09-18 2024-09-17 Lextar Electronics Corporation Light emitting array structure and display
US11610875B2 (en) 2020-09-18 2023-03-21 Lextar Electronics Corporation Light emitting array structure and display
CN115050308A (zh) 2021-03-08 2022-09-13 隆达电子股份有限公司 显示器
CN115128862A (zh) * 2021-03-26 2022-09-30 群创光电股份有限公司 背光模块以及显示装置
CN115117225A (zh) * 2022-06-28 2022-09-27 深圳市华星光电半导体显示技术有限公司 发光基板及其制作方法以及显示装置
TWI842387B (zh) * 2023-02-13 2024-05-11 國立中興大學 次毫米發光二極體背光板的製法及其製品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
US8237187B2 (en) * 2008-12-11 2012-08-07 Huang Tien-Hao Package structure for chip and method for forming the same
US9460951B2 (en) * 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546189B2 (en) * 2008-09-22 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package with top and bottom solder bump interconnection
JP5503567B2 (ja) * 2011-01-26 2014-05-28 株式会社日立製作所 半導体装置および半導体装置実装体
EP2881753B1 (en) * 2013-12-05 2019-03-06 ams AG Optical sensor arrangement and method of producing an optical sensor arrangement
TWI603456B (zh) * 2016-09-30 2017-10-21 矽品精密工業股份有限公司 電子封裝結構及其製法
US10636774B2 (en) * 2017-09-06 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D integrated system-in-package module
US10763239B2 (en) * 2017-10-27 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-chip wafer level packages and methods of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
US9460951B2 (en) * 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US8237187B2 (en) * 2008-12-11 2012-08-07 Huang Tien-Hao Package structure for chip and method for forming the same

Also Published As

Publication number Publication date
TW202015261A (zh) 2020-04-16
US20200118989A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
TWI680593B (zh) 發光元件封裝結構及其製造方法
US9374896B2 (en) Packaging carrier and manufacturing method thereof and chip package structure
US9899235B2 (en) Fabrication method of packaging substrate
US11251350B2 (en) Light-emitting diode package and manufacturing method thereof
US11646272B2 (en) Packaging method of panel-level chip device
US7847400B2 (en) Semiconductor package substrate structure and manufacturing method thereof
US9324580B2 (en) Process for fabricating a circuit substrate
US20120286416A1 (en) Semiconductor chip package assembly and method for making same
US20170098678A1 (en) Chip scale sensing chip package and a manufacturing method thereof
US10937723B2 (en) Package carrier structure having integrated circuit design and manufacturing method thereof
US20080111230A1 (en) Wiring film having wire, semiconductor package including the wiring film, and method of fabricating the semiconductor package
WO2019007082A1 (zh) 一种芯片封装方法
JP2023529031A (ja) 駆動基板及びその製作方法並びに表示装置
US10854803B2 (en) Manufacturing method of light emitting device package structure with circuit redistribution structure
TWI724911B (zh) 發光裝置及其製造方法
US8237258B2 (en) Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
CN110690251B (zh) 发光元件封装结构及其制造方法
CN111081693B (zh) 发光组件封装结构及其制造方法
CN111211116B (zh) 发光二极管封装及其制作方法
US9974166B2 (en) Circuit board and manufacturing method thereof
TWI751471B (zh) 柔性印刷電路板與其製造方法及具備柔性電路板的封裝結構
KR20090070754A (ko) 코어리스 패키지 기판의 솔더 형성 방법
CN108666293B (zh) 线路载板及其制造方法
CN114496937A (zh) 基板结构、封装结构及基板结构的制备方法
KR20210019041A (ko) 연성 회로 기판과 그 제조 방법 및 연성 회로 기판을 구비하는 패키지