CN114496937A - 基板结构、封装结构及基板结构的制备方法 - Google Patents
基板结构、封装结构及基板结构的制备方法 Download PDFInfo
- Publication number
- CN114496937A CN114496937A CN202011166231.1A CN202011166231A CN114496937A CN 114496937 A CN114496937 A CN 114496937A CN 202011166231 A CN202011166231 A CN 202011166231A CN 114496937 A CN114496937 A CN 114496937A
- Authority
- CN
- China
- Prior art keywords
- substrate
- conductive
- pads
- layer
- substrate structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 238000004806 packaging method and process Methods 0.000 title abstract description 7
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 229910000679 solder Inorganic materials 0.000 claims abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 238000003466 welding Methods 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 4
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 229920000139 polyethylene terephthalate Polymers 0.000 description 6
- 239000005020 polyethylene terephthalate Substances 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000011135 tin Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000004952 Polyamide Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 229920002647 polyamide Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 239000011133 lead Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000003223 protective agent Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本申请提供一种基板结构，包括基板、多个焊垫、多个导电柱以及多个锡球。所述基板包括相对设置的第一表面和第二表面。所述多个焊垫内嵌于所述基板中并从所述第一表面暴露。所述多个导电柱形成在所述多个焊垫上。所述多个锡球形成在所述多个导电柱上，其中每个锡球包覆相应的导电柱以及部分第一表面。本申请还提供一种封装结构及一种基板结构的制备方法。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种基板结构、应用所述基板结构的封装结构及基板结构的制备方法。
背景技术
在电子产品不断往轻、薄、短、小发展的趋势下，市场对于覆晶封装技术的重视程度逐步提高。覆晶封装时，焊球通过回焊制程焊接于基板的焊垫上。焊垫一般通过蚀刻减铜工艺制得，制得的焊垫容易存在侧蚀问题，导致在焊垫的侧蚀区域涂覆的护铜剂较厚，进而导致空焊的问题。另外，当基板较薄时，容易造成翘曲，使得覆晶封装时，焊球无法连接到位于发生翘曲区域的焊垫。
发明内容
有鉴于此，有必要提供一种能够解决上述技术问题的基板结构、应用所述基板结构的封装结构以及基板结构的制备方法。
本申请提供一种基板结构，包括基板、多个焊垫、多个导电柱以及多个锡球。所述基板包括相对设置的第一表面和第二表面。所述多个焊垫内嵌于所述基板中并从所述第一表面暴露。所述多个导电柱形成在所述多个焊垫上。所述多个锡球形成在所述多个导电柱上，其中每个锡球包覆相应的导电柱以及部分第一表面。
本申请还提供一种封装结构，包括所述基板结构以及芯片，所述芯片设置在所述多个锡球上。
本申请还提供一种基板结构的制备方法，其包括以下步骤：提供一基板，所述基板包括相对设置的第一表面和第二表面；在所述基板上形成多个焊垫，所述多个焊垫内嵌于所述基板中并从所述第一表面暴露；在所述多个焊垫上形成多个导电柱；以及在所述多个导电柱上形成多个锡球，其中每个锡球包覆相应的导电柱以及部分第一表面。
本申请提供的基板结构及其制备方法中，所述焊垫上形成有导电柱，通过锡球与导电柱的连接实现了锡球与焊垫的连接，可避免因基板表面不平整导致的锡球无法连接焊垫的问题；且所述锡球包覆导电柱，提高了锡球与导电柱结合的可靠性，且可避免因侧蚀导致的空焊问题。
附图说明
图1是本申请一实施方式提供的基板的剖视图。
图2是在图1所示的基板上形成导电层后的剖视图。
图3是在图2所示的导电层上形成图案化的光致抗蚀刻层后的剖视图。
图4是蚀刻图3所示的导电层形成多个导电柱后的剖视图。
图5是去除图4中的图案化的光致抗蚀刻层后的剖视图。
图6是本申请一实施方式提供的基板结构的剖视图。
图7是本申请一实施方式提供封装结构的剖视图。
主要元件符号说明
基板 10
导电线路层 11
绝缘层 13
第一表面 12
第二表面 14
焊垫 20
暴露面 21
导电柱 30
导电层 32
图案化的光致抗蚀刻层 40
锡球 50
基板结构 100
封装结构 200
芯片 210
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
本申请一实施方式提供一种基板结构的制备方法，其包括以下步骤S1-S4。
请参阅图1，在步骤S1中，提供一基板10。所述基板10可以为玻璃板、陶瓷板、电路板或金属薄板。本实施方式中，所述基板10为电路板。所述基板10包括层叠设置的导电线路层11和绝缘层13。所述绝缘层13背离所述导电线路层11的表面作为所述基板10的第一表面12，所述导电线路层11背离所述绝缘层13的表面作为所述基板10的第二表面14。所述第一表面12和所述第二表面14相对设置。
所述绝缘层13可以为刚性树脂层，如包括玻璃纤维预浸料(prepreg，PP)，也可以为柔性树脂层，如聚萘二甲酸乙二醇酯(PEN)，聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚四氟乙烯(Teflon)、聚硫胺(PA)、聚甲基丙烯酸甲酯(PMMA)、聚碳酸酯(PC)或聚酰亚胺-聚乙烯-对苯二甲酯共聚物(Polyamide polyethylene-terephthalate copolymer)等。所述导电线路层11的材料为铜、银、金或其合金。
请参阅图1，在步骤S2中，在所述基板10上形成多个焊垫20。所述多个焊垫20内嵌于所述基板10中并从所述第一表面12暴露。所述焊垫20包括从所述第一表面12暴露的暴露面21。所述暴露面21可以内埋于所述基板10中，也可以凸出于所述基板10外。本实施方式中，所述焊垫20内嵌于所述绝缘层13中，且所述焊垫20的暴露面21与所述第一表面12相平齐。
所述焊垫20的材料为具有导电性的金属或其合金。本实施方式中，所述焊垫20的材料为铜、锡、银、铅、金、镍、铬或其合金。
具体的，步骤S2包括：对所述绝缘层13进行打孔，形成多个盲孔(图未示)；在所述多个盲孔中以及所述第一表面12通过电镀法或印刷法形成金属层(图未示)；在所述金属层表面设置光致抗蚀刻层(图未示)；对所述光致抗蚀刻层进行曝光、显影、蚀刻，以移除部分光致抗蚀刻层以形成图案化的光致抗蚀刻层；去除图案化的光致抗蚀刻层得到多个焊垫20。
请参阅图2至图4，在步骤S3中，在所述多个焊垫20上形成多个导电柱30。所述多个导电柱30与所述多个焊垫20一一对应。每个导电柱30与相应的焊垫20电连接。所述多个导电柱30背离相应焊垫20的表面相平齐。本实施方式中，所述多个导电柱30的高度大致相同。所述导电柱30可以为具有导电性的金属或其合金。本实施方式中，所述导电柱30为铜柱。
具体的，步骤S3包括以下步骤S31-S34。
请参阅图2，在步骤S31中，在所述第一表面12形成导电层32，所述导电层32覆盖所述多个焊垫20。所述导电层32的材料可以为具有导电性的金属或其合金。本实施方式中，所述导电层32的材料为铜。所述导电层32可以采用电镀、印刷等方式形成。
请参阅图3，在步骤S32中，在所述导电层32上形成图案化的光致抗蚀刻层40。具体的，步骤S32包括：在所述导电层32上形成一光致抗蚀刻层(图未示)，然后进行曝光、显影和蚀刻步骤，并且以所述导电层32为蚀刻终止层，移除部分光致抗蚀刻层，以形成图案化的光致抗蚀刻层40，且暴露出部分导电层32。其中，与所述焊垫20在位置上相对应的至少部分导电层32未从图案化的光致抗蚀刻层40露出。
请参阅图4，在步骤S33中，蚀刻去除暴露在图案化的光致抗蚀刻层40外的部分导电层32，以形成多个导电柱30，并暴露部分第一表面12。所述多个导电柱30的位置和所述多个焊垫20的位置相对应。在所述基板10的宽度方向上，所述导电柱30的尺寸可以大于、等于或小于所述焊垫20的尺寸。
请参阅图5，在步骤S34中，移除所述图案化的光致抗蚀刻层40，以使所述多个导电柱30露出。
请参阅图6，在步骤S4中，在所述多个导电柱30上形成多个锡球50，其中每个锡球50包覆相应的导电柱30以及部分第一表面12。
形成锡球50的方式包括：首先在多个导电柱30上设置多个焊锡凸块；然后，再利用回焊的方式将每个焊锡凸块熔化，以形成包覆相应导电柱30以及部分第一表面12的锡球50。形成锡球50的方式还包括：将多个锡球50直接通过回焊制程焊接形成在多个导电柱30上，其中所述多个锡球50可以设置于一芯片(图未示)上，用以进行覆晶封装。所述锡球50的材料为Sn/Ag或Sn。
请参阅图6，本申请一实施方式提供一种基板结构100，包括基板10、多个焊垫20、多个导电柱30以及多个锡球50。
所述基板10可以为玻璃板、陶瓷板、电路板或金属薄板。本实施方式中，所述基板10为电路板。所述基板10包括层叠设置的导电线路层11和绝缘层13。所述绝缘层13背离所述导电线路层11的表面作为所述基板10的第一表面12，所述导电线路层11背离所述绝缘层13的表面作为所述基板10的第二表面14。所述第一表面12和所述第二表面14相对设置。
所述绝缘层13可以为刚性树脂层，如包括玻璃纤维预浸料(prepreg，PP)，也可以为柔性树脂层，如聚萘二甲酸乙二醇酯(PEN)，聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚四氟乙烯(Teflon)、聚硫胺(PA)、聚甲基丙烯酸甲酯(PMMA)、聚碳酸酯(PC)或聚酰亚胺-聚乙烯-对苯二甲酯共聚物(Polyamide polyethylene-terephthalate copolymer)等。所述导电线路层11的材料为铜、银、金或其合金。
所述多个焊垫20内嵌于所述基板10中并从所述第一表面12暴露。所述焊垫20包括从所述第一表面12暴露的暴露面21。所述暴露面21可以内埋于所述基板10中，也可以凸出于所述基板10外。本实施方式中，所述焊垫20内嵌于所述绝缘层13中，且所述焊垫20的暴露面21与所述第一表面12相平齐。
所述焊垫20的材料为具有导电性的金属或其合金。本实施方式中，所述焊垫20的材料为铜、锡、银、铅、金、镍、铬或其合金。
所述多个导电柱30形成在所述多个焊垫20上，所述多个导电柱30与所述多个焊垫20一一对应。每个导电柱30与相应的焊垫20电连接。所述多个导电柱30背离相应焊垫20的表面相平齐。本实施方式中，所述多个导电柱30的高度大致相同。所述导电柱30可以为具有导电性的金属或其合金。本实施方式中，所述导电柱30为铜柱。
所述多个锡球50形成在所述多个导电柱30上，其中每个锡球50包覆相应的导电柱30以及部分第一表面12。
本申请实施方式提供的基板结构100及其制备方法中，所述焊垫20上形成有导电柱30，通过锡球50与导电柱30的连接实现了锡球50与焊垫20的连接，可避免因基板10表面不平整(例如翘曲)导致的锡球无法连接焊垫的问题；且所述锡球50包覆导电柱30，提高了锡球50与导电柱30结合的可靠性，且可避免因侧蚀导致的空焊问题。另外，多个导电柱30通过蚀刻工艺制得，使得多个导电柱30的高度大致一致，从而使所述多个导电柱30背离相应焊垫20的表面相平齐。
请参阅图7，本申请一实施方式还提供一封装结构200，所述封装结构200包括所述基板结构100以及芯片210，所述芯片210设置在所述多个锡球50上。
以上所揭露的仅为本申请较佳实施方式而已，当然不能以此来限定本申请，因此依本申请所作的等同变化，仍属本申请所涵盖的范围。
Claims (10)
1.一种基板结构，其特征在于，包括：
基板，包括相对设置的第一表面和第二表面；
多个焊垫，内嵌于所述基板中并从所述第一表面暴露；
多个导电柱，形成在所述多个焊垫上；以及
多个锡球，形成在所述多个导电柱上，其中每个锡球包覆相应的导电柱以及部分第一表面。
2.如权利要求1所述的基板结构，其特征在于，所述基板为玻璃板、陶瓷板、电路板或金属薄板。
3.如权利要求1所述的基板结构，其特征在于，所述导电柱为铜柱。
4.如权利要求1所述的基板结构，其特征在于，所述焊垫的暴露面与所述第一表面相平齐。
5.如权利要求1所述的基板结构，其特征在于，所述多个导电柱背离相应焊垫的表面相平齐。
6.一种封装结构，其特征在于，包括权利要求1-5中任一项所述的基板结构以及芯片，所述芯片设置在多个锡球上。
7.一种基板结构的制备方法，其包括以下步骤：
提供一基板，所述基板包括相对设置的第一表面和第二表面；
在所述基板上形成多个焊垫，所述多个焊垫内嵌于所述基板中并从所述第一表面暴露；
在所述多个焊垫上形成多个导电柱；以及
在所述多个导电柱上形成多个锡球，其中每个锡球包覆相应的导电柱以及部分第一表面。
8.如权利要求7所述的基板结构的制备方法，其特征在于，在所述多个焊垫上形成多个导电柱的方法包括：
在所述第一表面形成导电层，所述导电层覆盖所述多个焊垫；
在所述导电层上形成图案化的光致抗蚀刻层，部分导电层暴露于所述图案化的光致抗蚀刻层外；
蚀刻去除暴露在图案化的光致抗蚀刻层外的部分导电层，以形成所述多个导电柱；以及
移除所述图案化的光致抗蚀刻层。
9.如权利要求8所述的基板结构的制备方法，其特征在于，所述多个焊球通过回焊制程焊接形成在所述多个导电柱上。
10.如权利要求8所述的基板结构的制备方法，其特征在于，所述基板为玻璃板、陶瓷板、电路板或金属薄板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011166231.1A CN114496937A (zh) | 2020-10-27 | 2020-10-27 | 基板结构、封装结构及基板结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011166231.1A CN114496937A (zh) | 2020-10-27 | 2020-10-27 | 基板结构、封装结构及基板结构的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114496937A true CN114496937A (zh) | 2022-05-13 |
Family
ID=81470456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011166231.1A Pending CN114496937A (zh) | 2020-10-27 | 2020-10-27 | 基板结构、封装结构及基板结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114496937A (zh) |
-
2020
- 2020-10-27 CN CN202011166231.1A patent/CN114496937A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8314499B2 (en) | Flexible and stackable semiconductor die packages having thin patterned conductive layers | |
| TWI483363B (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
| JP5882390B2 (ja) | チップ／基板アセンブリを形成する方法 | |
| US20060219567A1 (en) | Fabrication method of conductive bump structures of circuit board | |
| US20060202331A1 (en) | Conductive bump structure of circuit board and method for fabricating the same | |
| US7174630B2 (en) | Method for fabricating connection terminal of circuit board | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| WO2008103794A2 (en) | Conductive pattern formation method | |
| KR20070065789A (ko) | 회로판 및 그 제조방법 | |
| US20080185711A1 (en) | Semiconductor package substrate | |
| JP2009302505A (ja) | 半導体装置、および半導体装置の製造方法 | |
| US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
| US9021690B2 (en) | Method of manufacturing printed circuit board having buried solder bump | |
| US20110100549A1 (en) | Method for manufacturing component-embedded module | |
| TW200826206A (en) | Semiconductor fabrication method and structure thereof | |
| US7544599B2 (en) | Manufacturing method of solder ball disposing surface structure of package substrate | |
| JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP5295211B2 (ja) | 半導体モジュールの製造方法 | |
| JP2009099730A (ja) | パッケージ基板の半田ボール配置側表面構造およびその製造方法 | |
| CN114496937A (zh) | 基板结构、封装结构及基板结构的制备方法 | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP4955997B2 (ja) | 回路モジュールおよび回路モジュールの製造方法 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006319030A (ja) | 回路基板とその製造方法、および半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240220 Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Applicant after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Country or region after: China Applicant after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Applicant before: Qi Ding Technology Qinhuangdao Co.,Ltd. Country or region before: China Applicant before: Liding semiconductor technology (Shenzhen) Co.,Ltd. |