CN115050308A - 显示器 - Google Patents

显示器 Download PDF

Info

Publication number
CN115050308A
CN115050308A CN202110250353.7A CN202110250353A CN115050308A CN 115050308 A CN115050308 A CN 115050308A CN 202110250353 A CN202110250353 A CN 202110250353A CN 115050308 A CN115050308 A CN 115050308A
Authority
CN
China
Prior art keywords
period
light
emitting
light emitting
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110250353.7A
Other languages
English (en)
Inventor
叶建男
林志豪
林承德
林股正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lextar Electronics Corp
Original Assignee
Lextar Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lextar Electronics Corp filed Critical Lextar Electronics Corp
Priority to CN202110250353.7A priority Critical patent/CN115050308A/zh
Priority to US17/444,671 priority patent/US11373589B1/en
Publication of CN115050308A publication Critical patent/CN115050308A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G09G3/2088—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination with use of a plurality of processors, each processor controlling a number of individual elements of the matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种显示器，包含串联耦接的多个像素装置。多个像素装置包含第一及第二像素装置。第一像素装置包含第一控制电路及第一发光电路。第一控制电路用以在第一期间依据第一时脉信号以及数据信号产生第一发光信号。第一发光电路耦接第一控制电路，并用以依据第一发光信号在第二期间及第三期间发光。第二像素装置包含第二控制电路及第二发光电路。第二控制电路用以在第二期间依据第二时脉信号以及数据信号产生第二发光信号。第二发光电路耦接第二控制电路，并用以依据第二发光信号在第三期间发光。第一至第三期间依序且连续排列。

Description

显示器
技术领域
本发明是有关于一种显示技术，特别是关于一种显示器。
背景技术
传统的发光二极管(Light-emitting diode，LED)显示器采用被动式矩阵(Passive Matrix，PM)驱动以控制像素的发光亮度及比例。然而，现今对于LED显示器的超细间距(Ultra Fine Pitch，UFP)的需求大增，对应的集成电路(Integrated Circuit，IC)为高整合型IC。IC需要被连接至多个像素装置，引发了下述问题。显示器的电路布局相当复杂，可能需要多层印刷电路板(Printed circuit board，PCB)才能实施。当间距小于0.6毫米时，驱动IC及PCB的制程工艺会遭遇瓶颈，不利于市场推广。PM驱动是以扫描的方式进行多工瞬时点亮LED，容易引发频闪的问题。大量的扫描对于LED的开关速度的需求较高。连接多个像素装置的IC的功率需求较高。因此，要如何发展能够克服上述问题的相关技术为本领域重要的课题。
发明内容
本发明实施例包含一种显示器，包含串联耦接的多个像素装置。多个像素装置包含第一像素装置及第二像素装置。第一像素装置包含第一控制电路及第一发光电路。第一控制电路用以在一第一期间依据一第一时脉信号以及一数据信号产生一第一发光信号。第一发光电路耦接第一控制电路，并用以依据第一发光信号在一第二期间及一第三期间发光。第二像素装置包含第二控制电路及第二发光电路。第二控制电路用以在第二期间依据一第二时脉信号以及数据信号产生一第二发光信号。第二发光电路耦接第二控制电路，并用以依据第二发光信号在第三期间发光。第一至第三期间依序且连续排列。
在一些实施例中，第一控制电路还用以在一第四期间依据第一时脉信号以及数据信号产生第一发光信号，第一发光电路还用以依据第一发光信号在一第五期间发光，第二发光电路还用以依据第二发光信号在第四期间发光，以及第一至第五期间依序且连续排列。
在一些实施例中，第一发光电路在第二期间及第三期间的发光操作对应数据信号的一第一位元，且第一发光电路在第五期间的发光操作对应数据信号的一第二位元。
在一些实施例中，第二控制电路还用以在第五期间依据第二时脉信号以及数据信号产生第二发光信号，第二发光电路还用以依据第二发光信号在一第六期间发光，以及第一至第六期间依序且连续排列。
在一些实施例中，第一发光电路及第二发光电路在第三期间的发光操作对应数据信号的一第一位元，且第一发光电路及第二发光电路在第六期间的发光操作对应数据信号的一第二位元。
在一些实施例中，第一发光电路在第四期间不发光。
在一些实施例中，第一发光电路还用以依据第一发光信号在第四期间发光，以及第一发光电路在第二至第四期间的发光操作对应数据信号的一第一位元。
在一些实施例中，第一控制电路还用以在一第四期间依据第一时脉信号以及数据信号产生第一发光信号，第一发光电路还用以依据第一发光信号在一第五期间发光，第一至第五期间依序且连续排列，以及第一至第三期间的时间长度等同第四至第五期间的时间长度的两倍。
在一些实施例中，第一控制电路还用以在一框时间中的第一至第N写入期间依据数据信号的第一至第N位元控制第一发光电路，第一发光电路还用以分别依据第一至第N位元在框时间中的第一至第N发光期间发光，第一至第N写入期间及第一至第N发光期间在框时间中交替排列，第M写入期间及第M发光期间的时间长度等同于第(M+1)写入期间及第(M+1)发光期间的时间长度的两倍，其中N为大于或等于二的整数，M为小于N的正整数，以及第一期间对应第M写入期间，且第二至第三期间对应第M发光期间。
在一些实施例中，第一控制电路还用以在一框时间中的第一至第N写入期间依据数据信号的第一至第N位元控制第一发光电路，第一发光电路还用以分别依据第一至第N位元在框时间中的第一至第N发光期间发光，第一至第N写入期间及第一至第N发光期间在框时间中交替排列，第一至第N写入期间及第一至第N发光期间中的每一写入期间及每一发光期间的时间长度等同于框时间的时间长度的N分之一，其中N为大于或等于二的正整数，以及第一期间对应第一至第N写入期间的一者，且第二至第三期间对应第一至第N发光期间的一者。
在一些实施例中，第一控制电路还用以在一第四期间及一第五期间依据第一时脉信号以及数据信号产生第一发光信号，第一发光电路还用以依据第一发光信号在一第六期间及一第七期间发光，第一至第四、第六、第五及第七期间依序且连续排列，第一至第三期间的时间长度等同第四及第六期间的时间长度，以及第四及第六期间的时间长度等同第五及第七期间的时间长度的两倍。
在一些实施例中，第一控制电路还用以在一第八期间依据第一时脉信号以及数据信号产生第一发光信号，第一发光电路还用以依据第一发光信号在一第九期间发光，且用以在一第十期间不发光，第七、第十、第八及第九期间依序且连续排列，以及第四及第六期间的时间长度等同第第五、第七及第十期间的时间长度。
在一些实施例中，第一控制电路还用以在一框时间中的第一至第(N+M)写入期间依据数据信号的第一至第(N+M)位元控制第一发光电路，第一发光电路还用以分别依据第一至第(N+M)位元在框时间中的第一至第(N+M)发光期间发光第一至第(N+M)写入期间及第一至第(N+M)发光期间在框时间中交替排列，第一至第N写入期间及第一至第N发光期间中的每一写入期间及每一发光期间的时间长度等同于框时间的时间长度的(N+M)分之一，以及第(N+L)写入期间及第(N+L)发光期间的时间长度为第(N+L-1)写入期间及第(N+L-1)发光期间的时间长度的一半，其中N及M为正整数，L为小于或等于M的正整数。
在一些实施例中，第一发光电路在框时间中的第一至第M禁能期间不发光，第L禁能期间连续排列于第(N+L)发光期间之后，以及第L禁能期间、第(N+L)写入期间及第(N+L)发光期间的时间长度等同于框时间的时间长度的(N+M)分之一。
本发明实施例包含一种显示器，包含串联耦接的多个像素装置。多个像素装置包含第一像素装置及第二像素装置。第一像素装置包含第一控制电路及第一发光电路。第一控制电路用以在一第一期间依据一第一时脉信号输出一数据信号的一第一位元。第一发光电路耦接第一控制电路，并用以依据第一位元在一第二期间及一第三期间发光。第二像素装置包含第二控制电路及第二发光电路。第二控制电路用以在第二期间依据一第二时脉信号输出第一位元。第二发光电路耦接第二控制电路，并用以依据第一位元在第三期间及一第四期间发光。第一控制电路还用以在第四期间依据第一时脉信号输出数据信号的一第二位元。第一至第四期间依序且连续排列。
在一些实施例中，第一发光电路还用以依据第二位元在一第五期间及一第六期间发光，第二控制电路还用以在第五期间依据第二时脉信号输出第二位元，第二发光电路还用以依据第二位元在第六期间发光，以及第一至第六期间依序且连续排列。
在一些实施例中，第一发光电路还用以依据第一位元在第四期间发光，以及第二发光电路还用以依据第一位元在第五期间发光。
在一些实施例中，第一控制电路还用以分别在一框时间中的第一至第N写入期间依据第一时脉信号输出数据信号的第一位元、第二位元及第三至第N位元，其中N为大于或等于三的整数，第一发光电路还用以分别依据第一至第N位元在框时间中的第一至第N发光期间发光，第一至第N写入期间及第一至第N发光期间在框时间中交替排列，以及第一期间及第四期间分别对应第M写入期间及第(M+1)写入期间，且第二至第三期间对应第M发光期间，其中M为小于N的正整数。
在一些实施例中，第M写入期间及第M发光期间的时间长度等同第(M+1)写入期间及第(M+1)发光期间的时间长度的两倍。
在一些实施例中，第M写入期间及第M发光期间的时间长度等同第(M+1)写入期间及第(M+1)发光期间的时间长度，第(M+1)写入期间及第(M+1)发光期间的时间长度等同第(M+2)写入期间及第(M+2)发光期间的时间长度的两倍，以及M为小于(N-1)的正整数。
附图说明
图1为根据本案的一实施例所绘示的显示系统的示意图；
图2A为根据本案的一实施例所绘示的显示器的示意图；
图2B为根据本案的一实施例所绘示的显示器的示意图；
图2C为根据本案的一实施例所绘示的像素装置组的示意图；
图3为根据本发明的一实施例中的像素装置进行发光操作所绘示的时序图；
图4A为根据本发明的一实施例中的显示器进行发光操作所绘示的时序图；
图4B为根据本发明的一实施例中的显示器进行发光操作所绘示的时序图；
图5A为根据本发明的一实施例中的显示器进行发光操作所绘示的时序图；
图5B为根据本发明的一实施例中的显示器进行发光操作所绘示的时序图；
图6为根据本发明的一实施例中的像素装置进行发光操作所绘示的时序图；
图7为根据本发明的一实施例中的像素装置进行发光操作所绘示的时序图；
图8为根据本发明的一实施例中的像素装置进行发光操作所绘示的时序图。
具体实施方式
于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
这里使用的术语仅仅是为了描述特定实施例的目的，而不是限制性的。如本文所使用的，除非内容清楚地指示，否则单数形式“一”、“一个”和“该”旨在包括复数形式，包括“至少一个”。“或”表示“及/或”。如本文所使用的，术语“及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解，当在本说明书中使用时，术语“包括”及/或“包含”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。
以下将以附图揭露本案的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本案。也就是说，在本揭示内容部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
图1为根据本案的一实施例所绘示的显示系统100的示意图。如图1所示，显示系统100包括信号源110、信号控制器120、时序控制器130以及显示器140。
在一些实施例中，信号源110用以提供信号，例如高画质多媒体界面(HighDefinition Multimedia Interface，HDMI)信号及/或数字视频界面(Digital VisualInterface，DVI)信号。信号控制器120用以依据信号源所提供的信号进行操作，例如使用串行外设接口(Serial Peripheral Interface Bus，SPI)、集成总线电路(Inter-IntegratedCircuit，I2C)及/或低电压差分信号(Low-Voltage Differential Signaling，LVDS)的技术对信号进行处理。在一些实施例中，信号控制器120被实施为特殊应用集成电路(Application specific integrated circuit，ASIC)及/或现场可程序化门阵列(FieldProgrammable Gate Array，FPGA)。
在一些实施例中，时序控制器130用以依据信号控制器120处理过的信号进行操作。如图1所示，时序控制器130产生时脉信号CLK及数据信号DT，并通过时脉线LC及数据线LD输出时脉信号CLK及数据信号DT。时脉信号CLK、数据信号DT、时脉线LC及数据线LD的每一者的不同数量皆在本案思及范围内。
在一些实施例中，显示器140通过时脉线LC及数据线LD耦接时序控制器130。在一些实施例中，显示器140用以依据时脉信号CLK及数据信号DT进行数据写入操作及发光操作。
图2A为根据本案的一实施例所绘示的显示器200A的示意图。如图2A所示，显示器200A用以依据时脉信号CLK(1)～CLK(n)及数据信号DT(1)～DT(m)进行操作。请参照图2A及图1，显示器200A、时脉信号CLK(1)～CLK(n)及数据信号DT(1)～DT(m)分别为图1所示的显示器140、时脉信号CLK及数据信号DT的实施例。其中m及n为正整数。
如图2A所示，显示器200A包含像素装置列C(1)～C(m)及像素装置行R(1)～R(n)。像素装置列C(1)～C(m)及像素装置行R(1)～R(n)的每一者包含多个像素装置。举例来说，像素装置列C(1)包含像素装置210及220。
如图2A所示，像素装置列C(1)～C(m)分别用以接收数据信号DT(1)～DT(m)，且像素装置行R(1)～R(n)分别用以接收时脉信号CLK(1)～CLK(n)。举例来说，包含于像素装置列C(1)及像素装置行R(1)的像素装置210用以接收数据信号DT(1)及时脉信号CLK(1)以进行操作。包含于像素装置列C(1)及像素装置行R(2)的像素装置220用以接收数据信号DT(1)及时脉信号CLK(2)以进行操作。
如图2A所示，显示器200中的多个像素装置的每一者包含控制电路及发光电路。控制电路用以接收数据信号DT(1)～DT(m)的对应一者及时脉信号CLK(1)～CLK(n)的对应一者以产生发光信号。发光电路耦接控制电路，并依据发光信号进行发光操作。
如图2A所示，像素装置210包含控制电路212及发光电路214。在一些实施例中，控制电路212用以依据数据信号DT(1)及时脉信号CLK(1)产生发光信号EM(1)。发光电路214耦接控制电路212，并用以依据发光信号EM(1)发光。
如图2A所示，像素装置220包含控制电路222及发光电路224。在一些实施例中，控制电路222用以依据数据信号DT(1)及时脉信号CLK(2)产生发光信号EM(2)。发光电路224耦接控制电路222，并用以依据发光信号EM(2)发光。
在一些实施例中，发光信号EM(1)对应数据信号DT(1)及时脉信号CLK(1)进行及(AND)运算的结果，且发光信号EM(2)对应数据信号DT(1)及时脉信号CLK(2)进行AND运算的结果。
在图2A所示的实施例中，多个控制电路中的每一者，例如控制电路212或222，耦接电源电压VDD及接地电压VG。多个发光电路中的每一者，例如发光电路214或224，耦接电源电压VDD，但本发明实施例不限于此。在不同的实施例中，控制电路、发光电路、电源电压VDD及接地电压VG也可以是其他的耦接关系。
在一些先前的做法中，控制电路连接多个像素装置以进行操作，使得电流容易产生误差，且线路复杂，需要较高层数的印刷电路板(Printed circuit board，PCB)才能实施。
相较于上述的作法，本发明实施例以主动式矩阵(Active Matrix，AM)实施，每个控制电路连接对应的发光电路以进行操作，例如控制电路212及222分别连接发光电路214及224。如此一来，电流的误差较低，且线路复杂度较低，使用较低层数的PCB即可实施，成本也随之降低。
图2B为根据本案的一实施例所绘示的显示器200B的示意图。请参照图2B及图1，显示器200B为图1所示的显示器140的一种实施例。请参照图2B及图2A，显示器200B为图1所示的显示器200A的一种变化例。
如图2B所示，显示器200B包含源极驱动器230、栅极驱动器240及包含多个像素装置的像素装置组250。在一些实施例中，像素装置组250用以依据源极驱动器230及栅极驱动器240提供的信号进行发光操作。在一些实施例中，源极驱动器230用以提供数据信号DT(1)～DT(m)，且栅极驱动器240用以提供时脉信号CLK(1)～CLK(n)。
如图2B所示，像素装置组250包含像素装置210’及220’。请参照图2A及图2B，像素装置210’及220’分别为图2A所示的像素装置210及220的实施例。在一些实施例中，像素装置210’用以接收时脉信号CLK(1)及数据信号DT(1)，且像素装置220’用以接收时脉信号CLK(2)及数据信号DT(1)。
如图2B所示，像素装置210’包含控制电路212’以及发光电路214’，且像素装置220’包含控制电路222’以及发光电路224’。在一些实施例中，控制电路212’用以依据时脉信号CLK(1)及数据信号DT(1)产生发光信号EM(1)。发光电路214’耦接控制电路212’，并用以依据发光信号EM(1)发光。控制电路222’用以依据时脉信号CLK(2)及数据信号DT(1)产生发光信号EM(2)。发光电路224’耦接控制电路222’，并用以依据发光信号EM(2)发光。
显示器可以为LED显示器，透过LED构成像素。如图2B所示，发光电路214’包含三个发光元件LR1、LB1及LG1。发光电路224’包含三个发光元件LR2、LB2及LG2。发光元件LR2、LB2及LG2分别发出红色光、蓝色光与绿色光以构成像素。发光元件LR2、LB2及LG2分别发出红色光、蓝色光与绿色光以构成像素。发光元件LR1、LB1、LG1、LR2、LB2及LG2可例如以发光二极管或微型发光二极管(Micro Light-emitting diode，Micro LED)实施。在不同的实施例中，发光电路214’及224’包含其他不同数量及用以发出不同颜色光的发光元件以构成显示器的像素。例如，发光电路224’包含四个发光元件LR1、LB1、LG1及LY1分别放出红色光、蓝色光、绿色光与黄色光。
如图2B所示，在一些实施例中，控制电路212’及222’用以接收电源电压VDD，且发光元件LR1、LB1、LG1、LR2、LB2及LG2用以接收接地电压VG。
在一些实施例中，控制电路212’及222’可例如以集成电路(Integrated Circuit，IC)或微型集成电路(Micro IC)实施。
图2C为根据本案的一实施例所绘示的像素装置组250C的示意图。请参照图2B及图2C，像素装置组250C为图2B所示的像素装置组250的一种变化例。
如图2C所示，像素装置组250包含像素装置210”及220”。请参照图2C及图2B，像素装置210”及220”分别为图2B所示的像素装置210’及220’的变化例。像素装置组250C、像素装置210”及220”分别类似于像素装置组250、像素装置210’及220’，因此相同之处不再重复说明。
如图2C所示，像素装置210”包含控制电路212”以及发光电路214”，且像素装置220”包含控制电路222”以及发光电路224”。在一些实施例中，控制电路212”用以依据时脉信号CLK(1)及数据信号DT(1)产生发光信号EM(1)。发光电路214”耦接控制电路212”，并用以依据发光信号EM(1)发光。控制电路222”用以依据时脉信号CLK(2)及数据信号DT(1)产生发光信号EM(2)。发光电路224”耦接控制电路222”，并用以依据发光信号EM(2)发光。
在图2C所示的实施例中，控制电路212”及222”用以接收电源电压VDD及接地电压VG，且发光电路214”及发光电路224”用以接收电源电压VDD。
图3为根据本发明的一实施例中的像素装置进行发光操作所绘示的时序图300。时序图300依序包括期间P31～P312。在一些实施例中，时序图300对应图2A所示的信号，例如时脉信号CLK(1)或CLK(2)的操作。为了说明的目的，图3所示的实施例中，以像素装置210’所接收的时脉信号CLK(1)作为范例进行说明。
如图3所示，在期间P31～P34，时脉信号CLK(1)具有致能电压准位VGH，使得控制电路212’依据数据信号DT(1)的第一数据位元BT(1)产生发光信号EM(1)。对应的，在期间P35，发光电路214’依据发光信号EM(1)对应第一数据位元BT(1)进行发光操作。换言之，控制电路212’在期间P31～P34输出第一数据位元BT(1)，且发光电路214’依据第一数据位元BT(1)发光。
更具体的说，在期间P31，控制电路212’依据第一数据位元BT(1)产生对应发光元件LR1在期间P35是否发光的发光信号EM(1)。举例来说，当数据信号DT(1)在期间P31具有致能电压准位，亦即第一数据位元BT(1)具有逻辑高准位时，对应的，发光元件LR1在期间P35进行发光。反之，当数据信号DT(1)在期间P31具有禁能电压准位，亦即第一数据位元BT(1)具有逻辑低准位时，对应的，发光元件LR1在期间P35不进行发光。关于数据信号DT(1)及第一数据位元BT(1)的更多细节将参照图4B所示的实施例进行进一步的说明。
类似的，在期间P32，控制电路212’依据第一数据位元BT(1)产生对应发光元件LG1在期间P35是否发光的发光信号EM(1)。在期间P33，控制电路212’依据第一数据位元BT(1)产生对应发光元件LB1在期间P35是否发光的发光信号EM(1)。
在期间P34，控制电路212’依据第一数据位元BT(1)产生的发光信号EM(1)对应发光电路214’在发光时所接收的电流大小。举例来说，当数据信号DT(1)在期间P34具有致能电压准位，亦即第一数据位元BT(1)具有逻辑高准位时，对应的，在期间P35流经发光电路214’的电流具有第一电流准位，使得发光元件LR1、LG1及LB1中发光的至少一者具有第一发光强度。反之，当数据信号DT(1)在期间P34具有禁能电压准位，亦即第一数据位元BT(1)具有逻辑低准位时，对应的，在期间P35流经发光电路214’的电流具有第二电流准位，使得发光元件LR1、LG1及LB1中发光的至少一者具有第二发光强度。其中第一电流准位不同于第二电流准位，且第一发光强度不同于第二发光强度。换言之，控制电路212’依据期间P34的第一数据位元BT(1)调整发光电路214’在期间P35的发光强度。
在期间P36，时脉信号CLK(1)具有致能电压准位VGH，使得控制电路212’依据数据信号DT(1)的第二数据位元BT(2)产生发光信号EM(1)。对应的，在期间P37，发光电路214’依据发光信号EM(1)对应第二数据位元BT(2)进行发光操作。换言之，控制电路212’在期间P36输出第二数据位元BT(2)，且发光电路214’依据第二数据位元BT(2)发光。
控制电路212’及发光电路214’在期间P36～P37对应第二数据位元BT(2)的操作类似于在期间P31～P35对应第一数据位元BT(1)的操作，举例来说，在期间P36，控制电路212’依据第二数据位元BT(2)产生对应发光元件LR1、LG1及LB1的每一者在期间P37是否发光的发光信号EM(1)，因此部分细节不再重复说明。
在期间P38，控制电路212’及发光电路214’对应第三至第(k-1)数据位元BT(3)～BT(k-1)的每一者依序进行类似于期间P36～P37的操作，使得发光电路214’依据第三至第(k-1)数据位元BT(3)～BT(k-1)的每一者依序进行发光操作。其中k为大于一的正整数。
在期间P39～P310，控制电路212’及发光电路214’对应第(k)数据位元BT(k)进行类似于期间P36～P37的操作，使得发光电路214’依据第(k)数据位元BT(k)的每一者进行发光操作。
在一些实施例中，期间P31～P310的时间长度对应一框时间(frame time)，例如图3所示的框时间FT1。
在一些实施例中，控制电路212’及发光电路214’在框时间FT1之后的框时间FT2进行类似于框时间FT1的操作。举例来说，在期间P311～P312，控制电路212’及发光电路214’依据数据信号DT(1)的第一数据位元BY(1)进行发光操作，其中第一数据位元BY(1)可以与第一数据位元BT(1)不同。
在一些先前的作法中，在一框时间中，控制电路依据数据信号的多个数据位元产生对应多个数据位元的发光信号，然后发光电路再依据发光信号在该框时间中发光。上述作法的灵活性较低，且用以操作控制电路的演算法在IC电路设计完成后便无法变动。
相较于上述的作法，本发明实施例将一个框时间分成多个子期间，例如期间P31～P35、P36～P37以及P39～P10。在每个子期间中，控制电路212’及发光电路214'依据多个数据位元BT(1)～BT(k)中的一者进行发光操作。如此一来，发光电路214'的发光方式可以在每个子期间更新。本发明实施例相较于先前的作法具有较高的灵活性，且可以配合演算法修改发光方式。
图4A为根据本发明的一实施例中的显示器200B进行发光操作所绘示的时序图400A。时序图400A依序包括期间Q41～Q45。在一些实施例中，时序图400A对应图2B所示的信号，例如数据信号DT(1)及时脉信号CLK(1)的操作。
如图4A所示，在期间Q42～Q44，时脉信号CLK(1)具有致能电压准位VGH，使得控制电路212’依据数据信号DT(1)的第S数据位元BT(S)产生发光信号EM(1)，其中S为大于一的整数。对应的，在期间Q45，发光电路214’依据发光信号EM(1)对应第S数据位元BT(S)进行发光操作。在一些实施例中，在期间Q41，发光电路214’依据发光信号EM(1)对应数据信号DT(1)的第(S-1)数据位元BT(S-1)进行发光操作。
如图4A所示，时脉信号CLK(1)具有三个脉冲，三个脉冲分别位于期间Q42～Q44。在一些实施例中，控制电路212’依据数据信号DT(1)及期间Q42～Q44的三个脉冲产生发光信号EM(1)。进一步的细节在以下关于图4B的实施例中论述。
在一些实施例中，控制电路212’还用以控制流经发光电路214’的电流IOUT。在一些实施例中，发光电路214’用以在电流IOUT具有电流准位I1时启动，且在电流IOUT具有电流准位I2时关闭。在一些实施例中，电流准位I1高于电流准位I2。在一些实施例中，电流准位I2实质上等同于零电流准位。
在图4A所示的实施例中，在期间Q41，电流IOUT具有电流准位I1，使得发光电路214’依据发光信号EM(1)发光。在期间Q42～Q44，电流IOUT具有电流准位I2，使得发光电路214’不发光。在期间Q45，电流IOUT具有电流准位I1，使得发光电路214’依据发光信号EM(1)发光。换言之，在图4A所示的实施例中，像素装置210’在控制电路212’依据时脉信号CLK(1)写入数据信号DT(1)以产生发光信号EM(1)时不发光。
图4B为根据本发明的一实施例中的显示器200B进行发光操作所绘示的时序图400。时序图400依序包括期间P41～P49。在一些实施例中，时序图400对应图2B所示的信号，例如数据信号DT(1)及时脉信号CLK(1)～CLK(n)的操作。
请参照图4A及图4B，期间P41～P43分别对应期间Q42～Q44，且期间P45～P46对应期间Q45。
如图4B所示，数据信号DT(1)在期间P41～P46的电压准位对应第一数据位元BT(1)，数据信号DT(1)在期间P47～P49的电压准位对应第二数据位元BT(2)。
如图4B所示，在期间P41～P44，时脉信号CLK(1)具有致能电压准位VGH，使得控制电路212’依据数据信号DT(1)的第一数据位元BT(1)产生发光信号EM(1)。对应的，在期间P45～P46，发光电路214’依据发光信号EM(1)对应第一数据位元BT(1)进行发光操作。
如图4B所示，时脉信号CLK(1)分别在期间P41～P44具有脉冲。在一些实施例中，控制电路212’依据数据信号DT(1)及期间P41～P43的三个脉冲产生用以控制发光元件LR1、LG1及LB1是否启动的发光信号EM(1)。期间P41～P43的三个脉冲分别对应发光元件LR1、LG1及LB1。在图4B所示的实施例中，时脉信号CLK(1)对应发光元件LR1、LG1及LB1的三个脉冲分别以R、G、B标示。
更具体的说，在期间P41，时脉信号CLK(1)具有致能电压准位VGH，使得控制电路212’依据数据信号DT(1)的电压位准产生发光信号EM(1)以控制发光元件LR1在期间P45～P46的发光操作。在图4B所示的实施例中，在期间P41，数据信号DT(1)具有致能电压准位VBH。对应的，在期间P45～P46，发光元件LR1启动以进行发光操作。
如图4B所示，在期间P42，时脉信号CLK(1)具有致能电压准位VGH，使得控制电路212’依据数据信号DT(1)的电压位准产生发光信号EM(1)以控制发光元件LG1在期间P45～P46的发光操作。在图4B所示的实施例中，在期间P42，数据信号DT(1)具有禁能电压准位VBL。对应的，在期间P45～P46，发光元件LG1关闭。
如图4B所示，在期间P43，时脉信号CLK(1)具有致能电压准位VGH，使得控制电路212’依据数据信号DT(1)的电压位准产生发光信号EM(1)以控制发光元件LB1在期间P45～P46的发光操作。在图4B所示的实施例中，在期间P43，数据信号DT(1)具有禁能电压准位VBL。对应的，在期间P45～P46，发光元件LB1关闭。
如图4B所示，在期间P44，时脉信号CLK(1)具有致能电压准位VGH，使得控制电路212’依据数据信号DT(1)的电压位准产生发光信号EM(1)以控制在期间P45～P46流经发光电路214’的电流。在图4B所示的实施例中，在期间P44，数据信号DT(1)具有致能电压准位VBH，对应的，在期间P45～P46，流经发光电路214’的电流具有第一电流准位，使得发光电路214’中的发光元件LR1以对应第一电流准位的第一发光强度发光。
在其他的实施例中，在期间P44，数据信号DT(1)具有禁能电压准位VBL，对应的，在期间P45～P46，流经发光电路214’的电流具有第二电流准位，使得发光电路214’以对应第二电流准位的第二发光强度发光。
如图4B所示，在期间P45，时脉信号CLK(2)具有致能电压准位VGH，使得控制电路222’依据数据信号DT(1)的第一数据位元BT(1)产生发光信号EM(2)。对应的，在期间P46～P47，发光电路224’依据发光信号EM(2)对应第一数据位元BT(1)进行发光操作。
在一些实施例中，控制电路222’及发光电路224’依据时脉信号CLK(2)在期间P45～P47的操作类似于控制电路212’及发光电路214’依据时脉信号CLK(1)在期间P41～P46的操作，因此部分细节不再重复叙述。
如图4B所示，在期间P45，时脉信号CLK(2)具有四个脉冲，其中前三个脉冲分别对应发光元件LR2、LG2及LB2在期间P46～P47的发光操作。在图4B所示的实施例中，时脉信号CLK(2)对应发光元件LR2、LG2及LB2的三个脉冲分别以R、G、B标示。
如图4B所示，在期间P45，数据信号DT(1)对应发光元件LG2及LB2的脉冲具有致能电压准位VBH，数据信号DT(1)对应发光元件LR2的脉冲具有禁能电压准位VBL。对应的，在期间P46～P47，发光元件LG2及LB2启动以进行发光，且发光元件LR2关闭。
在一些实施例中，在期间P45，时脉信号CLK(2)的第四个脉冲对应在期间P46～P47通过发光电路224’的电流。如图4B所示，数据信号DT(1)对应电流的脉冲具有禁能电压准位VBL，对应的，在期间P46～P47，流经发光电路224’的电流具有第二电流准位，使得发光电路224’中的发光元件LG2及LB2以对应第二电流准位的第二发光强度发光。
如图4B所示，在期间P46，发光电路214’及224’依据数据信号DT(1)的第一数据位元BT(1)进行发光操作。
在一些实施例中，在期间P46，像素装置组250中的其他像素装置依序依据时脉信号CLK(3)～CLK(n)接收数据信号DT(1)的第一数据位元BT(1)，并对应产生发光信号EM(3)～EM(n)以进行发光操作。
如图4B所示，在期间P47，时脉信号CLK(1)具有致能电压准位VGH，使得控制电路212’依据数据信号DT(1)的第二数据位元BT(2)产生发光信号EM(1)。对应的，在期间P48～P49，发光电路214’依据发光信号EM(1)对应第二数据位元BT(2)进行发光操作。
在一些实施例中，控制电路212’及发光电路214’在期间P47～P49对应第二数据位元BT(2)的操作类似于在期间P41～P46对应第一数据位元BT(1)的操作，因此部分细节不再重复叙述。
如图4B所示，在期间P47，时脉信号CLK(1)具有四个脉冲，其中前三个脉冲分别对应发光元件LR1、LG1及LB1在期间P48～P49的发光操作。在图4B所示的实施例中，时脉信号CLK(2)对应发光元件LR1、LG1及LB1的三个脉冲分别以R、G、B标示。
如图4B所示，在期间P47，数据信号DT(1)对应发光元件LG1及LB1的脉冲具有致能电压准位VBH，数据信号DT(1)对应发光元件LR1的脉冲具有禁能电压准位VBL。对应的，在期间P48～P49，发光元件LG2及LB2启动以进行发光，且发光元件LR2关闭。
在图4B所示实施例中，在期间P47，发光电路214’不进行发光操作，且发光电路224’依据第一数据位元BT(1)进行发光操作。
如图4B所示，在期间P48，时脉信号CLK(2)具有致能电压准位VGH，使得控制电路222’依据数据信号DT(1)的第二数据位元BT(2)产生发光信号EM(2)。对应的，在期间P49，发光电路224’依据发光信号EM(2)对应第二数据位元BT(2)进行发光操作。
在一些实施例中，控制电路222’及发光电路224’依据时脉信号CLK(2)在期间P48～P49的操作类似于控制电路212’及发光电路214’依据时脉信号CLK(1)在期间P47～P48的操作，因此部分细节不再重复叙述。
如图4B所示，在期间P48，时脉信号CLK(2)具有四个脉冲，其中前三个脉冲分别对应发光元件LR2、LG2及LB2在期间P46～P47的发光操作。在图4B所示的实施例中，时脉信号CLK(2)对应发光元件LR2、LG2及LB2的三个脉冲分别以R、G、B标示。
如图4B所示，在期间P48，数据信号DT(1)对应发光元件LG2及LB2的脉冲具有禁能电压准位VBL，数据信号DT(1)对应发光元件LR2的脉冲具有致能电压准位VBH。对应的，在期间P49，发光元件LG2及LB2关闭，且发光元件LR2启动以进行发光。
在图4B所示实施例中，在期间P48，发光电路224’不进行发光操作，且发光电路214’依据第二数据位元BT(2)进行发光操作。
如图4B所示，在期间P49，发光电路214’及224’依据数据信号DT(1)的第一数据位元BT(2)进行发光操作。
在一些实施例中，在期间P49，像素装置组250中的其他像素装置依序依据时脉信号CLK(3)～CLK(n)接收数据信号DT(1)的第二数据位元BT(2)，并对应产生发光信号EM(3)～EM(n)以进行发光操作。
在一些实施例中，在期间P49之后，像素装置组250依序依据数据信号DT(1)的第三至第k数据位元BT(3)～BT(k)进行发光操作。
在一些先前的作法中，显示器中用以接收同一数据信号的多个像素装置依据对应的扫描信号轮流发光。上述作法中每一像素装置的发光时间较短，需要更高的电流才能维持显示器的亮度，而且会有严重的频闪(Strobe)问题。
相较于上述的作法，本发明实施例中，显示器200B中的多个发光电路同时发光，例如发光电路214’及224’在期间P46及P49同时发光。如此一来，发光所需的电流较低，不易发生频闪的问题，且画面品质更加优异。
图5A为根据本发明的一实施例中的显示器200B进行发光操作所绘示的时序图500A。时序图500A依序包括期间Q51～Q53。时序图500A为图4A所绘示的时序图400A的一种变化例。期间Q51～Q53的操作类似于期间Q41～Q45的操作，其中期间Q52对应期间Q42～Q44，且期间Q51及Q53分别对应期间Q41及Q45，因此重复之处不再赘述。
在图5A所示的实施例中，在期间Q51～Q53，电流IOUT具有电流准位I1，使得发光电路214’依据发光信号EM(1)发光。换言之，在图5A所示的实施例中，像素装置210’在控制电路212’依据时脉信号CLK(1)写入数据信号DT(1)时持续发光。
在不同的实施例中，使用者可以依据不同的情况选择对应时序图400A或500A的操作，使得像素装置210’在控制电路212’写入数据信号DT(1)时持续发光或在控制电路212’写入数据信号DT(1)时不发光。
图5B为根据本发明的一实施例中的显示器200B进行发光操作所绘示的时序图500。时序图500依序包括期间P51～P56。时序图500为图4B所绘示的时序图400的一种变化例。期间P51～P56的操作类似于期间P41～P49的操作，其中期间P51对应期间P41～P44，且期间P52～P56分别对应期间P45～P49，因此重复之处不再赘述。
如图5B所示，在期间P54，控制电路212’依据数据信号DT(1)的第二数据位元BT(2)产生发光信号EM(1)。此时发光电路214’依据第一数据位元BT(1)进行发光操作。换言之，发光电路214’在期间P52～P54依据第一数据位元BT(1)进行发光操作。
类似的，在期间P55，控制电路222’依据数据信号DT(1)的第二数据位元BT(2)产生发光信号EM(2)。此时发光电路224’依据第一数据位元BT(1)进行发光操作。换言之，发光电路224’在期间P53～P55依据第一数据位元BT(1)进行发光操作。
在图5B所示实施例中，在期间P53～P54，发光电路214’及发光电路224’依据第一数据位元BT(1)进行发光操作。
相较于图4B，在图5B所示实施例中，发光电路214’及发光电路224’在控制电路212'及222’依据下一个数据位元产生发光信号EM(1)及EM(2)时持续发光，并随后依据发光信号EM(1)及EM(2)改变发光状态。
图6为根据本发明的一实施例中的像素装置进行发光操作所绘示的时序图600。时序图600为图4B所示的时序图400的一种变化例。时序图600绘示了时脉信号CLK(1)在框时间F6中的操作。框时间F6依序包括期间P61～P66。时脉信号CLK(1)在期间P61～P64的操作类似于期间P41～P49的操作，其中期间P61对应期间P41～P44，期间P62对应期间P45～P46，期间P63对应期间P47，且期间P64对应期间P48～P49，因此重复之处不再赘述。
如图6所示，在期间P61，时脉信号CLK(1)具有致能电压准位VGH，使得控制电路212’依据数据信号DT(1)的第一数据位元BT(1)产生发光信号EM(1)。对应的，在期间P62，发光电路214’依据发光信号EM(1)对应第一数据位元BT(1)进行发光操作。
类似的，在期间P63～P64，像素装置210’依据数据信号DT(1)的第二数据位元BT(2)进行发光操作。在期间P65～P66，像素装置210’依据数据信号DT(1)的第三数据位元BT(3)进行发光操作。以此类推，在图6所示的框时间F6中，像素装置210’依序依据数据信号DT(1)的第一至第k数据位元BT(1)～BT(k)进行发光操作。
在一些实施例中，在期间P61、P63及P65，数据信号DT(1)被写入像素装置210’以控制发光电路214’，因此期间P61、P63及P65被称为写入期间。在期间P62、P64及P66，发光电路214’依据数据信号DT(1)发光，因此期间P62、P64及P66被称为发光期间。
在一些实施例中，在框时间F6中，对应第一至第k数据位元BT(1)～BT(k)的每一者的发光操作的期间的时间长度依序降幂排列。
举例来说，对应第一数据位元BT(1)的期间P61～P62的时间长度为对应第二数据位元BT(2)的期间P63～P64的时间长度的两倍，且期间P63～P64的时间长度为对应第三数据位元BT(3)的期间P65～P66的时间长度的两倍。以此类推，在框时间F6中，对应第i数据位元BT(i)的时间长度为对应第(i+1)数据位元BT(i+1)的时间长度的两倍，其中i为小于k的正整数。
在图6所示的实施例中，对应第一至第k数据位元BT(1)～BT(k)的发光期间及写入期间的时间长度的每一者为后一者的两倍，但本发明实施例不限于此。在不同的实施例中，发光期间及写入期间的时间长度也可以是其他的倍数关系。
图7为根据本发明的一实施例中的像素装置进行发光操作所绘示的时序图700。时序图700为图6所示的时序图600的一种变化例。时序图700绘示了时脉信号CLK(1)在框时间F7中的操作。框时间F7依序包括期间P71～P79。时脉信号CLK(1)在期间P71～P76的操作类似于期间P61～P66的操作，其中期间P71～P76分别对应期间P61～P66，因此重复之处不再赘述。
如图7所示，在期间P71～P72，像素装置210’依据数据信号DT(1)的第一数据位元BT(1)进行发光操作。在期间P73～P74，像素装置210’依据数据信号DT(1)的第二数据位元BT(2)进行发光操作。在期间P75～P76，像素装置210’依据数据信号DT(1)的第三数据位元BT(3)进行发光操作。以此类推，在图7所示的框时间F7中，像素装置210’依序依据数据信号DT(1)的第一至第k’数据位元BT(1)～BT(k’)进行发光操作，其中k’为正整数。在期间P77，像素装置210’依据数据信号DT(1)的第四至第(k’-1)数据位元BT(4)～BT(k’-1)进行发光操作。在期间P78～P79，像素装置210’依据数据信号DT(1)的第(k’)数据位元BT(k’)进行发光操作。
在一些实施例中，在期间P71、P73、P75及P78，数据信号DT(1)被写入像素装置210’以控制发光电路214’，因此期间P71、P73、P75及P78被称为写入期间。在期间P72、P74、P76及P79，发光电路214’依据数据信号DT(1)发光，因此期间P72、P74、P76及P79被称为发光期间。
在一些实施例中，在框时间F7中，对应第一至第k’数据位元BT(1)～BT(k’)的每一者的发光操作的期间的时间长度相同。举例来说，对应第一数据位元BT(1)的期间P71～P72、对应第二数据位元BT(2)的期间P73～P74、对应第三数据位元BT(3)的期间P75～P76及对应第k’数据位元BT(k’)的期间P78～P79的每一者的时间长度彼此相同。
在一些实施例中，每一写入期间及每一发光期间的时间长度实质上等同于框时间F7的时间长度的k’分之一。举例来说，期间P71～P72的时间长度的k’倍为框时间F7的时间长度。
图8为根据本发明的一实施例中的像素装置进行发光操作所绘示的时序图800。时序图800为图7所示的时序图700的一种变化例。时序图800绘示了时脉信号CLK(1)在框时间F8中的操作。框时间F8依序包括期间P81～P813。
如图8所示，在框时间F8中，像素装置210’依序依据数据信号DT(1)的第一至第(N+M)数据位元BT(1)～BT(N+M)进行发光操作，其中N及M为正整数。
在一些实施例中，对应第一至第(N+M)数据位元BT(1)～BT(N+M)的每一者的期间包含写入期间及发光期间。举例来说，期间P83、P85、P87及P810分别对应数据位元BT(N-1)、BT(N)、BT(N+1)及BT(N+2)的写入期间，且期间P84、P86、P88及P811分别对应数据位元BT(N-1)、BT(N)、BT(N+1)及BT(N+2)的发光期间。
请参照图7及图8，期间P81～P86对应数据位元BT(1)～BT(N)的操作类似于期间P71～P79对应数据位元BT(1)～BT(k’)的操作，因此重复之处不再赘述。
在一些实施例中，对应数据位元BT(1)～BT(N)的每一者的期间的时间长度彼此相同。举例来说，对应数据位元BT(1)的期间P81的时间长度、对应数据位元BT(2)的期间P82的时间长度、对应数据位元BT(N-1)的期间P83～P84的时间长度及对应数据位元BT(N)的期间P85～P86的时间长度彼此相同。
如图8所示，在期间P87，时脉信号CLK(1)具有致能电压准位VGH，使得控制电路212’依据数据信号DT(1)的第(N+1)数据位元BT(N+1)产生发光信号EM(1)。对应的，在期间P88，发光电路214’依据发光信号EM(1)对应第(N+1)数据位元BT(N+1)进行发光操作。
在一些实施例中，对应第(N+1)至第(N+M)数据位元BT(N+1)～BT(N+M)的每一者的期间还包含禁能期间。发光电路214’在禁能期间不发光。举例来说，期间P89及P812分别对应数据位元BT(N+1)及BT(N+2)的禁能期间。在期间P89及P812，发光电路214’不发光。
在一些实施例中，对应第N至第(N+M)数据位元BT(N)～BT(N+M)的每一者的写入期间及发光期间的时间长度依序降幂排列。
举例来说，对应第N数据位元BT(N)的写入期间P85及发光期间P86的时间长度为对应第(N+1)数据位元BT(N+1)的写入期间P87及发光期间P88的时间长度的两倍，且期间P87～P88的时间长度为对应第(N+2)数据位元BT(3)的写入期间P810及发光期间P811的时间长度的两倍。以此类推，在框时间F8中，对应第(N+L)数据位元BT(N+L)的写入期间及发光期间的时间长度为对应第(N+L-1)数据位元BT(N+L-1)的写入期间及发光期间的时间长度的一半，其中L为小于或等于M的正整数。在一些实施例中，期间P85～P86的时间长度为对应第(N+M)数据位元BT(N+M)的期间P813中的写入期间及发光期间的时间长度的2M倍。
在一些实施例中，对应数据位元BT(1)～BT(N+M)的每一者的期间的时间长度彼此相同。其中对应数据位元BT(1)～BT(N)的每一者的期间包含写入期间及发光期间，且对应数据位元BT(N+1)～BT(N+M)的每一者的期间包含写入期间、发光期间及禁能期间。
举例来说，对应数据位元BT(N)的写入期间P85及发光期间P86的时间长度、对应数据位元BT(N+1)的写入期间P87、发光期间P88及禁能期间P89的时间长度以及对应数据位元BT(N+2)的写入期间P810、发光期间P811及禁能期间P812的时间长度彼此相同。
在一些实施例中，框时间F8的时间长度为对应数据位元BT(1)～BT(N+M)中的一者的期间的时间长度的N+M倍。举例来说，框时间F8的时间长度等同于对应数据位元BT(1)的期间P81的时间长度的N+M倍，亦等同于对应数据位元BT(N+1)的期间P87～P89的时间长度的N+M倍。
综上所述，在本发明实施例中，一个框时间被分成多个子期间。发光电路214’的发光方式可以在每个子期间更新，使得发光电路214’的操作具有较高的灵活性。此外，本发明实施例中，显示器200B中的多个发光电路同时发光，例如发光电路214’及224’在期间P46及P49同时发光。如此一来，发光所需的电流较低，不易发生频闪的问题，且画面品质更加优异。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (20)

1.一种显示器，其特征在于，包含串联耦接的多个像素装置，所述多个像素装置包含：
一第一像素装置，包含：
一第一控制电路，用以在一第一期间依据一第一时脉信号以及一数据信号产生一第一发光信号；以及
一第一发光电路，耦接该第一控制电路，并用以依据该第一发光信号在一第二期间及一第三期间发光；以及
一第二像素装置，包含：
一第二控制电路，用以在该第二期间依据一第二时脉信号以及该数据信号产生一第二发光信号；以及
一第二发光电路，耦接该第二控制电路，并用以依据该第二发光信号在该第三期间发光，
其中该第一期间至该第三期间依序且连续排列。
2.根据权利要求1所述的显示器，其特征在于，该第一控制电路还用以在一第四期间依据该第一时脉信号以及该数据信号产生该第一发光信号，
该第一发光电路还用以依据该第一发光信号在一第五期间发光，
该第二发光电路还用以依据该第二发光信号在该第四期间发光，以及
该第一期间至该第五期间依序且连续排列。
3.根据权利要求2所述的显示器，其特征在于，该第一发光电路在该第二期间及该第三期间的发光操作对应该数据信号的一第一位元，且该第一发光电路在该第五期间的发光操作对应该数据信号的一第二位元。
4.根据权利要求2所述的显示器，其特征在于，该第二控制电路还用以在该第五期间依据该第二时脉信号以及该数据信号产生该第二发光信号，
该第二发光电路还用以依据该第二发光信号在一第六期间发光，以及
该第一期间至该第六期间依序且连续排列。
5.根据权利要求4所述的显示器，其特征在于，该第一发光电路及该第二发光电路在该第三期间的发光操作对应该数据信号的一第一位元，且该第一发光电路及该第二发光电路在该第六期间的发光操作对应该数据信号的一第二位元。
6.根据权利要求2所述的显示器，其特征在于，该第一发光电路在该第四期间不发光。
7.根据权利要求2所述的显示器，其特征在于，该第一发光电路还用以依据该第一发光信号在该第四期间发光，以及
该第一发光电路在该第二期间至该第四期间的发光操作对应该数据信号的一第一位元。
8.根据权利要求1所述的显示器，其特征在于，该第一控制电路还用以在一第四期间依据该第一时脉信号以及该数据信号产生该第一发光信号，
该第一发光电路还用以依据该第一发光信号在一第五期间发光，
该第一期间至该第五期间依序且连续排列，以及
该第一期间至该第三期间的时间长度等同该第四期间至该第五期间的时间长度的两倍。
9.根据权利要求1所述的显示器，其特征在于，该第一控制电路还用以在一框时间中的第一写入期间至第N写入期间依据该数据信号的第一位元至第N位元控制该第一发光电路，
该第一发光电路还用以分别依据该第一位元至该第N位元在该框时间中的第一发光期间至第N发光期间发光，
该第一写入期间至该第N写入期间及该第一发光期间至该第N发光期间在该框时间中交替排列，
第M写入期间及第M发光期间的时间长度等同于第(M+1)写入期间及第(M+1)发光期间的时间长度的两倍，其中N为大于或等于二的整数，M为小于N的正整数，以及
该第一期间对应该第M写入期间，且该第二期间至该第三期间对应该第M发光期间。
10.根据权利要求1所述的显示器，其特征在于，该第一控制电路还用以在一框时间中的第一写入期间至第N写入期间依据该数据信号的第一位元至第N位元控制该第一发光电路，
该第一发光电路还用以分别依据该第一位元至该第N位元在该框时间中的第一发光期间至第N发光期间发光，
该第一写入期间至该第N写入期间及该第一发光期间至该第N发光期间在该框时间中交替排列，
该第一写入期间至该第N写入期间及该第一发光期间至该第N发光期间中的每一写入期间及每一发光期间的时间长度等同于该框时间的时间长度的N分之一，其中N为大于或等于二的正整数，以及
该第一期间对应该第一写入期间至该第N写入期间的一者，且该第二期间至该第三期间对应该第一发光期间至该第N发光期间的一者。
11.根据权利要求1所述的显示器，其特征在于，该第一控制电路还用以在一第四期间及一第五期间依据该第一时脉信号以及该数据信号产生该第一发光信号，
该第一发光电路还用以依据该第一发光信号在一第六期间及一第七期间发光，
该第一期间至该第四期间、该第六期间、该第五期间及该第七期间依序且连续排列，
该第一期间至该第三期间的时间长度等同该第四期间及该第六期间的时间长度，以及
该第四期间及该第六期间的时间长度等同该第五期间及该第七期间的时间长度的两倍。
12.根据权利要求11所述的显示器，其特征在于，该第一控制电路还用以在一第八期间依据该第一时脉信号以及该数据信号产生该第一发光信号，
该第一发光电路还用以依据该第一发光信号在一第九期间发光，且用以在一第十期间不发光，
该第七期间、该第十期间、该第八期间及该第九期间依序且连续排列，以及
该第四期间及该第六期间的时间长度等同该第五期间、该第七期间及该第十期间的时间长度。
13.根据权利要求1所述的显示器，其特征在于，该第一控制电路还用以在一框时间中的第一写入期间至第(N+M)写入期间依据该数据信号的第一位元至第(N+M)位元控制该第一发光电路，
该第一发光电路还用以分别依据该第一位元至该第(N+M)位元在该框时间中的第一发光期间至第(N+M)发光期间发光，
该第一写入期间至该第(N+M)写入期间及该第一发光期间至该第(N+M)发光期间在该框时间中交替排列，
该第一写入期间至该第N写入期间及该第一发光期间至该第N发光期间中的每一写入期间及每一发光期间的时间长度等同于该框时间的时间长度的(N+M)分之一，以及
第(N+L)写入期间及第(N+L)发光期间的时间长度为第(N+L-1)写入期间及第(N+L-1)发光期间的时间长度的一半，其中N及M为正整数，L为小于或等于M的正整数。
14.根据权利要求13所述的显示器，其特征在于，该第一发光电路在该框时间中的第一禁能期间至第M禁能期间不发光，
第L禁能期间连续排列于该第(N+L)发光期间之后，以及
该第L禁能期间、该第(N+L)写入期间及该第(N+L)发光期间的时间长度等同于该框时间的时间长度的(N+M)分之一。
15.一种显示器，其特征在于，包含串联耦接的多个像素装置，所述多个像素装置包含：
一第一像素装置，包含：
一第一控制电路，用以在一第一期间依据一第一时脉信号输出一数据信号的一第一位元；以及
一第一发光电路，耦接该第一控制电路，并用以依据该第一位元在一第二期间及一第三期间发光；以及
一第二像素装置，包含：
一第二控制电路，用以在该第二期间依据一第二时脉信号输出该第一位元；以及
一第二发光电路，耦接该第二控制电路，并用以依据该第一位元在该第三期间及一第四期间发光，
其中该第一控制电路还用以在该第四期间依据该第一时脉信号输出该数据信号的一第二位元，以及
该第一期间至该第四期间依序且连续排列。
16.根据权利要求15所述的显示器，其特征在于，该第一发光电路还用以依据该第二位元在一第五期间及一第六期间发光，
该第二控制电路还用以在该第五期间依据该第二时脉信号输出该第二位元，
该第二发光电路还用以依据该第二位元在该第六期间发光，以及
该第一期间至该第六期间依序且连续排列。
17.根据权利要求16所述的显示器，其特征在于，该第一发光电路还用以依据该第一位元在该第四期间发光，以及
该第二发光电路还用以依据该第一位元在该第五期间发光。
18.根据权利要求15所述的显示器，其特征在于，该第一控制电路还用以分别在一框时间中的第一写入期间至第N写入期间依据该第一时脉信号输出该数据信号的该第一位元、该第二位元及第三位元至第N位元，其中N为大于或等于三的整数，
该第一发光电路还用以分别依据该第一位元至该第N位元在该框时间中的第一发光期间至第N发光期间发光，
该第一写入期间至该第N写入期间及该第一发光期间至该第N发光期间在该框时间中交替排列，以及
该第一期间及该第四期间分别对应第M写入期间及第(M+1)写入期间，且该第二期间至该第三期间对应第M发光期间，其中M为小于N的正整数。
19.根据权利要求18所述的显示器，其特征在于，该第M写入期间及该第M发光期间的时间长度等同该第(M+1)写入期间及第(M+1)发光期间的时间长度的两倍。
20.根据权利要求18所述的显示器，其特征在于，该第M写入期间及该第M发光期间的时间长度等同该第(M+1)写入期间及第(M+1)发光期间的时间长度，
该第(M+1)写入期间及该第(M+1)发光期间的时间长度等同第(M+2)写入期间及第(M+2)发光期间的时间长度的两倍，以及
M为小于(N-1)的正整数。
CN202110250353.7A 2021-03-08 2021-03-08 显示器 Pending CN115050308A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110250353.7A CN115050308A (zh) 2021-03-08 2021-03-08 显示器
US17/444,671 US11373589B1 (en) 2021-03-08 2021-08-09 Display with pixel devices emitting light simultaneously

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110250353.7A CN115050308A (zh) 2021-03-08 2021-03-08 显示器

Publications (1)

Publication Number Publication Date
CN115050308A true CN115050308A (zh) 2022-09-13

Family

ID=82320427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110250353.7A Pending CN115050308A (zh) 2021-03-08 2021-03-08 显示器

Country Status (2)

Country Link
US (1) US11373589B1 (zh)
CN (1) CN115050308A (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200718347A (en) 2005-07-14 2007-05-01 Mitsui Mining & Smelting Co Blackening surface treated copper foil and electromagnetic wave shielding conductive mesh for front panel of plasma display using the blackening surface treated copper foil
US20080157316A1 (en) 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
TWI457890B (zh) 2012-08-17 2014-10-21 Macroblock Inc Display structure and display
WO2014203810A1 (ja) * 2013-06-20 2014-12-24 シャープ株式会社 表示装置およびその駆動方法
US9368454B2 (en) 2013-10-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with shielding layer in post-passivation interconnect structure
US10488961B2 (en) * 2015-07-17 2019-11-26 Innolux Corporation Gate driving circuit for driving a pixel array having a trigger circuit for receiving a touch sensing signal
CN107710424B (zh) 2015-08-06 2019-07-12 林谊 Led像素点、发光组件、发光面板和显示屏
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
JP7034423B2 (ja) * 2016-04-28 2022-03-14 オムニヴィジョン ティーディーディーアイ オンタリオ リミテッド パートナーシップ 駆動制御デバイス及び電子機器
US10360846B2 (en) * 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
KR20180053480A (ko) * 2016-11-11 2018-05-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN108319385B (zh) * 2016-12-23 2021-06-25 鸿富锦精密工业（深圳）有限公司 移位寄存器及具有移位寄存器的触控显示装置
CN106531051B (zh) * 2017-01-03 2019-05-03 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
KR20180080741A (ko) 2017-01-04 2018-07-13 삼성디스플레이 주식회사 표시 장치
US10832609B2 (en) * 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
US11024220B2 (en) 2018-05-31 2021-06-01 Invensas Corporation Formation of a light-emitting diode display
TWI680593B (zh) 2018-10-12 2019-12-21 欣興電子股份有限公司 發光元件封裝結構及其製造方法

Also Published As

Publication number Publication date
US11373589B1 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
US10832609B2 (en) Digital-drive pulse-width-modulated output system
EP2945149B1 (en) Light emission control driver, light emission control and scan driver and display device
KR101942466B1 (ko) 화소 및 이를 포함하는 표시장치
US20210049957A1 (en) Pixel and display device including the same
JP2020027273A (ja) バックライト装置およびそれを備える表示装置
US20060232533A1 (en) Display device employing time-division-multiplexed driving of driver circuits
KR20150058865A (ko) 유기 발광 표시 패널 및 이를 포함하는 유기 발광 표시 장치
US20030146887A1 (en) Display device
CN112669760A (zh) 发光显示装置及其驱动方法
US20230351945A1 (en) Multi-row buffering for active-matrix cluster displays
CN114299867B (zh) 一种显示面板及其驱动方法和显示装置
CN111627383B (zh) 一种led驱动电路、灯板及显示面板
CN115050308A (zh) 显示器
JP2004085666A (ja) 画像表示装置
US7298368B2 (en) Display device having a DAC per pixel
EP4276810A1 (en) Display device, display panel and driving method therefor
US11631376B1 (en) System architecture for high density mini/micro LED backlight application
WO2022147791A1 (zh) 阵列基板、其驱动方法及显示装置
US11727861B2 (en) Pixel drive circuit, drive circuit of display panel, and display apparatus
KR102399370B1 (ko) 화소 및 이를 포함하는 표시장치
US20230237956A1 (en) Pixel driving circuit and display device
US11735106B2 (en) Display device
KR102189929B1 (ko) 데이터 구동회로
CN114255690A (zh) 显示面板与半导体显示装置
US20220335882A1 (en) Small size pixel and display device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination