WO2014203810A1 - 表示装置およびその駆動方法 - Google Patents

Abstract

　本願発明は、駆動トランジスタの閾値電圧補償を高い精度で行うことを目的とする。　データ線駆動回路（１２０）の検出／補正出力回路（１２３）にオペアンプ（２０）と電流検出トランジスタ（２８）を含むトランスインピーダンス回路を設け、画素回路（１１）内の駆動トランジスタ（Ｔ１）を通過した駆動電流を検出する。直列接続された抵抗素子（３４、３５）を用いて、オペアンプの出力電圧を増幅する。これにより、駆動トランジスタのゲインと電流検出トランジスタのゲインに差がある場合でも、両者の間に所定の関係を成立させて（両者を一致させて）、駆動トランジスタの閾値電圧補償を高い精度で行うことができる。また、非反転増幅回路を用いて、オペアンプの出力電圧を増幅してもよい。

Description

表示装置およびその駆動方法

　本発明は、表示装置に関し、より詳細には、有機ＥＬ（Electro Luminescence）素子などの電気光学素子を含む画素回路を備えた表示装置、および、その駆動方法に関する。

　薄型、高画質、低消費電力の表示装置として、有機ＥＬ表示装置が知られている。アクティブマトリクス型の有機ＥＬ表示装置は、それぞれが有機ＥＬ素子および駆動トランジスタを含み、２次元状に配置された複数の画素回路を備えている。有機ＥＬ素子は、駆動電流に応じて輝度が変化する自発光型の電気光学素子である。駆動トランジスタは、有機ＥＬ素子と直列に設けられ、ゲート－ソース間電圧に応じて有機ＥＬ素子に流れる駆動電流の量を制御する。

　一般に、画素回路内の駆動トランジスタには、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略称する）が使用される。具体的には、駆動トランジスタには、アモルファスシリコンＴＦＴ、低温ポリシリコンＴＦＴ、酸化物ＴＦＴ（酸化物半導体ＴＦＴとも呼ばれる）などが使用される。酸化物ＴＦＴは、半導体層を酸化物半導体で形成したＴＦＴである。酸化物ＴＦＴには、例えば、酸化インジウムガリウム亜鉛（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）が用いられる。

　一般に、トランジスタのゲインは移動度、チャネル幅、チャネル長、ゲート絶縁膜容量などによって決定され、トランジスタを流れる電流の量はゲート－ソース間電圧、ゲイン、閾値電圧などに応じて変化する。駆動トランジスタにＴＦＴを使用した場合、閾値電圧、移動度、チャネル幅、チャネル長、ゲート絶縁膜容量などにばらつきが生じる。駆動トランジスタの特性にばらつきが生じると、有機ＥＬ素子に流れる駆動電流の量にばらつきが生じる。このため、画素の輝度にもばらつきが生じ、表示品位が低下する。

　そこで、駆動トランジスタの特性ばらつきを補償する有機ＥＬ表示装置が、従来から考案されている。特許文献１～４および非特許文献１には、閾値電圧補償だけを行う有機ＥＬ表示装置が記載されている。特許文献５～９には、閾値電圧補償とゲイン補償（移動度補償）の両方を行う有機ＥＬ表示装置が記載されている。

日本国特開２００５－３１６３０号公報 国際公開２００８／１０８０２４号 日本国特開２０１１－２４２７６７号公報 米国特許第７６１９５９７号公報 日本国特開２００５－２８４１７２号公報 日本国特開２００７－２３３３２６号公報 日本国特開２００７－３１０３１１号公報 日本国特開２００９－１９９０５７号公報 日本国特開２００９－２５８３０２号公報

Yeon Gon Mo et al., "Amorphous Oxide TFT Backplane for Large Size AMOLED TVs"Symposium Digest for 2010 Society for Information Display Symposium, pp.1037-1040, 2010

　有機ＥＬ表示装置において閾値電圧補償を行うために、画素回路に検出用電圧を与えたときに駆動トランジスタを流れる電流（以下、駆動電流という）を外部回路で検出する場合を考える。駆動電流は、例えば、外部回路内の電流検出トランジスタを用いて検出される。この場合、閾値電圧補償を正しく行うためには、駆動トランジスタのゲインと電流検出トランジスタのゲインとの間に所定の関係が成立する（例えば、両者が一致する）必要がある。しかしながら、画素回路内の駆動トランジスタはＴＦＴ用の薄膜プロセスを用いて形成され、外部回路内の電流検出トランジスタはＬＳＩ用のプロセス（例えば、単結晶シリコンプロセスなど）を用いて形成される。このため、特段の工夫を行わずに設計を行うと、電流検出トランジスタのゲインは駆動トランジスタのゲインに比べてかなり大きくなる。したがって、電流検出トランジスタのサイズ（レイアウト面積）を十分に大きくしなければ、閾値電圧補償を正しく行うことができない。また、有機ＥＬ表示装置では、信号線に付随する寄生容量によって閾値電圧補償の効果が減少するという問題も発生する。

　それ故に、本発明は、駆動トランジスタの閾値電圧補償を高い精度で行える表示装置を提供することを特徴とする。

　本発明の第１の局面は、アクティブマトリクス型の表示装置であって、
　複数の走査線、複数のデータ線、および、前記走査線と前記データ線の交点に対応して設けられた複数の画素回路を含む表示部と、
　前記走査線を駆動する走査線駆動回路と、
　前記データ線を駆動するデータ線駆動回路と、
　表示制御回路とを備え、
　前記画素回路は、電気光学素子と、前記電気光学素子と直列に設けられた駆動トランジスタとを含み、
　前記データ線駆動回路は、電流検出時に、前記駆動トランジスタの制御端子と第１導通端子との間に検出用電圧に応じた電圧を与え、前記駆動トランジスタを通過して前記画素回路の外部に出力された駆動電流を第１電圧に変換し、電圧書き込み時に、前記駆動トランジスタの制御端子と第１導通端子との間に映像データと前記駆動トランジスタの閾値電圧とに応じた第２電圧を与え、
　前記第２電圧は、前記第１電圧を増幅した電圧、および、前記第１電圧を用いて求めた前記駆動トランジスタの閾値電圧を用いて補正された映像データを増幅した結果のいずれかに基づくことを特徴とする。

　本発明の第２の局面は、本発明の第１の局面において、
　前記データ線駆動回路は、前記第１電圧を増幅する増幅部と、前記増幅部の出力電圧に応じた電圧を保持する補償用容量素子とを含み、前記補償用容量素子に保持された電圧を用いて前記駆動トランジスタの制御端子と第１導通端子との間に前記第２電圧を与えることを特徴とする。

　本発明の第３の局面は、本発明の第１の局面において、
　前記データ線駆動回路は、前記第１電圧に応じた電圧を保持する補償用容量素子と、前記補償用容量素子に保持された電圧に応じた電圧を増幅する増幅部とを含み、前記増幅部の出力電圧を用いて前記駆動トランジスタの制御端子と第１導通端子との間に前記第２電圧を与えることを特徴とする。

　本発明の第４の局面は、本発明の第２の局面において、
　前記増幅部は、直列接続された複数の抵抗素子で構成された増幅回路を含むことを特徴とする。

　本発明の第５の局面は、本発明の第２または第３の局面において、
　前記増幅部は、非反転増幅回路を含むことを特徴とする。

　本発明の第６の局面は、本発明の第１の局面において、
　前記駆動トランジスタの閾値電圧に応じたデータを前記画素回路ごとに記憶する記憶部をさらに備え、
　前記表示制御回路は、前記記憶部に記憶されたデータを前記第１電圧に基づき更新し、前記記憶部から読み出したデータを用いて前記映像データを補正し、補正後の映像データに定数を乗算することにより前記データ線駆動回路の出力電圧のレベルを求めることを特徴とする。

　本発明の第７の局面は、本発明の第６の局面において、
　前記表示制御回路は、前記駆動トランジスタの閾値電圧とゲインを補償する補正処理を前記映像データに対して行うことを特徴とする。

　本発明の第８の局面は、本発明の第６の局面において、
　前記表示制御回路は、前記駆動トランジスタの閾値電圧を補償する補正処理を前記映像データに対して行うことを特徴とする。

　本発明の第９の局面は、本発明の第１の局面において、
　前記データ線駆動回路は、電流検出時に、前記データ線に前記検出用電圧を与え、前記画素回路から前記データ線に流れた駆動電流を検出することを特徴とする。

　本発明の第１０の局面は、本発明の第９の局面において、
　前記画素回路は、
　　固定電圧を供給する配線と前記駆動トランジスタの制御端子との間に設けられ、前記走査線に接続された制御端子を有する電圧印加トランジスタと、
　　前記データ線と前記駆動トランジスタの第１導通端子との間に設けられ、前記走査線に接続された制御端子を有する入出力トランジスタと、
　　前記駆動トランジスタの制御端子と第１導通端子との間に設けられた容量素子とをさらに含むことを特徴とする。

　本発明の第１１の局面は、本発明の第１の局面において、
　前記表示部は複数のモニタ線をさらに含み、
　前記データ線駆動回路は、電流検出時に、前記データ線に前記検出用電圧を与え、前記画素回路から前記モニタ線に流れた駆動電流を検出することを特徴とする。

　本発明の第１２の局面は、本発明の第１１の局面において、
　前記画素回路は、
　　前記データ線と前記駆動トランジスタの制御端子との間に設けられ、前記走査線に接続された制御端子を有する入力トランジスタと、
　　前記モニタ線と前記駆動トランジスタの第１導通端子との間に設けられ、前記走査線に接続された制御端子を有する出力トランジスタと、
　　前記駆動トランジスタの制御端子と第１導通端子との間に設けられた容量素子とをさらに含むことを特徴とする。

　本発明の第１３の局面は、本発明の第１の局面において、
　前記走査線は１以上のブロックに分割され、
　前記走査線駆動回路は、各ブロックについて、第１期間ではブロック内の全部または一部の走査線を一括して選択し、第２期間ではブロック内の全部の走査線を順に選択し、
　前記データ線駆動回路は、各ブロックについて、第１期間では前記画素回路の外部に出力された駆動電流を前記第１電圧に変換し、第２期間では前記映像データに応じた電圧と前記第１電圧とに基づく電圧を前記データ線に印加することを特徴とする。

　本発明の第１４の局面は、本発明の第１の局面において、
　前記駆動トランジスタは、半導体層が酸化物半導体で形成された薄膜トランジスタであることを特徴とする。

　本発明の第１５の局面は、本発明の第１４の局面において、
　前記酸化物半導体は、酸化インジウムガリウム亜鉛であることを特徴とする。

　本発明の第１６の局面は、本発明の第１５の局面において、
　前記酸化インジウムガリウム亜鉛が結晶性を有することを特徴とする。

　本発明の第１７の局面は、複数の走査線、複数のデータ線、および、前記走査線と前記データ線の交点に対応して設けられた複数の画素回路を含む表示部を有するアクティブマトリクス型の表示装置の駆動方法であって、
　前記画素回路が、電気光学素子と、前記電気光学素子と直列に設けられた駆動トランジスタとを含む場合に、
　前記走査線と前記データ線とを駆動することにより、前記駆動トランジスタの制御端子と第１導通端子との間に検出用電圧に応じた電圧を与えるステップと、
　前記駆動トランジスタを通過して前記画素回路の外部に出力された駆動電流を第１電圧に変換するステップと、
　前記走査線と前記データ線とを駆動することにより、前記駆動トランジスタの制御端子と第１導通端子との間に映像データと前記駆動トランジスタの閾値電圧とに応じた第２電圧を与えるステップとを備え、
　前記第２電圧は、前記第１電圧を増幅した電圧、および、前記第１電圧を用いて求めた前記駆動トランジスタの閾値電圧を用いて補正された映像データを増幅した結果のいずれかに基づくことを特徴とする。

　本発明の第１または第１７の局面によれば、画素回路の外部に出力された駆動電流（駆動トランジスタを通過した電流）は第１電圧に変換され、電圧書き込み時に駆動トランジスタには第１電圧を増幅した電圧（または、第１電圧を用いて求めた駆動トランジスタの閾値電圧を用いて補正された映像データを増幅した結果）に基づく第２電圧が与えられる。したがって、駆動トランジスタのゲインと電流検出回路のゲインに差がある場合や、信号線に付随する寄生容量によって閾値電圧補償の効果が減少する場合でも、駆動トランジスタの閾値電圧補償を高い精度で行うことができる。

　本発明の第２の局面によれば、補償用容量素子に保持された電圧に基づき、駆動トランジスタの閾値電圧補償に必要な電圧を求めることができる。また、駆動電流の量に応じた第１電圧を増幅することにより、駆動トランジスタのゲインと電流検出回路のゲインに差がある場合でも、電流検出回路のサイズを増大させずに駆動トランジスタの閾値電圧補償を高い精度で行うことができる。

　本発明の第３の局面によれば、増幅部の出力電圧に基づき、駆動トランジスタの閾値電圧補償に必要な電圧を求めることができる。また、駆動電流の量に応じた第１電圧を増幅することにより、駆動トランジスタのゲインと電流検出回路のゲインに差がある場合でも、電流検出回路のサイズを増大させずに駆動トランジスタの閾値電圧補償を高い精度で行うことができる。

　本発明の第４の局面によれば、直列接続された複数の抵抗素子を用いて増幅部を構成することができる。

　本発明の第５の局面によれば、非反転増幅回路を用いて増幅部を構成することができる。

　本発明の第６の局面によれば、駆動電流の検出結果に基づき、駆動トランジスタの閾値電圧に応じたデータを求め、求めたデータを用いて映像データを補正する。補正後の映像データに定数を乗算してデータ線駆動回路の出力電圧のレベルを求めることにより、信号線に付随する寄生容量によって閾値電圧補償の効果が減少する場合でも、効果の減少分を補償して駆動トランジスタの閾値電圧補償を高い精度で行うことができる。

　本発明の第７の局面によれば、画素回路ごとに駆動トランジスタの閾値電圧とゲインを補償することにより、表示画像の画質を向上させることができる。

　本発明の第８の局面によれば、画素回路ごとに駆動トランジスタの閾値電圧を補償することにより、表示画像の画質を向上させることができる。

　本発明の第９の局面によれば、データ線に検出用電圧を与えたときにデータ線に流れる駆動電流を検出することができる。また、データ線を用いて駆動電流を検出することにより、配線の本数を削減することができる。

　本発明の第１０の局面によれば、駆動トランジスタの制御端子と第１導通端子との間に容量素子を有し、駆動トランジスタの第１導通端子にデータ線の電圧を印加して使用する画素回路について、駆動トランジスタの閾値電圧補償を高い精度で行うことができる。

　本発明の第１１の局面によれば、データ線とは別にモニタ線を有する表示装置において、データ線に検出用電圧を与えたときにモニタ線に流れる駆動電流を検出することができる。

　本発明の第１２の局面によれば、駆動トランジスタの制御端子と第１導通端子との間に容量素子を有し、駆動トランジスタの制御端子にデータ線の電圧を印加して使用する画素回路について、駆動トランジスタの閾値電圧補償を高い精度で行うことができる。

　本発明の第１３の局面によれば、画素回路の外部に出力された電流をブロックごとに検出することにより、電流検出に要する時間を短縮することができる。

　本発明の第１４～１６の局面によれば、駆動トランジスタとして酸化物ＴＦＴ（例えば、半導体層が酸化インジウムガリウム亜鉛を含むＴＦＴ）を用いることにより、駆動電流を増加させて、書き込み時間を短縮し、画面の輝度を高くすることができる。

本発明の第１の実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。 図１に示すデータ線駆動回路の詳細を示すブロック図である。 図１に示す有機ＥＬ表示装置に含まれる画素回路と検出／補正出力回路の回路図である。 図１に示す有機ＥＬ表示装置におけるブロック分割を示す図である。 図１に示す有機ＥＬ表示装置における信号の変化を示すタイミングチャートである。 本発明の第１の実施形態の第１変形例に係る有機ＥＬ表示装置におけるブロック分割を示す図である。 本発明の第１の実施形態の第２変形例に係る有機ＥＬ表示装置におけるデータ線駆動回路とデータ線の接続形態を示す図である。 本発明の第１の実施形態の第２変形例に係る有機ＥＬ表示装置における信号の変化を示すタイミングチャートである。 本発明の第２の実施形態に係る有機ＥＬ表示装置に含まれる検出／補正出力回路の回路図である。 有機ＥＬ表示装置で発生する寄生容量の例を示す図である。 本発明の第３の実施形態の変形例に係る有機ＥＬ表示装置に含まれる画素回路と検出／補正出力回路の回路図である。 本発明の第４の実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。 図１２に示す有機ＥＬ表示装置の動作を示すタイミングチャートである。 図１２に示すデータ線駆動回路の詳細を示すブロック図である。 図１２に示す有機ＥＬ表示装置に含まれる画素回路と電圧出力／電流測定回路の回路図である。 図１２に示す有機ＥＬ表示装置における１フレーム期間内の信号の変化を示すタイミングチャートである。 図１２に示す有機ＥＬ表示装置における映像信号期間内の信号の変化を示すタイミングチャートである。 図１２に示す有機ＥＬ表示装置のプログラム期間における電流の流れを示す図である。 図１２に示す有機ＥＬ表示装置の発光期間における電流の流れを示す図である。 図１２に示す有機ＥＬ表示装置における垂直同期期間内の信号の変化を示すタイミングチャートである。 図１２に示す有機ＥＬ表示装置の測定期間における電流の流れを示す図である。 図１２に示す有機ＥＬ表示装置における補正処理を示すブロック図である。 図１２に示す走査線駆動回路の回路図である。 図２３に示す走査線駆動回路のタイミングチャートである。 本発明の第５の実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。 図２５に示すデータ線駆動回路の詳細を示すブロック図である。 図２５に示す有機ＥＬ表示装置に含まれる画素回路と電圧出力／電流測定回路の回路図である。 本発明の実施形態の変形例に係る有機ＥＬ表示装置に含まれる画素回路の回路図である。 本発明の実施形態の変形例に係る有機ＥＬ表示装置に含まれる画素回路の回路図である。 本発明の実施形態の変形例に係る有機ＥＬ表示装置に含まれる画素回路の回路図である。 本発明の実施形態の変形例に係る有機ＥＬ表示装置に含まれる画素回路の回路図である。 本発明の実施形態の変形例に係る有機ＥＬ表示装置に含まれる画素回路の回路図である。 本発明の実施形態の変形例に係る有機ＥＬ表示装置に含まれる画素回路の回路図である。

　以下、図面を参照して、本発明の実施形態に係る有機ＥＬ表示装置について説明する。以下の説明では、ｍおよびｎは２以上の整数、ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数であるとする。各実施形態において、画素回路に含まれるトランジスタは、電界効果トランジスタであり、典型的には薄膜トランジスタである。画素回路に含まれるトランジスタには、例えば、酸化物ＴＦＴ、低温ポリシリコンＴＦＴ、アモルファスシリコンＴＦＴなどが使用される。酸化物ＴＦＴは、ｎチャネル型のトランジスタとして使用する場合に有効である。なお、本発明においてｐチャネル型の酸化物ＴＦＴを用いてもよい。

　（第１の実施形態）
　図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。図１に示す有機ＥＬ表示装置１は、表示部１０、表示制御回路１００、走査線駆動回路１１０、および、データ線駆動回路１２０を備えている。有機ＥＬ表示装置１は、アクティブマトリクス型の表示装置である。

　表示部１０は、ｎ本の走査線Ｇ１～Ｇｎ、ｎ本の発光制御線Ｅ１～Ｅｎ、ｍ本のデータ線Ｓ１～Ｓｍ、および、（ｍ×ｎ）個の画素回路１１を含んでいる。走査線Ｇ１～Ｇｎと発光制御線Ｅ１～Ｅｎは、互いに平行に配置される。データ線Ｓ１～Ｓｍは、互いに平行に、走査線Ｇ１～Ｇｎと直交するように配置される。走査線Ｇ１～Ｇｎとデータ線Ｓ１～Ｓｍは、（ｍ×ｎ）箇所で交差する。（ｍ×ｎ）個の画素回路１１は、走査線Ｇ１～Ｇｎとデータ線Ｓ１～Ｓｍの交点に対応して設けられる。以下、走査線Ｇ１～Ｇｎの伸延方向を行方向、データ線Ｓ１～Ｓｍの伸延方向を列方向、ｊ行目かつｉ列目に配置された画素回路１１を画素回路ＰＸ（ｉ，ｊ）という。

　表示部１０には、電源回路（図示せず）からハイレベル電源電圧ＥＬＶＤＤとローレベル電源電圧ＥＬＶＳＳが固定的に供給される。これらの電圧を画素回路１１に供給するために、表示部１０にはハイレベル電源線とローレベル電源線（いずれも図示せず）が設けられる。

　表示制御回路１００は、有機ＥＬ表示装置１の外部から供給された制御信号ＣＳ０と映像データＶ０に基づき、走査線駆動回路１１０とデータ線駆動回路１２０を制御する。より詳細には、表示制御回路１００は、走査線駆動回路１１０に対して制御信号ＣＳ１を出力し、データ線駆動回路１２０に対して制御信号ＣＳ２と映像データＶ１を出力する。

　走査線駆動回路１１０は走査線Ｇ１～Ｇｎと発光制御線Ｅ１～Ｅｎを駆動し、データ線駆動回路１２０はデータ線Ｓ１～Ｓｍを駆動する。より詳細には、走査線駆動回路１１０は、制御信号ＣＳ１に従い走査線Ｇ１～Ｇｎを順に選択し、選択した走査線に対して選択電圧（ハイレベル電圧）を印加し、それ以外の走査線に対して非選択電圧（ローレベル電圧）を印加する。また、走査線駆動回路１１０は、走査線Ｇｊの選択期間では発光制御線Ｅｊにローレベル電圧を印加する（後述する図５を参照）。データ線駆動回路１２０は、インターフェイス回路１２１、駆動信号生成回路１２２、および、ｍ個の検出／補正出力回路１２３を含んでいる。データ線駆動回路１２０は、制御信号ＣＳ２に従い、映像データＶ１に応じたデータ電圧をデータ線Ｓ１～Ｓｍに印加する。映像データＶ１は、映像データＶ０と同じでもよく、映像データＶ０に補正処理などを行ったものでもよい。

　図２は、データ線駆動回路１２０の詳細を示すブロック図である。上述したように、データ線駆動回路１２０は、インターフェイス回路１２１（図示せず）、駆動信号生成回路１２２、および、ｍ個の検出／補正出力回路１２３を含んでいる。インターフェイス回路１２１は、表示制御回路１００から送信された映像データＶ１を受信する。駆動信号生成回路１２２は、シフトレジスタ１２４、第１ラッチ部１２５、第２ラッチ部１２６、および、ｍ個のＤ／Ａ変換器１２７を含んでいる。シフトレジスタ１２４はｍ段のシフトレジスタであり、第１および第２ラッチ部１２５、１２６はそれぞれｍ個のラッチ回路（図示せず）を含んでいる。

　表示制御回路１００からデータ線駆動回路１２０に供給される制御信号ＣＳ２には、データスタートパルスＤＳＰ、データクロックＤＣＫ、ラッチストローブ信号ＬＳ、および、クロックＣＬＫ１、ＣＬＫ２が含まれる。シフトレジスタ１２４は、データクロックＤＣＫに同期してデータスタートパルスＤＳＰを順にシフトする。シフトレジスタ１２４の各段の出力は、１水平期間に１回ずつ順にハイレベルになる。第１ラッチ部１２５は、シフトレジスタ１２４の出力信号に同期して、１行分の映像データＶ１（ｍ個の映像データ）を順に記憶する。第２ラッチ部１２６は、ラッチストローブ信号ＬＳに同期して、第１ラッチ部１２５に記憶されたｍ個の映像データを保持する。各Ｄ／Ａ変換器１２７は、第２ラッチ部１２６に含まれるｍ個のラッチ回路のいずれかに対応する。Ｄ／Ａ変換器１２７は、対応するラッチ回路に保持された映像データに応じた電圧をデータ電圧Ｖｄａｔａとして出力する。

　検出／補正出力回路１２３は、クロックＣＬＫ１、ＣＬＫ２に従い動作する。検出／補正出力回路１２３は、画素回路ＰＸ（ｉ，ｊ）からデータ線Ｓｉに流れる駆動電流（駆動トランジスタを通過した電流）を電圧に変換し、映像データＶ１に応じた電圧と電流電圧変換で求めた電圧とに基づく電圧をデータ線Ｓｉに印加する。

　図３は、画素回路１１と検出／補正出力回路１２３の回路図である。図３には、画素回路ＰＸ（ｉ，ｊ）とデータ線Ｓｉに対応した検出／補正出力回路１２３とが記載されている。画素回路１１は、有機ＥＬ素子Ｌ１、４個のトランジスタＴ１～Ｔ４、および、コンデンサＣ１を含んでいる。トランジスタＴ１～Ｔ４は、いずれもｎチャネル型である。トランジスタＴ１～Ｔ４は、例えば、半導体層が酸化インジウムガリウム亜鉛などの酸化物半導体を含むＴＦＴである。トランジスタＴ１～Ｔ４は、それぞれ、駆動トランジスタ、電圧印加トランジスタ、入出力トランジスタ、および、発光制御トランジスタとして機能し、コンデンサＣ１は容量素子として機能する。

　トランジスタＴ１、Ｔ４は、有機ＥＬ素子Ｌ１と直列に接続され、ハイレベル電源電圧ＥＬＶＤＤを供給するハイレベル電源線とローレベル電源電圧ＥＬＶＳＳを供給するローレベル電源線との間に設けられる。トランジスタＴ１のドレイン端子はハイレベル電源線に接続され、トランジスタＴ１のソース端子はトランジスタＴ４のドレイン端子に接続される。トランジスタＴ４のソース端子は有機ＥＬ素子Ｌ１のアノード端子に接続され、有機ＥＬ素子Ｌ１のカソード端子はローレベル電源線に接続される。トランジスタＴ２は、ハイレベル電源線とトランジスタＴ１のゲート端子との間に設けられる。トランジスタＴ３は、データ線ＳｉとトランジスタＴ１のソース端子との間に設けられる。コンデンサＣ１は、トランジスタＴ１のゲート端子とソース端子との間に設けられる。トランジスタＴ２、Ｔ３のゲート端子は走査線Ｇｊに接続され、トランジスタＴ４のゲート端子は発光制御線Ｅｊに接続される。

　検出／補正出力回路１２３は、オペアンプ２０、８個のトランジスタ２１～２８、３個のコンデンサ３１～３３、および、２個の抵抗素子３４、３５を含んでいる。トランジスタ２１～２７はｎチャネル型であり、トランジスタ２８はｐチャネル型である。なお、トランジスタ２１～２８の導電型はｐチャネル型でもｎチャネル型でもよく、トランジスタ２１～２８に代えて他のスイッチ素子を用いてもよい。図３において、コンデンサ３２の右側の端子をノードＮａ、コンデンサ３２の左側の端子をノードＮｂ、抵抗素子３４の下側の端子をノードＮｃという。

　オペアンプ２０の反転入力端子は、データ線Ｓｉに接続される。トランジスタ２３は、オペアンプ２０の反転入力端子と出力端子との間に設けられる。抵抗素子３４の一端は、オペアンプ２０の出力端子に接続される。トランジスタ２８の一方の導通端子はオペアンプ２０の反転入力端子に接続され、トランジスタ２８のゲート端子と他方の導通端子とはノードＮｃに接続される。トランジスタ２８は、ダイオード素子として機能する。コンデンサ３１は、オペアンプ２０の反転入力端子とノードＮｃとの間にトランジスタ２８と並列に設けられる。コンデンサ３１は、オペアンプ２０の負帰還を安定させる機能を有する。トランジスタ２７の一方の導通端子はノードＮｃに接続され、トランジスタ２７の他方の導通端子は抵抗素子３５の一端に接続される。抵抗素子３５の他端には基準電圧Ｖｒｅｆ１が与えられる。

　トランジスタ２１の一方の導通端子はノードＮｂに接続され、トランジスタ２１の他方の導通端子にはデータ電圧Ｖｄａｔａ（Ｄ／Ａ変換器１２７の出力電圧）が与えられる。トランジスタ２２の一方の導通端子はノードＮａに接続され、トランジスタ２２の他方の導通端子はオペアンプ２０の非反転入力端子に接続される。トランジスタ２４の一方の導通端子はノードＮａに接続され、トランジスタ２４の他方の導通端子には基準電圧Ｖｒｅｆ３が与えられる。トランジスタ２５は、ノードＮｂとオペアンプ２０の出力端子との間に設けられる。トランジスタ２６の一方の導通端子はオペアンプ２０の非反転入力端子に接続され、トランジスタ２６の他方の導通端子には基準電圧Ｖｒｅｆ２が与えられる。コンデンサ３３の一端はノードＮｂに接続され、コンデンサ３３の他端は接地される。

　トランジスタ２１～２３のゲート端子にはクロックＣＬＫ１が与えられ、トランジスタ２４～２７のゲート端子にはクロックＣＬＫ２が与えられる。トランジスタ２３は機能選択スイッチとして機能し、トランジスタ２８は電流検出回路（電流検出トランジスタ）として機能し、コンデンサ３２は補償用容量素子として機能し、抵抗素子３４、３５は増幅回路として機能する。なお、基準電圧Ｖｒｅｆ１～Ｖｒｅｆ３は、電源回路（図示せず）から与えられる。

　有機ＥＬ表示装置１では、走査線Ｇ１～Ｇｎと発光制御線Ｅ１～Ｅｎは１個以上のブロックに分割され、画素回路１１における駆動電流はブロックごとに検出される。以下、ｐはｎ以外のｎの約数であり、ｑ＝ｎ／ｐであるとする。図４は、有機ＥＬ表示装置１におけるブロック分割を示す図である。図４に示すように、走査線Ｇ１～Ｇｎはｑ本ずつｐ個のブロックに分割され、発光制御線Ｅ１～Ｅｎは走査線Ｇ１～Ｇｎと同様にｐ個のブロックに分割される。第１ブロックには走査線Ｇ１～Ｇｑと発光制御線Ｅ１～Ｅｑが含まれ、第２ブロックには走査線Ｇｑ＋１～Ｇ２ｑと発光制御線Ｅｑ＋１～Ｅ２ｑが含まれ、第ｐブロックには走査線Ｇｎ－ｑ＋１～Ｇｎと発光制御線Ｅｎ－ｑ＋１～Ｅｎが含まれる。なお、ブロック数ｐは１でもよく、各ブロックに含まれる走査線の本数は異なっていてもよい。

　有機ＥＬ表示装置１では、１フレーム期間にｐ個のブロック選択期間が設定され、各ブロック選択期間には共通選択期間と走査期間が設定される。走査線駆動回路１１０は、各ブロックについて、共通選択期間ではブロック内のｑ本の走査線を一括して選択し、走査期間ではブロック内のｑ本の走査線を順に選択する。走査線駆動回路１１０は、いずれのブロックを選択するかをブロック選択期間ごとに切り替える。データ線駆動回路１２０は、各ブロックについて、共通選択期間ではデータ線Ｓｉに流れる電流を電圧に変換し、走査期間ではデータ電圧Ｖｄａｔａと共通選択期間で求めた電圧とに基づく電圧をデータ線Ｓｉに印加する。

　図５は、有機ＥＬ表示装置１における信号の変化を示すタイミングチャートである。図５において、時刻ｔ１２～ｔ１６は第１ブロックの選択期間であり、時刻ｔ１２～ｔ１３は共通選択期間Ｘ１であり、時刻ｔ１４～ｔ１６は走査期間Ｘ２である。図５において、Ｄｊは画素回路ＰＸ（ｉ，ｊ）に書き込まれる補正後のデータ電圧を表す。以下、１～ｑ行目かつｉ列目に配置されたｑ個の画素回路１１を総称して画素回路ＰＸ（ｉ，１：ｑ）という。また、走査線Ｇｊ上の信号を走査信号Ｇｊ、発光制御線Ｅｊ上の信号を発光制御信号Ｅｊという。

　時刻ｔ１１より前では、走査信号Ｇ１～ＧｑとクロックＣＬＫ２はローレベル、発光制御信号Ｅ１～ＥｑとクロックＣＬＫ１はハイレベルである。このとき、画素回路ＰＸ（ｉ，１：ｑ）では、トランジスタＴ２、Ｔ３はオフ状態、トランジスタＴ４はオン状態であり、トランジスタＴ１と有機ＥＬ素子Ｌ１にはコンデンサＣ１に保持された電圧に応じた駆動電流が流れる。有機ＥＬ素子Ｌ１は、このときの駆動電流に応じた輝度で発光する。時刻ｔ１１において、発光制御信号Ｅ１～ＥｑとクロックＣＬＫ１がローレベルに変化する。これに伴い、トランジスタ２１～２３はオフし、画素回路ＰＸ（ｉ，１：ｑ）ではトランジスタＴ４がオフする。

　時刻ｔ１２において、走査信号Ｇ１～Ｇｑはハイレベルに変化する。これに伴い、画素回路ＰＸ（ｉ，１：ｑ）内のトランジスタＴ２、Ｔ３はオンする。また、時刻ｔ１２において、クロックＣＬＫ２がハイレベルに変化する。これに伴い、トランジスタ２４～２７はオンする。このため、ノードＮａには基準電圧Ｖｒｅｆ３が与えられ、オペアンプ２０の出力端子はノードＮｂに接続され、オペアンプ２０の非反転入力端子には基準電圧Ｖｒｅｆ２が与えられ、ノードＮｃは抵抗素子３５の一端に接続される。したがって、オペアンプ２０の反転入力端子に接続されたデータ線Ｓｉは、仮想短絡によって基準電圧Ｖｒｅｆ２に充電される。このため、画素回路ＰＸ（ｉ，１：ｑ）では、コンデンサＣ１の一端（下側の端子）にはトランジスタＴ３を介して基準電圧Ｖｒｅｆ２が与えられ、コンデンサＣ１の他端（上側の端子）にはトランジスタＴ２を介してハイレベル電源電圧ＥＬＶＤＤが与えられる。したがって、共通選択期間Ｘ１において、画素回路ＰＸ（ｉ，１：ｑ）内のコンデンサＣ１は次式（１）に示す電圧Ｖｇｓａに充電される。
　　Ｖｇｓａ＝ＥＬＶＤＤ－Ｖｒｅｆ２　…（１）

　このときトランジスタ２３はオフ状態であるので、オペアンプ２０とトランジスタ２８はトランスインピーダンス回路として機能する。より詳細には、共通選択期間Ｘ１では、式（１）に示す電圧Ｖｇｓａに応じた駆動電流が、ｑ個の画素回路ＰＸ（ｉ，１：ｑ）からデータ線Ｓｉにそれぞれ流れる。ｑ個の画素回路（ｉ，１：ｑ）からデータ線Ｓｉに流れた駆動電流はすべてトランジスタ２８に流れ、トランジスタ２８はこの駆動電流を電圧に変換する。

　ここで、抵抗素子３４、３５の抵抗値をそれぞれＲ１、Ｒ２とし、このときのノードＮｃの電圧をＶｃとする。このときに抵抗素子３５を流れる電流は（Ｖｃ－Ｖｒｅｆ１）／Ｒ２となるので、オペアンプ２０の出力電圧Ｖｏｕｔは｛Ｖｃ＋（Ｖｃ－Ｖｒｅｆ１）×Ｒ１／Ｒ２｝となる。Ｖｒｅｆ１＝０とすると、Ｖｏｕｔ＝Ｖｃ×（Ｒ１＋Ｒ２）／Ｒ２となる。このように直列接続された２個の抵抗素子３４、３５で構成された増幅回路は、トランジスタ２８で求めた電圧Ｖｃを（Ｒ１＋Ｒ２）／Ｒ１倍に増幅する。

　さらに、トランジスタＴ１の閾値電圧をＶｔｈａ、トランジスタＴ１のゲインをβａ、トランジスタ２８の閾値電圧をＶｔｈｂ、トランジスタ２８のゲインをβｂ、共通選択期間Ｘ１におけるトランジスタ２８のゲート－ソース間電圧をＶｇｓｂとする。共通選択期間Ｘ１においてトランジスタＴ１を流れる電流Ｉａは次式（２）で与えられ、共通選択期間Ｘ１においてトランジスタ２８を流れる電流Ｉｂは次式（３）で与えられる。
　　Ｉａ＝（βａ／２）×（Ｖｇｓａ－Ｖｔｈａ）²   …（２）
　　Ｉｂ＝（βｂ／２）×（Ｖｇｓｂ－Ｖｔｈｂ）²   …（３）
　画素回路ＰＸ（ｉ，１：ｑ）における電流Ｉａが互いに等しいと仮定すると、ｑ×Ｉａ＝Ｉｂが成立し、式（２）と式（３）から次式（４）が導かれる。
　　ｃ１（Ｖｇｓａ－Ｖｔｈａ）＝Ｖｔｈｂ－Ｖｇｓｂ　…（４）
　また、電圧Ｖｇｓｂと電圧Ｖｏｕｔとの間には次式（５）が成立する。
　　Ｖｒｅｆ２＋Ｖｇｓｂ＝Ｖｏｕｔ×Ｒ２／（Ｒ１＋Ｒ２）　…（５）
　式（１）を考慮すると、電圧Ｖｏｕｔは次式（６）で与えられる。ただし、ｃ１＝√（ｑ×βａ／βｂ）、ｃ２＝（Ｒ１＋Ｒ２）／Ｒ２である。
　　Ｖｏｕｔ＝（１＋ｃ１）ｃ２×Ｖｒｅｆ２－ｃ１×ｃ２
　　　　　　　×（ＥＬＶＤＤ－Ｖｔｈａ）＋ｃ２×Ｖｔｈｂ　…（６）
　式（６）においてｃ１×ｃ２＝１とすると、次式（７）が導かれる。
　　Ｖｏｕｔ＝（１＋ｃ２）Ｖｒｅｆ２－ＥＬＶＤＤ＋Ｖｔｈａ
　　　　　　　＋ｃ２×Ｖｔｈｂ　…（７）

　抵抗値Ｒ１、Ｒ２は、トランジスタＴ１、２８のゲインβａ、βｂ、および、ブロック内の走査線の本数ｑを考慮して、式（６）におけるＶｔｈａの係数が１になるように（すなわち、ｃ１×ｃ２＝１になるように）決定される。また、閾値電圧Ｖｔｈｂにはばらつきと経年劣化がないと仮定する。式（７）に含まれるＶｔｈａ以外の項は定数であるので、電圧ＶｏｕｔはトランジスタＴ１の閾値電圧Ｖｔｈａだけに応じて変化する。電圧ＶｏｕｔはノードＮｂに与えられ、ノードＮａにはトランジスタ２４を介して基準電圧Ｖｒｅｆ３が与えられる。したがって、共通選択期間Ｘ１において、コンデンサ３２は次式（８）に示す電圧Ｖｄに充電される。
　　Ｖｄ＝Ｖｏｕｔ－Ｖｒｅｆ３
　　　　＝（１＋ｃ２）Ｖｒｅｆ２－Ｖｒｅｆ３－ＥＬＶＤＤ＋Ｖｔｈａ
　　　　　＋ｃ２×Ｖｔｈｂ　…（８）

　時刻ｔ１３において、走査信号Ｇ１～ＧｑとクロックＣＬＫ２はローレベルに変化する。これに伴い、画素回路ＰＸ（ｉ，１：ｑ）ではトランジスタＴ２、Ｔ３がオフし、コンデンサＣ１には式（１）に示す電圧Ｖｇｓａが保持される。検出／補正出力回路１２３ではトランジスタ２４～２７がオフし、コンデンサ３２には式（８）に示す電圧Ｖｄが保持される。

　時刻ｔ１４において、クロックＣＬＫ１はハイレベルに変化する。これに伴い、トランジスタ２１～２３はオンする。時刻ｔ１４以降、オペアンプ２０はバッファアンプとして機能し、ノードＮｂにはトランジスタ２１を介してデータ電圧Ｖｄａｔａが与えられる。したがって、データ線Ｓｉにはオペアンプ２０から、次式（９）に示す補正後のデータ電圧Ｖｃｄが与えられる。
　　Ｖｃｄ＝Ｖｄａｔａ－Ｖｄ
　　　　　＝Ｖｄａｔａ－（１＋ｃ２）Ｖｒｅｆ２＋Ｖｒｅｆ３
　　　　　　＋ＥＬＶＤＤ－Ｖｔｈａ－ｃ２×Ｖｔｈｂ　…（９）

　また、時刻ｔ１４において、走査信号Ｇ１はハイレベルに変化する。これに伴い、画素回路ＰＸ（ｉ，１）内のトランジスタＴ２、Ｔ３はオンする。このため、コンデンサＣ１の一端（下側の端子）にはトランジスタＴ３を介して式（９）に示す電圧Ｖｃｄが与えられ、コンデンサＣ１の他端（上側の端子）にはトランジスタＴ２を介してハイレベル電源電圧ＥＬＶＤＤが与えられる。したがって、時刻ｔ１４～ｔ１５において、コンデンサＣ１は次式（１０）に示す電圧Ｖｇｓに充電される。
　　Ｖｇｓ＝ＥＬＶＤＤ－Ｖｃｄ
　　　　　＝－Ｖｄａｔａ＋（１＋ｃ２）Ｖｒｅｆ２－Ｖｒｅｆ３
　　　　　　＋Ｖｔｈａ＋ｃ２×Ｖｔｈｂ　…（１０）

　時刻ｔ１５において、走査信号Ｇ１はローレベルに変化する。これに伴い、画素回路ＰＸ（ｉ，１）内のトランジスタＴ２、Ｔ３はオフする。時刻ｔ１５以降、画素回路ＰＸ（ｉ，１）では、コンデンサＣ１に式（１０）に示す電圧Ｖｇｓが保持される。時刻ｔ１５～ｔ１６では、走査信号Ｇ２～Ｇｑが順にハイレベルになる。これにより、２～ｑ行目に配置された画素回路１１に補正後のデータ電圧が順に書き込まれる。

　時刻ｔ１７において、発光制御信号Ｅ１～Ｅｑはハイレベルに変化する。これに伴い、画素回路ＰＸ（ｉ，１：ｑ）内のトランジスタＴ４はオンする。時刻ｔ１７以降、画素回路ＰＸ（ｉ，１：ｑ）では、トランジスタＴ１と有機ＥＬ素子Ｌ１には次式（１１）に示す電流ＩＬ１が流れ、有機ＥＬ素子Ｌ１は電流ＩＬ１に応じた輝度で発光する。
　　ＩＬ１＝（βａ／２）×（Ｖｇｓ－Ｖｔｈａ）²
　　　　　＝（βａ／２）×（－Ｖｄａｔａ＋（１＋ｃ２）Ｖｒｅｆ２
　　　　　　－Ｖｒｅｆ３＋ｃ２×Ｖｔｈｂ）²   …（１１）
　式（１１）において（－Ｖｄａｔａ）以外の項は定数であるので、式（１１）に示す電流ＩＬ１はトランジスタＴ１の閾値電圧Ｖｔｈａに依存しない。したがって、有機ＥＬ表示装置１によれば、トランジスタＴ１の閾値電圧補償を行うことができる。

　このようにして有機ＥＬ表示装置１は、駆動トランジスタＴ１の閾値電圧補償を行う。なお、以上の説明では、走査線駆動回路１１０は、共通選択期間ではブロック内の全部の走査線を一括して選択することとしたが、共通選択期間ではブロック内の一部の走査線を一括して選択してもよい。

　以下、本実施形態に係る有機ＥＬ表示装置１において、トランジスタ２８で求めた電圧Ｖｃを増幅回路を用いて増幅することによる効果を説明する。一般に、トランジスタＴ１はＴＦＴ用の薄膜プロセスを用いて形成され、トランジスタ２８はＬＳＩ用のプロセスを用いて形成される。このため、特段の工夫を行わずに設計を行うと、トランジスタ２８のゲインβｂはトランジスタＴ１のゲインβａに比べてかなり大きくなる。したがって、増幅回路を備えない有機ＥＬ表示装置において、トランジスタＴ１の閾値電圧補償を行うためには（電流ＩＬ１がトランジスタＴ１の閾値電圧Ｖｔｈａに依存しないようにするためには）、トランジスタ２８のＷ／Ｌ比を小さくして、トランジスタ２８のゲインβｂを小さくする必要がある。ところが、デザインルールの制約により、トランジスタ２８のＷ／Ｌ比を小さくするためには、トランジスタ２８のＬ長を長くする必要がある。したがって、増幅回路を備えない有機ＥＬ表示装置において閾値電圧補償を行うためには、トランジスタ２８のサイズ（レイアウト面積）を大きくする必要がある。

　この問題を解決するために、本実施形態に係る有機ＥＬ表示装置１は、データ線駆動回路１２０内の検出／補正出力回路１２３に、直列接続された２個の抵抗素子３４、３５で構成された増幅回路を含んでいる。この増幅回路は、トランジスタ２８で求めた電圧Ｖｃを（Ｒ１＋Ｒ２）／Ｒ１倍に増幅する。電流ＩＬ１がトランジスタＴ１の閾値電圧Ｖｔｈａに依存しないようにするために、抵抗素子３４、３５の抵抗値Ｒ１、Ｒ２は式（６）におけるＶｔｈａの係数が１になるように決定される。したがって、本実施形態に係る有機ＥＬ表示装置１によれば、トランジスタ２８のサイズを増大させることなく、トランジスタＴ１の閾値電圧補償を高い精度で行うことができる。

　以上に示すように、本実施形態に係る有機ＥＬ表示装置１では、画素回路１１は、電気光学素子（有機ＥＬ素子Ｌ１）と、電気光学素子と直列に設けられた駆動トランジスタＴ１とを含んでいる。データ線駆動回路１２０は、電流検出時（共通選択期間）に、駆動トランジスタＴ１の制御端子（ゲート端子）と第１導通端子（ソース端子）との間に検出用電圧（基準電圧Ｖｒｅｆ２）に応じた電圧（式（１）に示す電圧Ｖｇｓａ）を与え、駆動トランジスタＴ１を通過して画素回路１１の外部に出力された駆動電流を第１電圧Ｖｃに変換し、電圧書き込み時（走査期間）に、駆動トランジスタＴ１の制御端子と第１導通端子との間に映像データＶ１と駆動トランジスタＴ１の閾値電圧Ｖｔｈとに応じた第２電圧（式（１０）に示す電圧Ｖｇｓ）を与える。第２電圧は、第１電圧Ｖｃを増幅した電圧Ｖｃ×（Ｒ１＋Ｒ２）／Ｒ２に基づくものである。

　このように本実施形態に係る有機ＥＬ表示装置１では、画素回路１１の外部に出力された駆動電流は第１電圧に変換され、電圧書き込み時に駆動トランジスタには第１電圧を増幅した電圧に基づく第２電圧が与えられる。したがって、駆動トランジスタＴ１のゲインと電流検出回路（トランジスタ２８）のゲインに差がある場合でも、電流検出回路のサイズを増大させずに、２種類のゲインの間に所定の関係を成立させて駆動トランジスタＴ１の閾値電圧補償を高い精度で行うことができる。

　また、データ線駆動回路１２０は、第１電圧を増幅する増幅部（抵抗素子３４、３５で構成された増幅回路）と、増幅部の出力電圧に応じた電圧（式（８）に示す電圧Ｖｄ）を保持する補償用容量素子（コンデンサ３２）とを含み、補償用容量素子に保持された電圧を用いて駆動トランジスタＴ１の制御端子と第１導通端子との間に第２電圧を与える。したがって、補償用容量素子に保持された電圧に基づき、駆動トランジスタＴ１の閾値電圧補償に必要な電圧を求めることができる。また、駆動電流の量に応じた第１電圧を増幅することにより、駆動トランジスタのゲインと電流検出回路のゲインに差がある場合でも、電流検出回路のサイズを増大させずに駆動トランジスタの閾値電圧補償を高い精度で行うことができる。

　また、データ線駆動回路１２０は、電流検出時に、データ線Ｓｉに検出用電圧（基準電圧Ｖｒｅｆ２）を与え、画素回路１１からデータ線Ｓｉに流れた駆動電流を検出する。これにより、データ線Ｓｉに検出用電圧を与えたときにデータ線Ｓｉに流れる駆動電流を検出することができる。また、データ線Ｓｉを用いて駆動電流を検出することにより、配線の本数を削減することができる。

　また、画素回路１１は、固定電圧（ハイレベル電源電圧ＥＬＶＤＤ）を供給する配線（ハイレベル電源線）と駆動トランジスタの制御端子との間に設けられ、走査線Ｇｊに接続された制御端子（ゲート端子）を有する電圧印加トランジスタＴ２と、データ線Ｓｉと駆動トランジスタＴ１の第１導通端子との間に設けられ、走査線Ｇｊに接続された制御端子を有する入出力トランジスタＴ３と、駆動トランジスタＴ１の制御端子と第１導通端子との間に設けられた容量素子（コンデンサＣ１）をさらに含んでいる。したがって、駆動トランジスタＴ１の制御端子と第１導通端子との間に容量素子を有し、駆動トランジスタＴ１の第１導通端子にデータ線Ｓｉの電圧を印加して使用する画素回路１１について、電流検出回路のサイズを増大させずに、駆動トランジスタＴ１の閾値電圧補償を高い精度で行うことができる。

　また、有機ＥＬ表示装置１では、走査線Ｇ１～Ｇｎは１以上のブロックに分割される。走査線駆動回路１１０は、各ブロックについて、第１期間（共通選択期間）ではブロック内の全部または一部の走査線を一括して選択し、第２期間（走査期間）ではブロック内の全部の走査線を順に選択する。データ線駆動回路１２０は、各ブロックについて、第１期間では画素回路１１の外部に出力された駆動電流を電圧に変換し、第２期間では映像データに応じた電圧と第１期間で求めた電圧とに基づく電圧（式（９）に示す電圧Ｖｃｄ）をデータ線Ｓｉに印加する。このように画素回路１１の外部に出力された電流をブロックごとに検出することにより、電流検出に要する時間を短縮することができる。また、駆動トランジスタＴ１として酸化物ＴＦＴ（例えば、半導体層が酸化インジウムガリウム亜鉛を含むＴＦＴ）を用いることにより、駆動電流を増加させて、書き込み時間を短縮し、画面の輝度を高くすることができる。

　以下、第１の実施形態に係る有機ＥＬ表示装置１について２種類の変形例を説明する。第１変形例に係る有機ＥＬ表示装置は、フレーム期間によってブロック分割の方法を切り替える。第１変形例に係る有機ＥＬ表示装置では、走査線Ｇ１～Ｇｎと発光制御線Ｅ１～Ｅｎは、第Ｎフレーム期間において図４に示す方法でｐ個のブロックに分割され、第（Ｎ＋１）フレーム期間では図６に示す方法で（ｐ＋１）個のブロックに分割される。図６に示すブロック分割では、第１ブロックには走査線Ｇ１～Ｇｑ／２と発光制御線Ｅ１～Ｅｑ／２が含まれ、第２ブロックには走査線Ｇｑ／２＋１～Ｇ３ｑ／２と発光制御線Ｅｑ／２＋１～Ｅ３ｑ／２が含まれ、第（ｐ＋１）ブロックには走査線Ｇｎ－ｑ／２＋１～Ｇｎと発光制御線Ｅｎ－ｑ／２＋１～Ｅｎが含まれる。第１変形例に係る有機ＥＬ表示装置では、図４に示す方法でブロック分割を行うフレーム期間と、図６に示す方法でブロック分割を行うフレーム期間とが交互に現れる。

　駆動トランジスタＴ１の閾値電圧のブロック内の平均値がブロック間で異なる場合に、常に同じブロック分割を行うと、ブロック内の平均値の差に起因する輝度境界が表示画面に現れることがある。第１変形例に係る有機ＥＬ表示装置によれば、フレーム期間によってブロック分割の方法を切り替えることにより、輝度境界が表示画面に現れることを防止することができる。

　なお、第１変形例に係る有機ＥＬ表示装置は、ブロック分割の方法を３とおり以上に切り替えてもよく、ブロック分割の方法を複数のフレーム期間ごとに切り替えてもよく、図４および図６に示すブロック分割以外のブロック分割を行ってもよい。

　図７は、第２変形例に係る有機ＥＬ表示装置におけるデータ線駆動回路とデータ線の接続形態を示す図である。第２変形例に係る有機ＥＬ表示装置は、図７に示すデータ線駆動回路１３０を含んでいる。データ線駆動回路１３０は、ｍ本のデータ線に対応して、（ｍ／ｘ）個の検出／補正出力回路１２３を含んでいる。また、第２変形例に係る有機ＥＬ表示装置は、（ｍ／ｘ）個のセレクタ１３１を備えている。ただし、ｘは２以上ｍ未満の整数である。以下の説明では、ｘ＝３とする。

　検出／補正出力回路１２３は、セレクタ１３１を介して３本のデータ線に接続される。セレクタ１３１は、表示制御回路（図示せず）から出力された選択制御信号ＳＥＬ１～ＳＥＬ３に従い動作する。選択制御信号ＳＥＬ１がハイレベルのときには、検出／補正出力回路１２３と第１のデータ線は電気的に接続される。選択制御信号ＳＥＬ２がハイレベルのときには、検出／補正出力回路１２３と第２のデータ線は電気的に接続される。選択制御信号ＳＥＬ３がハイレベルのときには、検出／補正出力回路１２３と第３のデータ線は電気的に接続される。

　図８は、第２変形例に係る有機ＥＬ表示装置における信号の変化を示すタイミングチャートである。図８において、時刻ｔ２２～ｔ２７は第１ブロックの選択期間であり、時刻ｔ２２～ｔ２３は共通選択期間Ｙ１であり、時刻ｔ２４～ｔ２７は走査期間Ｙ２である。

　共通選択期間Ｙ１では、選択制御信号ＳＥＬ１～ＳＥＬ３はハイレベルである。このため、共通選択期間Ｙ１では、第１の実施形態に係る有機ＥＬ表示装置１における共通選択期間Ｘ１の処理（１列に並んだｑ個の画素回路に対する処理）が、３列に並んだ３ｑ個の画素回路１１に対して実行される。したがって、コンデンサ３２は、３ｑ個の画素回路１１内の駆動トランジスタの閾値電圧に応じた電圧に充電される。

　時刻ｔ２４～ｔ２５において、選択制御信号ＳＥＬ１～ＳＥＬ３は順にハイレベルになる。選択制御信号ＳＥＬ１がハイレベルのとき、検出／補正出力回路１２３はデータ線Ｓ１に接続され、データ線Ｓ１は補正後のデータ電圧Ｄ１＿１に充電される。選択制御信号ＳＥＬ２がハイレベルのとき、検出／補正出力回路１２３はデータ線Ｓ２に接続され、データ線Ｓ２は補正後のデータ電圧Ｄ１＿２に充電される。選択制御信号ＳＥＬ３がハイレベルのとき、検出／補正出力回路１２３はデータ線Ｓ３に接続され、データ線Ｓ３は補正後のデータ電圧Ｄ１＿３に充電される。

　第２変形例に係る有機ＥＬ表示装置によれば、検出／補正出力回路１２３を複数のデータ線に対応づけて設けることにより、データ線駆動回路１３０の回路規模を削減することができる。

　（第２の実施形態）
　本発明の第２の実施形態に係る有機ＥＬ表示装置は、第１の実施形態に係る有機ＥＬ表示装置と同じ構成（図１）を有する。第１の実施形態と第２の実施形態では、データ線駆動回路１２０内の検出／補正出力回路の構成が異なる。以下に示す各実施形態では、各実施形態の構成要素のうち先に述べた実施形態と同一の要素については、同一の参照符号を付して説明を省略する。

　図９は、本実施形態に係る有機ＥＬ表示装置のデータ線駆動回路に含まれる検出／補正出力回路の回路図である。図９には、データ線Ｓｉに対応した検出／補正出力回路１４３が記載されている。検出／補正出力回路１４３は、オペアンプ２０、７個のトランジスタ２１～２６、２８、３個のコンデンサ３１～３３、および、非反転増幅回路３６を含んでいる。検出／補正出力回路１４３は、抵抗素子３４、３５で構成された増幅回路に代えて、非反転増幅回路３６を含んでいる。

　検出／補正出力回路１４３では、トランジスタ２８のゲート端子と他方の導通端子とはオペアンプ２０の出力端子に接続される。非反転増幅回路３６は、トランジスタ２２の他方の導通端子とオペアンプ２０の非反転入力端子との間に設けられる。具体的には、非反転増幅回路３６の入力端子はトランジスタ２２の他方の導通端子に接続され、非反転増幅回路３６の出力端子はオペアンプ２０の非反転入力端子に接続される。非反転増幅回路３６は、ノードＮａの電圧を増幅する。非反転増幅回路３６の増幅率αは、抵抗素子３４、３５で構成された増幅回路の増幅率（Ｒ１＋Ｒ２）／Ｒ１に等しい。増幅された電圧は、オペアンプ２０の作用によってデータ線Ｓｉに印加される。

　第１の実施形態に係る有機ＥＬ表示装置１では、抵抗素子３４、３５で構成された増幅回路はトランジスタ２８で求めた電圧Ｖｃを増幅し、コンデンサ３２は増幅回路の出力電圧に応じた電圧を保持する。本実施形態に係る有機ＥＬ表示装置では、コンデンサ３２はトランジスタ２８で求めた電圧Ｖｃに応じた電圧を保持し、非反転増幅回路３６はコンデンサ３２に保持された電圧に応じた電圧を増幅する。第１の実施形態のように電圧を増幅した後に保持した場合と、本実施形態のように電圧を保持した後に増幅した場合とで、画素回路１１内のコンデンサＣ１に保持される電圧Ｖｔｈａの係数は同じになる。したがって、本実施形態に係る有機ＥＬ表示装置によれば、第１の実施形態に係る有機ＥＬ表示装置１と同様に、電流検出回路（トランジスタ２８）のサイズを増大させずに、駆動トランジスタＴ１の閾値電圧補償を高い精度で行うことができる。

　以上に示すように、本実施形態に係る有機ＥＬ表示装置では、データ線駆動回路１２０は、第１電圧Ｖｃに応じた電圧（Ｖｒｅｆ３－Ｖｃ）を保持する補償用容量素子（コンデンサ３２）と、補償用容量素子に保持された電圧に応じた電圧を増幅する増幅部（非反転増幅回路３６）とを含み、増幅部から出力された電圧｛α×（Ｖｄａｔａ－Ｖｃ＋Ｖｒｅｆ３）｝を用いて駆動トランジスタＴ１の制御端子と第１導通端子との間に、データ電圧Ｖｄａｔａと駆動トランジスタＴ１の閾値電圧Ｖｔｈとに応じた第２電圧を与える。第２電圧は、第１電圧Ｖｃを増幅した電圧α×Ｖｃに基づくものである。

　したがって、本実施形態に係る有機ＥＬ表示装置によれば、増幅部の出力電圧に基づき、駆動トランジスタＴ１の閾値電圧補償に必要な電圧を求めることができる。また、駆動電流の量に応じた第１電圧を増幅することにより、駆動トランジスタＴ１のゲインと電流検出回路（トランジスタ２８）のゲインに差がある場合でも、電流検出回路のサイズを増大させずに駆動トランジスタの閾値電圧補償を高い精度で行うことができる。

　なお、図９に示す検出／補正出力回路１４３では、非反転増幅回路３６をコンデンサ３２の後段側に設けることとしたが、非反転増幅回路３６をコンデンサ３２の前段側に設けてもよい。例えば、ノードＮｂとトランジスタ２５の一方の導通端子との間（図９に示す点Ｘａ）に非反転増幅回路３６を設けてもよく、あるいは、トランジスタ２５の他方の導通端子とオペアンプ２０の出力端子との間（図９に示す点Ｘｂ）に非反転増幅回路３６を設けてもよい。これらの変形例に係る有機ＥＬ表示装置によっても、第１および第２の実施形態に係る有機ＥＬ表示装置と同様の効果を得ることができる。

　（第３の実施形態）
　第３の実施形態では、寄生容量を考慮して増幅回路の増幅率を大きくした有機ＥＬ表示装置について説明する。実際の有機ＥＬ表示装置では、信号線に付随する寄生容量によって信号の減衰が発生する。図１０は、図３に示す画素回路１１と検出／補正出力回路１２３の信号線に付随する寄生容量の例を示す図である。図１０には、オペアンプ２０の非反転入力端子に付随する寄生容量Ｃｐ１と、画素回路１１で発生する寄生容量Ｃｐ２とが記載されている。寄生容量Ｃｐ１はコンデンサ３２に保持される電圧を減衰させ、寄生容量Ｃｐ２はコンデンサＣ１に保持される電圧を減衰させる。実際の有機ＥＬ表示装置では、寄生容量Ｃｐ１、Ｃｐ２が発生するので閾値電圧補償の効果が減少する。

　そこで、本発明の第３の実施形態に係る有機ＥＬ表示装置では、抵抗素子３４、３５で構成された増幅回路（あるいは、非反転増幅回路３６）の増幅率を、寄生容量を考慮しないで求めた値よりも大きくする。このため増幅回路は、トランジスタ２８で求めた電圧を寄生容量を考慮しない場合よりも大きく増幅する。したがって、本実施形態に係る有機ＥＬ表示装置によれば、寄生容量によって閾値電圧補償の効果が減少する場合でも、効果の減少分を補償して駆動トランジスタＴ１の閾値電圧補償を高い精度で行うことができる。

　なお、本実施形態に係る有機ＥＬ表示装置については、以下の変形例を構成することができる。図１１は、本発明の第３の実施形態の変形例に係る有機ＥＬ表示装置に含まれる画素回路と検出／補正出力回路の回路図である。図１１に示す画素回路１２は、第１の実施形態に係る画素回路１１にコンデンサＣ２を追加したものである。

　トランジスタＴ１の電流駆動（コンダクタンス）は、製造プロセスやＷ／Ｌ比などによって決まる。電流能力が大きい場合には、微小な電圧振幅を用いて微小な発光電流を制御する必要がある。このような場合、データ線駆動回路の出力に無視できないオフセットが発生する。このオフセットは、表示画面では筋状のむらとして認識される。

　この問題を解決するために、画素回路１２はコンデンサＣ２を含んでいる。コンデンサＣ１、Ｃ２の容量値をそれぞれＣ１、Ｃ２としたとき、コンデンサＣ２を設けることにより、トランジスタＴ１に対する印加電圧はＣ１／（Ｃ１＋Ｃ２）倍に減衰する。したがって、本変形例に係る有機ＥＬ表示装置によれば、コンデンサＣ２を含む画素回路１２を用いることにより、データ線駆動回路の出力オフセットのばらつきに起因する表示むらを解消することができる。

　（第４の実施形態）
　図１２は、本発明の第４の実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。図１２に示す有機ＥＬ表示装置２は、表示部１３、表示制御回路２００、走査線駆動回路２１０、データ線駆動回路２２０、ＤＲＡＭ２３０、および、フラッシュメモリ２４０を備えている。

　表示部１３は、ｎ本の走査線Ｇ１～Ｇｎ、ｍ本のデータ線Ｓ１～Ｓｍ、および、（ｍ×ｎ）個の画素回路１４を含んでいる。表示部１３には、ハイレベル電源電圧ＥＬＶＤＤとローレベル電源電圧ＥＬＶＳＳに加えて、電源回路（図示せず）から基準電圧Ｖｒｅｆが供給される。基準電圧Ｖｒｅｆを画素回路１４に供給するために、表示部１３には基準電圧線（図示せず）が設けられる。

　表示制御回路２００は、走査線駆動回路２１０とデータ線駆動回路２２０を制御すると共に、データ線駆動回路２２０から測定データＭＤ（詳細は後述）を受け取る。走査線駆動回路２１０は走査線Ｇ１～Ｇｎを駆動し、データ線駆動回路２２０はデータ線Ｓ１～Ｓｍを駆動する。データ線駆動回路２２０は、インターフェイス回路１２１、駆動信号生成回路１２２、および、ｍ個の電圧出力／電流測定回路２２３を含んでいる。データ線駆動回路２２０は、制御信号ＣＳ２に従い、映像データＶ１に応じたデータ電圧をデータ線Ｓ１～Ｓｍに印加する。

　有機ＥＬ表示装置２では、映像データＶ１は、映像データＶ０に対して補正処理を行うことにより求められる。ＤＲＡＭ２３０は、映像データＶ０の補正に用いる２種類の補正データ（ゲイン補正データと閾値電圧補正データ）を画素回路１４ごとに記憶する。表示制御回路２００は、ＤＲＡＭ２３０に記憶された補正データを用いて映像データＶ０を補正することにより、映像データＶ１を求める。また、表示制御回路２００は、データ線駆動回路２２０から受け取った測定データＭＤに基づき、ＤＲＡＭ２３０に記憶された補正データを更新する。表示制御回路２００は、電源オフ時に、ＤＲＡＭ２３０に記憶された補正データを読み出してフラッシュメモリ２４０に書き込む。表示制御回路２００は、電源オン時に、フラッシュメモリ２４０に記憶された補正データを読み出してＤＲＡＭ２３０に書き込む。なお、ＤＲＡＭ２３０とフラッシュメモリ２４０を表示制御回路２００に内蔵してもよい。

　図１３は、有機ＥＬ表示装置２の動作を示すタイミングチャートである。有機ＥＬ表示装置２では、１フレーム期間は映像信号期間と垂直同期期間に分割される。映像信号期間では走査線Ｇ１～Ｇｎが１水平期間（１Ｈ期間）に１本ずつ順に選択され、各水平期間では映像データＶ１に応じたｍ個のデータ電圧がｍ個の画素回路１４にそれぞれ書き込まれる（図１３では「プログラム」と記載）。垂直同期期間では、走査線Ｇ１～Ｇｎの中からｋ本（ｋは１以上ｎ未満の整数）の走査線が順に選択され、選択された走査線に接続されたｍ個の画素回路１４から駆動トランジスタを通過した駆動電流がデータ線Ｓ１～Ｓｍにそれぞれ出力される。データ線駆動回路２２０は、データ線Ｓ１～Ｓｍに出力されたｍ個の駆動電流を検出する機能を有する。表示制御回路２００は、データ線駆動回路２２０による検出結果に基づき、ＤＲＡＭ２３０に記憶された補正データを更新する（図１３では「電流検出と補正データ更新」と記載）。

　垂直同期期間で選択されるｋ本の走査線は、１フレーム期間ごとに切り替えられる。例えば、第Ｎフレーム期間の垂直同期期間（図１３に示すＭ１）で走査線Ｇ１～Ｇｋが選択された場合、第（Ｎ＋１）フレーム期間の垂直同期期間（図１３に示すＭ２）では走査線Ｇｋ＋１～Ｇ２ｋが選択され、第（Ｎ＋２）フレーム期間の垂直同期期間（図１３ではＭ３）では走査線Ｇ２ｋ＋１～Ｇ３ｋが選択される。各フレーム期間では、選択されたｋ本の走査線に接続された（ｍ×ｋ）個の画素回路１４の外部に出力された駆動電流が検出される。

　図１４は、データ線駆動回路２２０の詳細を示すブロック図である。データ線駆動回路２２０は、インターフェイス回路１２１（図示せず）、駆動信号生成回路１２２、および、ｍ個の電圧出力／電流測定回路２２３を含んでいる。データ線駆動回路２２０は、データ線Ｓ１～Ｓｍを駆動すると共に、画素回路１１からデータ線Ｓ１～Ｓｍに流れた駆動電流を検出する。

　図１５は、画素回路１４と電圧出力／電流測定回路２２３の回路図である。図１５には、画素回路ＰＸ（ｉ，ｊ）、データ線Ｓｉに対応したＤ／Ａ変換器１２７、および、データ線Ｓｉに対応した電圧出力／電流測定回路２２３が記載されている。

　画素回路１４は、有機ＥＬ素子Ｌ１、３個のトランジスタＴ１～Ｔ３、および、コンデンサＣ１を含んでいる。画素回路１４は、第１の実施形態に係る画素回路１１に類似した構成を有し、以下の点で画素回路１１と相違する。画素回路１４は、トランジスタＴ４を含んでいない。トランジスタＴ１のソース端子は、有機ＥＬ素子Ｌ１のアノード端子に接続される。トランジスタＴ２は、ハイレベル電源電圧ＥＬＶＤＤを供給するハイレベル電源線とトランジスタＴ１のゲート端子との間に設けられる。

　電圧出力／電流測定回路２２３は、オペアンプ４１、コンデンサ４２、スイッチ４３、Ａ／Ｄ変換器４４、減算器４５、および、除算器４６を含んでいる。オペアンプ４１の反転入力端子はデータ線Ｓｉに接続され、オペアンプ４１の非反転入力端子はＤ／Ａ変換器１２７の出力端子に接続される。オペアンプ４１の非反転入力端子には、映像データＶ１に応じたデータ電圧が与えられる。コンデンサ４２は、オペアンプ４１の反転入力端子と出力端子との間に設けられる。スイッチ４３は、オペアンプ４１の反転入力端子と出力端子との間に、コンデンサ４２と並列に設けられる。オペアンプ４１とコンデンサ４２で構成されるトランスインピーダンス回路は電流検出回路として機能し、スイッチ４３は機能選択スイッチとして機能する。

　入出力制御信号ＤＷＴがハイレベルのときには、スイッチ４３はオンし、オペアンプ４１の出力端子と反転入力端子は短絡される。このとき、オペアンプ４１は、バッファアンプとして機能し、Ｄ／Ａ変換器１２７から出力されたデータ電圧を低出力インピーダンスでデータ線Ｓｉに与える。なお、このとき、入出力制御信号ＤＷＴを用いて、データ電圧をＤ／Ａ変換器１２７に入力しないように制御することが好ましい。

　入出力制御信号ＤＷＴがローレベルのときには、スイッチ４３はオフし、オペアンプ４１の出力端子と反転入力端子はコンデンサ４２を介して接続される。このとき、オペアンプ４１とコンデンサ４２は積分アンプとして機能する。オペアンプ４１の非反転入力端子に与えられたデータ電圧をＶｍ（ｉ，ｊ，Ｐ）とすると、オペアンプ４１の反転入力端子の電圧も仮想短絡によってＶｍ（ｉ，ｊ，Ｐ）となる。このときに画素回路ＰＸ（ｉ，ｊ）からデータ線Ｓｉに流れる駆動電流をＩｍ（ｉ，ｊ，Ｐ）とすると、オペアンプ４１の出力電圧は｛Ｖｍ（ｉ，ｊ，Ｐ）－Ｒ×Ｉｍ（ｉ，ｊ，Ｐ）｝となる。ただし、入出力制御信号ＤＷＴがローレベルである期間の長さをＴｍ、コンデンサ４２の容量値をＣｍとしたとき、Ｒ＝Ｔｍ／Ｃｍである。

　Ａ／Ｄ変換器４４、減算器４５、および、除算器４６は、オペアンプ４１の出力電圧に基づき、データ線Ｓｉに流れる電流の量を求める電流算出部として機能する。Ａ／Ｄ変換器４４は、オペアンプ４１の出力電圧をデジタル値に変換する。減算器４５は、Ａ／Ｄ変換器４４から出力されたデジタル値から、Ｄ／Ａ変換器１２７に入力された映像データ（デジタル値）を減算する。除算器４６は、減算器４５の出力を（－Ｒ）で除算する。減算器４５の出力は｛－Ｒ×Ｉｍ（ｉ，ｊ，Ｐ）｝となり、除算器４６の出力はＩｍ（ｉ，ｊ，Ｐ）となる。

　このようにして電圧出力／電流測定回路２２３は、データ線Ｓｉに流れる駆動電流を測定し、駆動電流の量を示す測定データＭＤを出力する。なお、電圧出力／電流測定回路２２３は、電流検出回路として抵抗素子を含んでいてもよい。この場合、Ｒは抵抗素子の抵抗値である。

　以下、データ電圧Ｖｍ（ｉ，ｊ，Ｐ）に対応した映像データＶ１を同じ記号を用いてＶｍ（ｉ，ｊ，Ｐ）と表し、駆動電流Ｉｍ（ｉ，ｊ，Ｐ）の値を示す測定データＭＤを同じ記号を用いてＩｍ（ｉ，ｊ，Ｐ）と表すことがある。

　図１６は、有機ＥＬ表示装置２における１フレーム期間内の信号の変化を示すタイミングチャートである。以下の説明では、ｋ＝７、すなわち、１垂直同期期間内に７本の走査線が選択されるとする。図１６に示す期間種別信号Ｖは、映像信号期間ではローレベルになり、垂直同期期間ではハイレベルになる。

　図１７は、有機ＥＬ表示装置２における映像信号期間内の信号の変化を示すタイミングチャートである。図１７に示すように、映像信号期間では、入出力制御信号ＤＷＴは常にハイレベルである。時刻ｔ３１～ｔ３２（以下、プログラム期間Ａ１という）では、画素回路ＰＸ（ｉ，ｊ）にデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）を書き込む処理が行われる。なお、データ電圧Ｖｍ（ｉ，ｊ，Ｐ）は、階調値Ｐに対応した電圧に対して、画素回路ＰＸ（ｉ，ｊ）内の駆動トランジスタＴ１の閾値電圧補償とゲイン補償を行うことにより得られた電圧である。

　時刻ｔ３１より前では、走査信号Ｇｊはローレベルである。このとき、トランジスタＴ２、Ｔ３はオフ状態であり、トランジスタＴ１と有機ＥＬ素子Ｌ１にはコンデンサＣ１に保持された電圧に応じた駆動電流が流れる。有機ＥＬ素子Ｌ１は、このときの駆動電流に応じた輝度で発光する。

　時刻ｔ３１において、走査信号Ｇｊはハイレベルに変化する。これに伴い、トランジスタＴ２、Ｔ３はオンする。プログラム期間Ａ１では、オペアンプ４１の作用によって、データ線Ｓｉにデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）が印加される。このため、図１８に示すように、コンデンサＣ１の一端（下側の端子）にはデータ線ＳｉとトランジスタＴ３を介してデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）が与えられ、コンデンサＣ１の他端（上側の端子）にはトランジスタＴ２を介して基準電圧Ｖｒｅｆが与えられる。したがって、プログラム期間Ａ１において、コンデンサＣ１は次式（１２）に示す電圧Ｖｇｓに充電される。
　　Ｖｇｓ＝Ｖｒｅｆ－Ｖｍ（ｉ，ｊ，Ｐ）　…（１２）

　ただし、有機ＥＬ素子Ｌ１の発光閾値電圧をＶｔｈ＿Ｌ１としたとき、データ電圧Ｖｍ（ｉ，ｊ，Ｐ）は次式（１３）を満たすように決定される。
　　Ｖｍ（ｉ，ｊ，Ｐ）＜ＥＬＶＳＳ＋Ｖｔｈ＿Ｌ１　…（１３）
　式（１３）を満たすデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）を有機ＥＬ素子Ｌ１のアノード端子に与えることにより、プログラム期間Ａ１における有機ＥＬ素子Ｌ１の発光を防止することができる。

　時刻ｔ３２において、走査信号Ｇｊはローレベルに変化する。これに伴い、トランジスタＴ２、Ｔ３はオフし、コンデンサＣ１には式（１２）に示す電圧Ｖｇｓが保持される。時刻ｔ３２以降、トランジスタＴ１のソース端子はデータ線Ｓｉから電気的に切り離される。したがって、時刻ｔ３２以降、有機ＥＬ素子Ｌ１にはトランジスタＴ１を通過した駆動電流ＩＬ１が流れ、有機ＥＬ素子Ｌ１は駆動電流ＩＬ１に応じた輝度で発光する（図１９を参照）。トランジスタＴ１は飽和領域で動作するので、駆動電流ＩＬ１は次式（１４）で与えられる。式（１４）に含まれるトランジスタＴ１のゲインβは、次式（１５）で与えられる。
　　ＩＬ１＝（β／２）×（Ｖｇｓ－Ｖｔ）²
　　　　　＝（β／２）×｛Ｖｒｅｆ－Ｖｍ（ｉ，ｊ，Ｐ）－Ｖｔ｝²
　　　　　　　　　　　　　　　　　　　　　　　　　　　　…（１４）
　　β＝μ×（Ｗ／Ｌ）×Ｃｏｘ　…（１５）
　ただし、式（１４）および式（１５）において、Ｖｔ、μ、Ｗ、Ｌ、Ｃｏｘは、それぞれ、トランジスタＴ１の閾値電圧、移動度、ゲート幅、ゲート長、および、単位面積あたりのゲート絶縁膜容量を表す。

　図２０は、有機ＥＬ表示装置２における垂直同期期間内の信号の変化を示すタイミングチャートである。以下、画素回路ＰＸ（ｉ，ｊ）に関する処理について説明する。図２０に示すように、走査信号Ｇｊは５水平期間に亙ってハイレベルになり、各水平期間では以下の処理が行われる。時刻ｔ４１～ｔ４２（以下、第１プログラム期間Ｂ１という）では、第１階調値Ｐ１に対応したデータ電圧を書き込む処理が行われる。時刻ｔ４２～ｔ４３（以下、第１測定期間Ｂ２という）では、このときの駆動電流を測定する処理が行われる。時刻ｔ４３～ｔ４４（以下、第２プログラム期間Ｂ３という）では、第２階調値Ｐ２に対応したデータ電圧を書き込む処理が行われる。時刻ｔ４４～ｔ４５（以下、第２測定期間Ｂ４という）では、このときの駆動電流を測定する処理が行われる。時刻ｔ４５～ｔ４６（以下、第３プログラム期間Ｂ５という）では、階調値Ｐに対応したデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）を書き込む処理が行われる。

　第１階調値Ｐ１と第２階調値Ｐ２は、映像データＶ０が取り得る階調値の範囲内で、Ｐ１＜Ｐ２を満たすように決定される。例えば、映像データＶ０が取り得る階調値の範囲が０～２５５である場合、第１階調値Ｐ１は８０に決定され、第２階調値Ｐ２は１６０に決定される。

　以下、第１階調値Ｐ１に対応したデータ電圧を第１測定用電圧Ｖｍ（ｉ，ｊ，Ｐ１）、第１測定用電圧Ｖｍ（ｉ，ｊ，Ｐ１）を書き込んだときの駆動電流を第１駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）、第２階調値Ｐ２に対応したデータ電圧を第２測定用電圧Ｖｍ（ｉ，ｊ，Ｐ２）、第２測定用電圧Ｖｍ（ｉ，ｊ，Ｐ２）を書き込んだときの駆動電流を第２駆動電流Ｉｍ（ｉ，ｊ，Ｐ２）という。また、第１駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）に対応した測定データを第１測定データといい、同じ記号を用いてＩｍ（ｉ，ｊ，Ｐ１）と表す。第２駆動電流Ｉｍ（ｉ，ｊ，Ｐ２）に対応した測定データを第２測定データといい、同じ記号を用いてＩｍ（ｉ，ｊ，Ｐ２）と表す。

　図２０に示すように、時刻ｔ４１～ｔ４６において、走査信号Ｇｊはハイレベルである。入出力制御信号ＤＷＴは、第１～第３プログラム期間Ｂ１、Ｂ３、Ｂ５ではハイレベルになり、第１および第２測定期間Ｂ２、Ｂ４ではローレベルになる。このため、第１～第３プログラム期間Ｂ１、Ｂ３、Ｂ５では、スイッチ４３はオンし、オペアンプ４１はバッファアンプとして機能する。第１および第２測定期間Ｂ２、Ｂ４では、スイッチ４３はオフし、オペアンプ４１とコンデンサ４２は積分アンプとして機能する。

　時刻ｔ４１より前では、走査信号Ｇｊはローレベルである。時刻ｔ４１より前の画素回路ＰＸ（ｉ，ｊ）の動作は、図１７に示す時刻ｔ３１より前の動作と同じである。時刻ｔ４１において、走査信号Ｇｊはハイレベルに変化する。これに伴い、トランジスタＴ２、Ｔ３はオンする。第１プログラム期間Ｂ１では、オペアンプ４１の非反転入力端子には第１測定用電圧Ｖｍ（ｉ，ｊ，Ｐ１）が入力される。また、第１プログラム期間Ｂ１では、スイッチ４３はオンし、オペアンプ４１はバッファアンプとして機能する。このため、第１プログラム期間Ｂ１では、データ線Ｓｉには第１測定用電圧Ｖｍ（ｉ，ｊ，Ｐ１）が印加される。したがって、第１プログラム期間Ｂ１において、コンデンサＣ１は次式（１６）に示す電圧Ｖｇｓに充電される。
　　Ｖｇｓ＝Ｖｒｅｆ－Ｖｍ（ｉ，ｊ，Ｐ１）　…（１６）

　時刻ｔ４２において、入出力制御信号ＤＷＴはローレベルに変化する。これに伴い、スイッチ４３はオフし、オペアンプ４１とコンデンサ４２は積分アンプとして機能する。第１測定期間Ｂ２でも、オペアンプ４１の非反転入力端子には第１測定用電圧Ｖｍ（ｉ，ｊ，Ｐ１）が入力される。このため、オペアンプ４１の反転入力端子の電圧も、仮想短絡によってＶｍ（ｉ，ｊ，Ｐ１）となる。

　第１測定期間Ｂ２では、オン状態のトランジスタＴ３を経由する電流経路が形成される。第１階調値Ｐ１についても式（１３）が成立するので、第１測定期間Ｂ２では有機ＥＬ素子Ｌ１に電流は流れない。したがって、トランジスタＴ１を通過した第１駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）は、データ線Ｓｉに流れる（図２１を参照）。電圧出力／電流測定回路２２３は、画素回路ＰＸ（ｉ，ｊ）からデータ線Ｓｉに流れた第１駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）を測定し、その値を示す第１測定データＩｍ（ｉ，ｊ，Ｐ１）を出力する。

　第２プログラム期間Ｂ３における画素回路ＰＸ（ｉ，ｊ）とデータ線駆動回路２２０の動作は、第１プログラム期間Ｂ１における動作と同様である。第２測定期間Ｂ４における画素回路ＰＸ（ｉ，ｊ）とデータ線駆動回路２２０の動作は、第１測定期間Ｂ２における動作と同様である。ただし、第２プログラム期間Ｂ３では画素回路ＰＸ（ｉ，ｊ）に第２測定用電圧Ｖｍ（ｉ，ｊ，Ｐ２）が書き込まれ、第２測定期間Ｂ４では第２駆動電流Ｉｍ（ｉ，ｊ，Ｐ２）が測定され、その値を示す第２測定データＩｍ（ｉ，ｊ，Ｐ２）が出力される。

　第３プログラム期間Ｂ５における画素回路ＰＸ（ｉ，ｊ）とデータ線駆動回路２２０の動作は、プログラム期間Ａ１（図１７）における動作と同様である。ただし、第３プログラム期間Ｂ５で書き込まれるデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）は、第１測定期間Ｂ２で求めた第１測定データＩｍ（ｉ，ｊ，Ｐ１）と第２測定期間Ｂ４で求めた第２測定データＩｍ（ｉ，ｊ，Ｐ２）を用いて補正データを更新し、更新後の補正データを用いて閾値電圧補償とゲイン補償を行うことにより得られた電圧である。時刻ｔ４６において、走査信号Ｇｊはローレベルに変化する。時刻ｔ４６より後の画素回路ＰＸ（ｉ，ｊ）の動作は、図１７に示す時刻ｔ３２より後の動作と同じである。

　１垂直同期期間内にｋ本の走査線が順に選択され、選択された走査線について上記５個の処理（期間Ｂ１～Ｂ５における処理）が順に行われる。これにより、１垂直同期期間内に、ｋ本の走査線に接続された（ｍ×ｋ）個の画素回路１４について、第１測定データＩｍ（ｉ，ｊ，Ｐ１）と第２測定データＩｍ（ｉ，ｊ，Ｐ２）を求めることができる。したがって、（ｎ／ｋ）個のフレーム期間で、表示部１３に含まれるすべての画素回路１４について、第１測定データＩｍ（ｉ，ｊ，Ｐ１）と第２測定データＩｍ（ｉ，ｊ，Ｐ２）を求めることができる。例えば、表示部１３がＦＨＤ（Full High Definition）方式の表示パネルに形成されている場合、走査線の総数は１１２５本であり、有効走査線数は１０８０本である。ｋ＝７とした場合、１５５（＝１０８０／７）フレーム期間で、表示部１３に含まれるすべての画素回路１４について、第１測定データＩｍ（ｉ，ｊ，Ｐ１）と第２測定データＩｍ（ｉ，ｊ，Ｐ２）を求めることができる。

　図２２は、有機ＥＬ表示装置２における補正処理を示すブロック図である。表示制御回路２００は、ＤＲＡＭ２３０の記憶領域の一部をゲイン補正メモリ２３１として使用し、ＤＲＡＭ２３０の記憶領域の他の一部を閾値電圧補正メモリ２３２として使用する。ゲイン補正メモリ２３１は、画素回路１４内の駆動トランジスタについてゲイン補償を行うためのデータ（以下、ゲイン補正データという）を記憶する。閾値電圧補正メモリ２３２は、画素回路１４内の駆動トランジスタの閾値電圧に応じたデータ（以下、閾値電圧補正データという）を記憶する。より詳細には、閾値電圧補正メモリ２３２は、駆動トランジスタの閾値電圧の値を示すデータを記憶する。後述するように、閾値電圧補正データは、駆動電流（駆動トランジスタを通過した電流）を変換した電圧を用いて求められる。閾値電圧補正メモリ２３２は、駆動トランジスタの閾値電圧に応じたデータを画素回路ごとに記憶する記憶部として機能する。

　（ｍ×ｎ）個の画素回路１４に対応して、ゲイン補正メモリ２３１は（ｍ×ｎ）個のゲイン補正データを記憶し、閾値電圧補正メモリ２３２は（ｍ×ｎ）個の閾値電圧補正データを記憶する。以下、画素回路ＰＸ（ｉ，ｊ）に対応したゲイン補正データをＢ２Ｒ（ｉ，ｊ）と表し、画素回路ＰＸ（ｉ，ｊ）に対応した閾値電圧補正データをＶｔ（ｉ，ｊ）と表す。初期状態では、ゲイン補正データＢ２Ｒ（ｉ，ｊ）はすべて１に設定され、閾値電圧補正データＶｔ（ｉ，ｊ）はすべて同じ値に設定される。

　表示制御回路２００は、第１ＬＵＴ（Look up Table ）２０１、乗算器２０２、２０５、加算器２０３、減算器２０４、第２ＬＵＴ２０６、および、ＣＰＵ２０７を含んでいる。なお、ＣＰＵ２０７に代えてロジック回路を用いてもよい。

　第１ＬＵＴ２０１は、映像データＶ０の階調値と電圧値を対応づけて記憶している。映像データＶ０の階調値がＰのとき、第１ＬＵＴ２０１は階調値Ｐに対応した電圧値Ｖｃ（Ｐ）を出力する。乗算器２０２は、第１ＬＵＴ２０１から出力された電圧値Ｖｃ（Ｐ）と、ゲイン補正メモリ２３１から読み出されたゲイン補正データＢ２Ｒ（ｉ，ｊ）とを乗算する。加算器２０３は、乗算器２０２の出力と閾値電圧補正メモリ２３２から読み出された閾値電圧補正データＶｔ（ｉ，ｊ）とを加算する。減算器２０４の一方の入力には、基準電圧Ｖｒｅｆの値を示すデータが与えられる。減算器２０４は、基準電圧Ｖｒｅｆの値から加算器２０３の出力を減算する。乗算器２０５は、減算器２０４の出力に定数α（α＞１）を乗算する。乗算器２０５の出力は、次式（１７）で与えられる。
　　Ｖｍ（ｉ，ｊ，Ｐ）
　＝α｛Ｖｒｅｆ－Ｖｃ（Ｐ）×Ｂ２Ｒ（ｉ，ｊ）－Ｖｔ（ｉ，ｊ）｝
　　　　　　　　　　　　　　　　　　　　　　　　　　　　…（１７）

　式（１７）を式（１４）に代入すると、次式（１８）が導かれる。
　　ＩＬ１＝（β／２）×α² ×｛Ｖｃ（Ｐ）×Ｂ２Ｒ（ｉ，ｊ）
　　　　　　　　　　　　　　　　＋Ｖｔ（ｉ，ｊ）－Ｖｔ｝²   …（１８）
　したがって、トランジスタＴ１の状態に応じてゲイン補正データＢ２Ｒ（ｉ，ｊ）と閾値電圧補正データＶｔ（ｉ，ｊ）を変化させることにより、閾値電圧補償とゲイン補償の両方を画素回路１４ごとに行うことができる。映像データＶｍ（ｉ，ｊ，Ｐ）は、データ線駆動回路２２０に送信される。

　第１ＬＵＴ２０１は、階調値Ｐに対して以下の変換を行う。有機ＥＬ素子Ｌ１が最大輝度で発光するときに有機ＥＬ素子を流れる電流をＩｗとし、そのときのトランジスタＴ１のゲート－ソース間電圧Ｖｇｓが次式（１９）で与えられるとする。
　　Ｖｇｓ＝Ｖｗ＋Ｖｔｈ　…（１９）
　この場合、第１ＬＵＴ２０１は、例えば次式（２０）に示す変換を行う。
　　Ｖｃ（Ｐ）＝Ｖｗ×Ｐ^1.1   …（２０）

　式（２０）に示す電圧Ｖｃ（Ｐ）を用いた場合、階調値Ｐに対応した駆動電流ＩＬ１（Ｐ）は次式（２１）で与えられる。なお、Ｂ２Ｒ（ｉ，ｊ）＝１、Ｖｔ（ｉ，ｊ）＝Ｖｔと仮定する。
　　ＩＬ１（Ｐ）＝（β／２）×Ｖｗ²×Ｐ^2.2　…（２１）
　したがって、駆動電流ＩＬ１は、階調値Ｐに対してγ＝２．２の特性を有する。有機ＥＬ素子Ｌ１の発光輝度は駆動電流ＩＬ１に比例するので、有機ＥＬ素子Ｌ１の発光輝度も階調値Ｐに対してγ＝２．２の特性を有する。

　トランジスタＴ１の出力電流が入力電圧に対して２乗特性になる理想的な場合には、式（２１）が成立する。しかし、実際には、出力電流が小さい領域では、出力電流は２乗特性から外れる。そこで、第１ＬＵＴ２０１は、式（２０）に示す変換に代えて、階調値Ｐに応じて非線形に変化する値Ｖｎ（Ｐ）を用いて次式（２２）に示す変換を行うことがより好ましい。これにより、第１ＬＵＴ２０１における変換精度を向上させることができる。
　　Ｖｃ（Ｐ）＝Ｖｗ×Ｖｎ（Ｐ）　…（２２）

　第２ＬＵＴ２０６は、第１階調値Ｐ１を次式（２３）に示す第１理想特性データＩＯ（Ｐ１）に変換し、第２階調値Ｐ２を次式（２４）に示す第２理想特性データＩＯ（Ｐ２）に変換する。
　　ＩＯ（Ｐ１）＝Ｉｗ×Ｐ１^2.2   …（２３）
　　ＩＯ（Ｐ２）＝Ｉｗ×Ｐ２^2.2   …（２４）

　ＣＰＵ２０７は、データ線駆動回路２２０から第１測定データＩｍ（ｉ，ｊ，Ｐ１）と第２測定データＩｍ（ｉ，ｊ，Ｐ２）を受け取る。ＣＰＵ２０７は、第１測定データＩｍ（ｉ，ｊ，Ｐ１）を受け取ったときには、第１階調値Ｐ１に対応した第１理想特性データＩＯ（Ｐ１）を第２ＬＵＴ２０６から読み出し、第１理想特性データＩＯ（Ｐ１）と第１測定データＩｍ（ｉ，ｊ，Ｐ１）の比較結果に応じて、閾値電圧補正メモリ２３２に記憶された閾値電圧補正データＶｔ（ｉ，ｊ）を更新する。ＣＰＵ２０７は、次式（２５）が成立する場合には閾値電圧補正データＶｔ（ｉ，ｊ）にΔＶを加算し、次式（２６）が成立する場合には閾値電圧補正データＶｔ（ｉ，ｊ）からΔＶを減算し、次式（２７）が成立する場合には閾値電圧補正データＶｔ（ｉ，ｊ）を更新しない。なお、ΔＶは予め定めた固定値である。
　　ＩＯ（Ｐ１）－Ｉｍ（ｉ，ｊ，Ｐ１）＞０　…（２５）
　　ＩＯ（Ｐ１）－Ｉｍ（ｉ，ｊ，Ｐ１）＜０　…（２６）
　　ＩＯ（Ｐ１）－Ｉｍ（ｉ，ｊ，Ｐ１）＝０　…（２７）

　ＣＰＵ２０７は、第２測定データＩｍ（ｉ，ｊ，Ｐ２）を受け取ったときには、第２階調値Ｐ２に対応した第２理想特性データＩＯ（Ｐ２）を第２ＬＵＴ２０６から読み出し、第２理想特性データＩＯ（Ｐ２）と第２測定データＩｍ（ｉ，ｊ，Ｐ２）の比較結果に応じて、ゲイン補正メモリ２３１に記憶されたゲイン補正データＢ２Ｒ（ｉ，ｊ）を更新する。ＣＰＵ２０７は、次式（２８）が成立する場合にはゲイン補正データＢ２Ｒ（ｉ，ｊ）にΔＢを加算し、次式（２９）が成立する場合にはゲイン補正データＢ２Ｒ（ｉ，ｊ）からΔＢを減算し、次式（３０）が成立する場合にはゲイン補正データＢ２Ｒ（ｉ，ｊ）を更新しない。なお、ΔＢは予め定めた固定値である。
　　ＩＯ（Ｐ２）－Ｉｍ（ｉ，ｊ，Ｐ２）＞０　…（２８）
　　ＩＯ（Ｐ２）－Ｉｍ（ｉ，ｊ，Ｐ２）＜０　…（２９）
　　ＩＯ（Ｐ２）－Ｉｍ（ｉ，ｊ，Ｐ２）＝０　…（３０）

　第１測定用電圧Ｖｍ（ｉ，ｊ，Ｐ１）をトランジスタＴ１のゲート端子に印加したとき、トランジスタＴ１のゲート－ソース間電圧Ｖｇｓは比較的小さい。このため、第１測定データＩｍ（ｉ，ｊ，Ｐ１）は、閾値電圧Ｖｔのずれに応じて大きく変動する。一方、第２測定用電圧Ｖｍ（ｉ，ｊ，Ｐ２）をトランジスタＴ１のゲート端子に印加したとき、トランジスタＴ１のゲート－ソース間電圧Ｖｇｓは比較的大きい。このため、第２測定データＩｍ（ｉ，ｊ，Ｐ２）は、閾値電圧Ｖｔのずれに応じて変動しにくい一方で、ゲインβのずれによって大きく変動する。このため、有機ＥＬ表示装置２では、閾値電圧補正データＶｔ（ｉ，ｊ）を更新するか否かの判断基準として第１測定データＩｍ（ｉ，ｊ，Ｐ１）が使用され、ゲイン補正データＢ２Ｒ（ｉ，ｊ）を更新するか否かの判断基準として第２測定データＩｍ（ｉ，ｊ，Ｐ２）が使用される。

　図２３は、走査線駆動回路２１０の回路図である。走査線駆動回路２１０は、２個のシフトレジスタ２１１、２１２、および、セレクタ部２１３を含んでいる。シフトレジスタ２１１は、ｎ個のＤフリップフロップとｎ個のＡＮＤ回路を含んでいる。ｎ個のＤフリップフロップは直列に接続され、初段のＤフリップフロップのＤ端子には第１スタートパルスＳＰＶが入力される。シフトレジスタ２１１は、１水平期間を周期とする第１クロックＨＣＫに従い動作する。ＡＮＤ回路は、シフトレジスタ２１１の各段の出力と第１イネーブル信号ＤＯＥの論理積を出力する。シフトレジスタ２１１は、映像信号期間における走査信号を生成する。

　シフトレジスタ２１２は、ｎ個のＤフリップフロップとｎ個のＡＮＤ回路を含んでいる。ｎ個のＤフリップフロップは直列に接続され、初段のＤフリップフロップのＤ端子には第２スタートパルスＳＰＭが入力される。シフトレジスタ２１２は、５水平期間を周期とする第２クロックＨ５ＣＫに従い動作する。ＡＮＤ回路は、シフトレジスタ２１２の各段の出力と第２イネーブル信号ＭＯＥの論理積を出力する。シフトレジスタ２１２は、垂直同期期間における走査信号を生成する。

　セレクタ部２１３は、ｎ個のセレクタを含んでいる。セレクタは、セレクタ制御信号ＭＳ＿ＩＭがローレベルのときにはシフトレジスタ２１１の出力を選択し、セレクタ制御信号ＭＳ＿ＩＭがハイレベルのときにはシフトレジスタ２１２の出力を選択する。したがって、セレクタ部２１３は、映像信号期間ではシフトレジスタ２１１の出力を選択し、垂直同期期間ではシフトレジスタ２１２の出力を選択する。セレクタ部２１３の出力は、走査線Ｇ１～Ｇｎに与えられる。

　図２４は、走査線駆動回路２１０のタイミングチャートである。図２４において、ＱＡ１～ＱＡｎはシフトレジスタ２１１に含まれるｎ個のＤフリップフロップの出力を表し、ＱＢ１～ＱＢｎはシフトレジスタ２１２に含まれるｎ個のＤフリップフロップの出力を表す。第１クロックＨＣＫは、映像信号期間において１水平期間につき１回ハイレベルになる。第２クロックＨ５ＣＫは、垂直同期期間において５水平期間につき１回、全部でｋ回ハイレベルになる。第１イネーブル信号ＤＯＥは、映像信号期間では第１クロックＨＣＫと逆のレベルになり、垂直同期期間では常にローレベルになる。第２イネーブル信号ＭＯＥは、映像信号期間では常にローレベルになり、垂直同期期間では、第２クロックＨ５ＣＫの１個目のパルスの立ち下がりでハイレベルに変化し、第２クロックＨ５ＣＫのｋ個目のパルスの立ち下がり時から５水平期間後にローレベルに変化する。

　このようにして有機ＥＬ表示装置２は、駆動トランジスタの閾値電圧補償とゲイン補償の両方を画素回路１４ごとに行う。

　本実施形態に係る有機ＥＬ表示装置２では、閾値電圧補正メモリ２３２から読み出した閾値電圧補正データＶｔ（ｉ，ｊ）を用いて補正された映像データＶｍ（ｉ，ｊ，Ｐ）は、乗算器２０５を用いてα倍（α＞１）に増幅される。したがって、本実施形態に係る有機ＥＬ表示装置２によれば、寄生容量によって閾値電圧補償の効果が減少する場合でも、効果の減少分を補償して駆動トランジスタＴ１の閾値電圧補償を高い精度で行うことができる。

　以上に示すように、本実施形態に係る有機ＥＬ表示装置２は、駆動トランジスタＴ１の閾値電圧に応じたデータ（閾値電圧補正データＶｔ（ｉ，ｊ））を画素回路１４ごとに記憶する記憶部（閾値電圧補正メモリ２３２）を備えている。データ線駆動回路２２０は、電流検出時（第１および第２測定期間Ｂ２、Ｂ４）に、駆動トランジスタＴ１の制御端子（ゲート端子）と第１導通端子（ソース端子）との間に検出用電圧（第１および第２測定用電圧Ｖｍ（ｉ，ｊ，Ｐ１）、Ｖｍ（ｉ，ｊ，Ｐ２））に応じた電圧（例えば、式（１６）に示す電圧Ｖｇｓ）を与え、駆動トランジスタＴ１を通過して画素回路１１の外部に出力された駆動電流を第１電圧（オペアンプ４１の出力電圧）に変換し、電圧書き込み時（プログラム期間）に、駆動トランジスタＴ１の制御端子と第１導通端子との間に映像データＶ０と駆動トランジスタＴ１の閾値電圧Ｖｔとに応じた第２電圧（式（１２）に示す電圧Ｖｇｓ）を与える。なお、式（１２）の右辺に現れるデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）は、駆動トランジスタＴ１の閾値電圧補償を行った後の電圧である。第２電圧は、第１電圧を用いて求めた駆動トランジスタＴ１の閾値電圧を用いて補正された映像データを増幅した結果Ｖｍ（ｉ，ｊ，Ｐ）に基づくものである。表示制御回路２００は、記憶部に記憶されたデータを第１電圧に基づき更新し、記憶部から読み出したデータを用いて映像データを補正し、補正後の映像データに定数αを乗算することによりデータ線駆動回路２２０の出力電圧のレベルを求める。

　このように本実施形態に係る有機ＥＬ表示装置２では、画素回路１４の外部に出力された駆動電流は第１電圧に変換され、電圧書き込み時に駆動トランジスタには第１電圧を用いて求めた駆動トランジスタの閾値電圧を用いて補正された映像データを増幅した結果に基づく第２電圧が与えられる。したがって、寄生容量によって閾値電圧補償の効果が減少する場合でも、効果の減少分を補償して駆動トランジスタＴ１の閾値電圧補償を高い精度で行うことができる。

　また、表示制御回路２００は、増幅後データを用いて駆動トランジスタの閾値電圧とゲインを補償する補正処理（図２２に示す処理）を映像データＶ０に対して行う。したがって、画素回路１４ごとに駆動トランジスタＴ１の閾値電圧とゲインを補償することにより、表示画像の画質を向上させることができる。

　なお、第４の実施形態に係る有機ＥＬ表示装置２の変形例として、閾値電圧補正データを記憶する閾値電圧補正メモリを備え、駆動トランジスタの閾値電圧補償だけを行う有機ＥＬ表示装置が考えられる。この変形例に係る有機ＥＬ表示装置によれば、画素回路ごとに駆動トランジスタの閾値電圧を補償することにより、表示画像の画質を向上させることができる。

　（第５の実施形態）
　図２５は、本発明の第５の実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。図２５に示す有機ＥＬ表示装置３は、表示部１５、表示制御回路２００、走査線駆動回路２１０、データ線駆動回路３２０、ＤＲＡＭ２３０、および、フラッシュメモリ２４０を備えている。

　表示部１５は、ｎ本の走査線Ｇ１～Ｇｎ、ｍ本のデータ線Ｓ１～Ｓｍ、ｍ本のモニタ線Ｍ１～Ｍｍ、および、（ｍ×ｎ）個の画素回路１６を含んでいる。データ線Ｓ１～Ｓｍ、走査線Ｇ１～Ｇｎ、および、（ｍ×ｎ）個の画素回路１６は、第１の実施形態に係る表示部１０と同様に配置される。モニタ線Ｍ１～Ｍｍは、データ線Ｓ１～Ｓｍと平行に配置される。画素回路１６にハイレベル電源電圧ＥＬＶＤＤとローレベル電源電圧ＥＬＶＳＳを供給するために、表示部１５にはハイレベル電源線とローレベル電源線（いずれも図示せず）が設けられる。

　図２６は、データ線駆動回路３２０の詳細を示すブロック図である。データ線駆動回路３２０は、インターフェイス回路１２１（図示せず）、駆動信号生成回路１２２、および、ｍ個の電圧出力／電流測定回路２２３を含んでいる。データ線駆動回路３２０は、データ線Ｓ１～Ｓｍを駆動すると共に、画素回路１６からモニタ線Ｍ１～Ｍｍに流れた駆動電流を検出する。

　各電圧出力／電流測定回路２２３は、モニタ線Ｍ１～Ｍｍのいずれかに接続される。入出力制御信号ＤＷＴがハイレベルのときには、電圧出力／電流測定回路２２３は、対応するモニタ線Ｍｉに対して、電源回路（図示せず）から供給された基準電圧Ｖｒｅｆを印加する。入出力制御信号ＤＷＴがローレベルのときには、電圧出力／電流測定回路２２３は、画素回路ＰＸ（ｉ，ｊ）からモニタ線Ｍｉに流れた駆動電流を測定し、測定結果を示す測定データＭＤを出力する。

　図２７は、画素回路１６と電圧出力／電流測定回路２２３の回路図である。図２７には、画素回路ＰＸ（ｉ，ｊ）、データ線Ｓｉに対応したＤ／Ａ変換器１２７、および、モニタ線Ｍｉに対応した電圧出力／電流測定回路２２３が記載されている。

　画素回路１６は、有機ＥＬ素子Ｌ１、３個のトランジスタＴ１１～Ｔ１３、および、コンデンサＣ１を含んでいる。トランジスタＴ１１～Ｔ１３は、いずれもｎチャネル型である。トランジスタＴ１１～Ｔ１３は、例えば、半導体層が酸化インジウムガリウム亜鉛などの酸化物半導体を含むＴＦＴである。トランジスタＴ１１～Ｔ１３は、それぞれ、駆動トランジスタ、入力トランジスタおよび出力トランジスタとして機能し、コンデンサＣ１は容量素子として機能する。

　トランジスタＴ１１は、有機ＥＬ素子Ｌ１と直列に接続され、ハイレベル電源電圧ＥＬＶＤＤを供給するハイレベル電源線とローレベル電源電圧ＥＬＶＳＳを供給するローレベル電源線との間に設けられる。トランジスタＴ１１のドレイン端子はハイレベル電源線に接続され、トランジスタＴ１１のソース端子は有機ＥＬ素子Ｌ１のアノード端子に接続される。有機ＥＬ素子Ｌ１のカソード端子は、ローレベル電源線に接続される。トランジスタＴ１２は、データ線ＳｉとトランジスタＴ１１のゲート端子との間に設けられる。トランジスタＴ１３は、モニタ線ＭｉとトランジスタＴ１１のソース端子との間に設けられる。トランジスタＴ１２、Ｔ１３のゲート端子は、走査線Ｇｊに接続される。コンデンサＣ１は、トランジスタＴ１のゲート端子とソース端子との間に設けられる。

　電圧出力／電流測定回路２２３は、第４の実施形態とは異なる態様に接続される。本実施形態では、オペアンプ４１の反転入力端子はモニタ線Ｍｉに接続され、オペアンプ４１の非反転入力端子には基準電圧Ｖｒｅｆが固定的に与えられる。減算器４５の一方の端子には、基準電圧Ｖｒｅｆに対応したデジタル値Ｖｒｅｆ＿ｄが固定的に与えられる。減算器４５は、Ａ／Ｄ変換器４４から出力されたデジタル値からデジタル値Ｖｒｅｆ＿ｄを減算する。なお、基準電圧Ｖｒｅｆがゼロの場合には、減算器４５を削除してもよい。

　入出力制御信号ＤＷＴがハイレベルのときには、スイッチ４３はオンする。このときオペアンプ４１は、バッファアンプとして機能し、基準電圧Ｖｒｅｆを低出力インピーダンスでモニタ線Ｍｉに与える。入出力制御信号ＤＷＴがローレベルのときには、スイッチ４３はオフし、オペアンプ４１とコンデンサ４２は積分アンプとして機能する。このとき除算器４６の出力は、トランジスタＴ１１を通過してモニタ線Ｍｉに流れる駆動電流の値を示すＩｍ（ｉ，ｊ，Ｐ）となる。

　画素回路１６と電圧出力／電流測定回路２２３は、第４の実施形態と同じタイミングで動作する（図１６、図１７および図２０を参照）。入出力制御信号ＤＷＴと走査信号Ｇ１～Ｇｎは、図１６に示すタイミングで変化する。映像信号期間（図１７）では、入出力制御信号ＤＷＴは常にハイレベルであるので、電圧出力／電流測定回路２２３はモニタ線Ｍｉに基準電圧Ｖｒｅｆを与える。プログラム期間Ａ１では、走査信号Ｇｊはハイレベルになり、データ線Ｓｉには電圧Ｖｍ（ｉ，ｊ，Ｐ）が印加される。このため、プログラム期間Ａ１では、トランジスタＴ１２、Ｔ１３はオンし、コンデンサＣ１は電圧｛Ｖｍ（ｉ，ｊ，Ｐ）－Ｖｒｅｆ｝に充電される。プログラム期間Ａ１が終了し、走査信号Ｇｊがローレベルになると、トランジスタＴ１２、Ｔ１３はオフし、コンデンサＣ１には電圧｛Ｖｍ（ｉ，ｊ，Ｐ）－Ｖｒｅｆ｝が保持される。これ以降、有機ＥＬ素子Ｌ１は、コンデンサＣ１に保持された電圧に応じた輝度で発光する。

　垂直同期期間（図２０）では、走査信号Ｇｊは５水平期間に亙ってハイレベルになり、入出力制御信号ＤＷＴは第１～第３プログラム期間Ｂ１、Ｂ３、Ｂ５ではハイレベルになり、第１および第２測定期間Ｂ２、Ｂ４ではローレベルになる。このため、第１～第３プログラム期間Ｂ１、Ｂ３、Ｂ５ではオペアンプ４１はバッファアンプとして機能し、第１および第２測定期間Ｂ２、Ｂ４ではオペアンプ４１とコンデンサ４２は積分アンプとして機能する。第１プログラム期間Ｂ１では、第１階調値Ｐ１に対応したデータ電圧Ｖｍ（ｉ，ｊ，Ｐ１）がデータ線Ｓｉに印加され、コンデンサＣ１は電圧｛Ｖｍ（ｉ，ｊ，Ｐ１）－Ｖｒｅｆ｝に充電される。第１測定期間Ｂ２では、トランジスタＴ１１を通過した駆動電流は、モニタ線Ｍｉに流れる。電圧出力／電流測定回路２２３は、画素回路ＰＸ（ｉ，ｊ）からモニタ線Ｍｉに流れた駆動電流を測定し、その値を示す第１測定データＩｍ（ｉ，ｊ，Ｐ１）を出力する。第２および第３プログラム期間Ｂ３、Ｂ５では第１プログラム期間Ｂ１と同様の処理が行われ、第２測定期間Ｂ４では第１測定期間Ｂ２と同様の処理が行われる。表示制御回路２００は、第４の実施形態と同様に、図２２に示す補正処理を行う。

　以上に示すように、本実施形態に係る有機ＥＬ表示装置３では、画素回路１６は、電気光学素子（有機ＥＬ素子Ｌ１）と、電気光学素子と直列に設けられた駆動トランジスタＴ１１とを含んでいる。データ線駆動回路３２０は、第４の実施形態と同様に動作する。表示部１５は複数のモニタ線Ｍ１～Ｍｍを含み、データ線駆動回路３２０は、電流検出時（第１および第２測定期間Ｂ２、Ｂ４）に、データ線Ｓｉに検出用電圧（第１および第２測定用電圧Ｖｍ（ｉ，ｊ，Ｐ１）、Ｖｍ（ｉ，ｊ，Ｐ２））を与え、画素回路１６からモニタ線Ｍｉに流れた駆動電流を検出する。したがって、データ線Ｓ１～Ｓｍとは別にモニタ線Ｍ１～Ｍｍを有する表示装置において、データ線Ｓｉに検出用電圧を与えたときにモニタ線Ｍｉに流れる駆動電流を検出することができる。

　また、画素回路１６は、データ線Ｓｉと駆動トランジスタＴ１１の制御端子（ゲート端子）との間に設けられ、走査線Ｇｉに接続された制御端子（ゲート端子）を有する入力トランジスタＴ１２と、モニタ線Ｍｉと駆動トランジスタＴ１の第１導通端子（ソース端子）との間に設けられ、走査線に接続された制御端子を有する出力トランジスタＴ１３と、駆動トランジスタＴ１１の制御端子と第１導通端子との間に設けられた容量素子（コンデンサＣ１）とをさらに含んでいる。したがって、駆動トランジスタＴ１１の制御端子と第１導通端子との間に容量素子を有し、駆動トランジスタＴ１１の制御端子にデータ線Ｓｉの電圧を印加して使用する画素回路１６について、駆動トランジスタＴ１１の閾値電圧補償を高い精度で行うことができる。

　なお、以上の説明では表示部１０は画素回路１１（図３）を含み、表示部１３は画素回路１４（図１５）を含み、表示部１５は画素回路１６（図２７）を含むこととしたが、本発明の有機ＥＬ表示装置の表示部は他の画素回路を含んでいてもよい。例えば、表示部は、発光制御線を含まず、図２８に示す画素回路を（ｍ×ｎ）個含んでいてもよい。図２８に示す画素回路１７ａは、画素回路１１からトランジスタＴ４を削除したものである。画素回路１７ａでは、トランジスタＴ１のソース端子は有機ＥＬ素子Ｌ１のアノード端子に接続される。

　あるいは、表示部は、ｎ本の発光制御線Ｅ１～Ｅｎと共に、図２９～図３３に示す画素回路を（ｍ×ｎ）個含んでいてもよい。図２９に示す画素回路１７ｂは、画素回路１１においてトランジスタＴ４の位置を変更したものである。画素回路１７ｂでは、トランジスタＴ４のドレイン端子はハイレベル電源線に接続され、トランジスタＴ４のソース端子はトランジスタＴ１のドレイン端子に接続され、トランジスタＴ４のゲート端子は発光制御線Ｅｊに接続される。

　図３０および図３１に示す画素回路１８ａ、１８ｂは、画素回路１４にｎチャネル型のトランジスタＴ４を追加したものである。画素回路１８ａでは、トランジスタＴ４のドレイン端子はハイレベル電源線に接続され、トランジスタＴ４のソース端子はトランジスタＴ１のドレイン端子に接続され、トランジスタＴ４のゲート端子は発光制御線Ｅｊに接続される。画素回路１８ｂでは、トランジスタＴ４のドレイン端子はトランジスタＴ１のソース端子に接続され、トランジスタＴ４のソース端子は有機ＥＬ素子Ｌ１のアノード端子に接続され、トランジスタＴ４のゲート端子は発光制御線Ｅｊに接続される。

　図３２および図３３に示す画素回路１９ａ、１９ｂは、画素回路１６にｎチャネル型のトランジスタＴ１４を追加したものである。画素回路１９ａでは、トランジスタＴ１４のドレイン端子はハイレベル電源線に接続され、トランジスタＴ１４のソース端子はトランジスタＴ１１のドレイン端子に接続され、トランジスタＴ１４のゲート端子は発光制御線Ｅｊに接続される。画素回路１９ｂでは、トランジスタＴ１４のドレイン端子はトランジスタＴ１１のソース端子に接続され、トランジスタＴ１４のソース端子は有機ＥＬ素子Ｌ１のアノード端子に接続され、トランジスタＴ１４のゲート端子は発光制御線Ｅｊに接続される。

　有機ＥＬ素子Ｌ１の発光期間では、発光制御線Ｅｊ上の信号はハイレベルに制御され、トランジスタＴ４、Ｔ１４はオンする。有機ＥＬ素子Ｌ１の非発光期間では、発光制御線Ｅｊ上の信号はローレベルに制御され、トランジスタＴ４、Ｔ１４はオフする。このように画素回路１７ｂ、１８ａ、１８ｂ、１９ａ、１９ｂは、電気光学素子（有機ＥＬ素子Ｌ１）および駆動トランジスタＴ１（またはＴ１１）と直列に設けられ、発光制御線Ｅｊに接続された制御端子（ゲート端子）を有する発光制御トランジスタＴ４（またはＴ１４）を含んでいる。発光制御トランジスタを含む画素回路を備えた有機ＥＬ表示装置によれば、発光制御トランジスタを制御して電気光学素子に不要な電流が流れることを防止することにより、駆動電流を高い精度で検出することができる。

　また、各実施形態に述べた特徴をその性質に反しない限りに任意に組み合わせて、各種の有機ＥＬ表示装置を構成することができる。例えば、第１および第２の実施形態に係る有機ＥＬ表示装置は、画素回路１１以外の画素回路（例えば、画素回路１２、１４、１６、１７ｂ、１７ｂ、１８ａ、１８ｂ、１９ａ、１９ｂ）を備えていてもよい。第４および第５の実施形態に係る有機ＥＬ表示装置は、画素回路１４、１６以外の画素回路（例えば、画素回路１１、１２、１７ｂ、１７ｂ、１８ａ、１８ｂ、１９ａ、１９ｂ）を備えていてもよい。また、画素回路１２以外の画素回路にコンデンサＣ２を設けてもよい。

　以下、酸化物ＴＦＴに含まれる酸化物半導体層について説明する。酸化物半導体層は、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体層である。酸化物半導体層は、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物である。Ｉｎ、ＧａおよびＺｎの割合（組成比）は、特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２などでもよい。

　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴは、高い移動度（アモルファスシリコンＴＦＴに比べて２０倍を超える）と低いリーク電流（アモルファスシリコンＴＦＴに比べて１００分の１未満）を有するので、画素回路内の駆動ＴＦＴおよびスイッチングＴＦＴとして好適に用いられる。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴを用いれば、表示装置の消費電力を大幅に削減することができる。

　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体は、アモルファスでもよく、結晶質部分を含み、結晶性を有していてもよい。結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体が好ましい。このようなＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体の結晶構造は、例えば日本国特開２０１２－１３４４７５号公報に開示されている。

　酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体に代えて、他の酸化物半導体を含んでいてもよい。例えばＺｎ－Ｏ系半導体（ＺｎＯ）、Ｉｎ－Ｚｎ－Ｏ系半導体（ＩＺＯ（登録商標））、Ｚｎ－Ｔｉ－Ｏ系半導体（ＺＴＯ）、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドニウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ―Ｓｎ―Ｚｎ―Ｏ系半導体（例えばＩｎ₂ Ｏ₃ －ＳｎＯ₂ －ＺｎＯ）、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体などを含んでいてもよい。

　以上に述べたように、本発明の表示装置によれば、駆動トランジスタを流れる駆動電流を第１電圧に変換し、電圧書き込み時には、駆動トランジスタの制御端子と第１の導通端子との間に第１電圧を増幅した電圧（または、第１電圧を用いて求めた駆動トランジスタの閾値電圧に応じたデータ）に基づく補正電圧が与えられる。したがって、駆動トランジスタのゲインと電流検出回路のゲインに差がある場合や、信号線に付随する寄生容量によって閾値電圧補償の効果が減少する場合でも、駆動トランジスタの閾値電圧補償を高い精度で行うことができる。

　本発明の表示装置は、駆動トランジスタの閾値電圧補償を高い精度で行えるという特徴を有するので、有機ＥＬ表示装置など、電気光学素子を含む画素回路を備えた各種のアクティブマトリクス型の表示装置に利用することができる。

　１～３…有機ＥＬ表示装置
　１０、１３、１５…表示部
　１１、１２、１４、１６～１９…画素回路
　１００、２００…表示制御回路
　１１０、２１０…走査線駆動回路
　１２０、１３０、２２０、３２０…データ線駆動回路
　１２３、１４３…検出／補正出力回路
　２０５…乗算器
　２２３…電圧出力／電流測定回路
　２３２…閾値電圧補正メモリ
　Ｌ１…有機ＥＬ素子
　Ｔ１～Ｔ４、Ｔ１１～Ｔ１４、２１～２８…トランジスタ
　Ｃ１～Ｃ２、３１～３３、４２…コンデンサ
　Ｃｐ１～Ｃｐ２…寄生容量
　２０、４１…オペアンプ
　３４～３５…抵抗素子
　３６…非反転増幅回路
　４３…スイッチ

Claims (17)

1. 　アクティブマトリクス型の表示装置であって、
   　複数の走査線、複数のデータ線、および、前記走査線と前記データ線の交点に対応して設けられた複数の画素回路を含む表示部と、
   　前記走査線を駆動する走査線駆動回路と、
   　前記データ線を駆動するデータ線駆動回路と、
   　表示制御回路とを備え、
   　前記画素回路は、電気光学素子と、前記電気光学素子と直列に設けられた駆動トランジスタとを含み、
   　前記データ線駆動回路は、電流検出時に、前記駆動トランジスタの制御端子と第１導通端子との間に検出用電圧に応じた電圧を与え、前記駆動トランジスタを通過して前記画素回路の外部に出力された駆動電流を第１電圧に変換し、電圧書き込み時に、前記駆動トランジスタの制御端子と第１導通端子との間に映像データと前記駆動トランジスタの閾値電圧とに応じた第２電圧を与え、
   　前記第２電圧は、前記第１電圧を増幅した電圧、および、前記第１電圧を用いて求めた前記駆動トランジスタの閾値電圧を用いて補正された映像データを増幅した結果のいずれかに基づくことを特徴とする、表示装置。
2. 　前記データ線駆動回路は、前記第１電圧を増幅する増幅部と、前記増幅部の出力電圧に応じた電圧を保持する補償用容量素子とを含み、前記補償用容量素子に保持された電圧を用いて前記駆動トランジスタの制御端子と第１導通端子との間に前記第２電圧を与えることを特徴とする、請求項１に記載の表示装置。
3. 　前記データ線駆動回路は、前記第１電圧に応じた電圧を保持する補償用容量素子と、前記補償用容量素子に保持された電圧に応じた電圧を増幅する増幅部とを含み、前記増幅部の出力電圧を用いて前記駆動トランジスタの制御端子と第１導通端子との間に前記第２電圧を与えることを特徴とする、請求項１に記載の表示装置。
4. 　前記増幅部は、直列接続された複数の抵抗素子で構成された増幅回路を含むことを特徴とする、請求項２に記載の表示装置。
5. 　前記増幅部は、非反転増幅回路を含むことを特徴とする、請求項２または３に記載の表示装置。
6. 　前記駆動トランジスタの閾値電圧に応じたデータを前記画素回路ごとに記憶する記憶部をさらに備え、
   　前記表示制御回路は、前記記憶部に記憶されたデータを前記第１電圧に基づき更新し、前記記憶部から読み出したデータを用いて前記映像データを補正し、補正後の映像データに定数を乗算することにより前記データ線駆動回路の出力電圧のレベルを求めることを特徴とする、請求項１に記載の表示装置。
7. 　前記表示制御回路は、前記駆動トランジスタの閾値電圧とゲインを補償する補正処理を前記映像データに対して行うことを特徴とする、請求項６に記載の表示装置。
8. 　前記表示制御回路は、前記駆動トランジスタの閾値電圧を補償する補正処理を前記映像データに対して行うことを特徴とする、請求項６に記載の表示装置。
9. 　前記データ線駆動回路は、電流検出時に、前記データ線に前記検出用電圧を与え、前記画素回路から前記データ線に流れた駆動電流を検出することを特徴とする、請求項１に記載の表示装置。
10. 　前記画素回路は、
    　　固定電圧を供給する配線と前記駆動トランジスタの制御端子との間に設けられ、前記走査線に接続された制御端子を有する電圧印加トランジスタと、
    　　前記データ線と前記駆動トランジスタの第１導通端子との間に設けられ、前記走査線に接続された制御端子を有する入出力トランジスタと、
    　　前記駆動トランジスタの制御端子と第１導通端子との間に設けられた容量素子とをさらに含むことを特徴とする、請求項９に記載の表示装置。
11. 　前記表示部は複数のモニタ線をさらに含み、
    　前記データ線駆動回路は、電流検出時に、前記データ線に前記検出用電圧を与え、前記画素回路から前記モニタ線に流れた駆動電流を検出することを特徴とする、請求項１に記載の表示装置。
12. 　前記画素回路は、
    　　前記データ線と前記駆動トランジスタの制御端子との間に設けられ、前記走査線に接続された制御端子を有する入力トランジスタと、
    　　前記モニタ線と前記駆動トランジスタの第１導通端子との間に設けられ、前記走査線に接続された制御端子を有する出力トランジスタと、
    　　前記駆動トランジスタの制御端子と第１導通端子との間に設けられた容量素子とをさらに含むことを特徴とする、請求項１１に記載の表示装置。
13. 　前記走査線は１以上のブロックに分割され、
    　前記走査線駆動回路は、各ブロックについて、第１期間ではブロック内の全部または一部の走査線を一括して選択し、第２期間ではブロック内の全部の走査線を順に選択し、
    　前記データ線駆動回路は、各ブロックについて、第１期間では前記画素回路の外部に出力された駆動電流を前記第１電圧に変換し、第２期間では前記映像データに応じた電圧と前記第１電圧とに基づく電圧を前記データ線に印加することを特徴とする、請求項１に記載の表示装置。
14. 　前記駆動トランジスタは、半導体層が酸化物半導体で形成された薄膜トランジスタであることを特徴とする、請求項１に記載の表示装置。
15. 　前記酸化物半導体は、酸化インジウムガリウム亜鉛であることを特徴とする、請求項１４に記載の表示装置。
16. 　前記酸化インジウムガリウム亜鉛が結晶性を有することを特徴とする、請求項１５に記載の表示装置。
17. 　複数の走査線、複数のデータ線、および、前記走査線と前記データ線の交点に対応して設けられた複数の画素回路を含む表示部を有するアクティブマトリクス型の表示装置の駆動方法であって、
    　前記画素回路が、電気光学素子と、前記電気光学素子と直列に設けられた駆動トランジスタとを含む場合に、
    　前記走査線と前記データ線とを駆動することにより、前記駆動トランジスタの制御端子と第１導通端子との間に検出用電圧に応じた電圧を与えるステップと、
    　前記駆動トランジスタを通過して前記画素回路の外部に出力された駆動電流を第１電圧に変換するステップと、
    　前記走査線と前記データ線とを駆動することにより、前記駆動トランジスタの制御端子と第１導通端子との間に映像データと前記駆動トランジスタの閾値電圧とに応じた第２電圧を与えるステップとを備え、
    　前記第２電圧は、前記第１電圧を増幅した電圧、および、前記第１電圧を用いて求めた前記駆動トランジスタの閾値電圧を用いて補正された映像データを増幅した結果のいずれかに基づくことを特徴とする、表示装置の駆動方法。

Images