KR102357345B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102357345B1
KR102357345B1 KR1020150012485A KR20150012485A KR102357345B1 KR 102357345 B1 KR102357345 B1 KR 102357345B1 KR 1020150012485 A KR1020150012485 A KR 1020150012485A KR 20150012485 A KR20150012485 A KR 20150012485A KR 102357345 B1 KR102357345 B1 KR 102357345B1
Authority
KR
South Korea
Prior art keywords
region
pixel
light emitting
emitting diode
numbered
Prior art date
Application number
KR1020150012485A
Other languages
English (en)
Other versions
KR20160092530A (ko
Inventor
송희림
허용구
전무경
김종희
채종철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150012485A priority Critical patent/KR102357345B1/ko
Priority to US14/789,334 priority patent/US10410578B2/en
Publication of KR20160092530A publication Critical patent/KR20160092530A/ko
Application granted granted Critical
Publication of KR102357345B1 publication Critical patent/KR102357345B1/ko

Links

Images

Classifications

    • H01L27/326—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H01L27/3248—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

유기 발광 표시 장치는 기판, 액티브 패턴, 게이트 절연층, 제1 게이트 전극, 제2 게이트 전극, 제1 층간 절연막 및 도전 패턴을 포함한다. 상기 액티브 패턴은 상기 기판 상에 배치되고, 제1 영역, 제2 영역, 제3 영역 및 제4 영역을 포함한다. 상기 게이트 절연층은 상기 액티브 패턴을 덮으며, 상기 기판 상에 배치된다. 상기 제1 게이트 전극은 상기 게이트 절연층 상에 배치되며, 상기 제1 영역, 및 상기 제2 영역과 함께 제1 트랜지스터를 구성한다. 상기 제2 게이트 전극은 상기 게이트 절연층 상에 배치되며, 상기 제3 영역 및 상기 제4 영역과 함께 제2 트랜지스터를 구성한다. 상기 제1 층간 절연막은 상기 제1 게이트 전극 및 상기 제2 게이트 전극을 덮으며, 상기 게이트 절연층 상에 배치된다. 상기 도전 패턴은 상기 제1 층간 절연막 상에 배치되며, 상기 제1 게이트 전극, 상기 액티브 패턴의 상기 제1 영역 및 상기 제4 영역과 중첩되도록 위치하고, 상기 제1 게이트 전극과 함께 스토리지 커패시터를 구성한다. 상기 제1 트랜지스터는 유기 발광 다이오드에 공급되는 구동 전류를 생성하고, 상기 제1 영역은 상기 제4 영역과 접촉한다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 화소를 포함하는 유기 발광 표시 장치에 관한 것이다.
표시 장치는 화소가 출력하는 광에 기초하여 영상을 표시할 수 있고, 유기 발광 표시 장치는 유기 발광 다이오드를 갖는 화소를 포함할 수 있다. 유기 발광 다이오드는 유기 발광 다이오드가 포함하는 유기 물질에 상응하는 파장을 갖는 광을 출력할 수 있다. 예를 들어, 유기 발광 다이오드는 적색광, 녹색광, 및 청색광에 상응하는 유기 물질을 포함할 수 있고, 유기 발광 표시 장치는 상기 유기 물질에 의해 출력되는 광을 조합하여 영상을 표시할 수 있다.
유기 발광 다이오드는 구동 전류에 기초하여 광을 출력할 수 있다. 일반적으로, 구동 전류는 트랜지스터에 의해 생성될 수 있다. 다만, 상기 유기 발광 표시 장치의 해상도가 높아질 수록, 각각의 유기 발광 다이오드를 구동하는 시간이 감소된다.
본 발명의 일 목적은 개선된 화질을 가지는 유기 발광 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는 복수의 화소 열들(columns), 제1 데이터 배선, 제2 데이터 배선 및 제1 전원 배선을 포함한다. 상기 각각의 화소 열들은 기판 상에 배치되고, 상기 기판의 상면에 평행한 제1 방향을 따라 반복적으로 배열된 복수의 화소들을 포함한다. 상기 복수의 화소 열들은 상기 제1 방향에 수직인 제2 방향을 따라 반복적으로 배열된다. 상기 제1 데이터 배선은 상기 제1 방향을 따라 연장하며, 짝수 번째 행의 화소들에 전기적으로 연결된다. 상기 제2 데이터 배선은 상기 제1 방향을 따라 연장하며, 홀수 번째 행의 화소들에 전기적으로 연결된다. 상기 제1 전원 배선은 상기 제1 방향을 따라 연장하며, 상기 제1 데이터 배선과 상기 제2 데이터 배선 사이에 배치된다.
일 실시예에 의하면, 상기 각각의 화소는, 상기 기판 상에 배치되고, 제1 영역, 제2 영역 및 제7 영역을 포함하는 액티브 패턴; 상기 액티브 패턴과 부분적으로 중첩되도록 배치되며, 상기 제1 영역, 및 상기 제2 영역과 함께 제1 트랜지스터를 구성하는 제1 게이트 전극; 및 상기 액티브 패턴과 부분적으로 중첩되도록 배치되며, 상기 제2 영역 및 상기 제7 영역과 함께 제6 트랜지스터를 구성하는 제4 게이트 전극을 포함할 수 있다. 상기 제1 트랜지스터는 유기 발광 다이오드에 공급되는 구동 전류를 생성할 수 있다.
일 실시예에 의하면, 상기 액티브 패턴은 제3 영역, 제4 영역, 제5 영역 및 제6 영역을 더 포함할 수 있다. 상기 제4 게이트 전극은 상기 제1 영역 및 상기 제6 영역과 함께 제5 트랜지스터를 구성할 수 있다.
일 실시예에 의하면, 상기 제1 데이터 배선은 상기 짝수 번째 행의 화소에 대응하는 액티브 패턴의 제3 영역에 전기적으로 연결될 수 있다. 상기 제2 데이터 배선은 상기 홀수 번째 행의 화소에 대응하는 액티브 패턴의 제3 영역에 전기적으로 연결될 수 있다.
일 실시예에 의하면, 상기 각각의 화소는, 상기 액티브 패턴과 부분적으로 중첩되도록 배치되며, 상기 제1 영역, 및 상기 제3 영역과 함께 제2 트랜지스터를 구성하고, 상기 제2 영역 및 상기 제4 영역과 함께 제3 트랜지스터를 구성하는 제2 게이트 전극; 상기 액티브 패턴과 부분적으로 중첩되도록 배치되며, 상기 제4 영역, 및 상기 제5 영역과 함께 제4 트랜지스터를 구성하는 제3 게이트 전극; 및 상기 액티브 패턴과 부분적으로 중첩되도록 배치되며, 상기 제5 영역, 및 상기 제7 영역과 함께 제7 트랜지스터를 구성하는 제5 게이트 전극을 더 포함할 수 있다.
일 실시예에 의하면, 상기 짝수 번째 행의 화소에 대응하는 상기 액티브 패턴과 상기 제1 내지 제5 게이트 전극들은 상기 홀수 번째 행의 화소에 대응하는 상기 액티브 패턴과 상기 제1 내지 제5 게이트 전극들과 상기 제1 방향으로 연장된 축을 중심으로 서로 대칭적인 형상을 가질 수 있다.
일 실시예에 의하면, 상기 짝수 번째 행의 화소에 대응하는 상기 액티브 패턴과 상기 제1 내지 제5 게이트 전극들은 상기 홀수 번째 행의 화소에 대응하는 상기 액티브 패턴과 상기 제1 내지 제5 게이트 전극들과 상기 제1 방향으로 연장된 축과 상기 제2 방향으로 연장된 축을 중심으로 서로 대칭적인 형상을 가질 수 있다.
일 실시예에 의하면, 상기 짝수 번째 행의 화소에 대응하는 상기 액티브 패턴이 상기 제1 게이트 전극과 중첩되는 부분은 상기 홀수 번째 행의 화소에 대응하는 상기 액티브 패턴이 상기 제1 게이트 전극과 중첩되는 부분과 동일한 형상을 가질 수 있다. 상기 짝수 번째 행의 화소에 대응하는 상기 액티브 패턴의 나머지부분과 상기 제1 내지 제5 게이트 전극들은 상기 홀수 번째 행의 화소에 대응하는 상기 액티브 패턴의 나머지 부분과 상기 제1 내지 제5 게이트 전극들과 상기 제1 방향으로 연장된 축을 중심으로 서로 대칭적인 형상을 가질 수 있다.
일 실시예에 의하면, 상기 유기 발광 표시 장치는 상기 각각의 액티브 패턴의 상기 제7 영역에 전기적으로 연결되는 화소 전극; 상기 화소 전극 상에 배치되는 유기 발광층; 및 상기 유기 발광층 상에 배치되는 공통 전극을 더 포함할 수 있다. 상기 화소 전극, 상기 유기 발광층 및 상기 공통 전극은 발광 다이오드를 구성할 수 있다.
일 실시예에 의하면, 상기 화소 전극들은 상기 제1 방향 및 상기 제2 방향을 따라서 엇갈려서(staggered) 배치될 수 있다.
일 실시예에 의하면, 상기 화소 전극들은, 짝수 번째 화소 열의 상기 홀수 번째 행의 화소에 대응하여 연결되며, 제1 색을 발광하는 제1 발광 다이오드를 구성하는 제1 화소 전극; 짝수 번째 화소 열의 상기 짝수 번째 행의 화소에 대응하여 연결되며, 제2 색을 발광하는 제2 발광 다이오드를 구성하는 제2 화소 전극; 홀수 번째 화소 열의 상기 홀수 번째 행의 화소에 대응하여 연결되며, 제3 색을 발광하는 제3 발광 다이오드를 구성하는 제3 화소 전극; 및 홀수 번째 화소 열의 상기 짝수 번째 행의 화소에 대응하여 연결되며, 제3 색을 발광하는 제4 발광 다이오드를 구성하는 제4 화소 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 화소 전극들은, 짝수 번째 화소 열의 상기 짝수 번째 행의 화소에 대응하여 연결되며, 제1 색을 발광하는 제1 발광 다이오드를 구성하는 제1 화소 전극; 홀수 번째 화소 열의 상기 짝수 번째 행의 화소에 대응하여 연결되며, 제2 색을 발광하는 제2 발광 다이오드를 구성하는 제2 화소 전극; 짝수 번째 화소 열의 상기 홀수 번째 행의 화소에 대응하여 연결되며, 제3 색을 발광하는 제3 발광 다이오드를 구성하는 제3 화소 전극; 및 홀수 번째 화소 열의 상기 홀수 번째 행의 화소에 대응하여 연결되며, 제3 색을 발광하는 제4 발광 다이오드를 구성하는 제4 화소 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 색은 적색이고, 상기 제2 색은 청색이며, 상기 제3 색은 녹색일 수 있다.
일 실시예에 의하면, 상기 화소 전극들은 상기 제1 방향 및 상기 제2 방향을 향하는 모서리를 구비하는 마름모 형상을 가질 수 있다.
일 실시예에 의하면, 상기 화소 전극들과 일체로 형성되는 연결부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 전원 배선은 내부 전압을 공급받을 수 있다. 상기 제1 데이터 배선은 짝수 번째 데이터 신호를 공급받을 수 있다. 상기 제2 데이터 배선은 홀수 번째 데이터 신호를 공급받을 수 있다.
일 실시예에 의하면, 상기 제1 데이터 배선과 상기 제2 데이터 배선은 디멀티플렉서에 전기적으로 연결될 수 있다.
일 실시예에 의하면, 상기 짝수 번째 데이터 신호와 상기 홀수 번째 데이터 신호는 시간적으로 분리될 수 있다.
일 실시예에 의하면, 상기 짝수 번째 행의 화소와 인접한 상기 홀수 번째 행의 화소의 구동 타이밍은 부분적으로 중첩되어 진행될 수 있다.
일 실시예에 의하면, 상기 짝수 번째 행의 화소의 상기 제1 트랜지스터의 채널 부분과 상기 홀수 번째 행의 화소의 상기 제1 트랜지스터의 채널 부분은 동일한 평면 형상을 가질 수 있다.
본 발명의 실시예들에 따른 상기 유기 발광 표시 장치는 복수의 화소 열들, 짝수 번째 행의 화소들에 전기적으로 연결되는 제1 데이터 배선, 홀수 번째 행의 화소들에 전기적으로 연결되는 제2 데이터 배선을 포함할 수 있다. 이에 따라, 인접하는 짝수 번째 행의 화소와 홀수 번째 행의 화소의 구동 타이밍은 부분적으로 중첩되어 진행될 수 있다. 또한, 제1 전원 배선이 제1 데이터 배선과 제2 데이터 배선 사이에 배치되어, 이들 사이의 커플링을 방지할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 화소들을 나타내는 회로도이다.
도 2는 본 발명의 실시예들에 따른 화소들 및 데이터 배선들의 배치를 나타내는 개략도이다.
도 3은 본 발명의 실시예들에 따른 화소들의 동작을 설명하는 타이밍도이다.
도 4 내지 도 8은 본 발명의 실시예들에 따른 화소들을 포함하는 유기 발광 표시 장치를 나타내는 레이아웃 도면들이다.
도 9는 도 8의 유기 발광 표시 장치의 제7 트랜지스터의 단면도이다.
도 10 내지 도 14는 본 발명의 다른 실시예들에 따른 화소들을 포함하는 유기 발광 표시 장치를 나타내는 레이아웃 도면들이다.
도 15 내지 도 17은 본 발명의 또 다른 실시예들에 따른 화소들을 포함하는 유기 발광 표시 장치를 나타내는 레이아웃 도면들이다.
도 18은 본 발명의 다른 실시예들에 따른 화소들을 포함하는 유기 발광 표시 장치를 나타내는 레이아웃 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 화소들을 나타내는 회로도이다.
도 1을 참조하면, 상기 화소들은 제1 방향을 따라 배열된 짝수 번째 행의 화소(N)와 홀수 번째 행의 화소(N+1)를 포함한다. 각각의 화소들(N, N+1)은 유기 발광 다이오드(OLED), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제3 트랜지스터(TR3), 스토리지 커패시터(CST), 제4 트랜지스터(TR4), 제5 트랜지스터(TR5), 제6 트랜지스터(TR6), 및 제7 트랜지스터(TR7)를 포함할 수 있다. 실시예에 따라, 각각의 화소들(N, N+1)은 기생 커패시턴스(capacitance)에 의해 형성된 셀 커패시터(CEL)를 더 포함할 수 있다.
우선, 짝수 번째 행의 화소(N)를 기준으로, 화소 회로를 설명한다.
유기 발광 다이오드(OLED)는 구동 전류(ID)에 기초하여 광을 출력할 수 있다. 유기 발광 다이오드(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 실시예에 따라, 유기 발광 다이오드(OLED)의 제2 단자는 제2 전원 전압(ELVSS)을 공급받을 수 있다. 일 실시예에서, 유기 발광 다이오드(OLED)의 제1 단자는 애노드 단자이고, 제2 단자는 캐소드 단자일 수 있다. 다른 실시예에서, 유기 발광 다이오드의 제1 단자는 캐소드 단자이고, 제2 단자는 애노드 단자일 수 있다.
제1 트랜지스터(TR1)는 게이트 단자, 제1 단자, 및 제2 단자를 포함할 수 있다. 일 실시예에서, 제1 단자는 소스 단자이고, 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 제1 단자는 드레인 단자이고, 제2 단자는 소스 단자일 수 있다.
제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다.
일 실시예에서, 제1 트랜지스터(TR1)는 포화 영역에서 동작할 수 있다. 이 경우, 제1 트랜지스터(TR1)는 게이트 단자와 소스 단자 사이의 전압차에 기초하여 구동 전류(ID)를 생성할 수 있다. 또한, 유기 발광 다이오드(OLED)에 공급되는 구동 전류(ID)의 크기에 기초하여 계조가 표현될 수 있다.
다른 실시예에서, 제1 트랜지스터는 선형 영역에서 동작할 수 있다. 이 경우, 일 프레임 내에서 유기 발광 다이오드에 구동 전류가 공급되는 시간의 합에 기초하여 계조가 표현될 수 있다.
제2 트랜지스터(TR2)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 게이트 단자는 현재 스테이지의 스캔 신호(GW)를 공급받을 수 있다. 제1 단자는 짝수 번째 데이터 신호(DATA_EVEN)를 공급받을 수 있다. 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 일 실시예에서, 제1 단자는 소스 단자이고, 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 제1 단자는 드레인 단자이고, 제2 단자는 소스 단자일 수 있다.
제2 트랜지스터(TR2)는 현재 스테이지의 스캔 신호(GW)의 활성화 구간 동안 짝수 번째 데이터 신호(DATA_EVEN)를 제1 트랜지스터(TR1)의 제1 단자로 공급할 수 있다. 이 경우, 제2 트랜지스터(TR2)는 선형 영역에서 동작할 수 있다.
제3 트랜지스터(TR3)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 게이트 단자는 현재 스테이지의 스캔 신호(GW)를 공급받을 수 있다. 제1 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 일 실시예에서, 제1 단자는 소스 단자이고, 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 제1 단자는 드레인 단자이고, 제2 단자는 소스 단자일 수 있다.
제3 트랜지스터(TR3)는 현재 스테이지의 스캔 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자를 연결할 수 있다. 이 경우, 제3 트랜지스터(TR3)는 선형 영역에서 동작할 수 있다. 즉, 제3 트랜지스터(TR3)는 현재 스테이지의 스캔 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)를 다이오드 연결시킬 수 있다. 제1 트랜지스터(TR1)가 다이오드 연결되므로, 제1 트랜지스터(TR1)의 제1 단자와 제1 트랜지스터(TR1)의 게이트 단자 사이에 제1 트랜지스터(TR1)의 문턱 전압만큼의 전압차가 발생할 수 있다. 그 결과, 현재 스테이지의 스캔 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 공급된 짝수 번째 데이터 신호(DATA_EVEN)의 전압에 상기 전압차(즉, 문턱 전압)만큼 합산된 전압이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 즉, 짝수 번째 데이터 신호(DATA_EVEN)는 제1 트랜지스터(TR1)의 문턱 전압만큼 보상할 수 있고, 보상된 짝수 번째 데이터 신호(DATA_EVEN)가 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 상기 문턱 전압 보상을 수행함에 따라 제1 트랜지스터(TR1)의 문턱 전압 편차로 발생하는 구동 전류 불균일 문제가 해결될 수 있다.
스토리지 커패시터(CST)는 제1 전원 전압(ELVDD)과 제1 트랜지스터(TR1)의 게이트 단자 사이에 연결될 수 있다. 스토리지 커패시터(CST)는 현재 스테이지의 스캔 신호(GW)의 비활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자의 전압 레벨을 유지할 수 있다. 현재 스테이지의 스캔 신호(GW)의 비활성화 구간은 발광 신호(EM)의 활성화 구간을 포함할 수 있고, 발광 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)는 유기 발광 다이오드(OLED)에 공급될 수 있다. 따라서, 스토리지 커패시터(CST)가 유지하는 전압 레벨에 기초하여 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)가 유기 발광 다이오드(OLED)에 공급될 수 있다.
제4 트랜지스터(TR4)는 게이트 단자, 제1 단자, 및 제2 단자를 포함할 수 있다. 게이트 단자는 게이트 초기화 신호(GI)를 공급받을 수 있다. 제1 단자는 내부 전압(VINT)을 공급받을 수 있다. 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 일 실시예에서, 제1 단자는 소스 단자이고, 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 제1 단자는 드레인 단자이고, 제2 단자는 소스 단자일 수 있다.
제4 트랜지스터(TR4)는 게이트 초기화 신호(GI)의 활성화 구간 동안 내부 전압(VINT)을 제1 트랜지스터(TR1)의 게이트 단자에 공급할 수 있다. 이 경우, 제4 트랜지스터(TR4)는 선형 영역에서 동작할 수 있다. 즉, 제4 트랜지스터(TR4)는 게이트 초기화 신호(GI)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자를 내부 전압(VINT)으로 초기화시킬 수 있다. 결과적으로, 게이트 초기화 신호(GI)는 데이터 초기화 신호로 역할을 수행할 수 있다.
일 실시예에서, 내부 전압(VINT)의 전압 레벨은 이전 프레임에서 스토리지 커패시터(CST)에 의해 유지된 짝수 번째 데이터 신호(DATA_EVEN)의 전압 레벨보다 충분히 낮은 전압 레벨을 가질 수 있고, 상기 내부 전압(VINT)이 PMOS(P-channel Metal Oxide Semiconductor) 트랜지스터인 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 다른 실시예에서, 내부 전압의 전압 레벨은 이전 프레임에서 스토리지 커패시터에 의해 유지된 데이터 신호의 전압 레벨보다 충분히 높은 전압 레벨을 가질 수 있고, 상기 내부 전압이 NMOS(N-channel Metal Oxide Semiconductor) 트랜지스터인 제1 트랜지스터의 게이트 단자에 공급될 수 있다.
실시예에 따라, 게이트 초기화 신호(GI)는 일 스테이지 전의 현재 스테이지의 스캔 신호(GW)와 실질적으로 동일한 신호로 정의될 수 있다. 예를 들어, 표시 패널이 포함하는 복수의 화소들 중 제m(단, m은 2이상의 정수)행의 화소에 공급되는 게이트 초기화 신호(GI)는 상기 화소들 중 (m-1)행의 화소에 공급되는 현재 스테이지의 스캔 신호(GW)와 실질적으로 동일한 신호일 수 있다. 즉, 상기 화소들 중 (m-1)행의 화소에 활성화된 현재 스테이지의 스캔 신호(GW)를 공급함으로써, 화소들 중 m행의 화소에 활성화된 게이트 초기화 신호(GI)를 공급할 수 있다. 그 결과, 화소들 중 (m-1)행의 화소에 짝수 번째 데이터 신호(DATA_EVEN)를 공급함과 동시에 화소들 중 m행의 화소가 포함하는 제1 트랜지스터(TR1)의 게이트 단자를 내부 전압(VINT)으로 초기화시킬 수 있다.
제5 트랜지스터(TR5)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 게이트 단자는 발광 신호(EM)를 공급받을 수 있다. 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 일 실시예에서, 제1 단자는 소스 단자이고, 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 제1 단자는 드레인 단자이고, 제2 단자는 소스 단자일 수 있다.
제5 트랜지스터(TR5)는 발광 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 제1 전원 전압(ELVDD)을 공급할 수 있다. 이와 반대로, 제5 트랜지스터(TR5)는 발광 신호(EM)의 비활성화 구간 동안 제1 전원 전압(ELVDD)의 공급을 차단시킬 수 있다. 이 경우, 제5 트랜지스터(TR5)는 선형 영역에서 동작할 수 있다. 제5 트랜지스터(TR5)가 발광 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 제1 전원 전압(ELVDD)을 공급함으로써, 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 또한, 제5 트랜지스터(TR5)가 발광 신호(EM)의 비활성화 구간 동안 제1 전원 전압(ELVDD)의 공급을 차단함으로써, 제1 트랜지스터(TR1)의 제1 단자에 공급된 짝수 번째 데이터 신호(DATA_EVEN)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제6 트랜지스터(TR6)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 게이트 단자는 발광 신호(EM)를 공급받을 수 있다. 제1 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 제2 단자는 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있다. 일 실시예에서, 제1 단자는 소스 단자이고, 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 제1 단자는 드레인 단자이고, 제2 단자는 소스 단자일 수 있다.
제6 트랜지스터(TR6)는 발광 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 다이오드(OLED)에 공급할 수 있다. 이 경우, 제6 트랜지스터(TR6)는 선형 영역에서 동작할 수 있다. 즉, 제6 트랜지스터(TR6)가 발광 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 다이오드(OLED)에 공급함으로써, 유기 발광 다이오드(OLED)는 광을 출력할 수 있다. 또한, 제6 트랜지스터(TR6)가 발광 신호(EM)의 비활성화 구간 동안 제1 트랜지스터(TR1)와 유기 발광 다이오드(OLED)를 전기적으로 서로 분리시킴으로써, 제1 트랜지스터(TR1)의 제2 단자에 공급된 짝수 번째 데이터 신호(DATA_EVEN) (정확히 말하면, 문턱 전압 보상이 된 짝수 번째 데이터 신호)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제7 트랜지스터(TR7)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 게이트 단자는 게이트 초기화 신호(GI)를 공급받을 수 있다. 제1 단자는 내부 전압(VINT)을 공급받을 수 있다. 제2 단자는 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있다. 일 실시예에서, 제1 단자는 소스 단자이고, 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 제1 단자는 드레인 단자이고, 제2 단자는 소스 단자일 수 있다.
제7 트랜지스터(TR7)는 게이트 초기화 신호(GI)의 활성화 구간 동안 내부 전압(VINT)을 유기 발광 다이오드(OLED)의 제1 단자에 공급할 수 있다. 이 경우, 제7 트랜지스터(TR7)는 선형 영역에서 동작할 수 있다. 즉, 제7 트랜지스터(TR7)는 게이트 초기화 신호(GI)의 활성화 구간 동안 유기 발광 다이오드(OLED)의 제1 단자를 내부 전압(VINT)으로 초기화시킬 수 있다.
한편, 홀수 번째 행의 화소(N+1)는 짝수 번째 행의 화소(N)와 좌우가 대칭된 구조를 가질 수 있다. 즉, 홀수 번째 행의 화소(N+1)의 유기 발광 다이오드(OLED), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제3 트랜지스터(TR3), 스토리지 커패시터(CST), 제4 트랜지스터(TR4), 제5 트랜지스터(TR5), 제6 트랜지스터(TR6), 및 제7 트랜지스터(TR7)는 앞서 설명한 것과 유사한 관계로 연결될 수 있다. 다만, 홀수 번째 행의 화소(N+1)의 제2 트랜지스터(TR2)의 제1 단자는 홀수 번째 데이터 신호(DATA_ODD)를 공급받을 수 있고, 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다.
화소들과 데이터 배선들의 배치는 도 2를 참조로 설명한다. 도 2는 본 발명의 실시예들에 따른 화소들 및 데이터 배선들의 배치를 나타내는 개략도이다.
도 2를 참조하면, 상기 유기 발광 표시 장치는 복수의 데이터 배선들(DATA_ODD1, DATA_ODD2, DATA_EVEN1, DATA_EVEN2) 및 화소들(1-1, 2-1, 3-1, 4-1, 1-2, 2-2, 3-2, 4-2)을 포함한다.
화소들(1-1, 2-1, 3-1, 4-1, 1-2, 2-2, 3-2, 4-2)은 제1 방향 및 상기 제1 방향에 수직한 제2 방향을 따라 배열될 수 있다. 동일한 1열에 배치된 화소들(1-1, 2-1, 3-1, 4-1)은 제1 화소 열(column)을 구성하고, 상기 제1 방향을 따라 배열될 수 있다. 한편, 동일한 2열에 배치된 화소들(1-2, 2-2, 3-2, 4-2)은 제2 화소 열(column)을 구성하고, 상기 제1 방향을 따라 배열될 수 있다. 또한, 복수의 화소 열들(columns)은 상기 제2 방향을 따라 배열될 수 있다.
각각의 화소들은 도 1에서 도시된 바와 같이, 복수의 트랜지스터들(TR1-TR7), 유기 발광 다이오드들(OLED) 및 커패시터들(CST, CEL)을 포함한다.
복수의 데이터 배선들(DATA_ODD1, DATA_ODD2, DATA_EVEN1, DATA_EVEN2)은 상기 제1 방향을 따라 연장할 수 있다. 하나의 화소 열에 대응하여, 두 개의 데이터 배선들이 배치될 수 있다. 예시적인 실시예들에 있어서, 1열의 화소들(1-1, 2-1, 3-1, 4-1)을 포함하는 상기 제1 화소 열에 대응하여, 제1 짝수 번째 데이터 배선(DATA_EVEN1)과 제1 홀수 번째 데이터 배선(DATA_ODD1)이 배치될 수 있으며, 2열의 화소들(1-2, 2-2, 3-2, 4-2)을 포함하는 제2 화소 열에 대응하여 제2 짝수 번째 데이터 배선(DATA_EVEN2)과 제2 홀수 번째 데이터 배선(DATA_ODD2)이 배치될 수 있다.
이에 따라, 제1 짝수 번째 데이터 배선(DATA_EVEN1)은 제1 화소 열의 화소들 중에서 짝수 번째 행에 배치된 화소들(2-1, 4-1)에 전기적으로 연결될 수 있으며, 제1 홀수 번째 데이터 배선(DATA_ODD1)은 제1 화소 열의 화소들 중에서 홀수 번째 행에 배치된 화소들(1-1, 3-1)에 전기적으로 연결될 수 있다.
또한, 하나의 신호 공급원(S1)으로부터 발생한 신호는, 디멀티플렉서(DEMUX_EVEN, DEMUX_ODD)를 통과하면서, 복수의 출력으로 변환되어, 데이터 배선들(DATA_ODD1, DATA_ODD2, DATA_EVEN1, DATA_EVEN2)로 전달될 수 있다.
상기 화소들의 동작을 도 3을 참조로 설명한다. 도 3은 본 발명의 실시예들에 따른 화소들의 동작을 설명하는 타이밍도이다.
도 3을 참조하면, 인접한 짝수 번째 행의 화소(N)와 홀수 번째 행의 화소(N+1)의 데이터 신호가 시간적으로 분리될 수 있다.
만약, 하나의 열의 화소들에 대응하여 하나의 데이터 배선이 배치되는 경우, 앞서 설명한 바와 같이, 데이터 신호를 전달하는 동작(data writing)과 문턱 전압을 보상하는 동작(Vth 보상)이 주어진 시간 내에 완료되어야 한다. 즉, 하나의 화소에서, 데이터 신호를 전달하는 동작(data writing)과 문턱 전압을 보상하는 동작(Vth 보상)이 완료된 이후에, 다음 화소에서 동일한 동작이 진행될 수 있다. 다만, 유기 발광 표시 장치가 고해상도화될수록, 상기 주어진 시간이 짧아지면서, 문제가 발생하고 있다.
본 발명의 예시적인 실시예들에 따르면, 하나의 열의 화소들에 대응하여 두 개의 데이터 배선들이 배치될 수 있다. 이에 따라, 홀수 번째 행의 화소와 짝수 번째 행의 화소의 데이터 신호들이 시간적으로 분리될 수 있다. 이에 따라, 데이터 신호를 전달하는 동작(data writing)과 문턱 전압을 보상하는 동작(Vth 보상)이 서로 시간적으로 분리되어 수행될 수 있다. 즉, 홀수 번째 행의 화소의 데이터 신호를 전달하는 동작(data writing)과 문턱 전압을 보상하는 동작(Vth 보상)이 완료되기 이전에, 짝수 번째 행의 화소의 데이터 신호를 전달하는 동작(data writing)과 문턱 전압을 보상하는 동작(Vth 보상)이 수행될 수 있다. 즉, 동작 타이밍이 부분적으로 중첩되어 진행될 수 있다. 이에 따라, 각각의 화소에서 데이터 신호를 전달하는 동작(data writing)과 문턱 전압을 보상하는 동작(Vth 보상)을 수행하는데 주어진 시간이 2배로 증가할 수 있다.
도 4 내지 도 8은 본 발명의 실시예들에 따른 화소들을 포함하는 유기 발광 표시 장치를 나타내는 레이아웃 도면들이다.
도 4를 참조하면, 유기 발광 표시 장치는 기판(도시되지 않음), 액티브 패턴(110), 게이트 절연층(도시되지 않음), 제1 게이트 전극들(120, 121), 제2 게이트 전극들(125, 126), 제3 게이트 전극들(130, 131), 제4 게이트 전극들(135, 136), 및 제5 게이트 전극들(140, 141)을 포함할 수 있다.
기판은 절연 물질로 구성될 수 있다. 예를 들면, 기판은 유리 기판, 투명 플라스틱 기판, 투명 금속 산화물 기판 등을 포함할 수 있다. 예시하지는 않았지만, 기판 상에는 적어도 하나의 버퍼층이 제공될 수 있다. 예를 들면, 상기 버퍼층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다.
액티브 패턴(110)은 기판 상에 배치될 수 있다. 액티브 패턴(110)은 실리콘으로 구성될 수 있다. 다른 실시예에 따라, 액티브 패턴(110)은 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함하는 반도체 산화물로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
하나의 화소가 배치되는 부분에서, 액티브 패턴(110)은 제1 내지 제7 영역들(a, b, c, d, e, f, g)을 포함할 수 있다. 제1 내지 제7 영역들(a, b, c, d, e, f, g)에는 불순물이 도핑될 수 있으며, 이에 따라 액티브 패턴(110)의 나머지 영역들보다 높은 전기 전도도를 가질 수 있다. 제1 내지 제7 영역들(a, b, c, d, e, f, g)은 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7)의 소스 전극 또는 드레인 전극을 구성하는 영역을 표시하기 위한 것이다. 예시적인 실시예들에 있어서, 짝수 번째(N) 행의 화소에 대응하는 액티브 패턴(110) 부분은 홀수 번째(N+1) 행의 화소에 대응하는 액티브 패턴(110) 부분과 상기 제1 방향으로 연장된 축을 중심으로 서로 대칭적인 형상을 가질 수 있다. 즉, 액티브 패턴(110)은 짝수 번째(N) 행의 화소와 홀수 번째(N+1) 행의 화소에서 서로 좌우가 대칭적인 모양을 가질 수 있다. 이에 따라, 짝수 번째(N) 행의 화소에 대응되는 액티브 패턴(110)의 제1 내지 제7 영역들(a, b, c, d, e, f, g)은 홀수 번째(N+1) 행의 화소에 대응되는 액티브 패턴(110)의 제1 내지 제7 영역들(a', b', c', d', e', f', g')과 좌우 대칭적으로 배치될 수 있다.
게이트 절연층은 액티브 패턴(110)을 덮으며 기판 상에 배치될 수 있다. 게이트 절연층은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 게이트 절연층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들어, 게이트 절연층은 실리콘 산화물막 및 실리콘 질화물막을 포함하는 다층 구조를 가질 수 있다.
제1 게이트 전극들(120, 121), 제2 게이트 전극들(125, 126), 제3 게이트 전극들(130, 131), 제4 게이트 전극들(135, 136), 및 제5 게이트 전극들(140, 141)은 게이트 절연층 상에 배치될 수 있다. 제1 게이트 전극들(120, 121), 제2 게이트 전극들(125, 126), 제3 게이트 전극들(130, 131), 제4 게이트 전극들(135, 136), 및 제5 게이트 전극들(140, 141)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 게이트 전극들(120, 121, 125, 126, 130, 131, 135, 136, 140, 141)은 알루미늄(Al), 은(Ag), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브데늄(Mo), 티타늄(Ti), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc), 이들의 합금 또는 도전성 질화물을 포함할 수 있다. 이와 달리, 게이트 전극들(120, 121, 125, 126, 130, 131, 135, 136, 140, 141)은 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다.
한편, 짝수 번째(N) 행의 화소에 대응되는 부분의 게이트 전극들(120, 125, 130, 135, 140)은 홀수 번째(N+1) 행의 화소에 대응되는 게이트 전극들(121, 126, 131, 136, 141)과 서로 좌우 대칭인 형상을 가질 수 있다. 아래에서는, 짝수 번째(N) 행의 화소에 대응되는 게이트 전극들(120, 125, 130, 135, 140)을 기준으로 설명한다.
제1 게이트 전극(120)은 제1 영역(a) 및 제2 영역(b)과 함께 제1 트랜지스터(TR1)를 구성할 수 있다. 일 실시예에서, 제1 영역(a)은 소스 영역이고, 제2 영역(b)은 드레인 영역일 수 있다. 다른 실시예에서, 제1 영역(a)은 드레인 영역이고, 제2 영역(b)은 소스 영역일 수 있다. 한편, 액티브 패턴(110) 중 제1 게이트 전극(120) 하부에 위치하는 영역은 불순물이 도핑되지 않을 수 있다. 그 결과, 제1 영역(a) 및 제2 영역(b)은 도체로 동작할 수 있고, 액티브 패턴(110) 중 제1 게이트 전극(105) 하부에 위치하는 영역은 제1 트랜지스터(TR1)의 채널로 동작할 수 있다. 이에 따라, 제1 트랜지스터(TR1)는 유기 발광 다이오드에 공급되는 도 1의 구동 전류(ID)를 생성할 수 있고, 유기 발광 다이오드는 구동 전류(ID)에 기초하여 광을 출력할 수 있다.
제2 게이트 전극(125)은 제1 영역(a) 및 제3 영역(c)과 함께 제2 트랜지스터(TR2)를 구성할 수 있다. 일 실시예에서, 제1 영역(a)은 소스 영역이고, 제3 영역(c)은 드레인 영역일 수 있다. 다른 실시예에서, 제1 영역(a)은 드레인 영역이고, 제3 영역(c)은 소스 영역일 수 있다.
또한, 제2 게이트 전극(125)은 제2 영역(b) 및 제4 영역(d)과 함께 제3 트랜지스터(TR3)를 구성할 수 있다. 일 실시예에서, 제2 영역(b)은 소스 영역이고, 제4 영역(d)은 드레인 영역일 수 있다. 다른 실시예에서, 제2 영역(b)은 드레인 영역이고, 제4 영역(d)은 소스 영역일 수 있다.
한편, 액티브 패턴(110) 중 제2 게이트 전극(125) 하부에 위치하는 영역들은 불순물이 도핑되지 않을 수 있다. 그 결과, 제1 영역(a), 제2 영역(b), 제3 영역(c), 및 제4 영역(d)은 도체로 동작할 수 있고, 액티브 패턴(110) 중 제2 게이트 전극(125) 하부에 위치하는 영역들은 각각 제2 트랜지스터(TR2)의 채널 및 제3 트랜지스터(TR3)의 채널로 동작할 수 있다. 실시예에 따라, 제2 게이트 전극(125)은 도 1의 현재 스테이지의 스캔 신호(GW)를 공급받을 수 있다.
제3 게이트 전극(130)은 제4 영역(d) 및 제5 영역(e)과 함께 제4 트랜지스터(TR4)를 구성할 수 있다. 일 실시예에서, 제4 영역(d)은 소스 영역이고, 제5 영역(e)은 드레인 영역일 수 있다. 다른 실시예에서, 제4 영역(d)은 드레인 영역이고, 제5 영역(e)은 소스 영역일 수 있다.
한편, 액티브 패턴(110) 중 제3 게이트 전극(130) 하부에 위치하는 영역은 불순물이 도핑되지 않을 수 있다. 그 결과, 제4 영역(d), 및 제5 영역(e)은 도체로 동작할 수 있고, 액티브 패턴(110) 중 제3 게이트 전극(130) 하부에 위치하는 영역은 제4 트랜지스터(TR4)의 채널로 동작할 수 있다. 실시예에 따라, 제3 게이트 전극(130)은 도 1의 게이트 초기화 신호(GI)를 공급받을 수 있다.
제4 게이트 전극(135)은 제1 영역(a) 및 제6 영역(f)과 함께 제5 트랜지스터(TR5)를 구성할 수 있다. 일 실시예에서, 제1 영역(a)은 소스 영역이고, 제6 영역(f)은 드레인 영역일 수 있다. 다른 실시예에서, 제1 영역(a)은 드레인 영역이고, 제6 영역(f)은 소스 영역일 수 있다.
또한, 제4 게이트 전극(135)은 제2 영역(b) 및 제7 영역(g)과 함께 제6 트랜지스터(TR6)를 구성할 수 있다. 일 실시예에서, 제2 영역(b)은 소스 영역이고, 제7 영역(g)은 드레인 영역일 수 있다. 다른 실시예에서, 제2 영역(b)은 드레인 영역이고, 제7 영역(g)은 소스 영역일 수 있다.
한편, 액티브 패턴(110) 중 제4 게이트 전극(135) 하부에 위치하는 영역들은 불순물이 도핑되지 않을 수 있다. 그 결과, 제1 영역(a), 제2 영역(b), 제6 영역(f), 및 제7 영역(g)은 도체로 동작할 수 있고, 액티브 패턴(110) 중 제4 게이트 전극(135) 하부에 위치하는 영역들은 각각 제5 트랜지스터(TR5)의 채널 및 제6 트랜지스터(TR6)의 채널로 동작할 수 있다. 실시예에 따라, 제4 게이트 전극(135)은 도 1의 발광 신호(EM)를 공급받을 수 있다.
제5 게이트 전극(140)은 제5 영역(e) 및 제7 영역(g)과 함께 제7 트랜지스터(TR7)를 구성할 수 있다. 일 실시예에서, 제5 영역(e)은 소스 영역이고, 제7 영역(g)은 드레인 영역일 수 있다. 다른 실시예에서, 제5 영역(e)은 드레인 영역이고, 제7 영역(g)은 소스 영역일 수 있다.
한편, 액티브 패턴(110) 중 제5 게이트 전극(140) 하부에 위치하는 영역은 불순물이 도핑되지 않을 수 있다. 그 결과, 제5 영역(e), 및 제7 영역(g)은 도체로 동작할 수 있고, 액티브 패턴(110) 중 제5 게이트 전극(140) 하부에 위치하는 영역은 제7 트랜지스터(TR7)의 채널로 동작할 수 있다. 실시예에 따라, 제5 게이트 전극(140)은 도 1의 게이트 초기화 신호(GI)를 공급받을 수 있다. 실시예에 따라, 제5 영역(e)은 도 1의 내부 전압(VINT)을 공급받을 수 있다.
도 5를 참조하면, 상기 유기 발광 표시 장치는 기판(도시되지 않음), 액티브 패턴(110), 게이트 절연층(도시되지 않음) 및 게이트 전극들(120, 121, 125, 126, 130, 131, 135, 136, 140, 141)을 포함할 수 있다. 또한, 상기 유기 발광 표시 장치는 게이트 전극들(120, 121, 125, 126, 130, 131, 135, 136, 140, 141)을 덮는 제1 층간 절연막(도시되지 않음) 및 상기 제1 층간 절연막 상에 배치되는 제1 도전 패턴(150, 151)과 제2 도전 패턴(155, 156), 및 제1 도전 패턴(150, 151)과 제2 도전 패턴(155, 156)을 덮는 제2 층간 절연막(도시되지 않음)을 더 포함할 수 있다.
상기 제1 층간 절연막은 제1 게이트 전극들(120, 121), 제2 게이트 전극들(125, 126), 제3 게이트 전극들(130, 131), 제4 게이트 전극들(135, 136), 및 제5 게이트 전극들(140, 141)을 덮으며, 상기 게이트 절연층 상에 배치될 수 있다. 상기 제1 층간 절연막들은 실리콘 화합물과 같은 유기 물질이나 투명 절연 수지와 같은 무기 물질을 포함할 수 있다. 예를 들면, 상기 제1 층간 절연막들은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 도전 패턴들(150, 151) 및 제2 도전 패턴들(155, 156)은 상기 제1 층간 절연막 상에 배치될 수 있다. 제1 도전 패턴들(150, 151) 및 제2 도전 패턴들(155, 156)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 도전 패턴들(150, 151)은 제1 게이트 전극들(120, 121)과 중첩되도록 배치될 수 있다. 이에 따라, 각각의 제1 도전 패턴들(150, 151)은 각각의 제1 게이트 전극들(120, 121)과 함께 도 1의 스토리지 커패시터(CST)를 구성할 수 있다.
한편, 각각의 제1 도전 패턴들(150, 151)은 상기 제2 방향을 따라, 연장하는 모양을 가질 수 있다. 실시예에 따라, 제1 도전 패턴들(150, 151)은 이후 설명하는 배선을 통해서, 도 1의 제1 전원 전압(ELVDD)을 공급받을 수 있다.
제2 도전 패턴들(155, 156)은 액티브 패턴(110)의 제5 영역(e)과 부분적으로 중첩되도록 배치될 수 있다. 각각의 제2 도전 패턴들(155, 156)은 상기 제2 방향을 따라 연장되며, 상기 제2 방향을 따라 서로 이격되도록 배치될 수 있다. 실시예에 따라, 제2 도전 패턴들(155, 156)은 도 1의 내부 전압(VINT)을 공급받을 수 있으며, 콘택을 통해서 내부 전압(VINT)을 제5 영역(e)으로 공급할 수 도 있다.
도 6 및 도 7을 참조하면, 배선들(160, 161, 165, 170) 및 제1 연결 패턴(175, 176)이 상기 제2 층간 절연막 상에 배치될 수 있다. 참고로, 설명의 편의를 위해서, 도 6에서는 배선들(160, 161, 165, 170), 제1 연결 패턴(175, 176) 및 콘택들(180, 181, 182, 183, 184, 185, 186, 190, 191, 192, 193, 194, 195, 196, 197)만이 도시되었고, 도 7에서는 콘택들(180, 181, 182, 183, 184, 185, 186, 190, 191, 192, 193, 194, 195, 196, 197), 제1 도전 패턴들(150, 151) 및 제2 도전 패턴들(155, 156)을 생략하였다.
제1 데이터 배선(160), 제2 데이터 배선(161), 제1 전원 배선(165), 제2 전원 배선(170) 및 제1 연결 패턴(175, 176)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 데이터 배선(160)과 제2 데이터 배선(161)은 상기 제1 방향을 따라 연장하며, 상기 제2 방향으로 이격되어 배치될 수 있다. 하나의 열의 화소들에 대응하여, 제1 데이터 배선(160)과 제2 데이터 배선(161)이 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 데이터 배선(160)은 제4 콘택(183)을 통해서, 짝수 번째(N) 행의 화소가 배치되는 부분의 액티브 패턴(110)의 제3 영역(c; 도 4 참조)과 전기적으로 연결될 수 있다. 한편, 제2 데이터 배선(161)은 제11 콘택(193)을 통해서, 홀수 번째(N+1) 행의 화소가 배치되는 부분의 액티브 패턴(110)의 제3 영역(c'; 도 4 참조)과 전기적으로 연결될 수 있다. 실시예에 있어서, 제1 데이터 배선(160)은 도 1의 짝수 번째 데이터 신호(DATA_EVEN)을 공급받을 수 있으며, 제2 데이터 배선(161)은 도 1의 홀수 번째 데이터 신호(DATA_ODD)을 공급받을 수 있다. 결과적으로, 짝수 번째(N) 행의 화소와 홀수 번째(N+1) 행의 화소에 서로 다른 데이터 신호들이 공급받을 수 있다.
제1 전원 배선(165)은 상기 제1 방향을 따라 연장되며, 제1 데이터 배선(160)과 제2 데이터 배선(161)의 사이에 배치될 수 있다. 이에 따라, 제1 데이터 배선(160)과 제2 데이터 배선(161)은 상기 제2 방향으로 일정한 거리를 두고 이격되어 배치될 수 있고, 제1 데이터 배선(160)과 제2 데이터 배선(161) 사이의 커플링(coupling) 현상을 방지할 수 있다.
실시예에 있어서, 제1 전원 배선(165)은 도 1의 내부 전압(VINT)을 공급받을 수 있다. 또한, 제1 전원 배선(165)은 제1 콘택(180) 및 제3 콘택(183)을 통해서, 상기 제2 방향으로 떨어진 제2 도전 패턴들(155, 도 5 참조)을 전기적으로 연결하거나, 제 8 콘택(190) 및 제 10 콘택(192)을 통해서, 상기 제2 방향으로 떨어진 제2 도전 패턴들(156, 도 5 참조)을 전기적으로 연결할 수 있다. 한편, 제1 전원 배선(165)은 제2 콘택(181) 및 제9 콘택(191)을 통해서 액티브 패턴(110)의 제5 영역들(e, e'; 도 4 참조)과 전기적으로 연결될 수 있다.
제2 전원 배선(170)은 상기 제1 방향을 따라 연장되며, 화소들의 경계선과 중첩되도록 배치될 수 있다. 실시예에 있어서, 제2 전원 배선(170)은 도 1의 제1 전원 전압(ELVDD)을 공급받을 수 있다. 또한, 제2 전원 배선(170)은 제 15 콘택(197) 등을 통해서, 액티브 패턴(110)의 제6 영역(f; 도 4 참조)에 전기적으로 연결될 수 있다. 결과적으로, 제2 전원 배선(170)은 액티브 패턴(110)의 제6 영역(f)에 제1 전원 전압(ELVDD)를 공급할 수 있다.
한편, 제1 연결 패턴(175, 176)은 상기 제1 방향으로 연장될 수 있다. 제1 연결 패턴(175, 176)은 제5 콘택(184) 또는 제12 콘택(194)을 통해서 액티브 패턴(110) 에 전기적으로 연결될 수 있다. 또한, 제1 연결 패턴들(175, 176)은 제6 콘택(185) 및 제13 콘택(195)을 통해서 제1 게이트 전극들(120, 121)에 전기적으로 연결될 수 있다. 결과적으로, 제1 연결 패턴들(175, 176)은 제1 게이트 전극들(120, 121)과 액티브 패턴(110)의 제4 영역들(d, d'; 도 4 참조)을 전기적으로 연결하는 역할을 수행할 수 있다.
도 8을 참조하면, 상기 유기 발광 표시 장치는 배선들(160, 161, 165, 170) 및 제1 연결 패턴(175, 176)을 덮는 제3 층간 절연막(도시되지 않음) 및 상기 제3 층간 절연막 상에 배치되는 화소 전극들(200G1, 200G2, 200R, 200B)을 더 포함할 수 있다.
화소 전극들(200G1, 200G2, 200R, 200B)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
예시적인 실시예들에 있어서, 화소 전극들(200G1, 200G2, 200R, 200B)은 상기 제1 및 제2 방향을 향하는 모서리를 갖는 다이아몬드 모양 또는 마름모 모양을 가질 수 있다. 다만 본 발명은 이에 의해서 제한되지 않으며, 전극들(200G1, 200G2, 200R, 200B)은 다른 형상을 가질 수도 있다.
예시적인 실시예들에 있어서, 화소 전극들(200G1, 200G2, 200R, 200B)은 펜타일 형태로 배치될 수 있다. 즉, 화소 전극들(200G1, 200G2, 200R, 200B)은 상기 제1 방향 및 상기 제2 방향을 따라서 엇갈려서(staggered) 배치될 수 있다. 예를 들어, 제1 열에는 적색 화소의 화소 전극(200R)과 청색 화소의 화소 전극(200B)이 상기 제1 방향을 따라서 교대로 반복되어 배치될 수 있고, 제2 열에는 녹색 화소의 화소 전극들(200G1, 200G2)이 교대로 반복되어 배치될 수 있다.
화소 전극들(200G1, 200G2, 200R, 200B)은 전극 콘택(205)을 통해서, 액티브 패턴(110)의 제7 영역(g)에 전기적으로 연결될 수 있다.
도 9는 도 8의 유기 발광 표시 장치의 제7 트랜지스터의 단면도이다.
도 9를 참조하면, 상기 유기 발광 표시 장치는 기판(100) 상에 배치된 액티브 패턴(110), 게이트 절연막(118), 제5 게이트 전극(140), 제1 층간 절연막(145), 제2 층간 절연막(159), 제7 콘택(186), 제9 콘택(191), 제1 전원 배선(165), 제3 층간 절연막(198), 전극 콘택(205), 화소 전극(200G1), 유기 발광층(210), 화소 정의막(215) 및 공통 전극(220)을 포함한다.
화소 정의막(215)은 제3 층간 절연막(198) 상에 배치될 수 있다. 구체적으로, 화소 정의막(215)은 제3 층간 절연막(198), 및 화소 전극(200G1)의 일부 상에 배치될 수 있다. 화소 정의막(215)은 제3 층간 절연막(198) 상에 배치된 화소 전극(200G1)의 일부에 개구를 형성할 수 있고, 상기 개구에는 유기 발광층(210)이 배치될 수 있다. 유기 발광층(210)은 화소 전극(200G1) 상에 배치될 수 있다. 구체적으로, 유기 발광층(210)은 화소 정의막(215)의 상기 개구를 통해 노출되는 화소 전극(200G1) 상에 배치될 수 있다. 유기 발광층(210)은 광을 출력할 수 있는 발광 물질을 포함할 수 있다. 발광 물질은 유기 물질을 포함할 수 있다. 실시예에 따라, 발광 물질은 적색광, 녹색광, 및/또는 청색광의 파장들에 상응하는 유기 물질들을 포함할 수 있다.
공통 전극(220)은 화소 정의막(215) 및 유기 발광층(210) 상에 배치될 수 있다. 실시예에 따라, 공통 전극(220)은 투명 도전성 물질로 구성될 수 있다. 예를 들어, 공통 전극(220)은 인듐 주석 산화물, 인듐 아연 산화물, 아연 산화물, 주석 산화물, 갈륨 산화물, 인듐 산화물 등을 포함할 수 있다. 일 실시예에서, 공통 전극(220)은 캐소드 단자일 수 있다. 즉, 공통 전극(220)은 상응하는 유기 발광층, 및 상응하는 화소 전극(200G1)과 함께 도 1의 유기 발광 다이오드(OLED)를 구성할 수 있다. 다른 실시예에서, 공통 전극(220)은 애노드 단자일 수 있다. 실시예에 따라, 공통 전극(220)은 제2 전원 전압을 공급받을 수 있다. 예를 들어, 공통 전극(220)은 도 1의 제2 전원 전압(ELVSS)을 공급받을 수 있다.
결과적으로, 도 1 내지 도 9의 유기 발광 표시 장치는 하나의 화소 열에 대응하는 제1 데이터 배선(160)과 제2 데이터 배선(161)을 동시에 포함할 수 있다. 또한, 제1 데이터 배선(160)과 제2 데이터 배선(161)은 제1 전원 배선(165)에 의해서 이격되어 있으므로, 이들 사이의 커플링을 방지할 수 있다.
도 10 내지 도 14는 본 발명의 다른 실시예들에 따른 화소들을 포함하는 유기 발광 표시 장치를 나타내는 레이아웃 도면들이다.
도 10을 참조하면, 유기 발광 표시 장치는 기판(도시되지 않음), 액티브 패턴(110), 게이트 절연층(도시되지 않음), 제1 게이트 전극들(120, 121), 제2 게이트 전극들(125, 126), 제3 게이트 전극들(130, 131), 제4 게이트 전극들(135, 136), 및 제5 게이트 전극들(140, 141)을 포함할 수 있다. 액티브 패턴(110) 및 게이트 전극들(120, 121, 125, 126, 130, 131, 135, 136, 140, 141)은 도 4를 참조로 설명한 것들과 실질적으로 동일하거나 유사할 수 있다.
한편, 제1 층간 절연막은 상기 게이트 절연층 상에 배치되어, 게이트 전극들(120, 121, 125, 126, 130, 131, 135, 136, 140, 141)을 덮을 수 있으며, 상기 제1 층간 절연막 상에는 도 5를 참조로 설명한 제1 도전 패턴들(150, 151) 및 제2 도전 패턴들(155, 156)이 배치될 수 있고, 이들을 덮는 제2 층간 절연막(도시되지 않음)이 배치될 수 있다.
도 11 및 도 12를 참조하면, 배선들(160, 161, 165, 170), 제1 연결 패턴(175, 176) 및 제2 연결 패턴(177, 178)이 상기 제2 층간 절연막 상에 배치될 수 있다. 참고로, 설명의 편의를 위해서, 도 11에서는 콘택들, 배선들(160, 161, 165, 170), 제1 연결 패턴(175, 176) 및 제2 연결 패턴(177, 178)만이 도시되었고, 도 12에서는 콘택들, 제1 도전 패턴들(150, 151) 및 제2 도전 패턴들(155, 156)을 생략하였다.
배선들(160, 161, 165, 170) 및 제1 연결 패턴(175, 176)은 도 6 및 도 7을 참조로 설명한 것들과 실질적으로 동일하거나 유사할 수 있다.
제2 연결 패턴(177, 178)은 제1 데이터 배선(160)과 제1 전원 배선(165) 사이에 또는 제2 데이터 배선(161)과 제1 전원 배선(165) 사이에 배치될 수 있다. 예시적인 실시예들에 있어서, 제2 연결 패턴(177, 178)은 액티브 패턴(110)의 제7 영역(g, g'; 도 10 참조)과 부분적으로 중첩되도록 배치될 수 있다. 또한, 제2 연결 패턴(177, 178)은 제7 콘택(186) 등을 통해서, 액티브 패턴(110)의 제7 영역(g, g')과 전기적으로 연결될 수 있다.
도 13 및 도 14를 참조하면, 상기 유기 발광 표시 장치는 배선들(160, 161, 165, 170; 도 12 참조) 및 연결 패턴들(175, 176, 177, 178; 도 12 참조)을 덮는 제3 층간 절연막(도시되지 않음) 및 상기 제3 층간 절연막 상에 배치되는 화소 전극들(201G1, 201G2, 201R, 201B)을 더 포함할 수 있다.
화소 전극들(201G1, 201G2, 201R, 201B)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
예시적인 실시예들에 있어서, 화소 전극들(201G1, 201G2, 201R, 201B)은 상기 제1 및 제2 방향을 향하는 모서리를 갖는 다이아몬드 모양 또는 마름모 모양을 가질 수 있다. 다만 본 발명은 이에 의해서 제한되지 않으며, 전극들(201G1, 201G2, 201R, 201B)은 다른 형상을 가질 수도 있다.
예시적인 실시예들에 있어서, 화소 전극들(201G1, 201G2, 201R, 201B)은 펜타일 형태로 배치될 수 있다. 예를 들어, 제1 열에는 적색 화소의 화소 전극(201R)과 청색 화소의 화소 전극(201B)이 상기 제1 방향을 따라서 교대로 반복되어 배치될 수 있고, 제2 열에는 짝수 번째 녹색 화소의 화소 전극들(200G1)과 홀수 번째 녹색 화소의 화소 전극들(200G2)이 교대로 반복되어 배치될 수 있다.
한편, 일부 화소 전극들(201G1, 201G2, 201R, 201B)은 상기 다이아몬드 모양으로부터 연장된 연결부(204R, 204G, 204B)와 연결될 수 있다. 예시적인 실시예들에 있어서, 일부 화소 전극들(201G1, 201G2, 201R, 201B)과 연결부(204R, 204G, 204B)은 동일한 물질을 포함하며, 동일한 두께를 가질 수 있다. 즉, 일부 화소 전극들(201G1, 201G2, 201R, 201B)과 연결부(204R, 204B, 204G)는 일체로 형성될 수 있다.
예시적인 실시예들에 있어서, 일부 화소 전극들(201G1, 201G2, 201R, 201B)은 제2 연결 패턴들(177, 178), 연결부(204R, 204G, 204B) 및/또는 전극 콘택(205R, 205G, 205B)을 통해서, 액티브 패턴(110)의 제7 영역(g, g'; 도 10 참조)에 전기적으로 연결될 수 있다.
예시적인 실시예들에 있어서, 녹색 화소의 화소 전극들(200G1, 200G2)은 짝수 번째(N) 행의 화소의 액티브 패턴(110)의 제7 영역(g)에 전기적으로 연결될 수 있으며, 적색 및 청색 화소의 화소 전극들(200R, 200B)은 홀수 번째(N+1) 행의 화소의 액티브 패턴(110)의 제7 영역(g')에 전기적으로 연결될 수 있다. 예를 들어, 제1 화소 전극(200R)은 짝수 번째 화소 열의 상기 홀수 번째 행의 화소에 대응하여 연결될 수 있고, 제2 화소 전극(200B)는 홀수 번째 화소 열의 상기 홀수 번째 행의 화소에 대응하여 연결될 수 있고, 제3 화소 전극(200G1)은 짝수 번째 화소 열의 상기 짝수 번째 행의 화소에 대응하여 연결될 수 있으며, 제4 화소 전극(200G2)은 짝수 번째 화소 열의 상기 홀수 번째 행의 화소에 대응하여 연결될 수 있다.
이와 달리, 녹색 화소의 화소 전극들(200G1, 200G2)은 홀수 번째(N+1) 행의 화소의 액티브 패턴(110)의 제7 영역(g')에 전기적으로 연결될 수 있으며, 적색 및 청색 화소의 화소 전극들(200R, 200B)은 짝수 번째(N) 행의 화소의 액티브 패턴(110)의 제7 영역(g)에 전기적으로 연결될 수 있다.
앞서 언급한 바와 같이, 짝수 번째(N) 행의 화소의 액티브 패턴(110)과 홀수 번째(N+1) 행의 화소의 액티브 패턴(110)은 서로 좌우가 대칭적일 수 있다. 특히, 제1 게이트 전극(120, 121)과 중첩되는, 제1 트랜지스터(TR1)의 채널의 평면 모양이 짝수 번째(N) 행과 홀수 번째(N) 행에서 상이하다. 이에 따라, 상기 유기 발광 표시 장치의 제조 과정에서, 미스 얼라인이 발생하는 경우, 짝수 번째(N) 행과 홀수 번째(N) 행의 제1 트랜지스터(TR1)가 서로 다른 전기적 성질을 가질 수 있다. 예를 들어, 문턱 접압(Vth)의 균일도 및 산포가 달라질 수 있다.
만약, 녹색 화소의 화소 전극들(200G1, 200G2)이 각각 짝수 번째(N) 행과 홀수 번째(N) 행의 화소에 연결되는 경우, 짝수 번째(N) 행의 화소 회로와 홀수 번째(N) 행의 화소 사이의 전기적 특성 차이로 인해서, 인접한 녹색 화소에서 밝기가 상이할 수 있다. 이에 따라, 상기 유기 발광 표시 장치의 화질이 저하될 수 있다.
예시적인 실시예들에 따르면, 본 발명의 유기 발광 표시 장치는 제2 연결 패턴(177, 178) 및 연결부(204R, 204G, 204B)를 포함할 수 있다. 이에 따라, 녹색 화소의 화소 전극들(200G1, 200G2)을 동일한 행의 화소 회로에 전기적으로 연결할 수 있다. 이에 따라, 상기 유기 발광 표시 장치는 향상된 화질을 가질 수 있다.
도 15 내지 도 17는 본 발명의 다른 실시예들에 따른 화소들을 포함하는 또 다른 유기 발광 표시 장치를 나타내는 레이아웃 도면들이다.
도 15를 참조하면, 유기 발광 표시 장치는 기판(도시되지 않음), 액티브 패턴들(111, 112), 게이트 절연층(도시되지 않음), 제1 게이트 전극들(120, 122), 제2 게이트 전극들(125, 127), 제3 게이트 전극들(130, 132), 제4 게이트 전극들(135, 137), 및 제5 게이트 전극들(140, 142)을 포함할 수 있다.
짝수 번째(N+1) 행의 화소에 대응하는 액티브 패턴(111) 및 게이트 전극들(120, 125, 130, 135, 140)은 대응되는 위치에 배치된 도 4를 참조로 설명한 액티브 패턴(110) 및 게이트 전극들(120, 125, 130, 135, 140)과 실질적으로 동일하다. 반면에, 홀수 번째(N+1) 행의 화소에 배치된 액티브 패턴(112) 및 게이트 전극들(122, 127, 132, 137, 142)은 대응되는 위치에 배치된 도 4를 참조로 설명한 액티브 패턴(110) 및 게이트 전극들(120, 125, 130, 135, 140)과 상하로 대칭적이다. 이에 따라, 짝수 번째(N) 행의 화소에 대응하는 액티브 패턴(111)은 홀수 번째(N+1) 행의 화소에 대응하는 액티브 패턴(112)과 상기 제1 방향으로 연장된 축 및 상기 제2 방향으로 연장된 축을 중심으로 서로 대칭적인 형상을 가질 수 있다.
한편, 각각의 액티브 패턴(111, 112)은 제1 영역 내지 제8 영역(a, b, c, d, e, f, g, h)을 포함한다.
예시적인 실시예들에 있어서, 홀수 번째(N+1) 행의 화소에 배치된 액티브 패턴(112)이 상하로 대칭되도록 배치됨에 따라, 제1 게이트 전극들(120, 122)과 중첩되는 제1 트랜지스터(TR1)의 채널은 짝수 번째(N) 행과 홀수 번째(N+1) 행에서 동일한 모양을 가질 수 있다. 이에 따라, 제조 과정에서 일부 미스얼라인이 발생하더라도, 짝수 번째(N) 행의 화소 회로와 홀수 번째(N+1) 행의 화소 회로는 균일한 전기적 특성을 가질 수 있다.
한편, 제1 층간 절연막은 상기 게이트 절연층 상에 배치되어, 게이트 전극들(120, 122, 125, 127, 130, 132, 135, 137, 140, 142)을 덮을 수 있으며, 상기 제1 층간 절연막 상에는 도 5를 참조로 설명한 제1 도전 패턴들(150, 151) 및 제2 도전 패턴들(155, 156)이 배치될 수 있고, 이들을 덮는 제2 층간 절연막(도시되지 않음)이 배치될 수 있다.
도 16을 참조하면, 배선들(160, 161, 165, 170), 제1 연결 패턴(175, 176) 및 제2 연결 패턴(177', 178')이 상기 제2 층간 절연막 상에 배치될 수 있다. 참고로, 설명의 편의를 위해서, 도 16에서는 콘택들, 제1 도전 패턴들(150, 151) 및 제2 도전 패턴들(155, 156)을 생략하였다.
배선들(160, 161, 165, 170), 제1 연결 패턴(175, 176)은 도 11 및 도 12를 참조로 설명한 것과 실질적으로 동일하거나 유사하다. 제2 연결 패턴(177', 178')은 위치와 형상이 상이한 점을 제외하면, 도 11 및 도 12를 참조로 설명한 제2 연결 패턴(177, 178)과 실질적으로 동일한 역할을 수행할 수 있다.
도 17를 참조하면, 상기 유기 발광 표시 장치는 배선들(160, 161, 165, 170) 및 연결 패턴들(175, 176, 177, 178)을 덮는 제3 층간 절연막(도시되지 않음) 및 상기 제3 층간 절연막 상에 배치되는 화소 전극들(200G1, 200G2, 200R, 200B)을 더 포함할 수 있다. 참고로 설명의 편의를 위해서, 도 17은 배선들(160, 161, 165, 170), 연결 패턴들(175, 176, 177, 178) 및 화소 전극들(200G1, 200G2, 200R, 200B)만을 도시하였다.
일부 연결부(204G, 204B)의 모양을 제외하면, 도 13 및 도 14를 참조로 설명한 것과 실질적으로 동일하다.
예시적인 실시예들에 있어서, 홀수 번째(N+1) 행에 배치된 액티브 패턴(112)은 짝수 번째(N) 행에 배치된 액티브 패턴(111)을 좌우 방향뿐만 아니라 상하 방향으로 대칭적인 모양을 가질 수 있다. 이에 따라, 홀수 번째(N+1) 행의 제1 트랜지스터(TR1)의 채널 모양과 짝수 번째(N) 행의 제1 트랜지스터(TR1)의 채널 모양이 동일하며, 이들 사이에 전기적 특성의 편차가 감소될 수 있다.
도 18은 본 발명의 다른 실시예들에 따른 화소들을 포함하는 다른 유기 발광 표시 장치를 나타내는 레이아웃 도면들이다.
도 18을 참조하면, 유기 발광 표시 장치는 기판(도시되지 않음), 액티브 패턴(113), 게이트 절연층(도시되지 않음), 제1 게이트 전극들(120, 121), 제2 게이트 전극들(125, 126), 제3 게이트 전극들(130, 131), 제4 게이트 전극들(135, 136), 및 제5 게이트 전극들(140, 141)을 포함할 수 있다. 액티브 패턴(113)의 형상을 제외하고 도 1 내지 도 9를 참조로 설명한 유기 발광 표시 장치와 실질적으로 동일하다.
액티브 패턴(113)은 홀수 번째(N+1) 행에서, 제1 게이트 전극(121)과 중첩된 부분의 모양을 제외하고, 도 4를 참조로 설명한 액티브 패턴(110)과 실질적으로 동일하다. 즉, 액티브 패턴(113)은 짝수 번째(N) 행에서 제1 게이트 전극(120)과 중첩된 부분과 홀수 번째(N+1) 행에서 제1 게이트 전극(121)과 중첩된 부분이 동일한 모양을 가질 수 있다. 이에 따라, 홀수 번째(N+1) 행의 제1 트랜지스터(TR1)의 채널 모양과 짝수 번째(N) 행의 제1 트랜지스터(TR1)의 채널 모양이 동일하며, 이들 사이에 전기적 특성의 편차가 감소될 수 있다.
이상, 본 발명의 실시예들에 따른 화소 및 이를 포함하는 유기 발광 표시 장치에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다. 예를 들어, 상기에서는 PMOS 트랜지스터를 포함하는 화소를 설명하였으나, 화소의 종류는 이에 한정되는 것이 아니다.
본 발명은 유기 발광 표시 장치를 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 디지털 카메라, 비디오 캠코더, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 차량용 네비게이션, 비디오폰, 감시 시스템, 추적 시스템, 동작 감지 시스템, 이미지 안정화 시스템 등에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100: 기판 110: 액티브 패턴
120, 121: 제1 게이트 전극 125, 126: 제2 게이트 전극
130, 131: 제3 게이트 전극 135, 136: 제4 게이트 전극
140, 141: 제5 게이트 전극 150, 151: 제1 도전 패턴
155, 156: 제2 도전 패턴 160: 제1 데이터 배선
161: 제2 데이터 배선 165: 제1 전원 배선
170: 제2 전원 배선
180, 181, 182, 183, 184, 185, 186: 제1 내지 제7 콘택들
190, 191, 192, 193, 194, 195, 196, 197: 제8 내지 제15 콘택들
200G1, 200G2, 200B, 200R: 화소 전극들
205: 전극 콘택 210: 유기 발광층
215: 화소 정의막 220: 공통 전극

Claims (20)

  1. 기판 상에 배치되고, 상기 기판의 상면에 평행한 제1 방향을 따라 반복적으로 배열된 복수의 화소들을 포함하며, 상기 제1 방향에 수직인 제2 방향을 따라 반복적으로 배열된 화소 열들(columns);
    상기 제1 방향을 따라 연장하며, 짝수 번째 행의 화소들에 전기적으로 연결되는 제1 데이터 배선;
    상기 제1 방향을 따라 연장하며, 홀수 번째 행의 화소들에 전기적으로 연결되는 제2 데이터 배선; 및
    상기 제1 방향을 따라 연장하며, 상기 제1 데이터 배선과 상기 제2 데이터 배선 사이에 배치되는 제1 전원 배선을 포함하고,
    상기 각각의 화소는,
    상기 기판 상에 배치되고, 제1 영역, 제2 영역, 제3 영역, 제4 영역, 제5 영역, 제6 영역 및 제7 영역을 포함하는 액티브 패턴; 및
    상기 액티브 패턴과 부분적으로 중첩되도록 배치되며, 상기 제1 영역 및 상기 제2 영역과 함께 유기 발광 다이오드에 공급되는 구동 전류를 생성하는 제1 트랜지스터를 구성하는 제1 게이트 전극을 포함하며,
    상기 제1 데이터 배선은 상기 짝수 번째 행의 화소에 대응하는 액티브 패턴의 제3 영역에 전기적으로 연결되고, 상기 제2 데이터 배선은 상기 홀수 번째 행의 화소에 대응하는 액티브 패턴의 제3 영역에 전기적으로 연결되는 유기 발광 표시 장치.
  2. 제 1 항에 있어서, 상기 각각의 화소는,
    상기 액티브 패턴과 부분적으로 중첩되도록 배치되며, 상기 제2 영역 및 상기 제7 영역과 함께 제6 트랜지스터를 구성하는 제4 게이트 전극을 더 포함하는 유기 발광 표시 장치.
  3. 제 2 항에 있어서, 상기 제4 게이트 전극은 상기 제1 영역 및 상기 제6 영역과 함께 제5 트랜지스터를 구성하는 유기 발광 표시 장치.
  4. 삭제
  5. 제 3 항에 있어서, 상기 각각의 화소는,
    상기 액티브 패턴과 부분적으로 중첩되도록 배치되며, 상기 제1 영역, 및 상기 제3 영역과 함께 제2 트랜지스터를 구성하고, 상기 제2 영역 및 상기 제4 영역과 함께 제3 트랜지스터를 구성하는 제2 게이트 전극;
    상기 액티브 패턴과 부분적으로 중첩되도록 배치되며, 상기 제4 영역, 및 상기 제5 영역과 함께 제4 트랜지스터를 구성하는 제3 게이트 전극; 및
    상기 액티브 패턴과 부분적으로 중첩되도록 배치되며, 상기 제5 영역, 및 상기 제7 영역과 함께 제7 트랜지스터를 구성하는 제5 게이트 전극을 더 포함하는 유기 발광 표시 장치.
  6. 제 5 항에 있어서, 상기 짝수 번째 행의 화소에 대응하는 상기 액티브 패턴과 상기 제1 내지 제5 게이트 전극들은 상기 홀수 번째 행의 화소에 대응하는 상기 액티브 패턴과 상기 제1 내지 제5 게이트 전극들과 상기 제1 방향으로 연장된 축을 중심으로 서로 대칭적인 형상을 가지는 유기 발광 표시 장치.
  7. 제 5 항에 있어서, 상기 짝수 번째 행의 화소에 대응하는 상기 액티브 패턴과 상기 제1 내지 제5 게이트 전극들은 상기 홀수 번째 행의 화소에 대응하는 상기 액티브 패턴과 상기 제1 내지 제5 게이트 전극들과 상기 제1 방향으로 연장된 축과 상기 제2 방향으로 연장된 축을 중심으로 서로 대칭적인 형상을 가지는 유기 발광 표시 장치.
  8. 제 5 항에 있어서,
    상기 짝수 번째 행의 화소에 대응하는 상기 액티브 패턴이 상기 제1 게이트 전극과 중첩되는 부분은 상기 홀수 번째 행의 화소에 대응하는 상기 액티브 패턴이 상기 제1 게이트 전극과 중첩되는 부분과 동일한 형상을 가지고,
    상기 짝수 번째 행의 화소에 대응하는 상기 액티브 패턴의 나머지부분과 상기 제1 내지 제5 게이트 전극들은 상기 홀수 번째 행의 화소에 대응하는 상기 액티브 패턴의 나머지 부분과 상기 제1 내지 제5 게이트 전극들과 상기 제1 방향으로 연장된 축을 중심으로 서로 대칭적인 형상을 가지는 유기 발광 표시 장치.
  9. 제 2 항에 있어서,
    상기 각각의 액티브 패턴의 상기 제7 영역에 전기적으로 연결되는 화소 전극;
    상기 화소 전극 상에 배치되는 유기 발광층; 및
    상기 유기 발광층 상에 배치되는 공통 전극을 더 포함하며,
    상기 화소 전극, 상기 유기 발광층 및 상기 공통 전극은 발광 다이오드를 구성하는 유기 발광 표시 장치.
  10. 제 9 항에 있어서, 상기 화소 전극들은 상기 제1 방향 및 상기 제2 방향을 따라서 엇갈려서(staggered) 배치되는 유기 발광 표시 장치.
  11. 제 9 항에 있어서, 상기 화소 전극들은,
    짝수 번째 화소 열의 상기 홀수 번째 행의 화소에 대응하여 연결되며, 제1 색을 발광하는 제1 발광 다이오드를 구성하는 제1 화소 전극;
    짝수 번째 화소 열의 상기 짝수 번째 행의 화소에 대응하여 연결되며, 제2 색을 발광하는 제2 발광 다이오드를 구성하는 제2 화소 전극;
    홀수 번째 화소 열의 상기 홀수 번째 행의 화소에 대응하여 연결되며, 제3 색을 발광하는 제3 발광 다이오드를 구성하는 제3 화소 전극; 및
    홀수 번째 화소 열의 상기 짝수 번째 행의 화소에 대응하여 연결되며, 제3 색을 발광하는 제4 발광 다이오드를 구성하는 제4 화소 전극을 포함하는 유기 발광 표시 장치.
  12. 제 9 항에 있어서, 상기 화소 전극들은,
    짝수 번째 화소 열의 상기 짝수 번째 행의 화소에 대응하여 연결되며, 제1 색을 발광하는 제1 발광 다이오드를 구성하는 제1 화소 전극;
    홀수 번째 화소 열의 상기 짝수 번째 행의 화소에 대응하여 연결되며, 제2 색을 발광하는 제2 발광 다이오드를 구성하는 제2 화소 전극;
    짝수 번째 화소 열의 상기 홀수 번째 행의 화소에 대응하여 연결되며, 제3 색을 발광하는 제3 발광 다이오드를 구성하는 제3 화소 전극; 및
    홀수 번째 화소 열의 상기 홀수 번째 행의 화소에 대응하여 연결되며, 제3 색을 발광하는 제4 발광 다이오드를 구성하는 제4 화소 전극을 포함하는 유기 발광 표시 장치.
  13. 제 12 항에 있어서, 상기 제1 색은 적색이고, 상기 제2 색은 청색이며, 상기 제3 색은 녹색인 유기 발광 표시 장치.
  14. 제 9 항에 있어서, 상기 화소 전극들은 상기 제1 방향 및 상기 제2 방향을 향하는 모서리를 구비하는 마름모 형상을 가지는 유기 발광 표시 장치.
  15. 제 14 항에 있어서, 상기 화소 전극들과 일체로 형성되는 연결부를 더 포함하는 유기 발광 표시 장치.
  16. 제 1 항에 있어서,
    상기 제1 전원 배선은 내부 전압을 공급받고,
    상기 제1 데이터 배선은 짝수 번째 데이터 신호를 공급받고,
    상기 제2 데이터 배선은 홀수 번째 데이터 신호를 공급받는 유기 발광 표시 장치.
  17. 제 16 항에 있어서, 상기 제1 데이터 배선과 상기 제2 데이터 배선은 디멀티플렉서에 전기적으로 연결되는 유기 발광 표시 장치.
  18. 제 16 항에 있어서, 상기 짝수 번째 데이터 신호와 상기 홀수 번째 데이터 신호는 시간적으로 분리되는 유기 발광 표시 장치.
  19. 제 16 항에 있어서, 상기 짝수 번째 행의 화소와 인접한 상기 홀수 번째 행의 화소의 구동 시간은 부분적으로 중첩되어 진행되는 유기 발광 표시 장치.
  20. 제 2 항에 있어서, 상기 짝수 번째 행의 화소의 상기 제1 트랜지스터의 채널 부분과 상기 홀수 번째 행의 화소의 상기 제1 트랜지스터의 채널 부분은 동일한 평면 형상을 가지는 유기 발광 표시 장치.
KR1020150012485A 2015-01-27 2015-01-27 유기 발광 표시 장치 KR102357345B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150012485A KR102357345B1 (ko) 2015-01-27 2015-01-27 유기 발광 표시 장치
US14/789,334 US10410578B2 (en) 2015-01-27 2015-07-01 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150012485A KR102357345B1 (ko) 2015-01-27 2015-01-27 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20160092530A KR20160092530A (ko) 2016-08-05
KR102357345B1 true KR102357345B1 (ko) 2022-02-03

Family

ID=56434152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150012485A KR102357345B1 (ko) 2015-01-27 2015-01-27 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US10410578B2 (ko)
KR (1) KR102357345B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942030B1 (en) 2022-09-28 2024-03-26 Samsung Display Co., Ltd. Source driver, display device or electronic device including source driver, and method of driving the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102382323B1 (ko) * 2015-09-30 2022-04-05 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102515814B1 (ko) * 2017-05-25 2023-03-31 삼성디스플레이 주식회사 표시 장치
KR102578163B1 (ko) * 2017-12-28 2023-09-12 엘지디스플레이 주식회사 유기발광표시장치 및 그의 제조방법
KR102487500B1 (ko) 2018-01-02 2023-01-12 삼성디스플레이 주식회사 표시 장치
KR102595916B1 (ko) 2018-03-09 2023-10-31 삼성디스플레이 주식회사 표시장치
KR20200017614A (ko) 2018-08-08 2020-02-19 삼성디스플레이 주식회사 표시 장치
KR102567532B1 (ko) 2018-10-02 2023-08-17 삼성디스플레이 주식회사 표시 장치
KR102571661B1 (ko) * 2018-11-09 2023-08-28 엘지디스플레이 주식회사 표시패널 및 표시장치
KR20200070495A (ko) 2018-12-07 2020-06-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN110503086B (zh) * 2019-08-14 2021-10-22 中国科学院近代物理研究所 一种基于奇偶位置的目标质心定位系统及方法
CN112837657A (zh) * 2019-11-22 2021-05-25 敦泰电子股份有限公司 提高显示设备刷新率的驱动方法以及使用其的显示设备
CN111243441B (zh) 2020-03-11 2021-12-28 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN111292665B (zh) 2020-03-27 2022-11-04 京东方科技集团股份有限公司 像素电路及其控制方法、和显示装置
CN112863426A (zh) 2021-01-08 2021-05-28 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN113745253B (zh) * 2021-09-06 2022-11-08 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108032A (ja) * 2001-09-28 2003-04-11 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
KR100666646B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724150B2 (en) * 2001-02-01 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101055203B1 (ko) * 2004-08-19 2011-08-08 엘지디스플레이 주식회사 액정 표시 장치
KR101169053B1 (ko) * 2005-06-30 2012-07-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US20070000193A1 (en) * 2005-07-01 2007-01-04 Brian Beaupre Storm panel mounting assembly
US20080048951A1 (en) 2006-04-13 2008-02-28 Naugler Walter E Jr Method and apparatus for managing and uniformly maintaining pixel circuitry in a flat panel display
TW200802274A (en) 2006-06-29 2008-01-01 Au Optronics Corp Organic light emitting diode (OLED) pixel circuit and brightness control method thereof
JP5092304B2 (ja) * 2006-07-31 2012-12-05 ソニー株式会社 表示装置および画素回路のレイアウト方法
KR101264724B1 (ko) * 2007-12-21 2013-05-15 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
KR101407302B1 (ko) * 2007-12-27 2014-06-13 엘지디스플레이 주식회사 발광 표시 장치 및 그 구동 방법
KR100924143B1 (ko) 2008-04-02 2009-10-28 삼성모바일디스플레이주식회사 평판표시장치 및 그의 구동 방법
TW201027497A (en) * 2009-01-06 2010-07-16 Chunghwa Picture Tubes Ltd Method of driving scan lines of a flat panel display
KR101769499B1 (ko) 2010-08-24 2017-08-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR101911489B1 (ko) * 2012-05-29 2018-10-26 삼성디스플레이 주식회사 화소를 갖는 유기전계발광 표시장치와 그의 구동방법
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102061791B1 (ko) * 2012-11-13 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102034055B1 (ko) * 2013-03-19 2019-10-21 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
WO2014203810A1 (ja) * 2013-06-20 2014-12-24 シャープ株式会社 表示装置およびその駆動方法
TWI633100B (zh) 2013-07-19 2018-08-21 半導體能源研究所股份有限公司 有機化合物、發光元件、顯示器模組、照明模組、發光裝置、顯示裝置、照明設備及電子裝置
KR102084231B1 (ko) * 2013-08-29 2020-03-04 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20150096022A (ko) * 2014-02-13 2015-08-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102183530B1 (ko) * 2014-08-14 2020-11-27 엘지디스플레이 주식회사 유기발광표시패널

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108032A (ja) * 2001-09-28 2003-04-11 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
KR100666646B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942030B1 (en) 2022-09-28 2024-03-26 Samsung Display Co., Ltd. Source driver, display device or electronic device including source driver, and method of driving the same

Also Published As

Publication number Publication date
KR20160092530A (ko) 2016-08-05
US10410578B2 (en) 2019-09-10
US20160217744A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
KR102357345B1 (ko) 유기 발광 표시 장치
KR102525335B1 (ko) 유기 발광 표시 장치
KR102535800B1 (ko) 유기 발광 표시 장치
KR102302373B1 (ko) 유기 발광 표시 장치
KR102244816B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치용 기판
KR102503052B1 (ko) 유기 발광 표시 장치
US10468622B2 (en) Organic light-emitting display device and driving method thereof
US11272078B2 (en) Display device having an emission layer
US10008517B2 (en) Display device having reduced parasitic capacitance and cross-talk and method of manufacturing the same
EP3023970A2 (en) Display panel for compensating negative power supply voltage, display module and mobile device including the same
KR102471333B1 (ko) 유기 발광 표시 장치
US9685458B2 (en) Display device
JP2007233273A (ja) 有機ｅｌ表示パネル
US12021112B2 (en) Device including first and second capacitors and a storage capacitor
US20240138188A1 (en) Light emitting display device
JP2007233271A (ja) 有機ｅｌ表示パネル
JP2007233269A (ja) 有機ｅｌ表示パネル

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant