CN111292665B - 像素电路及其控制方法、和显示装置 - Google Patents

像素电路及其控制方法、和显示装置 Download PDF

Info

Publication number
CN111292665B
CN111292665B CN202010228173.4A CN202010228173A CN111292665B CN 111292665 B CN111292665 B CN 111292665B CN 202010228173 A CN202010228173 A CN 202010228173A CN 111292665 B CN111292665 B CN 111292665B
Authority
CN
China
Prior art keywords
sub
pixels
signal line
switch circuit
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010228173.4A
Other languages
English (en)
Other versions
CN111292665A (zh
Inventor
董甜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010228173.4A priority Critical patent/CN111292665B/zh
Publication of CN111292665A publication Critical patent/CN111292665A/zh
Priority to US17/600,078 priority patent/US11847954B2/en
Priority to PCT/CN2021/074899 priority patent/WO2021190156A1/zh
Application granted granted Critical
Publication of CN111292665B publication Critical patent/CN111292665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种像素电路及其控制方法、和显示装置，其中，像素电路，包括：呈阵列排布的多个子像素；沿第一方向延伸的多根栅线，其中，位于同一行的子像素均与同一根栅线电连接；沿第二方向延伸的多根第一信号线和多根第二信号线，其中，位于同一列的奇数行子像素均与同一根第一信号线电连接，位于同一列的偶数行子像素均与同一根第二信号线电连接，所述第二方向与所述第一方向垂直；沿所述第二方向延伸的多根数据线，其中，相邻两列子像素所连的两根第一信号线和两根第二信号线均与同一根数据线电连接。本发明提供的像素电路及其控制方法、和显示装置，能够便于高分辨率显示装置的发展。

Description

像素电路及其控制方法、和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种像素电路及其控制方法、和显示装置。
背景技术
随着科技的不断发展，人们通过显示装置进行娱乐、工作的时间越来越长，随之对于显示装置的屏幕分辨率的要求也越来越高。例如：为了满足虚拟现实(Virtual Reality，VR)游戏、或者增强现实(Augmented Reality，AR)游戏对画面的显示要求，需要不断提高显示装置的屏幕分辨率。
相关技术中，在显示装置的屏幕分辨率提升的过程中，像素电路中信号线的数量也会随之提升，出现信号线的数量大于单个集成电路(Integrated Circuit，IC)通道数的情况，出现集成电路通道数不足的问题。
发明内容
本发明实施例提供一种像素电路及其控制方法、和显示装置，以解决相关技术中因屏幕分辨率提升造成的集成电路通道数不足的问题。
为了解决上述技术问题，本发明提供技术方案如下：
第一方面，本发明实施例提供一种像素电路，包括：
呈阵列排布的多个子像素；
沿第一方向延伸的多根栅线，其中，位于同一行的子像素均与同一根栅线电连接；
沿第二方向延伸的多根第一信号线和多根第二信号线，其中，位于同一列的奇数行子像素均与同一根第一信号线电连接，位于同一列的偶数行子像素均与同一根第二信号线电连接，所述第二方向与所述第一方向垂直；
沿所述第二方向延伸的多根数据线，其中，相邻两列子像素所连的两根第一信号线和两根第二信号线均与同一根数据线电连接。
进一步地，每一数据线与相连的第一信号线之间分别设有第一开关电路，每一数据线与相连的第二信号线之间分别设有第二开关电路；
每一第一开关电路用于控制相连的数据线与相连的第一信号线之间导通或断开；
每一第二开关电路用于控制相连的数据线与相连的第二信号线之间导通或断开。
进一步地，还包括四根沿所述第一方向延伸的控制信号线，其中，两根控制信号线分别与同一根数据线相连的两个第一开关电路的控制端一一对应电连接，另两根控制信号线分别与同一根数据线相连的两个第二开关电路的控制端一一对应电连接；
四根控制信号线用于分时控制数据线与相连的一根第一信号线或第二信号线之间导通或断开。
进一步地，相连两列子像素之间设置有一根第一信号线和一根第二信号线。
进一步地，与同一根数据线相连的两个第一开关电路与数据线之间还设有第三开关电路，与同一根数据线相连的两个第二开关电路与数据线之间还设有第四开关电路；
所述第三开关电路用于控制数据线与两个第一开关电路之间的导通或断开；
所述第四开关电路用于控制数据线与两个第二开关电路之间的导通或断开。
进一步地，还包括沿所述第一方向延伸的第一控制信号线、第二控制信号线、第三控制信号线和第四控制信号线，其中，
所述第一控制信号线与每一根数据线的第三开关电路的控制端电连接；
所述第二控制信号线与每一根数据线的第四开关电路的控制端电连接；
所述第三控制信号线分别与位于奇数行且奇数列的子像素相连的第一开关电路的控制端和位于偶数行且偶数列的子像素相连的第二开关电路的控制端电连接；
所述第四控制信号线分别与位于偶数行且奇数列的子像素相连的第二开关电路的控制端和位于奇数行且偶数列的子像素相连的第一开关电路的控制端电连接。
进一步地，相连两列子像素之间设置有两根第一信号线或两根第二信号线。
进一步地，在一根数据线对应的两列子像素中，连接一列子像素的第一开关电路和第二开关电路与数据线之间还设有第五开关电路，连接另一列子像素的第一开关电路和第二开关电路与数据线之间还设有第六开关电路；
所述第五开关电路用于控制数据线与相连的第一开关电路或第二开关电路之间的导通或断开；
所述第六开关电路用于控制数据线与相连的第一开关电路或第二开关电路之间的导通或断开。
进一步地，还包括沿所述第一方向延伸的第一控制信号线、第二控制信号线、第三控制信号线和第四控制信号线，其中，
所述第一控制信号线与每一根数据线的第五开关电路的控制端电连接；
所述第二控制信号线与每一根数据线的第六开关电路的控制端电连接；
所述第三控制信号线分别与位于奇数行且奇数列的子像素相连的第一开关电路的控制端和位于奇数行且偶数列的子像素相连的第二开关电路的控制端电连接；
所述第四控制信号线分别与位于偶数行且奇数列的子像素相连的第一开关电路的控制端和位于偶数行且偶数列的子像素相连的第二开关电路的控制端电连接。
进一步地，所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路中至少一种开关电路包括晶体管，所述晶体管的第一极与所述数据线电连接，所述晶体管的第二极与子像素电连接，所述晶体管的控制极与控制信号线电连接。
第二方面，本发明实施例还提供一种显示装置，包括如上所述的像素电路。
第三方面，本发明实施例还提供一种像素电路的驱动方法，应用于如上所述的像素电路，所述方法包括：
多根栅线分时向位于不同行的子像素提供栅极扫描信号，其中，在向一行子像素提供栅极扫描信号时，每一根数据线通过与其相连的第一信号线或第二信号线分时向该行子像素中的两个子像素提供对应的数据信号。
进一步地，在向奇数行子像素提供栅极扫描信号的情况下，所述每一根数据线通过与其相连的第一信号线或第二信号线分时向该行子像素中的两个子像素提供对应的数据信号，包括：
控制第一控制信号线向第三开关电路的控制端发送开启信号，同时控制第三控制信号线向第一开关电路的控制端发送开启信号，使得数据信号写入位于奇数行且奇数列的子像素；
控制第一控制信号线向第三开关电路的控制端发送开启信号，同时控制第四控制信号线向第一开关电路的控制端发送开启信号，使得数据信号写入位于奇数行且偶数列的子像素；或者，
在向偶数行子像素提供栅极扫描信号的情况下，所述每一根数据线通过与其相连的第一信号线或第二信号线分时向该行子像素中的两个子像素提供对应的数据信号，包括：
控制第二控制信号线向第四开关电路的控制端发送开启信号，同时控制第四控制信号线向第二开关电路的控制端发送开启信号，使得数据信号写入位于偶数行且奇数列的子像素；
控制第二控制信号线向第四开关电路的控制端发送开启信号，同时控制第三控制信号线向第二开关电路的控制端发送开启信号，使得数据信号写入位于偶数行且偶数列的子像素。
进一步地，在向奇数行子像素提供栅极扫描信号的情况下，所述每一根数据线通过与其相连的第一信号线或第二信号线分时向该行子像素中的两个子像素提供对应的数据信号，包括：
控制第一控制信号线向第五开关电路的控制端发送开启信号，同时控制第三控制信号线向第一开关电路的控制端发送开启信号，使得数据信号写入位于奇数行且奇数列的子像素；
控制第二控制信号线向第六开关电路的控制端发送开启信号，同时控制第三控制信号线向第一开关电路的控制端发送开启信号，使得数据信号写入位于奇数行且偶数列的子像素；或者，
在向偶数行子像素提供栅极扫描信号的情况下，所述每一根数据线通过与其相连的第一信号线或第二信号线分时向该行子像素中的两个子像素提供对应的数据信号，包括：
控制第一控制信号线向第五开关电路的控制端发送开启信号，同时控制第四控制信号线向第二开关电路的控制端发送开启信号，使得数据信号写入位于偶数行且奇数列的子像素；
控制第二控制信号线向第六开关电路的控制端发送开启信号，同时控制第四控制信号线向第二开关电路的控制端发送开启信号，使得数据信号写入位于偶数行且偶数列的子像素。
本发明提供的技术方案中，通过位于同一列的奇数行子像素均与同一根第一信号线电连接，位于同一列的偶数行子像素均与同一根第二信号线电连接，相邻两列子像素所连的两根第一信号线和两根第二信号线均与同一根数据线电连接，使得一根数据线能够对两列子像素进行充电，从而避免了集成电路提供数据信号时通道数不足的情况，便于高分辨率显示装置的发展。因此，本发明提供的技术方案能够避免集成电路提供数据信号时通道数不足的情况，便于高分辨率显示装置的发展。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的像素电路的结构示意图；
图2为本发明另一实施例提供的像素电路的结构示意图；
图3为本发明另一实施例提供的像素电路的结构示意图；
图4为图3对应的各栅线和各控制信号线的时序控制图；
图5为本发明另一实施例提供的像素电路的结构示意图；
图6为图5对应的各栅线和各控制信号线的时序控制图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种像素电路，如图1所示，包括：
呈阵列排布的多个子像素110；
沿第一方向延伸的多根栅线120，其中，位于同一行的子像素110均与同一根栅线120电连接；
沿第二方向延伸的多根第一信号线130和多根第二信号线140，其中，位于同一列的奇数行子像素110均与同一根第一信号线130电连接，位于同一列的偶数行子像素110均与同一根第二信号线140电连接，所述第二方向与所述第一方向垂直；
沿所述第二方向延伸的多根数据线150，其中，相邻两列子像素120所连的两根第一信号线130和两根第二信号线140均与同一根数据线150电连接。
本发明实施例中，通过位于同一列的奇数行子像素均与同一根第一信号线电连接，位于同一列的偶数行子像素均与同一根第二信号线电连接，相邻两列子像素所连的两根第一信号线和两根第二信号线均与同一根数据线电连接，使得一根数据线能够对两列子像素进行充电，从而避免了集成电路提供数据信号时通道数不足的情况，便于高分辨率显示装置的发展。因此，本发明提供的技术方案能够避免集成电路提供数据信号时通道数不足的情况，便于高分辨率显示装置的发展。
上述阵列排布的多个子像素110可以是多个按照预设顺序在衬底基板上阵列排布的不同颜色的子像素，可以包括红色子像素、绿色子像素和蓝色子像素，当然，也还可以包括其他颜色的子像素，例如：白色子像素、黄色子像素等等，此处不作限定。
上述栅线120的数量与阵列排布的子像素110的行数相等，各行子像素一一对应连接各根栅线120。本发明实施例中，第一方向与子像素110排布的行方向相同。
上述第一信号线130的数量等于上述第二信号线140的数量，且等于阵列排布的子像素110的列数，每一列子像素中位于奇数行的子像素与第一信号线130电连接，每一列子像素中位于偶数行的子像素与第二信号线140电连接。本发明实施例中，第二方向与子像素110排布的列方向相同。
上述数据线150位于阵列排布的多个子像素在列方向上的一侧，每一根数据线150分别两根第一信号线130和两根第二信号线140点连接，由这四根相连的信号线为数据线150所对应的两列子像素中的每一子像素提供数据信号。
其中，与同一根数据线150相连的四根信号线分时传输数据线150上的数据信号Vdata，即一根信号线得到数据线150上的数据信号Vdata的同时其他三根信号线不得到数据线150上的数据信号Vdata。
在本发明一可选的实施例中，如图2所示，每一数据线150与相连的第一信号线130之间分别设有第一开关电路210，每一数据线150与相连的第二信号线140之间分别设有第二开关电路220；
每一第一开关电路210用于控制相连的数据线150与相连的第一信号线130之间导通或断开；
每一第二开关电路220用于控制相连的数据线150与相连的第二信号线140之间导通或断开。
即本实施例中，每一个第一开关电路210的第一端与数据线150电连接，且第二端与第一信号线130电连接；每一个第二开关电路220的第一端与数据线150电连接，且第二端与第二信号线140电连接。一根数据线150分别连接两个第一开关电路210和两个第二开关电路220。
四个开关电路分时工作，一个开关电路工作是指导通相连的数据线150与相连的第一信号线130或第二信号线140，且其他开关电路断开相连的数据线150与相连的第一信号线130或第二信号线140，从而实现四根信号线分时传输数据线150上的数据信号Vdata。
在一可选的实施方式中，如图2所示，像素电路还可以包括四根沿所述第一方向延伸的控制信号线230，其中，两根控制信号线230分别与同一根数据线150相连的两个第一开关电路210的控制端一一对应电连接，另两根控制信号线230分别与同一根数据线150相连的两个第二开关电路220的控制端一一对应电连接；
四根控制信号线230用于分时控制数据线150与相连的一根第一信号线130或第二信号线140之间导通或断开。
本实施方式中，四根控制信号线230分别与两个第一开关电路210和两个第二开关电路220电连接，每一根控制信号线230与各自相连的开关电路的控制端电连接，用于分时控制各自相连的开关电路工作。
在一根控制信号线230提供开启信号，使得与其相连的开关电路工作时，其余的三根控制信号线230提供关断信号，使得各自相连的开关电路不工作，从而实现四个开关电路分时工作。
如图2所示，将图2从上至下的方向分别将四根控制信号线230编号为1号控制信号线L1、2号控制信号线L2、3号控制信号线L3和4号控制信号线L4，将图2中左侧数据线150连接的4个开关电路按从左至右的方向分别编号为1号开关电路K1、2号开关电路K2、3号开关电路K3和4号开关电路K4；其中，1号开关电路K1的控制端与4号控制信号线L4电连接，2号开关电路K2的控制端与3号控制信号线L3电连接，3号开关电路K3的控制端与2号控制信号线L2电连接，4号开关电路K4的控制端与1号控制信号线L1电连接。
在另一可选的实施方式中，如图3所示，相连两列子像素之间可以设置有一根第一信号线130和一根第二信号线140。
请结合图3所示，与同一根数据线相连的两个第一开关电路210与数据线之间还设有第三开关电路330，与同一根数据线相连的两个第二开关电路220与数据线之间还设有第四开关电路340；
所述第三开关电路330用于控制数据线150与两个第一开关电路210之间的导通或断开；
所述第四开关电路340用于控制数据线150与两个第二开关电路220之间的导通或断开。
本实施方式中，通过两级开关来控制4根信号线与数据线的导通或断开。具体的，第三开关电路330的第一端与数据线150电连接，第三开关电路330的第二端分别与两个第一开关电路210的第一端电连接；第四开关电路340的第一端与数据线150电连接，第四开关电路340的第二端分别与两个第二开关电路220的第一端电连接。
第三开关电路330工作时第四开关电路340不工作，即第三开关电路330导通数据线150与两个第一开关电路210之间的连接时，第四开关电路340关断数据线150与两个第二开关电路220之间的连接；同样的，第四开关电路340工作时第三开关电路330不工作，即第四开关电路340导通数据线150与两个第二开关电路220之间的连接时，第三开关电路330关断数据线150与两个第一开关电路210之间的连接。
本实施方式中，一根数据线150对应的两列子像素包括一列位于奇数列的子像素和一列位于偶数列的子像素。如图3所示，假设与第三开关电路330连接的两根第一信号线130包括连接位于奇数行且奇数列的子像素的第一信号线130A和连接位于奇数行且偶数列的子像素的第一信号线130B，与第四开关电路340连接的两根第二信号线140包括连接位于偶数行且奇数列的子像素的第二信号线140A和连接位于偶数行且偶数列的子像素的第二信号线140B，则在对应每一种位置的子像素所需要导通的开关电路关系如下：
向位于奇数行且奇数列的子像素提供数据信号，需要控制第三开关电路330和连接第一信号线130A的第一开关电路210A工作；
向位于奇数行且偶数列的子像素提供数据信号，需要控制第三开关电路330和连接第一信号线130B的第一开关电路210B工作；
向位于偶数行且奇数列的子像素提供数据信号，需要控制第四开关电路340和连接第二信号线140A的第二开关电路220A工作；
向位于偶数行且偶数列的子像素提供数据信号，需要控制第四开关电路340和连接第二信号线140B的第二开关电路220B工作。
进一步地，如图3所示，像素电路还可以包括沿所述第一方向延伸的第一控制信号线301、第二控制信号线302、第三控制信号线303和第四控制信号线304，其中，
所述第一控制信号线301与每一根数据线150的第三开关电路330的控制端电连接；
所述第二控制信号线302与每一根数据线150的第四开关电路340的控制端电连接；
所述第三控制信号线303分别与位于奇数行且奇数列的子像素相连的第一开关电路210A的控制端和位于偶数行且偶数列的子像素相连的第二开关电路220B的控制端电连接；
所述第四控制信号线304分别与位于偶数行且奇数列的子像素相连的第二开关电路220A的控制端和位于奇数行且偶数列的子像素相连的第一开关电路210B的控制端电连接。
根据本实施方式中各位置子像素与各开关电路的关系，以及上述每一根控制信号线与开关电路的连接关系，可以得出：
向位于奇数行且奇数列的子像素提供数据信号，需要第一控制信号线301向第三开关电路330提供开启信号且第三控制信号线303向第一开关电路210A提供开启信号，使得第一信号线130A与数据线150导通；
向位于奇数行且偶数列的子像素提供数据信号，需要第一控制信号线301向第三开关电路330提供开启信号且第四控制信号线304向第一开关电路210B提供开启信号，使得第一信号线130B与数据线导通；
向位于偶数行且奇数列的子像素提供数据信号，需要第二控制信号线302向第四开关电路340提供开启信号且第四控制信号线304向第二开关电路220A提供开启信号，使得第二信号线140A与数据线导通；
向位于偶数行且奇数列的子像素提供数据信号，需要第二控制信号线302向第四开关电路340提供开启信号且第三控制信号线303向第二开关电路220B提供开启信号，使得第二信号线140B与数据线导通。
其中，第一控制信号线301、第二控制信号线302、第三控制信号线303和第四控制信号线304与各栅线的时序信号图如图4所示。
在另一可选的实施方式中，如图5所示，相邻两列子像素之间设置有两根第一信号线130或两根第二信号线140。
如图5所示，在一根数据线150对应的两列子像素中，连接一列子像素的第一开关电路210A和第二开关电路220A与数据线之间还设有第五开关电路530，连接另一列子像素的第一开关电路210B和第二开关电路220B与数据线150之间还设有第六开关电路540；
所述第五开关电路530用于控制数据线150与相连的第一开关电路210A或第二开关电路220A之间的导通或断开；
所述第六开关电路540用于控制数据线150与相连的第一开关电路210B或第二开关电路220B之间的导通或断开。
本实施方式中，通过两级开关来控制4根信号线与数据线的导通或断开。具体的，第五开关电路530的第一端与数据线150电连接，第五开关电路530的第二端分别与第一开关电路210A的第一端和第二开关电路220A的第一端电连接；第六开关电路540的第一端与数据线150电连接，第六开关电路540的第二端分别与第一开关电路210B的第一端和第二开关电路220B的第一端电连接。
第五开关电路530工作时第六开关电路540不工作，即第五开关电路530导通数据线150与第一开关电路210A的第一端和第二开关电路220A的第一端之间的电连接时，第六开关电路540关断数据线150与第一开关电路210B的第一端和第二开关电路220B的第一端之间的连接；同样的，第六开关电路540工作时第五开关电路530不工作，即第六开关电路540导通数据线150与第一开关电路210B的第一端和第二开关电路220B的第一端之间的连接时，第五开关电路530关断数据线150与第一开关电路210A的第一端和第二开关电路220A的第一端之间的连接。
本实施方式中，一根数据线对应的两列子像素包括一列位于奇数列的子像素和一列位于偶数列的子像素。如图5所示，假设与第五开关电路530连接的第一信号线130和第二信号线140包括连接位于奇数行且奇数列的子像素的第一信号线130A和连接位于偶数行且奇数列的子像素的第二信号线140A，与第六开关电路540连接的第一信号线130和第二信号线140包括连接位于奇数行且偶数列的子像素的第一信号线130B和连接位于偶数行且偶数列的子像素的第二信号线140B，则在对应每一种位置的子像素所需要导通的开关电路关系如下：
向位于奇数行且奇数列的子像素提供数据信号，需要控制第五开关电路530和连接第一信号线130A的第一开关电路210A工作；
向位于奇数行且偶数列的子像素提供数据信号，需要控制第四开关电路540和连接第一信号线130B的第一开关电路210B工作；
向位于偶数行且奇数列的子像素提供数据信号，需要控制第三开关电路530和连接第二信号线140A的第二开关电路220A工作；
向位于偶数行且偶数列的子像素提供数据信号，需要控制第四开关电路540和连接第二信号线140B的第二开关电路220B工作。
进一步地，如图5所示，像素电路还可以包括沿所述第一方向延伸的第一控制信号线501、第二控制信号线502、第三控制信号线503和第四控制信号线504，其中，
所述第一控制信号线501与每一根数据线的第五开关电路530的控制端电连接；
所述第二控制信号线502与每一根数据线的第六开关电路540的控制端电连接；
所述第三控制信号线503分别与位于奇数行且奇数列的子像素相连的第一开关电路210A的控制端和位于奇数行且偶数列的子像素相连的第二开关电路210B的控制端电连接；
所述第四控制信号线504分别与位于偶数行且奇数列的子像素相连的第一开关电路220A的控制端和位于偶数行且偶数列的子像素相连的第二开关电路220B的控制端电连接。
根据本实施方式中各位置子像素与各开关电路的关系，以及上述每一根控制信号线与开关电路的连接关系，可以得出：
向位于奇数行且奇数列的子像素提供数据信号，需要第一控制信号线501向第五开关电路530提供开启信号且第三控制信号线503向第一开关电路210A提供开启信号，使得第一信号线130A与数据线150导通；
向位于奇数行且偶数列的子像素提供数据信号，需要第二控制信号线502向第六开关电路540提供开启信号且第三控制信号线503向第一开关电路210B提供开启信号，使得第一信号线130B与数据线150导通；
向位于偶数行且奇数列的子像素提供数据信号，需要第一控制信号线501向第五开关电路530提供开启信号且第四控制信号线504向第二开关电路220A提供开启信号，使得第二信号线140A与数据线150导通；
向位于偶数行且偶数列的子像素提供数据信号，需要第二控制信号线502向第四开关电路540提供开启信号且第四控制信号线504向第二开关电路220B提供开启信号，使得第二信号线140B与数据线导通。
其中，第一控制信号线501、第二控制信号线502、第三控制信号线503和第四控制信号线504与各栅线的时序信号图如图6所示。
另外，本发明实施例中，如图2、图3和图5所示，上述所提到的第一开关电路210、所述第二开关电路220、所述第三开关电路330、所述第四开关电路340、第五开关电路530和第六开关电路540中至少一种开关电路包括晶体管，所述晶体管的第一极与所述数据线电连接，所述晶体管的第二极与子像素电连接，所述晶体管的控制极与控制信号线电连接。
晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
另外，相关技术中，假设阵列排布的子像素有N行，则每一根数据线需要在一帧显示时间段中刷新N次电压，在屏幕分辨率较大时，N较大，数据线上电压的刷新速度太快，补偿时间较短，会导致像素补偿电路中的阈值电压Vth补偿能力不足的问题。
而本发明各个实施例中，通过同一列的子像素分别通过一根第一信号线130和一根第二信号线140与数据线150电连接，这样与位于奇数行的子像素相连的第一信号线130在一帧显示时间段中刷新N/2次电压，同样与位于偶数行的子像素相连的第二信号线140在一帧显示时间段中刷新N/2次电压，相较与相关技术中延长了补偿时间，从而避免像素补偿电路中的阈值电压Vth补偿能力不足的问题，从而提高显示装置的显示质量。
本发明实施例还提供了一种显示装置，包括如上所述的显示面板。
显示装置可以是显示器、手机、平板电脑、电视机、可穿戴电子设备、导航显示设备等。
本发明实施例还提供一种像素电路的驱动方法，应用于如上所述的像素电路，所述方法包括：
多根栅线分时向位于不同行的子像素提供栅极扫描信号，其中，在向一行子像素提供栅极扫描信号时，每一根数据线通过与其相连的第一信号线或第二信号线分时向该行子像素中的两个子像素提供对应的数据信号。
本发明实施例中，通过位于同一列的奇数行子像素均与同一根第一信号线电连接，位于同一列的偶数行子像素均与同一根第二信号线电连接，相邻两列子像素所连的两根第一信号线和两根第二信号线均与同一根数据线电连接，使得一根数据线能够对两列子像素进行充电，从而避免了集成电路提供数据信号时通道数不足的情况，便于高分辨率显示装置的发展。因此，本发明提供的技术方案能够避免集成电路提供数据信号时通道数不足的情况，便于高分辨率显示装置的发展。
如图1所示，上述阵列排布的多个子像素110可以是多个按照预设顺序在衬底基板上阵列排布的不同颜色的子像素，可以包括红色子像素、绿色子像素和蓝色子像素，当然，也还可以包括其他颜色的子像素，例如：白色子像素、黄色子像素等等，此处不作限定。
上述栅线120的数量与阵列排布的子像素110的行数相等，各行子像素一一对应连接各根栅线120。本发明实施例中，第一方向与子像素110排布的行方向相同。
上述第一信号线130的数量等于上述第二信号线140的数量，且等于阵列排布的子像素110的列数，每一列子像素中位于奇数行的子像素与第一信号线130电连接，每一列子像素中位于偶数行的子像素与第二信号线140电连接。本发明实施例中，第二方向与子像素110排布的列方向相同。
上述数据线150位于阵列排布的多个子像素在列方向上的一侧，每一根数据线150分别两根第一信号线130和两根第二信号线140点连接，由这四根相连的信号线为数据线150所对应的两列子像素中的每一子像素提供数据信号。
其中，与同一根数据线150相连的四根信号线分时传输数据线150上的数据信号Vdata，即一根信号线得到数据线150上的数据信号Vdata的同时其他三根信号线不得到数据线150上的数据信号Vdata。
在本发明一可选的实施例中，如图2所示，每一数据线150与相连的第一信号线130之间分别设有第一开关电路210，每一数据线150与相连的第二信号线140之间分别设有第二开关电路220；
每一第一开关电路210用于控制相连的数据线150与相连的第一信号线130之间导通或断开；
每一第二开关电路220用于控制相连的数据线150与相连的第二信号线140之间导通或断开。
即本实施例中，每一个第一开关电路210的第一端与数据线150电连接，且第二端与第一信号线130电连接；每一个第二开关电路220的第一端与数据线150电连接，且第二端与第二信号线140电连接。一根数据线150分别连接两个第一开关电路210和两个第二开关电路220。
四个开关电路分时工作，一个开关电路工作是指导通相连的数据线150与相连的第一信号线130或第二信号线140，且其他开关电路断开相连的数据线150与相连的第一信号线130或第二信号线140，从而实现四根信号线分时传输数据线150上的数据信号Vdata。
在一可选的实施例中，应用于如图3所示的像素电路，所述方法包括：
在向奇数行子像素提供栅极扫描信号的情况下，所述每一根数据线通过与其相连的第一信号线或第二信号线分时向该行子像素中的两个子像素提供对应的数据信号，包括：
控制第一控制信号线向第三开关电路的控制端发送开启信号，同时控制第三控制信号线向第一开关电路的控制端发送开启信号，使得数据信号写入位于奇数行且奇数列的子像素；
控制第一控制信号线向第三开关电路的控制端发送开启信号，同时控制第四控制信号线向第一开关电路的控制端发送开启信号，使得数据信号写入位于奇数行且偶数列的子像素；或者，
在向偶数行子像素提供栅极扫描信号的情况下，所述每一根数据线通过与其相连的第一信号线或第二信号线分时向该行子像素中的两个子像素提供对应的数据信号，包括：
控制第二控制信号线向第四开关电路的控制端发送开启信号，同时控制第四控制信号线向第二开关电路的控制端发送开启信号，使得数据信号写入位于偶数行且奇数列的子像素；
控制第二控制信号线向第四开关电路的控制端发送开启信号，同时控制第三控制信号线向第二开关电路的控制端发送开启信号，使得数据信号写入位于偶数行且偶数列的子像素。
本实施例中，通过两级开关来控制4根信号线与数据线的导通或断开。具体的，第三开关电路330的第一端与数据线150电连接，第三开关电路330的第二端分别与两个第一开关电路210的第一端电连接；第四开关电路340的第一端与数据线150电连接，第四开关电路340的第二端分别与两个第二开关电路220的第一端电连接。
第三开关电路330工作时第四开关电路340不工作，即第三开关电路330导通数据线150与两个第一开关电路210之间的连接时，第四开关电路340关断数据线150与两个第二开关电路220之间的连接；同样的，第四开关电路340工作时第三开关电路330不工作，即第四开关电路340导通数据线150与两个第二开关电路220之间的连接时，第三开关电路330关断数据线150与两个第一开关电路210之间的连接。
在向奇数行子像素提供栅极扫描信号的情况下，包括：
向位于奇数行且奇数列的子像素提供数据信号，需要第一控制信号线301向第三开关电路330提供开启信号且第三控制信号线303向第一开关电路210A提供开启信号，使得第一信号线130A与数据线150导通；
向位于奇数行且偶数列的子像素提供数据信号，需要第一控制信号线301向第三开关电路330提供开启信号且第四控制信号线304向第一开关电路210B提供开启信号，使得第一信号线130B与数据线导通。
在向偶数行子像素提供栅极扫描信号的情况下，包括：
向位于偶数行且奇数列的子像素提供数据信号，需要第二控制信号线302向第四开关电路340提供开启信号且第四控制信号线304向第二开关电路220A提供开启信号，使得第二信号线140A与数据线导通；
向位于偶数行且奇数列的子像素提供数据信号，需要第二控制信号线302向第四开关电路340提供开启信号且第三控制信号线303向第二开关电路220B提供开启信号，使得第二信号线140B与数据线导通。
其中，第一控制信号线301、第二控制信号线302、第三控制信号线303和第四控制信号线304与各栅线的时序信号图如图4所示。
在另一可选的实施例中，应用于如图5所示的像素电路，所述方法包括：
在向奇数行子像素提供栅极扫描信号的情况下，所述每一根数据线通过与其相连的第一信号线或第二信号线分时向该行子像素中的两个子像素提供对应的数据信号，包括：
控制第一控制信号线向第五开关电路的控制端发送开启信号，同时控制第三控制信号线向第一开关电路的控制端发送开启信号，使得数据信号写入位于奇数行且奇数列的子像素；
控制第二控制信号线向第六开关电路的控制端发送开启信号，同时控制第三控制信号线向第一开关电路的控制端发送开启信号，使得数据信号写入位于奇数行且偶数列的子像素；或者，
在向偶数行子像素提供栅极扫描信号的情况下，所述每一根数据线通过与其相连的第一信号线或第二信号线分时向该行子像素中的两个子像素提供对应的数据信号，包括：
控制第一控制信号线向第五开关电路的控制端发送开启信号，同时控制第四控制信号线向第二开关电路的控制端发送开启信号，使得数据信号写入位于偶数行且奇数列的子像素；
控制第二控制信号线向第六开关电路的控制端发送开启信号，同时控制第四控制信号线向第二开关电路的控制端发送开启信号，使得数据信号写入位于偶数行且偶数列的子像素。
本实施例中，通过两级开关来控制4根信号线与数据线的导通或断开。具体的，第五开关电路530的第一端与数据线150电连接，第五开关电路530的第二端分别与第一开关电路210A的第一端和第二开关电路220A的第一端电连接；第六开关电路540的第一端与数据线150电连接，第六开关电路540的第二端分别与第一开关电路210B的第一端和第二开关电路220B的第一端电连接。
第五开关电路530工作时第六开关电路540不工作，即第五开关电路530导通数据线150与第一开关电路210A的第一端和第二开关电路220A的第一端之间的电连接时，第六开关电路540关断数据线150与第一开关电路210B的第一端和第二开关电路220B的第一端之间的连接；同样的，第六开关电路540工作时第五开关电路530不工作，即第六开关电路540导通数据线150与第一开关电路210B的第一端和第二开关电路220B的第一端之间的连接时，第五开关电路530关断数据线150与第一开关电路210A的第一端和第二开关电路220A的第一端之间的连接。
在向奇数行子像素提供栅极扫描信号的情况下，包括：
向位于奇数行且奇数列的子像素提供数据信号，需要第一控制信号线501向第五开关电路530提供开启信号且第三控制信号线503向第一开关电路210A提供开启信号，使得第一信号线130A与数据线150导通；
向位于奇数行且偶数列的子像素提供数据信号，需要第二控制信号线502向第六开关电路540提供开启信号且第三控制信号线503向第一开关电路210B提供开启信号，使得第一信号线130B与数据线150导通。
在向偶数行子像素提供栅极扫描信号的情况下，包括：
向位于偶数行且奇数列的子像素提供数据信号，需要第一控制信号线501向第五开关电路530提供开启信号且第四控制信号线504向第二开关电路220A提供开启信号，使得第二信号线140A与数据线150导通；
向位于偶数行且奇数列的子像素提供数据信号，需要第二控制信号线502向第六开关电路540提供开启信号且第四控制信号线504向第二开关电路220B提供开启信号，使得第二信号线140B与数据线导通。
其中，第一控制信号线501、第二控制信号线502、第三控制信号线503和第四控制信号线504与各栅线的时序信号图如图6所示。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。

Claims (5)

1.一种像素电路，其特征在于，包括：
呈阵列排布的多个子像素；
沿第一方向延伸的多根栅线，其中，位于同一行的子像素均与同一根栅线电连接；
沿第二方向延伸的多根第一信号线和多根第二信号线，其中，位于同一列的奇数行子像素均与同一根第一信号线电连接，位于同一列的偶数行子像素均与同一根第二信号线电连接，所述第二方向与所述第一方向垂直；
沿所述第二方向延伸的多根数据线，其中，相邻两列子像素所连的两根第一信号线和两根第二信号线均与同一根数据线电连接；
相邻两列子像素之间设置有一根第一信号线和一根第二信号线，其中，第一信号线与所述相邻两列子像素中第一列子像素中奇数行子像素连接，第二信号线与所述相邻两列子像素中第二列子像素中偶数行子像素连接；
所述数据线与相连的信号线之间设有开关电路，所述开关电路包括晶体管，所述晶体管为三极管、薄膜晶体管或场效应管；
所述开关电路包括：与一数据线连接的两个第一开关电路和两个第二开关电路，其中，两个第一开关电路中的一个开关电路通过一第一信号线与相邻两列子像素中位于奇数行且奇数列的子像素电连接，两个第一开关电路中的另一个开关电路通过另一第一信号线与相邻两列子像素中位于奇数行且偶数列的子像素电连接，两个第二开关电路中的一个开关电路通过一第二信号线与相邻两列子像素中位于偶数行且奇数列的子像素电连接，两个第二开关电路中的另一个开关电路通过另一第二信号线与相邻两列子像素中位于偶数行且偶数列的子像素电连接；
所述开关电路还包括：设置于两个第一开关电路与数据线之间的第三开关电路，设置于两个第二开关电路与数据线之间的第四开关电路，所述第三开关电路用于控制数据线与两个第一开关电路之间的导通或断开，所述第四开关电路用于控制数据线与两个第二开关电路之间的导通或断开。
2.根据权利要求1所述的像素电路，其特征在于，还包括沿所述第一方向延伸的第一控制信号线、第二控制信号线、第三控制信号线和第四控制信号线，其中，
所述第一控制信号线与每一根数据线的第三开关电路的控制端电连接；
所述第二控制信号线与每一根数据线的第四开关电路的控制端电连接；
所述第三控制信号线分别与位于奇数行且奇数列的子像素相连的第一开关电路的控制端和位于偶数行且偶数列的子像素相连的第二开关电路的控制端电连接；
所述第四控制信号线分别与位于偶数行且奇数列的子像素相连的第二开关电路的控制端和位于奇数行且偶数列的子像素相连的第一开关电路的控制端电连接。
3.一种显示装置，其特征在于，包括如权利要求1-2中任一项所述的像素电路。
4.一种像素电路的驱动方法，其特征在于，应用于如权利要求1-2中任一项所述的像素电路，所述方法包括：
多根栅线分时向位于不同行的子像素提供栅极扫描信号，其中，在向一行子像素提供栅极扫描信号时，每一根数据线通过与其相连的第一信号线或第二信号线分时向该行子像素中的两个子像素提供对应的数据信号。
5.根据权利要求4所述的方法，其特征在于，应用于如权利要求2所述的像素电路；
在向奇数行子像素提供栅极扫描信号的情况下，所述每一根数据线通过与其相连的第一信号线或第二信号线分时向该行子像素中的两个子像素提供对应的数据信号，包括：
控制第一控制信号线向第三开关电路的控制端发送开启信号，同时控制第三控制信号线向第一开关电路的控制端发送开启信号，使得数据信号写入位于奇数行且奇数列的子像素；
控制第一控制信号线向第三开关电路的控制端发送开启信号，同时控制第四控制信号线向第一开关电路的控制端发送开启信号，使得数据信号写入位于奇数行且偶数列的子像素；或者，
在向偶数行子像素提供栅极扫描信号的情况下，所述每一根数据线通过与其相连的第一信号线或第二信号线分时向该行子像素中的两个子像素提供对应的数据信号，包括：
控制第二控制信号线向第四开关电路的控制端发送开启信号，同时控制第四控制信号线向第二开关电路的控制端发送开启信号，使得数据信号写入位于偶数行且奇数列的子像素；
控制第二控制信号线向第四开关电路的控制端发送开启信号，同时控制第三控制信号线向第二开关电路的控制端发送开启信号，使得数据信号写入位于偶数行且偶数列的子像素。
CN202010228173.4A 2020-03-27 2020-03-27 像素电路及其控制方法、和显示装置 Active CN111292665B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010228173.4A CN111292665B (zh) 2020-03-27 2020-03-27 像素电路及其控制方法、和显示装置
US17/600,078 US11847954B2 (en) 2020-03-27 2021-02-02 Pixel circuitry and control method thereof, and display device
PCT/CN2021/074899 WO2021190156A1 (zh) 2020-03-27 2021-02-02 像素电路及其控制方法、和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010228173.4A CN111292665B (zh) 2020-03-27 2020-03-27 像素电路及其控制方法、和显示装置

Publications (2)

Publication Number Publication Date
CN111292665A CN111292665A (zh) 2020-06-16
CN111292665B true CN111292665B (zh) 2022-11-04

Family

ID=71024992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010228173.4A Active CN111292665B (zh) 2020-03-27 2020-03-27 像素电路及其控制方法、和显示装置

Country Status (3)

Country Link
US (1) US11847954B2 (zh)
CN (1) CN111292665B (zh)
WO (1) WO2021190156A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111292665B (zh) * 2020-03-27 2022-11-04 京东方科技集团股份有限公司 像素电路及其控制方法、和显示装置
CN111627393B (zh) 2020-06-24 2022-07-29 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
US11837137B2 (en) 2021-01-06 2023-12-05 Boe Technology Group Co., Ltd. Display panel, electronic device and method for driving display panel
CN113808489B (zh) * 2021-09-23 2023-09-08 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
CN116264646A (zh) * 2021-12-13 2023-06-16 格科微电子（上海）有限公司 缩减模块间走线的方法、信号传输方法及装置、图像传感器
CN115881017A (zh) 2022-11-25 2023-03-31 武汉天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666646B1 (ko) 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
KR102084231B1 (ko) * 2013-08-29 2020-03-04 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102357345B1 (ko) * 2015-01-27 2022-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110808005A (zh) * 2019-04-25 2020-02-18 华为技术有限公司 一种显示屏、移动终端及其控制方法
CN110517636B (zh) * 2019-08-30 2021-03-26 武汉天马微电子有限公司 有机发光显示面板、显示装置和驱动方法
CN111292665B (zh) 2020-03-27 2022-11-04 京东方科技集团股份有限公司 像素电路及其控制方法、和显示装置
CN111627393B (zh) 2020-06-24 2022-07-29 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置

Also Published As

Publication number Publication date
US11847954B2 (en) 2023-12-19
CN111292665A (zh) 2020-06-16
US20220189378A1 (en) 2022-06-16
WO2021190156A1 (zh) 2021-09-30

Similar Documents

Publication Publication Date Title
CN111292665B (zh) 像素电路及其控制方法、和显示装置
CN110517636B (zh) 有机发光显示面板、显示装置和驱动方法
CN106847085B (zh) 显示装置
CN109671405B (zh) 一种阵列基板、显示面板及其驱动方法
CN109031828B (zh) 阵列基板及其驱动方法、显示面板和显示装置
US10510315B2 (en) Display panel, driving method thereof and display device
CN108806503B (zh) 显示面板和显示装置
US11262868B2 (en) Display panel, driving method and touch display device
CN110767695B (zh) 显示装置及其显示面板、oled阵列基板
US11768413B2 (en) Array substrate, display panel, display device, and driving method
US10971091B2 (en) Array substrate, display panel and driving method thereof, and display device
KR20150066894A (ko) 액정표시장치
CN110060633B (zh) 一种显示面板、其驱动方法及显示装置
CN103578424A (zh) 显示面板、显示装置和电子系统
CN110429120B (zh) 一种阵列基板、其驱动方法、显示面板及显示装置
CN107170793B (zh) 阵列基板及其驱动方法、显示面板及显示装置
CN110288950A (zh) 像素阵列、阵列基板及显示装置
CN110767107B (zh) 显示装置及其显示面板、oled阵列基板
CN110010077B (zh) 显示装置
CN111061106B (zh) 一种阵列基板及显示面板
CN114120925B (zh) 源极驱动电路及显示装置
CN109887987B (zh) 一种阵列基板及显示模组
CN103093702A (zh) 显示面板、显示单元和电子单元
CN112419992B (zh) 显示面板及其驱动方法、显示装置
CN115064105A (zh) 显示面板的像素驱动电路、驱动方法以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant