KR100909902B1 - 플래쉬 메모리 장치 및 플래쉬 메모리 시스템 - Google Patents

플래쉬 메모리 장치 및 플래쉬 메모리 시스템 Download PDF

Info

Publication number
KR100909902B1
KR100909902B1 KR1020070041415A KR20070041415A KR100909902B1 KR 100909902 B1 KR100909902 B1 KR 100909902B1 KR 1020070041415 A KR1020070041415 A KR 1020070041415A KR 20070041415 A KR20070041415 A KR 20070041415A KR 100909902 B1 KR100909902 B1 KR 100909902B1
Authority
KR
South Korea
Prior art keywords
data
page
flash memory
nonvolatile memory
spare
Prior art date
Application number
KR1020070041415A
Other languages
English (en)
Other versions
KR20080096228A (ko
Inventor
전병길
이강운
민병준
이한주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070041415A priority Critical patent/KR100909902B1/ko
Priority to US12/040,282 priority patent/US7787297B2/en
Publication of KR20080096228A publication Critical patent/KR20080096228A/ko
Application granted granted Critical
Publication of KR100909902B1 publication Critical patent/KR100909902B1/ko
Priority to US12/843,135 priority patent/US8300465B2/en
Priority to US12/844,621 priority patent/US8467244B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Abstract

본 발명은 플래쉬 메모리 장치 및 플래쉬 메모리 시스템을 공개한다. 본 발명의 플래쉬 메모리 장치는 복수개의 페이지 데이터 셀들로 구성되어 페이지 데이터를 저장한 후에 외부로부터 리드 명령 인가시 저장된 페이지 데이터를 리드하여 데이터를 출력하는 제1 비휘발성 메모리, 복수개의 페이지 데이터 셀들 각각과 인접하는 복수개의 스페어 데이터 셀들로 구성되어 스페어 데이터를 저장한 후에 파일 시스템 탑재시 스페어 데이터를 스캔하여 해당 정보를 자체적으로 임시 저장하고, 리드 명령 인가시 저장된 스페어 데이터를 리드하여 출력하는 제2 비휘발성 메모리를 구비하는 것을 특징으로 한다. 따라서 본 발명에 의할 경우, NAND 플래쉬 메모리에 별도의 스페어 데이터 셀 영역이 불필요하여 전자 장치 시스템에 NAND 플래쉬 메모리의 파일 시스템을 탑재하는 시간과 부팅 시간이 대폭 감소되고, 비휘발성 RAM을 NAND 플래쉬 메모리의 리드 버퍼 및 라이트 버퍼로 사용하므로 NAND 플래쉬 메모리의 동작 성능이 향상되고 전원 오프 시에도 데이터를 유지시킬 수 있다.

Description

플래쉬 메모리 장치 및 플래쉬 메모리 시스템 {Flash memory device and Flash memory system}
도 1은 종래의 플래쉬 메모리 장치를 장착하여 파일 시스템을 탑재하는 개략적인 블록도이다.
도 2는 종래의 플래쉬 메모리 장치의 리드 및 라이트 속도를 향상시킨 ONE NAND 칩의 부팅 동작을 수행하는 개략적인 블록도이다.
도 3은 종래 기술의 ONE NAND 플래쉬 메모리 장치를 이용한 플래쉬 메모리 시스템의 전체 블록도이다.
도 4는 본 발명의 플래쉬 메모리 장치를 장착하여 파일 시스템을 탑재하는 개략적인 블록도이다.
도 5는 NAND 플래쉬 메모리와 FRAM을 원 칩화한 본 발명의 플래쉬 메모리 장치의 부팅 동작을 수행하는 개략적인 블록도이다.
도 6은 본 발명에 따른 일 실시예의 플래쉬 메모리 장치의 개략적인 블록도이다.
도 7은 본 발명의 플래쉬 메모리 장치를 이용한 플래쉬 메모리 시스템의 전체 블록도이다.
본 발명은 플래쉬 메모리 장치 및 플래쉬 메모리 시스템에 관한 것으로서, 특히 전자 장치 시스템에서 플래쉬 메모리 장치를 장착하고 파일 시스템을 탑재하여 부팅시킬 때 랜덤 액세스가 불가능한 플래쉬 메모리 장치의 한계로 인하여 동작 속도가 저하되는 것을 개선하기 위한 플래쉬 메모리 장치 및 플래쉬 메모리 시스템에 관한 것이다.
오늘날 휴대용 멀티미디어의 눈부신 발달로 인하여 플래쉬 메모리의 중요성이 더욱 뚜렷해지고 있다. 그 가운데서 NAND 플래쉬 메모리는 대용량의 기억장치를 가질 뿐만 아니라 상대적으로 다른 메모리에 비해 가격이 싸기 때문에 휴대용 저장장치에 가장 적합하다.
그러나, NAND 플래쉬 메모리가 대용량이 가능하다는 장점을 가지고 있는 반면에 몇 가지 단점을 가지고 있는데, 일반 SRAM, DRAM, FRAM, MRAM, PRAM들이 지원하는 랜덤 액세스(Random Access)를 하지 못하며, 데이터 리드는 페이지 단위로 수행하여야 하고 데이터 라이트는 반드시 이전 데이터를 삭제(Erase)를 한 후에 수행해야 하는 구조를 가지고 있다. 따라서, 데이터 라이트에 많은 시간이 소요되고, 라이트 횟수 제한으로 인하여 실제 NAND 플래쉬 메모리를 사용하는데 많은 소프트웨어적인 보완이 필요하다.
즉, 컴퓨팅 장치에서 데이터를 저장하고 읽기 위해서는 어떤 일정한 규칙에 의해서 저장장치에 기록되어 있어야 하는데, 파일에 이름을 붙이고 파일의 위치(디 렉토리)를 나타내고 보안이나 권한 등의 정보를 논리적 및 물리적으로 표현한 것을 파일 시스템(File-System)이라고 한다.
그 중에서 NAND 플래쉬의 특성을 위하여 데이터를 파일 단위로 읽고 쓸 수 있도록 특별히 설계된 파일 시스템이 YAFFS (Yet Another Flash Filing System) 로서, 데이터 균등 저장(Wear Leveling) 기능과 전원 중단에 대한 강도를 자동으로 제공하는 로그 구조(log-structured)의 파일 시스템이다.
여기에서, 플래쉬 메모리는 각 섹터마다 데이터를 기록할 수 있는 유한한 수명을 가지는데, 데이터 균등 저장(Wear Leveling) 기능은 특정 섹터에 대해서만 반복적으로 전기적 소거가 수행되는 것을 방지하고 전체 섹터들이 고르게 사용되면서 소거되도록 하여 모든 섹터들의 수명을 평준하게 유지시키는 소프트웨어적인 방법을 말한다.
도 1은 종래의 플래쉬 메모리 장치를 장착하여 파일 시스템을 탑재(Mount)하는 개략적인 블록도로서, NAND 플래쉬 메모리(10)와 DRAM(20)을 구비하고, NAND 플래쉬 메모리(10)는 복수개의 페이지 데이터 셀들(12)과 복수개의 스패어(Spare) 데이터 셀들(14)로 구성된다.
도 1에서, NAND 플래쉬 메모리(10)는 복수개의 페이지 데이터 셀들(12)에 저장되는 복수개의 페이지 데이터로 구성된 목표 헤더(Object header)와 복수개의 스페어 데이터 셀들(14)에 저장되는 복수개의 태그들이 각각 일대일 매칭되어 복수개의 페이지들을 형성한다.
NAND 플래쉬 메모리(10)는 복수개의 페이지 데이터 셀들(12)에 외부로부터 라이트되는 데이터와 파일의 크기, 데이터의 리드 또는 라이트의 가부 등의 정보를 가지는 페이지 데이터를 저장하고, 복수개의 스페어 데이터 셀들(14)에 부트 로더, 에러 정정 코드(ECC), 불량 블록(Bad Block) 정보, 삭제 횟수 정보를 가지는 스페어 데이터를 저장하는데, 이는 NAND 플래쉬 메모리(10)가 어느 정도의 취약한 셀(Weak Cell)을 허용하기 때문에 이들의 정보를 저장하는 추가적인 저장 공간이 필요하기 때문이다.
DRAM(20)은 플래쉬 메모리 장치를 휴대용 멀티미디어 장치에 부착하여 파일 시스템을 탑재 할 때 NAND 플래쉬 메모리(10) 내 복수개의 페이지 데이터 셀들(12)에 저장된 목표 헤더 데이터와 복수개의 스페어 데이터 셀들(14)에 있는 태그 데이터를 스캔하여 저장된 정보를 인가받아 트리(tree) 구조로 어드레스 매핑 작업을 수행한다.
그런데, 플래쉬 메모리 장치는 랜덤 액세스(random access)가 불가능하기 때문에 이를 시스템에 장착하여 부팅을 실행할 때는 랜덤 액세스가 가능한 DRAM(20)으로 일단 복사한 후 CPU가 DRAM(20)을 액세스하면서 프로그램을 수행하게 된다.
이때, DRAM(20)이 NAND 플래쉬 메모리(10)에 있는 데이터를 스캔하여 파일을 선택할 수 밖에 없어 탑재 시간이 많이 소요되고, 데이터 기입을 위해서는 이전 데이터의 지우기가 선행되어야 하기 때문에 바로 기입하지 못하며, 기입 시간을 감소시키기 위해 가비지 수집(Garbage Collection)과 기입 횟수의 제한으로 인하여 플래쉬 메모리 전체에 균등하게 기입하기 위한 데이터 균등 저장(Wear Leveling) 등 의 소프트웨어적인 보완이 필요하였다.
여기에서, 가비지 수집은 기억장치의 가비지 영역을 끌어 모아 프로그램이 다시 이용할 있도록 하는 작업으로서, 가비지 영역이란 사용자 프로그램이 운영체제에 필요한 기억장치를 요구하여 그 영역을 사용하기를 끝마친 후에도 기억장소를 반납하지 않아 실제로 사용되지 않으면서 다른 프로그램도 쓸 수 없는 영역을 말한다.
도 2는 종래의 플래쉬 메모리 장치의 리드 및 라이트 속도를 향상시킨 ONE NAND 칩의 부팅 동작을 수행하는 개략적인 블록도로서, NAND 플래쉬 메모리(10), SRAM(30), 제어 로직부(40), 메모리 컨트롤러(70)를 구비하고, NAND 플래쉬 메모리(10)는 복수개의 페이지 데이터 셀들과 복수개의 스페어 데이터 셀들로 구성된다.
도 2를 참조하여 종래의 ONE NAND 칩의 부팅 동작을 수행하는 각 블록들의 기능을 설명하면 다음과 같다.
NAND 플래쉬 메모리(10)는 복수개의 페이지 데이터 셀들에 외부로부터 라이트되는 데이터와 파일의 크기, 데이터의 리드 또는 라이트의 가부 등의 정보를 가지는 페이지 데이터를 저장하고, 복수개의 스페어 데이터 셀들에 부트 로더, 에러 정정 코드, 불량 블록 정보, 삭제 횟수 정보 등의 스페어 데이터를 저장한다.
SRAM(30)은 NAND 플래쉬 메모리(10)의 복수개의 스페어 데이터 셀들에 저장된 부트 로더로부터 부팅 코드를 덤핑받아 그 정보를 임시 저장함과 동시에 데이터 라이트 및 리드 버퍼로서의 역할을 수행한다.
제어 로직부(40)는 레지스터, ECC 회로, 어드레스 발생 회로를 포함하는데, 칩 외부로부터 제공되는 어드레스 및 명령어를 저장하고, NAND 플래쉬 메모리(10)에서 SRAM(30)으로 데이터가 전송될 때 1 비트 에러를 정정하며, 리드할 데이터의 초기 어드레스를 인가받아 다음 어드레스들을 자동적으로 생성하여 SRAM(30)에 재저장한다.
메모리 컨트롤러(70)는 SRAM(30)에 덤핑되어 임시 저장되어 있던 부팅 코드를 인가받아 소정의 부팅 프로그램에 의해 전자 장치 시스템의 해당 운영 체제를 부팅하고, 제어 로직부(40)에 리드 데이터의 초기 어드레스를 포함한 어드레스 정보 및 명령어를 제공하는 등 ONE NAND 칩의 전반적인 동작을 제어한다.
도 1 및 도 2를 참조하여 종래의 ONE NAND 칩의 파일 시스템 탑재 및 부팅 동작을 설명하면 다음과 같다.
이하에서는 이해의 편의를 위하여 플래쉬 메모리 장치를 개인용 컴퓨터나 휴대용 멀티미디어 장치와 같은 전자 장치 시스템에 부착하여 파일 시스템을 탑재한 후에 전자 장치 시스템 고유의 운영 체제를 부팅한다고 가정한다.
NAND 플래쉬 메모리(10)는 복수개의 페이지 데이터 셀들에 외부로부터 라이트되는 데이터와 파일의 크기, 데이터의 리드 또는 라이트의 가부 등의 정보를 가지는 데이터를 저장하고, 복수개의 스페어 데이터 셀들에 부트 로더, 에러 정정 코드, 불량 블록 정보, 삭제 횟수 정보들을 저장한다.
플래쉬 메모리 장치의 파일 시스템을 탑재 할 때 DRAM(20)은 NAND 플래쉬 메 모리(10) 내 복수개의 페이지 데이터 셀들에 저장된 목표 헤더 데이터와 복수개의 스페어 데이터 셀들에 있는 태그 데이터를 스캔하여 저장된 정보를 인가받아 트리 구조로 어드레스 매핑 작업을 수행한다.
SRAM(30)은 NAND 플래쉬 메모리(10)의 복수개의 스페어 데이터 셀들에 저장된 부트 로더로부터 부팅 코드를 덤핑받아 그 정보를 임시 저장하면 제어 로직부(40)는 메모리 컨트롤러(70)에서 제공되는 어드레스 및 명령어를 저장하고 리드할 데이터의 초기 어드레스를 인가받아 다음 어드레스들을 자동적으로 생성하여 SRAM(30)에 재저장시킨다.
메모리 컨트롤러(70)는 SRAM(30)에 덤핑되어 임시 저장되어 있던 부팅 코드를 인가받아 소정의 부팅 프로그램에 의해 전자 장치 시스템의 해당 운영 체제를 부팅하게 된다.
한편, 플래쉬 메모리는 각 섹터마다 데이터를 기록할 수 있는 유한한 수명을 가지는데, 이러한 수명은 섹터에 수행된 전기적 소거횟수와 밀접한 관계가 있고 전기적 소거 횟수가 일정 횟수 이상으로 많아지면 데이터의 기록에 장애가 발생할 수 있다.
이와 같은 플래쉬 메모리의 수명을 연장시키기 위하여 NAND 플래쉬 메모리(10)의 제거횟수와 지워져야 할 NAND 플래쉬 메모리(10) 블록 설정 등을 제어하게 되는데, 종래의 ONE NAND 칩은 NAND 플래쉬 메모리(10) 내에 부트 로더, 에러 정정 코드, 불량 블록 정보, 삭제 횟수 정보 등을 저장하는 복수개의 스페어 데이터 셀들 영역을 별도로 필요로 하고, 전자 장치 시스템에서 플래쉬 메모리 장치의 파일 시스템을 탑재할 때 복수개의 스페어 데이터 셀들의 데이터를 스캔하여 저장된 에러 정정 코드, 불량 블록 정보, 삭제 횟수 정보 등을 DRAM(20)에 임시로 저장하는 과정과 전자 장치 시스템 부팅시 복수개의 스페어 데이터 셀들에 저장된 부트 로더로부터 부팅 코드를 SRAM(30)에 덤핑시키는 과정이 필요하다.
이로 인해 NAND 플래쉬 메모리(10)에 데이터를 라이트하고 리드하는 속도가 느리고 휘발성인 SRAM(30)이 데이터 라이트 및 리드 버퍼로서 데이터를 임시 저장하기 때문에 전원 오프 시에 데이터를 상실할 수 있는 문제점이 있었다.
도 3은 종래 기술의 ONE NAND 플래쉬 메모리 장치를 이용한 플래쉬 메모리 시스템의 전체 블록도로서, 래칭 및 디코딩부(15), 제어 로직(25), NAND 플래쉬 메모리 셀 어레이(35), NAND 플래쉬 페이지 버퍼 부(45), NAND 플래쉬 컬럼 선택 부(55), 버퍼 부(65), SRAM(75), 메모리 버스(60), 메모리 컨트롤러(70), CPU(80)를 구비한다. NAND 플래쉬 메모리 셀 어레이(35)는 복수개의 페이지 데이터 셀들과 복수개의 스페어 데이터 셀들로 구성된 복수개의 페이지들로 구분되고, 각 페이지는 하나 이상의 섹터들로 구성되며, 각 섹터는 복수개의 메모리 셀들로 구성된다.
도 3을 참조하여 종래의 ONE NAND 플래쉬 메모리 시스템의 동작을 설명하면 다음과 같다.
전자 장치 시스템으로부터 어드레스 정보(ADD) 및 명령어(COM)가 인가되면 래칭 및 디코딩부(15)는 상기 정보를 래칭하고 디코딩하여 저장하는데, 어드레스 정보(ADD)에는 로우 어드레스, 칼럼 어드레스, 섹터 어드레스, 섹터 개수 정보, 페 이지 어드레스 등이 포함되고 명령어(COM)에는 리드 또는 라이트 명령, 프로그램 명령, 소거 명령 등이 포함된다.
제어 로직(25)은 래칭 및 디코딩부(15)에 저장된 명령어(COM)가 어느 명령을 나타내는 지의 여부에 따라 플래쉬 메모리 장치의 전반적인 동작들을 제어하고, 래칭 및 디코딩부(15)로부터 제공되는 섹터 어드레스 및 섹터 개수 정보에 따라 NAND 플래쉬 페이지 버퍼 부(45)를 제어한다. 예를 들어 NAND 플래쉬 메모리 셀 어레이(35) 내 하나의 섹터에 대응하는 데이터만을 읽고자 하는 경우, 선택된 섹터에 속하는 페이지 버퍼들만이 리드 동작을 수행하도록 NAND 플래쉬 페이지 버퍼 부(45)를 제어한다.
NAND 플래쉬 페이지 버퍼 부(45)는 NAND 플래쉬 메모리 셀 어레이(35)의 칼럼들에 각각 대응하는 복수개의 페이지 버퍼들로 구성되어 리드 동작시 제어 로직(600)의 제어에 따라 NAND 플래쉬 메모리 셀 어레이(35)로부터 데이터를 읽고, 읽혀진 데이터를 임시적으로 저장하는데, 이 데이터에는 페이지 데이터 뿐 아니라 스페어 데이터도 포함될 수 있다.
NAND 플래쉬 컬럼 선택 부(55)는 제어 로직(25)의 제어에 응답하여 래칭 및 디코딩부(15)로부터의 컬럼 어드레스 정보(ADD)에 따라 NAND 플래쉬 페이지 버퍼 부(45)의 페이지 버퍼들을 일정 단위로 순차적으로 선택한 후에 선택된 페이지 버퍼들의 데이터 비트들을 출력한다.
버퍼 부(65)는 NAND 플래쉬 컬럼 선택 부(55)를 통해 전달되는 데이터 비트들을 임시 저장하고 NAND 플래쉬 페이지 버퍼 부(45)에 저장된 한 페이지의 데이터 가 입력될 때 제어 로직(25)의 제어에 따라 저장된 데이터(DO)를 출력한다.
SRAM(75)은 데이터 라이트 및 리드 버퍼로서 라이트 명령 인가시 메모리 버스를 매개로 데이터를 인가받아 버퍼 부(65)로 전달하거나 리드 명령 인가시 NAND 플래쉬 메모리 셀 어레이(35) 내 페이지 데이터 셀들에 저장되어 있는 페이지 데이터를 전달받아 메모리 시스템 외부로 출력하는 동시에 스페어 데이터 셀들에 저장된 부트 로더로부터 부팅 코드를 덤핑받아 그 정보를 임시 저장한다.
메모리 컨트롤러(70)는 메모리 버스(60)를 매개로 하여 플래쉬 메모리 장치에 어드레스 정보 및 명령어를 제공하는 등 플래쉬 메모리 장치의 전반적인 동작을 제어한다.
CPU(80)는 플래쉬 메모리 장치의 랜덤 액세스가 불가능한 제한 때문에 랜덤 액세스가 가능한 SRAM으로 일단 복사된 부팅 코드를 이용하여 내부의 부팅 프로그램을 실행하여 전자 장치 시스템의 해당 운영 체제를 부팅하게 된다.
이와 같이 종래의 ONE NAND 플래쉬 메모리 장치 및 플래쉬 메모리 시스템은 복수개의 스페어 데이터 셀들이 복수개의 페이지 데이터 셀들과 동일한 로우(Row) 상에 위치하여 하나의 로우 어드레스에 의해 복수개의 페이지 데이터 셀들 영역과 복수개의 스페어 데이터 셀들 영역이 모두 선택되고 컬럼 어드레스에 의해 페이지 데이터인지 스페어 데이터인지를 구분하여 동작하게 된다.
상기의 NAND 플래쉬 메모리(10)을 테스트하여 불량 블록이 발생하는 경우, 복수개의 스페어 데이터 셀들의 불량 블록 정보에 불량 블록임을 설정하는데, 상기 일련의 동작은 복수개의 스페어 데이터 셀들 영역이 NAND 플래쉬 메모리 셀로 이루어져 있기 때문에 지우기 및 라이트 속도가 느린 문제점이 있었다.
본 발명의 목적은 전자 장치 시스템에서 플래쉬 메모리 장치를 장착하고 파일 시스템을 탑재하여 부팅시킬 때 랜덤 액세스가 불가능한 플래쉬 메모리 장치의 한계를 극복하고, 리드 또는 라이트 버퍼로 사용되는 비휘발성 메모리 장치를 집적한 플래쉬 메모리 장치를 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 플래쉬 메모리 시스템을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 플래쉬 메모리 장치는 복수개의 페이지 데이터 셀들로 구성되어 페이지 데이터를 저장한 후에 외부로부터 리드 명령 인가시 저장된 페이지 데이터를 리드하여 데이터를 출력하는 제1 비휘발성 메모리, 복수개의 페이지 데이터 셀들 각각과 인접하는 복수개의 스페어 데이터 셀들로 구성되어 스페어 데이터를 저장한 후에 파일 시스템 탑재시 스페어 데이터를 스캔하여 해당 정보를 자체적으로 임시 저장하고, 리드 명령 인가시 저장된 스페어 데이터를 리드하여 출력하는 제2 비휘발성 메모리를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 플래쉬 메모리 장치의 제2 비휘발성 메모리는 전자 장치 시스템의 부트 로더를 제2 비휘발성 메모리 상에 로드하여 그 대로 부팅 동작을 수행하는 동시에 데이터 라이트 및 리드 버퍼로 사용되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 플래쉬 메모리 장치의 복수개의 페이지 데이터 셀들 각각 및 복수개의 스페어 데이터 셀들 각각이 병합되어 한 개의 페이지를 구성하고, 페이지는 적어도 하나 이상의 섹터들로 구성되며, 섹터들 각각은 복수개의 메모리 셀들로 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 플래쉬 메모리 장치의 제2 비휘발성 메모리는 제2 비휘발성 메모리 영역에 제1 비휘발성 메모리의 라이트 동작시 필요한 데이터 균등 저장 및 가비지 수집을 제어하고 제1 비휘발성 메모리 셀의 제거 횟수와 지워져야 할 제1 비휘발성 메모리 셀 블록 설정을 제어하는 로직부를 구비할 수 있는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 플래쉬 메모리 장치의 제1 비휘발성 메모리는 NAND 플래쉬 메모리이고, 제2 비휘발성 메모리는 FRAM, PRAM, MRAM, RRAM이 포함 될 수 있는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 플래쉬 메모리 장치의 로직부는 별개의 칩으로 구현하여 원 칩화한 제1 비휘발성 메모리 및 제2 비휘발성 메모리의 집적된 회로의 상부에 다층 칩 패키지 형식으로 구성될 수 있는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 플래쉬 메모리 장치의 페이지 데이터는 외부로부터 라이트되는 데이터와 파일의 크기, 데이터의 리드 또는 라이트의 가부의 정보를 가지는 데이터이고, 스페어 데이터는 부트 로더, 에러 정정 코드, 불 량 블록 정보, 삭제 횟수의 정보를 가지는 데이터인 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 플래쉬 메모리 시스템은 복수개의 페이지 데이터 셀들 및 복수개의 스페어 데이터 셀들에 각각 페이지 데이터 및 스페어 데이터를 저장한 후에 외부로부터 리드 명령 인가시 저장된 페이지 데이터 및 스페어 데이터를 리드하고 외부로부터 인가되는 어드레스 정보에 따라 복수개의 제1 또는 제2 페이지 버퍼들을 순차적으로 선택하여 데이터를 출력하는 플래쉬 메모리 장치, 스페어 데이터를 인가받아 내장된 부팅 프로그램을 실행하여 전자 장치 시스템의 운영 체제를 부팅시키는 중앙 처리 장치, 플래쉬 메모리 장치에 어드레스 정보 및 명령어를 제공하고 플래쉬 메모리 장치의 전반적인 동작을 제어하는 메모리 컨트롤러, 플래쉬 메모리 장치와 메모리 컨트롤러 사이에 데이터 및 어드레스 정보와 명령어 전송을 매개하는 메모리 버스를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 플래쉬 메모리 시스템은 외부로부터 어드레스 정보 및 명령어를 인가받아 래칭하고 디코딩하여 저장하는 래칭 및 디코딩부, 복수개의 페이지 데이터 셀들 및 복수개의 제1 페이지 버퍼들로 구성되어 복수개의 페이지 데이터 셀들에 페이지 데이터를 저장한 후에 외부로부터 리드 명령 인가시 어드레스 정보에 따라 복수개의 제1 페이지 버퍼들을 순차적으로 선택하여 데이터를 출력하는 제1 비휘발성 메모리, 복수개의 페이지 데이터 셀들 각각과 인접하는 복수개의 스페어 데이터 셀들 및 복수개의 제2 페이지 버퍼들로 구성되어 복수개의 스페어 데이터 셀들에 스페어 데이터를 저장한 후에 파일 시스템 탑 재시 스페어 데이터를 스캔하여 해당 정보를 자체적으로 임시 저장하고, 리드 명령 인가시 어드레스 정보에 따라 복수개의 제2 페이지 버퍼들을 순차적으로 선택하여 데이터를 출력하는 제2 비휘발성 메모리, 디코딩된 어드레스 정보와 디코딩된 명령어에 응답하여 제1 비휘발성 메모리 및 제2 비휘발성 메모리의 전반적인 동작들을 제어하는 제어 로직을 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 플래쉬 메모리 시스템의 제1 비휘발성 메모리는 복수개의 페이지 데이터 셀들로 구성되어 페이지 데이터를 저장하는 제1 비휘발성 메모리 셀 어레이, 제1 비휘발성 메모리 셀 어레이의 컬럼들에 각각 대응하는 복수개의 제1 페이지 버퍼들로 구성되어 리드 명령 인가시 제어 로직의 제어에 응답하여 제1 비휘발성 메모리 셀 어레이로부터 데이터를 리드하여 임시적으로 저장하는 제1 페이지 버퍼 부, 제어 로직의 제어에 응답하여 디코딩된 어드레스 정보에 따라 복수개의 제1 페이지 버퍼들을 순차적으로 선택한 후에 선택된 제1 페이지 버퍼들에 임시 저장된 페이지 데이터를 출력하는 NAND 플래쉬 컬럼 선택 부를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 플래쉬 메모리 시스템의 제2 비휘발성 메모리는 복수개의 페이지 데이터 셀들 각각과 동일한 로우 어드레스를 가지고 인접하는 복수개의 스페어 데이터 셀들로 구성되어 스페어 데이터를 저장하는 제2 비휘발성 메모리 셀 어레이, 제2 비휘발성 메모리 셀 어레이의 컬럼들에 각각 대응하는 복수개의 제2 페이지 버퍼들로 구성되어 리드 명령 인가시 제어 로직의 제어에 응답하여 제2 비휘발성 메모리 셀 어레이로부터 스페어 데이터를 리드하여 임시적으로 저장하는 제2 페이지 버퍼 부, 제어 로직의 제어에 응답하여 디코딩된 어드레스 정보에 따라 복수개의 제2 페이지 버퍼들을 순차적으로 선택한 후에 선택된 페이지 버퍼들에 임시 저장된 스페어 데이터를 출력하는 제2 비휘발성 메모리 셀 컬럼 선택 부, 제어 로직으로부터 디코딩된 명령어를 인가받아 제2 비휘발성 메모리 제어 신호를 출력하여 제2 비휘발성 메모리의 리드 및 라이트 동작 전반을 제어하는 제2 비휘발성 메모리 제어부, 래칭된 어드레스 정보를 인가받아 페이지 데이터 셀에서 페이지를 선택하는 로우 어드레스와 동일한 어드레스를 가지도록 제2 비휘발성 메모리의 로우 어드레스를 디코딩하는 제2 비휘발성 메모리 로우 디코더를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 플래쉬 메모리 시스템의 플래쉬 메모리 장치는 전자 장치 시스템으로부터 제1 비휘발성 메모리 셀 어레이에 프로그램될 데이터를 인가받아 임시 저장한 후에 제어 로직의 제어에 응답하여 제1 페이지 버퍼 부로 전달하고, 선택된 제1 페이지 버퍼들의 페이지 데이터 및 선택된 제2 페이지 버퍼들의 스페어 데이터를 인가받아 임시 저장한 후에 제어 로직의 제어에 응답하여 임시 저장된 페이지 데이터 및 스페어 데이터를 외부로 출력하는 버퍼 부를 더 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 플래쉬 메모리 시스템의 제2 비휘발성 메모리는 전자 장치 시스템의 부트 로더를 별도의 랜덤 액세스가 가능한 반도체 메모리 장치에 로드하지 않고 제2 비휘발성 메모리 상에서 그대로 부팅 동작을 수행하는 동시에 데이터 라이트 및 리드 버퍼로 사용되는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 플래쉬 메모리 시스템의 제1 비휘발성 메모리는 NAND 플래쉬 메모리이고, 제2 비휘발성 메모리는 FRAM, PRAM, MRAM, RRAM이 포함될 수 있는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 플래쉬 메모리 시스템의 복수개의 페이지 데이터 셀들 각각 및 복수개의 스페어 데이터 셀들 각각이 병합되어 한 개의 페이지를 구성하고, 페이지는 적어도 하나 이상의 섹터들로 구성되며, 섹터들 각각은 복수개의 메모리 셀들로 구성되는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 플래쉬 메모리 시스템의 어드레스 정보는 로우 어드레스, 컬럼 어드레스, 섹터 어드레스, 섹터 개수 정보, 페이지 어드레스를 포함하고, 명령어는 리드 명령, 프로그램 명령, 소거 명령을 포함하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 플래쉬 메모리 시스템의 페이지 데이터는 외부로부터 라이트되는 데이터와 파일의 크기, 데이터의 리드 또는 라이트의 가부의 정보를 가지는 데이터이고, 스페어 데이터는 부트 로더, 에러 정정 코드, 불량 블록 정보, 삭제 횟수의 정보를 가지는 데이터인 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 플래쉬 메모리 장치를 설명하면 다음과 같다.
도 4는 본 발명의 플래쉬 메모리 장치를 장착하여 파일 시스템을 탑재하는 개략적인 블록도로서, 플래쉬 메모리 장치(100)와 DRAM(20)을 구비하고, 플래쉬 메모리 장치(100)는 페이지 데이터를 저장하는 NAND 플래쉬 메모리(120)와 스페어 데이터를 저장하는 FRAM(140)로 구성된다.
플래쉬 메모리 장치(100)의 NAND 플래쉬 메모리(120)에 저장되는 복수개의 페이지 데이터로 구성된 목표 헤더(Object header)는 FRAM(140) 셀에 저장되는 복수개의 태그들과 각각 일대일 매칭되어 복수개의 페이지들을 형성한다.
도 1의 종래의 플래쉬 메모리 장치와 비교할 때 데이터 영역에 저장되는 외부로부터 라이트되는 데이터와 파일의 크기, 데이터의 리드 또는 라이트의 가부 등의 정보를 가지는 페이지 데이터가 NAND 플래쉬 메모리(120)에 저장되는 것은 동일하나, 부트 로더, 에러 정정 코드, 불량 블록 정보, 삭제 횟수 정보를 가지는 스페어 데이터를 NAND 플래쉬 메모리(120)의 복수개의 스페어 데이터 셀들에 저장되는 대신에 별도의 FRAM(140) 셀에 저장되는 차이점이 있다.
도 4를 참조하여 본 발명의 플래쉬 메모리 장치를 장착하여 파일 시스템을 탑재하는 각 블록들의 기능을 설명하면 다음과 같다.
NAND 플래쉬 메모리(120)는 복수개의 페이지 데이터 셀들로 구성되어 페이지 데이터를 저장한 후에 외부로부터 리드 명령 인가시 저장된 페이지 데이터를 리드하여 데이터를 출력한다.
FRAM(140)은 복수개의 페이지 데이터 셀들 각각과 동일한 로우 어드레스를 가지고 인접하는 복수개의 스페어 데이터 셀들로 구성되어 스페어 데이터를 저장한 후에 파일 시스템 탑재시 스페어 데이터를 스캔하여 해당 정보를 자체적으로 임시 저장하고, 리드 명령 인가시 저장된 스페어 데이터를 리드하여 출력한다.
따라서, 플래쉬 메모리 장치를 전자 장치에 장착하여 파일 시스템을 탑재할 때 랜덤 액세스가 불가능한 플래쉬 메모리 장치의 한계로 인해 NAND 플래쉬 메모리(120) 영역의 데이터를 스캔하는 종래의 플래쉬 메모리 장치보다 리드 및 라이트 시간이 빠른 비휘발성 RAM인 FRAM(140)의 스페어 데이터 셀 영역의 정보를 스캔함으로써 탑재 시간을 획기적으로 단축할 수 있다.
일반적으로 FRAM(Ferroelectric RAM) 은 데이터를 랜덤하게 액세스하여 리드하고 데이터의 지우기 없이 바로 데이터를 라이트하기 때문에 데이터 액세스 속도가 NAND 플래쉬 메모리에 비하여 1000배 정도 빠르다.
도 5는 NAND 플래쉬 메모리와 FRAM을 원 칩화한 본 발명의 플래쉬 메모리 장치의 부팅 동작을 수행하는 개략적인 블록도로서, NAND 플래쉬 메모리(120), FRAM(140), 메모리 컨트롤러(200)를 구비한다.
도 5를 참조하여 본 발명의 플래쉬 메모리 장치의 부팅 동작을 수행하는 각 블록들의 기능을 설명하면 다음과 같다.
NAND 플래쉬 메모리(120)는 복수개의 페이지 데이터 셀들로 구성되어 외부로부터 라이트되는 데이터와 파일의 크기, 데이터의 리드 또는 라이트의 가부 등의 정보를 가지는 페이지 데이터를 저장한 후에 외부로부터 리드 명령 인가시 저장된 페이지 데이터를 리드하여 데이터를 출력한다.
FRAM(140)은 복수개의 스페어 데이터 셀들에 부트 로더, 에러 정정 코드, 불 량 블록 정보, 삭제 횟수 정보 등의 스태어 데이터를 저장함과 동시에 데이터 라이트 및 리드 버퍼로서의 역할을 수행한다.
메모리 컨트롤러(200)는 NAND 플래쉬 메모리(120) 및 FRAM(140)에 어드레스 정보 및 명령어를 제공하는 등 플래쉬 메모리 장치(100)의 전반적인 동작을 제어한다.
이로 인하여 비휘발성 RAM에 부팅을 위한 부트 로더를 저장하여 PC, 휴대용 멀티미디어 장치에 사용함으로써 부팅용 프로그램인 부트 로더를 SRAM 에 로드하지 않고 비휘발성 RAM 상에서 그대로 부팅을 수행하는 XIP( eXecute In Place) 기능을 구현하여 부팅 시간 또한 획기적으로 감소 시킬 수 있고, 비휘발성 RAM을 데이터의 리드/라이트 버퍼로 사용함으로써 전원 오프 시에 데이터를 상실할 우려가 없어 NAND 플래쉬 메모리(120)의 동작 성능도 획기적으로 향상시킬 수 있다.
즉, 본 발명의 플래쉬 메모리 장치는 플래쉬 메모리 장치의 랜덤 액세스가 불가능한 제한 때문에 이를 시스템에 장착하여 부팅을 실행할 때 부팅 코드를 종래에 랜덤 액세스가 가능한 SRAM으로 일단 복사한 후 CPU가 SRAM을 액세스 하면서 프로그램을 수행하게 할 필요 없이 CPU가 바로 본 발명의 플래쉬 메모리 장치 내 FRAM(140)에 저장되어 있던 부팅 코드를 이용하여 부팅 프로그램을 실행할 수 있게 된다.
또한, NAND 플래쉬 메모리(120)와 FRAM(140)이 원 칩으로 구성되어 있어 NAND 플래쉬 메모리(120) 셀의 에러 정정 코드 정보나 기타 불량 블록 정보를 메모리 테스트 과정에서 직접 FRAM(140)에 저장할 수 있기 때문에 NAND 플래쉬 메모 리(120)에 별도의 복수개의 스페어 데이터 셀들 영역이 따로 없어도 된다.
도 4 및 도 5를 참조하여 본 발명의 플래쉬 메모리 장치의 파일 시스템 탑재 및 부팅 동작을 설명하면 다음과 같다.
이하에서는 이해의 편의를 위하여 플래쉬 메모리 장치(100)를 개인용 컴퓨터나 휴대용 멀티미디어 장치와 같은 전자 장치 시스템에 부착하여 파일 시스템을 탑재한 후에 전자 장치 시스템 고유의 운영 체제를 부팅한다고 가정한다.
NAND 플래쉬 메모리(120)는 복수개의 페이지 데이터 셀들에 외부로부터 라이트되는 데이터와 파일의 크기, 데이터의 리드 또는 라이트의 가부 등의 정보를 가지는 페이지 데이터를 저장하고, FRAM(140)은 복수개의 스페어 데이터 셀들에 부트 로더, 에러 정정 코드, 불량 블록 정보, 삭제 횟수 정보를 가지는 스페어 데이터를 저장한다.
플래쉬 메모리 장치(100)의 파일 시스템을 탑재 할 때 FRAM(140)은 NAND 플래쉬 메모리(120) 내 복수개의 페이지 데이터 셀들에 저장된 목표 헤더 데이터와 자체 내부의 복수개의 스페어 데이터 셀들에 있는 태그 데이터를 스캔하여 저장된 정보를 인가받아 트리 구조로 어드레스 매핑 작업을 수행한다.
FRAM(140)은 자체 내부의 복수개의 스페어 데이터 셀들에 저장된 부트 로더를 통하여 부팅 코드를 이용하여 그 정보를 임시 저장하면 제어 로직부는 메모리 컨트롤러(200)에서 제공되는 어드레스 및 명령어를 저장하고 리드할 데이터의 초기 어드레스를 인가받아 다음 어드레스들을 자동적으로 생성하여 FRAM(140)에 재저장시킨다.
메모리 컨트롤러(200)는 NAND 플래쉬 메모리(120) 및 FRAM(140)에 어드레스 정보 및 명령어를 제공하는 등 플래쉬 메모리 장치(100)의 전반적인 동작을 제어한다.
도 6은 본 발명에 따른 일 실시예의 플래쉬 메모리 장치의 개략적인 블록도로서, NAND 플래쉬 메모리(120)와 FRAM(140)을 구비하고, NAND 플래쉬 메모리(120)는 복수개의 페이지 데이터 셀들(122)로 구성되고 FRAM(140)은 복수개의 스페어 데이터 셀들(142) 및 로직부(144)로 구성된다.
도 6을 참조하여 본 발명의 플래쉬 메모리 장치의 일 실시예의 각 블록들의 기능을 설명하면 다음과 같다.
NAND 플래쉬 메모리(120)와 FRAM(140)의 기능은 도 5에 나타낸 본 발명의 NAND 플래쉬 메모리(120)와 FRAM(140)을 원 칩화한 플래쉬 메모리 장치와 동일하므로 여기에서는 상세한 설명을 생략한다.
로직부(144)는 NAND 플래쉬 메모리(120)의 라이트 동작시 필요한 데이터 균등 저장 및 가비지 수집을 제어하는데, 복수개의 스페어 데이터 셀들(142) 정보를 저장하고 있는 FRAM(140)을 이용하거나 FRAM(140)의 다른 저장 영역을 사용하여 NAND 플래쉬 메모리(120)의 제거횟수와 지워져야 할 NAND 플래쉬 메모리(120) 셀 블록 설정 등을 제어한다.
여기에서 로직부(144)를 별개의 칩으로 구현하여 NAND 플래쉬 메모리(120)와 FRAM(140)을 원 칩화한 플래쉬 메모리 장치(100)의 상부에 MCP(Multi-Chip Package) 형식으로 구성하는 것도 가능하다.
도 7은 본 발명의 플래쉬 메모리 장치를 이용한 플래쉬 메모리 시스템의 전체 블록도로서, NAND 플래쉬 메모리 셀 어레이(35), NAND 플래쉬 페이지 버퍼 부(45), NAND 플래쉬 컬럼 선택 부(55), 버퍼 부(650), 래칭 및 디코딩부(150), 제어 로직(250), FRAM 셀 어레이(350), FRAM 페이지 버퍼 부(450), FRAM 컬럼 선택 부(550), FRAM 제어부(750), FRAM 로우 디코더(850), 메모리 버스(60), 메모리 컨트롤러(200), CPU(80)를 구비한다.
NAND 플래쉬 메모리 셀 어레이(35)는 복수개의 페이지 데이터 셀들(122)로 구성된 복수개의 페이지들로 구분되고 FRAM 셀 어레이(350)는 복수개의 스페어 데이터 셀들(142)로 구성된 복수개의 페이지들로 구분되며, 각 페이지는 하나 이상의 섹터들로 구성되고, 각 섹터는 복수 바이트의 메모리 셀들로 구성된다.
도 7을 참조하여 본 발명의 플래쉬 메모리 시스템 각 블록들의 기능을 설명하면 다음과 같다.
NAND 플래쉬 메모리 셀 어레이(35)는 외부로부터 라이트되는 데이터와 파일의 크기, 데이터의 리드 또는 라이트의 가부 등의 정보를 가지는 데이터를 저장하고, FRAM 셀 어레이(350)는 종래의 NAND 플래쉬 메모리 내 복수개의 스페어 데이터 셀들의 대체로서, 부트 로더, 에러 정정 코드, 불량 블록 정보, 삭제 횟수 정보 등을 저장하는 기능은 동일하나 리드 속도가 더 빠르고 이전 데이터의 지우기 없이 바로 데이터를 라이트하는 차이점이 있다.
NAND 플래쉬 페이지 버퍼 부(45) 및 FRAM 페이지 버퍼 부(450)는 각각 NAND 플래쉬 메모리 셀 어레이(35) 또는 FRAM 셀 어레이(350)의 칼럼들에 각각 대응하는 페이지 버퍼들로 구성되어, 리드 동작시 제어 로직(250)의 제어에 따라 NAND 플래쉬 메모리 셀 어레이(35) 또는 FRAM 셀 어레이(350)로부터 데이터를 읽고, 읽혀진 데이터를 임시적으로 저장한다.
NAND 플래쉬 컬럼 선택 부(55) 및 FRAM 컬럼 선택 부(550)는 각각 제어 로직(700)의 제어에 응답하여 래칭 및 디코딩부(150)로부터의 컬럼 어드레스 정보(ADD)에 따라 NAND 플래쉬 페이지 버퍼 부(45) 또는 FRAM 페이지 버퍼 부(450)의 페이지 버퍼들을 일정 단위로 순차적으로 선택한 후에 선택된 페이지 버퍼들의 데이터 비트들을 출력한다.
버퍼 부(650)는 NAND 플래쉬 컬럼 선택 부(55) 및 FRAM 컬럼 선택 부(550)를 통해 전달되는 데이터 비트들을 임시저장하고 NAND 플래쉬 페이지 버퍼 부(45) 및 FRAM 페이지 버퍼 부(450)에 저장된 한 페이지의 데이터가 입력될 때 제어 로직(700)의 제어에 따라 저장된 데이터를 외부로 출력한다. 또한, 전자 장치 시스템으로부터 NAND 플래쉬 메모리 셀 어레이(35)에 프로그램될 데이터를 임시 저장한 후에 NAND 플래쉬 컬럼 선택 부(55)를 통해 NAND 플래쉬 페이지 버퍼 부(45)로 전달한다.
래칭 및 디코딩부(150)는 전자 장치 시스템으로부터 어드레스 정보(ADD) 및 명령어(COM)를 인가받아 래칭하고 디코딩하여 저장하는데, 어드레스 정보(ADD)는 로우 어드레스, 칼럼 어드레스, 섹터 어드레스, 섹터 개수 정보, 페이지 어드레스 등을 포함하고 명령어(COM)는 리드 또는 라이트 명령, 프로그램 명령, 소거 명령 등을 포함한다.
제어 로직(700)은 래칭 및 디코딩부(150)에 저장된 명령어(COM)가 읽기, 프로그램, 그리고 소거 명령들 중 어느 명령을 나타내는지의 여부에 따라 플래쉬 메모리 장치(100)의 전반적인 동작들을 제어하고, 래칭 및 디코딩부(150)로부터 제공되는 섹터 어드레스 및 섹터 개수 정보에 따라 NAND 플래쉬 페이지 버퍼 부(45) 및 FRAM 페이지 버퍼 부(450)를 제어한다.
예를 들어 하나의 섹터에 대응하는 데이터만을 읽고자 하는 경우, 선택된 섹터에 속하는 페이지 버퍼들만이 리드 동작을 수행하도록 NAND 플래쉬 페이지 버퍼 부(45) 및 FRAM 페이지 버퍼 부(450)를 제어한다.
FRAM 제어부(750)는 FRAM(140)의 리드 및 라이트 동작이 NAND 플래쉬 메모리와 상이하기 때문에 제어 로직으로부터 별개의 비휘발성 메모리 제어 신호를 인가받아 FRAM(140)의 리드 및 라이트 동작 전반을 제어한다.
FRAM 로우 디코더(850)는 복수개의 페이지 데이터 셀들(122)에서 페이지를 선택하는 로우 어드레스와 동일한 어드레스를 가지도록 FRAM 셀의 로우 어드레스를 디코딩한다.
FRAM 컬럼 선택 부(550)는 FRAM의 리드 및 라이트 속도가 NAND 플래쉬 메모리보다 훨씬 빠르기 때문에 제어 로직으로부터 별개의 비휘발성 메모리 제어 신호를 인가받아 FRAM 셀의 컬럼 어드레스를 디코딩한다.
CPU(80)는 랜덤 액세스가 가능한 FRAM 셀 어레이(350)에 저장되어 있던 부팅 코드를 이용하여 부팅 프로그램을 실행하여 전자 장치 시스템의 해당 운영 체제를 부팅시킨다.
메모리 컨트롤러(200)는 NAND 플래쉬 메모리 및 FRAM에 어드레스 정보 및 명령어를 제공하는 등 플래쉬 메모리 장치의 전반적인 동작을 제어한다.
메모리 버스(60)는 NAND 플래쉬 메모리 및 FRAM과 메모리 컨트롤러 사이에 데이터 및 어드레스 정보와 명령어 등을 상호 전송한다.
도 7을 참조하여 본 발명의 플래쉬 메모리 시스템의 동작을 설명하면 다음과 같다.
대부분의 동작은 도 3에 나타낸 종래 기술의 ONE NAND 플래쉬 메모리 시스템과 동일하므로 여기에서는 상이한 동작만 설명하기로 한다.
래칭 및 디코딩부(150)가 전자 장치 시스템으로부터 인가받는 섹터 어드레스, 섹터 개수 정보, 페이지 어드레스 정보에는 NAND 플래쉬 메모리 셀 어레이(35)의 어드레스 정보 뿐 아니라 FRAM 셀 어레이(350)의 어드레스 정보도 포함한다.
제어 로직(250)은 래칭 및 디코딩부(150)로부터 제공되는 어드레스 정보(ADD) 및 명령어(COM)에 따라 NAND 플래쉬 페이지 버퍼 부(45) 뿐 아니라 FRAM 페이지 버퍼 부(450)를 제어하여 리드 명령 인가시 NAND 플래쉬 메모리 셀 어레이(35) 및 FRAM 셀 어레이(350)로부터 데이터를 읽어 임시적으로 저장시킨다.
FRAM 컬럼 선택 부(550)는 FRAM의 리드 및 라이트 속도가 NAND 플래쉬 메모리보다 훨씬 빠르기 때문에 NAND 플래쉬 컬럼 선택 부(55)와는 독립적으로 제어 로직으로부터 별개의 비휘발성 메모리 제어 신호를 인가받아 FRAM 페이지 버퍼 부(450)의 페이지 버퍼들을 일정 단위로 순차적으로 선택한 후에 선택된 페이지 버퍼들의 데이터 비트들을 출력한다.
버퍼 부(650)는 NAND 플래쉬 컬럼 선택 부(55)로부터 페이지 데이터 뿐 아니라 FRAM 컬럼 선택 부(550)를 통해 전달되는 스페어 데이터를 임시 저장하고 FRAM 페이지 버퍼 부(450)에 저장된 한 페이지의 데이터가 입력될 때 제어 로직(700)의 제어에 따라 저장된 데이터(DO)를 출력한다.
이때 NAND 플래쉬 메모리 셀 어레이(35)와 FRAM 셀 어레이(350)의 데이터 액세스 속도의 차이로 FRAM 셀 어레이(350)는 NAND 플래쉬 메모리 셀 어레이(35)의 데이터 라이트 및 리드 중간 버퍼로서 동작을 수행하는 동시에 내부의 스페어 데이터 셀들에 저장된 부트 로더를 이용하여 부팅 코드 정보를 임시 저장한다.
CPU(80)는 랜덤 액세스가 가능한 FRAM 셀 어레이(350)에 액세스하여 저장되어 있던 부팅 코드를 인가받아 부팅 프로그램을 실행하여 전자 장치 시스템의 해당 운영 체제를 부팅시킨다.
이때, 메모리 컨트롤러(200)는 메모리 버스(60)를 매개로 하여 NAND 플래쉬 메모리 및 FRAM에 어드레스 정보 및 명령어를 제공하는 등 플래쉬 메모리 장치의 전반적인 동작을 제어한다.
이와 같이 본 발명의 플래쉬 메모리 장치 및 플래쉬 메모리 시스템은 NAND 플래쉬 메모리 셀 어레이(35)에는 페이지 데이터만을 저장하고, 이 페이지 데이터와 동일한 로우 어드레스를 갖는 스페어 데이터는 FRAM 셀 어레이(350)에 저장하여 종래의 플래쉬 메모리 장치의 기능을 그대로 가지면서 데이터 리드 속도가 빠르고 데이터 라이트가 이전 데이터의 지우기 없이 바로 이루어질 수 있게 된다.
상기에서는 이해의 편의를 위하여 비휘발성 메모리를 FRAM에 한정하여 기술하였으나, 비휘발성 메모리에 PRAM, MRAM, RRAM 등이 포함 될 수 있음은 당연하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명에 의할 경우, NAND 플래쉬 메모리에 별도의 스페어 데이터 셀 영역이 불필요하여 전자 장치 시스템에 NAND 플래쉬 메모리의 파일 시스템을 탑재하는 시간과 부팅 시간이 대폭 감소되고, 비휘발성 RAM을 NAND 플래쉬 메모리의 리드 버퍼 및 라이트 버퍼로 사용하므로 NAND 플래쉬 메모리의 동작 성능이 향상되고 전원 오프 시에도 데이터를 유지시킬 수 있다.

Claims (17)

  1. 복수개의 페이지 데이터 셀들로 구성되어 페이지 데이터를 저장한 후에 외부로부터 리드 명령 인가시 상기 저장된 페이지 데이터를 리드하여 데이터를 출력하는 제1 비휘발성 메모리;
    상기 복수개의 페이지 데이터 셀들 각각과 인접하는 복수개의 스페어 데이터 셀들로 구성되어 스페어 데이터를 저장한 후에 상기 제1 비휘발성 메모리에 파일 시스템 탑재시 상기 스페어 데이터를 자체적으로 스캔하여 해당 정보를 원래 있던 곳에 자체적으로 임시 저장하고, 상기 리드 명령 인가시 상기 임시 저장된 스페어 데이터를 리드하여 출력하는 제2 비휘발성 메모리를 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
  2. 제1 항에 있어서,
    상기 제2 비휘발성 메모리는
    전자 장치 시스템의 부트 로더를 상기 제2 비휘발성 메모리 상에 로드하여 그대로 부팅 동작을 수행하는 동시에 데이터 라이트 및 리드 버퍼로 사용되는 것을 특징으로 하는 플래쉬 메모리 장치.
  3. 제1 항에 있어서,
    상기 복수개의 페이지 데이터 셀들 각각 및 상기 복수개의 스페어 데이터 셀들 각각은
    서로 병합되어 한 개의 페이지를 구성하고,
    상기 페이지는 적어도 하나 이상의 섹터들로 구성되며,
    상기 섹터들 각각은 복수개의 메모리 셀들로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  4. 제1 항에 있어서,
    상기 제2 비휘발성 메모리는
    상기 제2 비휘발성 메모리 영역에 상기 제1 비휘발성 메모리의 라이트 동작시 필요한 데이터 균등 저장 및 가비지 수집을 제어하고 상기 제1 비휘발성 메모리 셀의 제거 횟수와 지워져야 할 제1 비휘발성 메모리 셀 블록 설정을 제어하는 로직부를 구비할 수 있는 것을 특징으로 하는 플래쉬 메모리 장치.
  5. 제4 항에 있어서,
    상기 제1 비휘발성 메모리는 NAND 플래쉬 메모리이고,
    상기 제2 비휘발성 메모리는 FRAM, PRAM, MRAM, RRAM이 포함 될 수 있는 것을 특징으로 하는 플래쉬 메모리 장치.
  6. 제4 항에 있어서,
    상기 로직부는
    별개의 칩으로 구현하여 상기 원 칩화한 제1 비휘발성 메모리 및 제2 비휘발 성 메모리의 집적된 회로의 상부에 다층 칩 패키지 형식으로 구성될 수 있는 것을 특징으로 하는 플래쉬 메모리 장치.
  7. 제1 항에 있어서,
    상기 페이지 데이터는 외부로부터 라이트되는 데이터와 파일의 크기, 데이터의 리드 또는 라이트의 가부의 정보를 가지는 데이터이고,
    상기 스페어 데이터는 부트 로더, 에러 정정 코드, 불량 블록 정보, 삭제 횟수의 정보를 가지는 데이터인 것을 특징으로 하는 플래쉬 메모리 장치.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    복수개의 페이지 데이터 셀들 및 복수개의 스페어 데이터 셀들에 각각 페이지 데이터 및 스페어 데이터를 저장한 후에 외부로부터 리드 명령 인가시 상기 저장된 페이지 데이터 및 스페어 데이터를 리드하고 외부로부터 인가되는 어드레스 정보에 따라 복수개의 제1 또는 제2 페이지 버퍼들을 순차적으로 선택하여 데이터를 출력하는 플래쉬 메모리 장치;
    상기 스페어 데이터를 인가받아 내장된 부팅 프로그램을 실행하여 전자 장치 시스템의 운영 체제를 부팅시키는 중앙 처리 장치;
    상기 플래쉬 메모리 장치에 어드레스 정보 및 명령어를 제공하고 플래쉬 메모리 장치의 전반적인 동작을 제어하는 메모리 컨트롤러;
    상기 플래쉬 메모리 장치와 상기 메모리 컨트롤러 사이에 데이터 및 어드레 스 정보와 명령어 전송을 매개하는 메모리 버스를 구비하는 것을 특징으로 하는 플래쉬 메모리 시스템.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제8 항에 있어서,
    상기 플래쉬 메모리 장치는
    외부로부터 어드레스 정보 및 명령어를 인가받아 래칭하고 디코딩하여 저장하는 래칭 및 디코딩부;
    상기 복수개의 페이지 데이터 셀들 및 상기 복수개의 제1 페이지 버퍼들로 구성되어 상기 복수개의 페이지 데이터 셀들에 페이지 데이터를 저장한 후에 외부로부터 리드 명령 인가시 상기 어드레스 정보에 따라 상기 복수개의 제1 페이지 버퍼들을 순차적으로 선택하여 데이터를 출력하는 제1 비휘발성 메모리;
    상기 복수개의 페이지 데이터 셀들 각각과 인접하는 상기 복수개의 스페어 데이터 셀들 및 상기 복수개의 제2 페이지 버퍼들로 구성되어 상기 복수개의 스페어 데이터 셀들에 상기 스페어 데이터를 저장한 후에 상기 제1 비휘발성 메모리에 파일 시스템 탑재시 상기 스페어 데이터를 자체적으로 스캔하여 해당 정보를 원래 있던 곳에 자체적으로 임시 저장하고, 상기 리드 명령 인가시 상기 어드레스 정보에 따라 상기 복수개의 제2 페이지 버퍼들을 순차적으로 선택하여 데이터를 출력하는 제2 비휘발성 메모리;
    상기 디코딩된 어드레스 정보와 상기 디코딩된 명령어에 응답하여 상기 제1 비휘발성 메모리 및 상기 제2 비휘발성 메모리의 전반적인 동작들을 제어하는 제어 로직을 구비하는 것을 특징으로 하는 플래쉬 메모리 시스템.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제9 항에 있어서,
    상기 제1 비휘발성 메모리는
    상기 복수개의 페이지 데이터 셀들로 구성되어 상기 페이지 데이터를 저장하는 제1 비휘발성 메모리 셀 어레이;
    상기 제1 비휘발성 메모리 셀 어레이의 컬럼들에 각각 대응하는 상기 복수개의 제1 페이지 버퍼들로 구성되어 상기 리드 명령 인가시 상기 제어 로직의 제어에 응답하여 상기 제1 비휘발성 메모리 셀 어레이로부터 데이터를 리드하여 임시적으로 저장하는 제1 페이지 버퍼 부;
    상기 제어 로직의 제어에 응답하여 상기 디코딩된 어드레스 정보에 따라 상기 복수개의 제1 페이지 버퍼들을 순차적으로 선택한 후에 선택된 제1 페이지 버퍼들에 상기 임시 저장된 페이지 데이터를 출력하는 NAND 플래쉬 컬럼 선택 부를 구비하는 것을 특징으로 하는 플래쉬 메모리 시스템.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제9 항에 있어서,
    상기 제2 비휘발성 메모리는
    상기 복수개의 페이지 데이터 셀들 각각과 동일한 로우 어드레스를 가지고 인접하는 복수개의 스페어 데이터 셀들로 구성되어 상기 스페어 데이터를 저장하는 제2 비휘발성 메모리 셀 어레이;
    상기 제2 비휘발성 메모리 셀 어레이의 컬럼들에 각각 대응하는 상기 복수개의 제2 페이지 버퍼들로 구성되어 상기 리드 명령 인가시 상기 제어 로직의 제어에 응답하여 상기 제2 비휘발성 메모리 셀 어레이로부터 상기 스페어 데이터를 리드하여 임시적으로 저장하는 제2 페이지 버퍼 부;
    상기 제어 로직의 제어에 응답하여 상기 디코딩된 어드레스 정보에 따라 상기 복수개의 제2 페이지 버퍼들을 순차적으로 선택한 후에 선택된 페이지 버퍼들에 상기 임시 저장된 상기 스페어 데이터를 출력하는 제2 비휘발성 메모리 셀 컬럼 선택 부;
    상기 제어 로직으로부터 상기 디코딩된 명령어를 인가받아 제2 비휘발성 메모리 제어 신호를 출력하여 상기 제2 비휘발성 메모리의 리드 및 라이트 동작 전반을 제어하는 제2 비휘발성 메모리 제어부;
    상기 래칭된 어드레스 정보를 인가받아 상기 페이지 데이터 셀에서 페이지를 선택하는 로우 어드레스와 동일한 어드레스를 가지도록 상기 제2 비휘발성 메모리의 로우 어드레스를 디코딩하는 제2 비휘발성 메모리 로우 디코더를 구비하는 것을 특징으로 하는 플래쉬 메모리 시스템.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제9 항에 있어서,
    상기 플래쉬 메모리 장치는
    상기 전자 장치 시스템으로부터 상기 제1 비휘발성 메모리 셀 어레이에 프로 그램될 데이터를 인가받아 임시 저장한 후에 상기 제어 로직의 제어에 응답하여 상기 제1 페이지 버퍼 부로 전달하고,
    상기 선택된 제1 페이지 버퍼들의 페이지 데이터 및 상기 선택된 제2 페이지 버퍼들의 스페어 데이터를 인가받아 임시 저장한 후에 상기 제어 로직의 제어에 응답하여 상기 임시 저장된 페이지 데이터 및 스페어 데이터를 외부로 출력하는 버퍼 부를 더 구비하는 것을 특징으로 하는 플래쉬 메모리 시스템.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제11 항에 있어서,
    상기 제2 비휘발성 메모리는
    상기 전자 장치 시스템의 부트 로더를 별도의 랜덤 액세스가 가능한 반도체 메모리 장치에 로드하지 않고 상기 제2 비휘발성 메모리 상에서 그대로 부팅 동작을 수행하는 동시에 데이터 라이트 및 리드 버퍼로 사용되는 것을 특징으로 하는 플래쉬 메모리 시스템.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서,
    상기 제1 비휘발성 메모리는 NAND 플래쉬 메모리이고,
    상기 제2 비휘발성 메모리는 FRAM, PRAM, MRAM, RRAM이 포함될 수 있는 것을 특징으로 하는 플래쉬 메모리 시스템.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    상기 복수개의 페이지 데이터 셀들 각각 및 복수개의 스페어 데이터 셀들 각각이 병합되어 한 개의 페이지를 구성하고, 상기 페이지는 적어도 하나 이상의 섹터들로 구성되며, 상기 섹터들 각각은 복수개의 메모리 셀들로 구성되는 것을 특징으로 하는 플래쉬 메모리 시스템.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 9항에 있어서,
    상기 어드레스 정보는 로우 어드레스, 컬럼 어드레스, 섹터 어드레스, 섹터 개수 정보, 페이지 어드레스를 포함하고,
    상기 명령어는 리드 명령, 프로그램 명령, 소거 명령을 포함하는 것을 특징으로 하는 플래쉬 메모리 시스템.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제10 항 또는 제11 항에 있어서,
    상기 페이지 데이터는 외부로부터 라이트되는 데이터와 파일의 크기, 데이터의 리드 또는 라이트의 가부의 정보를 가지는 데이터이고,
    상기 스페어 데이터는 부트 로더, 에러 정정 코드, 불량 블록 정보, 삭제 횟수의 정보를 가지는 데이터인 것을 특징으로 하는 플래쉬 메모리 시스템.
KR1020070041415A 2007-04-27 2007-04-27 플래쉬 메모리 장치 및 플래쉬 메모리 시스템 KR100909902B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070041415A KR100909902B1 (ko) 2007-04-27 2007-04-27 플래쉬 메모리 장치 및 플래쉬 메모리 시스템
US12/040,282 US7787297B2 (en) 2007-04-27 2008-02-29 Flash memory device and flash memory system
US12/843,135 US8300465B2 (en) 2007-04-27 2010-07-26 Semiconductor and flash memory systems
US12/844,621 US8467244B2 (en) 2007-04-27 2010-07-27 Multi-chip semiconductor devices having non-volatile memory devices therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070041415A KR100909902B1 (ko) 2007-04-27 2007-04-27 플래쉬 메모리 장치 및 플래쉬 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20080096228A KR20080096228A (ko) 2008-10-30
KR100909902B1 true KR100909902B1 (ko) 2009-07-30

Family

ID=39886787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041415A KR100909902B1 (ko) 2007-04-27 2007-04-27 플래쉬 메모리 장치 및 플래쉬 메모리 시스템

Country Status (2)

Country Link
US (3) US7787297B2 (ko)
KR (1) KR100909902B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165657B2 (en) 2012-04-18 2015-10-20 Samsung Electronics Co., Ltd. Operating method of memory system including NAND flash memory, variable resistance memory and controller

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI326028B (en) * 2006-11-20 2010-06-11 Silicon Motion Inc Method for flash memory data management
KR20110050404A (ko) 2008-05-16 2011-05-13 퓨전-아이오, 인크. 결함 있는 데이터 저장소를 검출하고 교체하는 장치, 시스템 및 프로그램 제품
US8281117B2 (en) * 2008-09-24 2012-10-02 Airbus Operations Gmbh Method and a memory unit for booting a server by copying boot data from an exchangeable memory unit to primary hard disk of the server
US8325541B2 (en) * 2008-10-15 2012-12-04 SK Hynix Inc. Non-volatile semiconductor memory apparatus
US20100125444A1 (en) * 2008-11-17 2010-05-20 Siamak Arya Method And Apparatus For Reducing Read Latency In A Pseudo Nor Device
US8458562B1 (en) * 2008-12-30 2013-06-04 Micron Technology, Inc. Secondary memory element for non-volatile memory
US8175012B2 (en) * 2009-03-26 2012-05-08 Mediatek Inc. Decoding/encoding method for booting from a NAND flash and system thereof
US8281227B2 (en) 2009-05-18 2012-10-02 Fusion-10, Inc. Apparatus, system, and method to increase data integrity in a redundant storage system
US8307258B2 (en) 2009-05-18 2012-11-06 Fusion-10, Inc Apparatus, system, and method for reconfiguring an array to operate with less storage elements
KR20100130007A (ko) * 2009-06-02 2010-12-10 삼성전자주식회사 데이터 저장 장치
US7898859B2 (en) 2009-06-15 2011-03-01 Micron Technology, Inc. Use of emerging non-volatile memory elements with flash memory
US8463983B2 (en) * 2009-09-15 2013-06-11 International Business Machines Corporation Container marker scheme for reducing write amplification in solid state devices
KR101130051B1 (ko) * 2010-03-22 2012-03-28 한국과학기술원 메인 메모리 시스템, 관리방법, 컴퓨터 판독가능매체
KR101728068B1 (ko) * 2010-06-01 2017-04-19 삼성전자 주식회사 적층 반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 관통전극 결함리페어 방법
JP5720210B2 (ja) * 2010-12-02 2015-05-20 富士通株式会社 アクセス制御装置、誤り訂正制御方法およびストレージ装置
US8909851B2 (en) 2011-02-08 2014-12-09 SMART Storage Systems, Inc. Storage control system with change logging mechanism and method of operation thereof
US8909850B2 (en) * 2011-03-10 2014-12-09 Deere & Company Memory life extension method and apparatus
US8726087B2 (en) * 2011-03-18 2014-05-13 Denso International America, Inc. System and method for curing a read inability state in a memory device
US8935466B2 (en) 2011-03-28 2015-01-13 SMART Storage Systems, Inc. Data storage system with non-volatile memory and method of operation thereof
US9098399B2 (en) 2011-08-31 2015-08-04 SMART Storage Systems, Inc. Electronic system with storage management mechanism and method of operation thereof
US9063844B2 (en) 2011-09-02 2015-06-23 SMART Storage Systems, Inc. Non-volatile memory management system with time measure mechanism and method of operation thereof
US9021319B2 (en) * 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Non-volatile memory management system with load leveling and method of operation thereof
US9021231B2 (en) 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Storage control system with write amplification control mechanism and method of operation thereof
US9239781B2 (en) 2012-02-07 2016-01-19 SMART Storage Systems, Inc. Storage control system with erase block mechanism and method of operation thereof
KR101942275B1 (ko) 2012-04-18 2019-01-25 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR101932727B1 (ko) 2012-05-07 2018-12-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
US8949689B2 (en) 2012-06-11 2015-02-03 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
WO2014038073A1 (ja) * 2012-09-07 2014-03-13 株式会社日立製作所 記憶装置システム
KR102002925B1 (ko) 2012-11-01 2019-07-23 삼성전자주식회사 메모리 모듈, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US9671962B2 (en) 2012-11-30 2017-06-06 Sandisk Technologies Llc Storage control system with data management mechanism of parity and method of operation thereof
KR101977684B1 (ko) 2012-12-12 2019-05-13 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치를 제어하는 메모리 컨트롤러 동작방법, 상기 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 메모리 시스템 및 비휘발성 메모리 장치
US9123445B2 (en) 2013-01-22 2015-09-01 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9183137B2 (en) 2013-02-27 2015-11-10 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9470720B2 (en) 2013-03-08 2016-10-18 Sandisk Technologies Llc Test system with localized heating and method of manufacture thereof
US9043780B2 (en) 2013-03-27 2015-05-26 SMART Storage Systems, Inc. Electronic system with system modification control mechanism and method of operation thereof
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US9543025B2 (en) 2013-04-11 2017-01-10 Sandisk Technologies Llc Storage control system with power-off time estimation mechanism and method of operation thereof
US10546648B2 (en) 2013-04-12 2020-01-28 Sandisk Technologies Llc Storage control system with data management mechanism and method of operation thereof
US9313874B2 (en) 2013-06-19 2016-04-12 SMART Storage Systems, Inc. Electronic system with heat extraction and method of manufacture thereof
US9898056B2 (en) 2013-06-19 2018-02-20 Sandisk Technologies Llc Electronic assembly with thermal channel and method of manufacture thereof
US9244519B1 (en) 2013-06-25 2016-01-26 Smart Storage Systems. Inc. Storage system with data transfer rate adjustment for power throttling
US9367353B1 (en) 2013-06-25 2016-06-14 Sandisk Technologies Inc. Storage control system with power throttling mechanism and method of operation thereof
US9146850B2 (en) 2013-08-01 2015-09-29 SMART Storage Systems, Inc. Data storage system with dynamic read threshold mechanism and method of operation thereof
US9361222B2 (en) 2013-08-07 2016-06-07 SMART Storage Systems, Inc. Electronic system with storage drive life estimation mechanism and method of operation thereof
US9448946B2 (en) 2013-08-07 2016-09-20 Sandisk Technologies Llc Data storage system with stale data mechanism and method of operation thereof
US9431113B2 (en) 2013-08-07 2016-08-30 Sandisk Technologies Llc Data storage system with dynamic erase block grouping mechanism and method of operation thereof
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
TWI563507B (en) * 2015-07-01 2016-12-21 Phison Electronics Corp Memory management method, memory control circuit unit and memry storage apparatus
US10382064B2 (en) * 2015-10-13 2019-08-13 SK Hynix Inc. Efficient LDPC encoder for irregular code
US10296238B2 (en) * 2015-12-18 2019-05-21 Intel Corporation Technologies for contemporaneous access of non-volatile and volatile memory in a memory device
KR20170089646A (ko) * 2016-01-27 2017-08-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
CN105739925B (zh) * 2016-01-28 2019-06-25 上海新储集成电路有限公司 一种混合存储器连续读的方法
KR102571497B1 (ko) * 2016-05-10 2023-08-29 삼성전자주식회사 멀티 스택 칩 패키지를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20170133116A (ko) * 2016-05-25 2017-12-05 에스케이하이닉스 주식회사 전자 장치 및 그것의 동작 방법
US10395748B2 (en) * 2016-06-15 2019-08-27 Micron Technology, Inc. Shared error detection and correction memory
US10089025B1 (en) 2016-06-29 2018-10-02 EMC IP Holding Company LLC Bloom filters in a flash memory
US10146438B1 (en) 2016-06-29 2018-12-04 EMC IP Holding Company LLC Additive library for data structures in a flash memory
US10037164B1 (en) 2016-06-29 2018-07-31 EMC IP Holding Company LLC Flash interface for processing datasets
US10055351B1 (en) 2016-06-29 2018-08-21 EMC IP Holding Company LLC Low-overhead index for a flash cache
US10331561B1 (en) 2016-06-29 2019-06-25 Emc Corporation Systems and methods for rebuilding a cache index
US10261704B1 (en) 2016-06-29 2019-04-16 EMC IP Holding Company LLC Linked lists in flash memory
US10763239B2 (en) * 2017-10-27 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-chip wafer level packages and methods of forming the same
CN108492847A (zh) * 2018-03-26 2018-09-04 湘潭大学 一种确定FeRAM敏感参数的方法及装置
KR102549346B1 (ko) 2018-07-24 2023-06-28 삼성전자주식회사 솔리드 스테이트 드라이브 및 그의 메타 데이터 액세스 방법
CN109753480A (zh) * 2018-12-28 2019-05-14 上海新储集成电路有限公司 一种片上系统及其数据读写处理方法
US10860491B2 (en) 2019-05-03 2020-12-08 Mediate Inc. Cache management method using object-oriented manner and associated microcontroller
CN110543283A (zh) * 2019-09-05 2019-12-06 北京兆易创新科技股份有限公司 一种nand快闪器件
US11397885B2 (en) * 2020-04-29 2022-07-26 Sandisk Technologies Llc Vertical mapping and computing for deep neural networks in non-volatile memory
KR20220077400A (ko) 2020-12-02 2022-06-09 삼성전자주식회사 메모리 장치, 메모리 시스템 및 이의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801471B2 (en) * 2002-02-19 2004-10-05 Infineon Technologies Ag Fuse concept and method of operation
KR20050108135A (ko) * 2004-05-11 2005-11-16 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 리던던시 회로

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0185767B1 (en) 1984-05-29 1991-01-23 MITSUI TOATSU CHEMICALS, Inc. Film for machining wafers
US5573961A (en) 1995-11-09 1996-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Method of making a body contact for a MOSFET device fabricated in an SOI layer
US6153933A (en) 1997-09-05 2000-11-28 Advanced Micro Devices, Inc. Elimination of residual materials in a multiple-layer interconnect structure
JP3808763B2 (ja) 2001-12-14 2006-08-16 株式会社東芝 半導体メモリ装置およびその製造方法
DE10204871A1 (de) 2002-02-06 2003-08-21 Infineon Technologies Ag Kondensatorlose 1-Transistor-DRAM-Zelle und Herstellungsverfahren
US20040193782A1 (en) * 2003-03-26 2004-09-30 David Bordui Nonvolatile intelligent flash cache memory
US20050050261A1 (en) * 2003-08-27 2005-03-03 Thomas Roehr High density flash memory with high speed cache data interface
JP2005108304A (ja) * 2003-09-29 2005-04-21 Toshiba Corp 半導体記憶装置及びその制御方法
JP2005301591A (ja) 2004-04-09 2005-10-27 Toshiba Corp 不揮発性メモリを備えた装置及びメモリコントロ−ラ
JP2006049569A (ja) * 2004-08-04 2006-02-16 Sharp Corp スタック型半導体装置パッケージおよびその製造方法
US7453716B2 (en) * 2004-10-26 2008-11-18 Samsung Electronics Co., Ltd Semiconductor memory device with stacked control transistors
KR100640641B1 (ko) 2004-10-26 2006-10-31 삼성전자주식회사 적층된 메모리 셀을 구비하는 반도체 메모리 장치 및적층된 메모리 셀의 형성 방법
US7327600B2 (en) * 2004-12-23 2008-02-05 Unity Semiconductor Corporation Storage controller for multiple configurations of vertical memory
KR101102754B1 (ko) 2005-02-28 2012-01-05 삼성전자주식회사 낸드 플래시 메모리 파일 시스템 및 낸드 플래시 메모리 시스템에서 파일 엑세스 방법
KR100663359B1 (ko) 2005-03-31 2007-01-02 삼성전자주식회사 리세스 채널 트랜지스터 구조를 갖는 단일 트랜지스터플로팅 바디 디램 셀 및 그 제조방법
KR100621633B1 (ko) 2005-04-18 2006-09-19 삼성전자주식회사 적층된 트랜지스터들을 구비하는 반도체 장치의 형성 방법및 그에 의해 형성된 반도체 장치
JP4982110B2 (ja) 2005-06-02 2012-07-25 株式会社東芝 半導体集積回路装置
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
KR100630760B1 (ko) 2005-08-17 2006-10-02 삼성전자주식회사 다층 트랜지스터 및 그 제조방법
DE102005056279A1 (de) * 2005-11-25 2007-05-31 Infineon Technologies Ag Test-Vorrichtung und Verfahren zum Testen von elektronischen Bauelementen
KR100842905B1 (ko) 2006-07-21 2008-07-02 주식회사 하이닉스반도체 벌크 실리콘을 이용한 더블 게이트 1-트랜지스터 디램 셀과이를 구비한 디램 소자 및 그의 제조방법
US20080160800A1 (en) * 2006-12-29 2008-07-03 Wen Qi Dai Pin with shape memory alloy

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801471B2 (en) * 2002-02-19 2004-10-05 Infineon Technologies Ag Fuse concept and method of operation
KR20050108135A (ko) * 2004-05-11 2005-11-16 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 리던던시 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165657B2 (en) 2012-04-18 2015-10-20 Samsung Electronics Co., Ltd. Operating method of memory system including NAND flash memory, variable resistance memory and controller
US9367255B2 (en) 2012-04-18 2016-06-14 Samsung Electronics Co., Ltd. Storage device including variable resistance memory, flash memory and controller

Also Published As

Publication number Publication date
US20080266962A1 (en) 2008-10-30
US8300465B2 (en) 2012-10-30
KR20080096228A (ko) 2008-10-30
US20100293323A1 (en) 2010-11-18
US7787297B2 (en) 2010-08-31
US20100312954A1 (en) 2010-12-09
US8467244B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
KR100909902B1 (ko) 플래쉬 메모리 장치 및 플래쉬 메모리 시스템
US7302517B2 (en) Apparatus and method for controlling execute-in-place (XIP) in serial flash memory, and flash memory chip using the same
US7039788B1 (en) Method and apparatus for splitting a logical block
US8606987B2 (en) Data writing method for flash memory and controller using the same
US8086787B2 (en) Wear leveling method, and storage system and controller using the same
US7898862B2 (en) Memory card, semiconductor device, and method of controlling memory card
US7404031B2 (en) Memory card, nonvolatile semiconductor memory, and method of controlling semiconductor memory
US8055873B2 (en) Data writing method for flash memory, and controller and system using the same
US8327068B2 (en) Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method
US20150309927A1 (en) Hybrid Non-Volatile Memory System
US20100011153A1 (en) Block management method, and storage system and controller using the same
JP4373943B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
EP1228510A1 (en) Space management for managing high capacity nonvolatile memory
JPWO2005083573A1 (ja) 半導体メモリ装置
KR100882740B1 (ko) 맵 히스토리 기반의 불휘발성 메모리의 매핑 방법 및 저장장치
TWI523030B (zh) 緩衝記憶體管理方法、記憶體控制器與記憶體儲存裝置
US11714656B2 (en) Memory system executing loading of software at startup and control method
JP2012113343A (ja) 記憶装置
JP2007034581A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
CN112230849B (zh) 存储器控制方法、存储器存储装置及存储器控制器
US11861227B2 (en) Storage device with task scheduler and method for operating the device
JPH07153284A (ja) 不揮発性半導体記憶装置及びその制御方法
JP4177292B2 (ja) メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP4177301B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2006178909A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 10