KR101942275B1 - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents
메모리 시스템 및 메모리 시스템의 동작 방법 Download PDFInfo
- Publication number
- KR101942275B1 KR101942275B1 KR1020120040499A KR20120040499A KR101942275B1 KR 101942275 B1 KR101942275 B1 KR 101942275B1 KR 1020120040499 A KR1020120040499 A KR 1020120040499A KR 20120040499 A KR20120040499 A KR 20120040499A KR 101942275 B1 KR101942275 B1 KR 101942275B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- phase change
- operation information
- program
- read
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Abstract
본 발명은 불휘발성 메모리 및 상 변화 메모리를 포함하는 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 동작 방법은, 불휘발성 메모리의 동작 정보를 상기 상 변화 메모리로부터 읽는 단계, 읽어진 동작 정보에 기반하여 불휘발성 메모리의 전압 파라미터들을 조절하는 단계, 그리고 조절된 전압 파라미터들에 기반하여 상기 불휘발성 메모리에서 동작을 수행하는 단계로 구성된다.
Description
본 발명은 메모리 시스템에 관한 것으로, 더 상세하게는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비소 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리 장치는 크게 노어 타입과 낸드 타입으로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리 장치는 크게 노어 타입과 낸드 타입으로 구분된다.
본 발명의 목적은 향상된 동작 속도 및 신뢰성을 갖는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공하는 데에 있다.
불휘발성 메모리 및 상 변화 메모리를 포함하는 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은, 상기 불휘발성 메모리의 동작 정보를 상기 상 변화 메모리로부터 읽는 단계; 상기 읽어진 동작 정보에 기반하여, 상기 불휘발성 메모리의 전압 파라미터들을 조절하는 단계; 그리고 상기 조절된 전압 파라미터들에 기반하여, 상기 불휘발성 메모리에서 동작을 수행하는 단계를 포함한다.
실시 예로서, 상기 전압 파라미터들은 상기 불휘발성 메모리에서 상기 동작이 수행될 때 사용되는 전압들의 레벨들을 포함한다.
실시 예로서, 상기 전압 파라미터들은 상기 불휘발성 메모리에서 상기 동작이 수행될 때 사용되는 전압들의 인가 시간들을 포함한다.
실시 예로서, 상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램이 수행된 후에 읽기가 수행된 횟수를 포함한다.
실시 예로서, 상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램이 수행된 시각을 포함한다.
실시 예로서, 상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램 또는 소거가 수행된 횟수를 포함한다.
실시 예로서, 상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램이 수행된 때의 온도를 포함한다.
실시 예로서, 상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램이 수행된 때의 온도와 기준 온도 사이의 차이를 포함한다.
실시 예로서, 상기 동작은 프로그램, 읽기 또는 소거를 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은, 불휘발성 메모리; 상기 불휘발성 메모리의 동작 정보를 저장하는 상 변화 메모리; 그리고 상기 상 변화 메모리에 저장된 상기 동작 정보를 이용하여 전압 파라미터들을 조절하고, 그리고 조절된 파라미터들에 따라 프로그램, 읽기 또는 소거를 수행하도록 상기 불휘발성 메모리를 제어하는 컨트롤러를 포함한다.
실시 예로서, 상기 컨트롤러는, 상기 상 변화 메모리에 저장된 상기 동작 정보를 읽고, 상기 읽어진 동작 정보에 기반하여 상기 불휘발성 메모리의 상기 전압 파라미터들을 조절하는 제어 신호들을 상기 불휘발성 메모리로 출력하고, 상기 불휘발성 메모리에 상기 프로그램, 읽기 또는 소거의 커맨드를 출력한다.
실시 예로서, 상기 컨트롤러는 상기 상 변화 메모리에 커맨드를 출력하고, 상기 상 변화 메모리는 상기 커맨드에 응답하여 상기 동작 정보를 상기 불휘발성 메모리로 출력하고, 상기 불휘발성 메모리는 상기 출력된 동작 정보를 이용하여 상기 전압 파라미터들을 조절하고, 그리고 상기 컨트롤러는 상기 전압 파라미터들이 조절된 상기 불휘발성 메모리에 상기 프로그램, 읽기 또는 소거의 커맨드를 출력한다.
실시 예로서, 상기 컨트롤러는 상기 불휘발성 메모리에 상기 프로그램, 읽기 또는 소거의 커맨드를 출력하고, 상기 불휘발성 메모리는 상기 프로그램, 읽기 또는 소거의 커맨드에 응답하여 상기 상 변화 메모리에 저장된 상기 동작 정보를 읽고, 상기 불휘발성 메모리는 상기 동작 정보를 이용하여 상기 전압 파라미터들을 조절하고, 그리고 상기 불휘발성 메모리는 상기 조절된 전압 파라미터들을 이용하여 상기 프로그램, 읽기 또는 소거를 수행한다.
실시 예로서, 상기 불휘발성 메모리는 복수의 셀 스트링들을 포함하고, 상기 복수의 셀 스트링들 각각은 직렬 연결된 복수의 메모리 셀들을 포함한다.
실시 예로서, 상기 메모리 시스템은 메모리 카드 또는 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 형성한다.
실시 예로서, 상기 전압 파라미터들은 상기 불휘발성 메모리에서 상기 동작이 수행될 때 사용되는 전압들의 레벨들을 포함한다.
실시 예로서, 상기 전압 파라미터들은 상기 불휘발성 메모리에서 상기 동작이 수행될 때 사용되는 전압들의 인가 시간들을 포함한다.
실시 예로서, 상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램이 수행된 후에 읽기가 수행된 횟수를 포함한다.
실시 예로서, 상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램이 수행된 시각을 포함한다.
실시 예로서, 상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램 또는 소거가 수행된 횟수를 포함한다.
실시 예로서, 상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램이 수행된 때의 온도를 포함한다.
실시 예로서, 상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램이 수행된 때의 온도와 기준 온도 사이의 차이를 포함한다.
실시 예로서, 상기 동작은 프로그램, 읽기 또는 소거를 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은, 불휘발성 메모리; 상기 불휘발성 메모리의 동작 정보를 저장하는 상 변화 메모리; 그리고 상기 상 변화 메모리에 저장된 상기 동작 정보를 이용하여 전압 파라미터들을 조절하고, 그리고 조절된 파라미터들에 따라 프로그램, 읽기 또는 소거를 수행하도록 상기 불휘발성 메모리를 제어하는 컨트롤러를 포함한다.
실시 예로서, 상기 컨트롤러는, 상기 상 변화 메모리에 저장된 상기 동작 정보를 읽고, 상기 읽어진 동작 정보에 기반하여 상기 불휘발성 메모리의 상기 전압 파라미터들을 조절하는 제어 신호들을 상기 불휘발성 메모리로 출력하고, 상기 불휘발성 메모리에 상기 프로그램, 읽기 또는 소거의 커맨드를 출력한다.
실시 예로서, 상기 컨트롤러는 상기 상 변화 메모리에 커맨드를 출력하고, 상기 상 변화 메모리는 상기 커맨드에 응답하여 상기 동작 정보를 상기 불휘발성 메모리로 출력하고, 상기 불휘발성 메모리는 상기 출력된 동작 정보를 이용하여 상기 전압 파라미터들을 조절하고, 그리고 상기 컨트롤러는 상기 전압 파라미터들이 조절된 상기 불휘발성 메모리에 상기 프로그램, 읽기 또는 소거의 커맨드를 출력한다.
실시 예로서, 상기 컨트롤러는 상기 불휘발성 메모리에 상기 프로그램, 읽기 또는 소거의 커맨드를 출력하고, 상기 불휘발성 메모리는 상기 프로그램, 읽기 또는 소거의 커맨드에 응답하여 상기 상 변화 메모리에 저장된 상기 동작 정보를 읽고, 상기 불휘발성 메모리는 상기 동작 정보를 이용하여 상기 전압 파라미터들을 조절하고, 그리고 상기 불휘발성 메모리는 상기 조절된 전압 파라미터들을 이용하여 상기 프로그램, 읽기 또는 소거를 수행한다.
실시 예로서, 상기 불휘발성 메모리는 복수의 셀 스트링들을 포함하고, 상기 복수의 셀 스트링들 각각은 직렬 연결된 복수의 메모리 셀들을 포함한다.
실시 예로서, 상기 메모리 시스템은 메모리 카드 또는 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 형성한다.
본 발명의 실시 예들에 따르면, 빠른 랜덤 액세스가 수행되는 상 변화 메모리에 저장된 동작 정보에 기반하여 불휘발성 메모리의 전압 파라미터들이 조절된다. 따라서, 향상된 동작 속도 및 신뢰성을 갖는 메모리 시스템 및 메모리 시스템의 동작 방법이 제공된다.
도 1은 본 발명의 제 1 실시 예에 따른 메모리 시스템을 보여준다.
도 2는 본 발명의 제 1 실시 예에 따른 메모리 시스템의 동작 방법을 보여주는 순서도이다.
도 3은 본 발명의 실시 예에 따른 상 변화 메모리를 보여주는 블록도이다.
도 4는 도 3의 상 변화 메모리의 메모리 셀의 제 1 예를 보여준다.
도 5는 도 4의 상 변화 물질의 특성을 설명하기 위한 그래프이다.
도 6은 도 3의 상 변화 메모리의 메모리 셀의 제 2 예를 보여준다.
도 7은 도 6의 메모리 셀의 실시 예를 보여주는 도면이다.
도 8은 본 발명의 제 2 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 9는 본 발명의 제 2 실시 예에 따른 메모리 시스템의 동작 방법을 보여주는 순서도이다.
도 10은 본 발명의 제 3 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 11은 본 발명의 제 3 실시 예에 따른 메모리 시스템의 동작 방법을 보여주는 블록도이다.
도 12는 본 발명의 제 4 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 13은 본 발명의 제 5 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 14는 본 발명의 제 6 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 15는 본 발명의 실시 예에 따른 메모리 카드를 보여준다.
도 16은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 보여준다.
도 17은 본 발명의 실시 예에 따른 컴퓨팅 시스템을 보여주는 블록도이다.
도 2는 본 발명의 제 1 실시 예에 따른 메모리 시스템의 동작 방법을 보여주는 순서도이다.
도 3은 본 발명의 실시 예에 따른 상 변화 메모리를 보여주는 블록도이다.
도 4는 도 3의 상 변화 메모리의 메모리 셀의 제 1 예를 보여준다.
도 5는 도 4의 상 변화 물질의 특성을 설명하기 위한 그래프이다.
도 6은 도 3의 상 변화 메모리의 메모리 셀의 제 2 예를 보여준다.
도 7은 도 6의 메모리 셀의 실시 예를 보여주는 도면이다.
도 8은 본 발명의 제 2 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 9는 본 발명의 제 2 실시 예에 따른 메모리 시스템의 동작 방법을 보여주는 순서도이다.
도 10은 본 발명의 제 3 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 11은 본 발명의 제 3 실시 예에 따른 메모리 시스템의 동작 방법을 보여주는 블록도이다.
도 12는 본 발명의 제 4 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 13은 본 발명의 제 5 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 14는 본 발명의 제 6 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 15는 본 발명의 실시 예에 따른 메모리 카드를 보여준다.
도 16은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 보여준다.
도 17은 본 발명의 실시 예에 따른 컴퓨팅 시스템을 보여주는 블록도이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 제 1 실시 예에 따른 메모리 시스템(1000)을 보여준다. 도 1을 참조하면, 메모리 시스템(1000)은 낸드 플래시 메모리(1100), 상 변화 메모리(1200), 그리고 컨트롤러(1300)를 포함한다.
낸드 플래시 메모리(1100)는 메모리 시스템(1000)의 주 저장소로 사용될 수 있다. 낸드 플래시 메모리(1100)는 복수의 셀 스트링들을 포함하고, 복수의 셀 스트링들 각각은 직렬 연결된 복수의 메모리 셀들을 포함할 수 있다. 낸드 플래시 메모리(1100)는 컨트롤러(1300)의 제어에 따라 프로그램, 읽기 또는 소거를 수행할 수 있다. 낸드 플래시 메모리(1100)는 컨트롤러(1300)로부터 커맨드(CMD) 및 제어 신호들(CTRL)을 수신하고, 컨트롤러(1300)와 데이터(DATA)를 교환할 수 있다.
낸드 플래시 메모리(1100)는 레지스터 셋(1110)을 포함한다. 레지스터 셋(1110)은 복수의 레지스터들을 포함한다. 레지스터 셋(1110)의 복수의 레지스터들의 값들은 컨트롤러(1300)에 의해 제어될 수 있다. 레지스터 셋(1110)의 복수의 레지스터들의 값들은 전압 파라미터들일 수 있다. 전압 파라미터들에 기반하여, 낸드 플래시 메모리(1100)는 동작 전압들을 조절할 수 있다. 예를 들어, 낸드 플래시 메모리(1100)는 전압 파라미터들에 기반하여, 프로그램, 읽기 또는 소거 시에 사용되는 다양한 전압들의 레벨들 또는 인가 시간들을 조절할 수 있다.
상 변화 메모리(1200)는 메모리 시스템(1000)의 주 저장소, 보조 저장소, 버퍼 메모리, 또는 캐시 메모리 등과 같은 다양한 용도로 사용될 수 있다. 상 변화 메모리(1200)는 복수의 메모리 셀들을 포함한다. 상 변화 메모리(1200)는 컨트롤러(1300)의 제어에 따라 프로그램, 읽기 또는 소거를 수행할 수 있다. 상 변화 메모리(1200)는 컨트롤러(1300)로부터 커맨드(CMD) 및 제어 신호들(CTRL)을 수신하고, 컨트롤러(1300)와 데이터(DATA)를 교환할 수 있다.
상 변화 메모리(1200)는 낸드 플래시 메모리(1100)와 연관된 동작 정보를 저장할 수 있다.
컨트롤러(1300)는 낸드 플래시 메모리(1100) 및 상 변화 메모리(1200)를 제어한다. 컨트롤러(1300)는 상 변화 메모리(1200)에 저장된 동작 정보에 기반하여 전압 파라미터들을 조절하도록 낸드 플래시 메모리(1100)를 제어할 수 있다.
예시적으로, 메모리 시스템(1000)은 낸드 플래시 메모리(1100)를 포함하는 것으로 설명되었다. 그러나, 낸드 플래시 메모리(1100)는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 다양한 불휘발성 메모리들 중 하나로 대체될 수 있다.
예시적으로, 메모리 시스템(1000)은 상 변화 메모리(1200)를 포함하는 것으로 설명되었다. 그러나, 상 변화 메모리(1200)는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 다양한 불휘발성 메모리들 중 하나로 대체될 수 있다. 특히, 상 변화 메모리(1200)는 결정 상태(crystal state) 또는 비정질 상태(amorphous state)를 갖는 메모리 셀들을 포함하는 PRAM, 그리고 평형 상태(parallel state) 또는 역평형 상태(antiparallel state)를 갖는 메모리 셀들을 포함하는 MRAM일 수 있다.
도 2는 본 발명의 제 1 실시 예에 따른 메모리 시스템(1000)의 동작 방법을 보여주는 순서도이다. 도 1 및 도 2를 참조하면, S110 단계에서, 컨트롤러(1300)는 동작 커맨드를 수신한다. 컨트롤러(1300)는 외부의 호스트로부터 동작 커맨드를 수신할 수 있다. 컨트롤러(1300)는 배경(background) 동작과 같이 스케줄에 따라 동작 커맨드를 발생하고 이를 수신할 수 있다. 동작 커맨드는 프로그램, 읽기 또는 소거의 커맨드일 수 있다.
S120 단계에서, 컨트롤러(1300)는 상 변화 메모리(1200)에 저장된 낸드 플래시 메모리(1100)의 동작 정보를 읽는다. 컨트롤러(1300)는 상 변화 메모리(1200)에 읽기 커맨드를 출력하고, 상 변화 메모리(1200)로부터 동작 정보를 수신할 수 있다.
S130 단계에서, 컨트롤러(1300)는 읽어진 동작 정보에 기반하여 낸드 플래시 메모리(1100)의 전압 파라미터들을 조절할 수 있다. 예를 들어, 컨트롤러(1300)는 낸드 플래시 메모리(1100)의 레지스터 셋(1110)의 값들을 조절함으로써, 낸드 플래시 메모리(1100)의 전압 파라미터들을 조절할 수 있다.
S140 단계에서, 컨트롤러(1300)는 낸드 플래시 메모리(1100)에 동작 커맨드를 전송한다. 예를 들어, 컨트롤러(1300)는 낸드 플래시 메모리(1100)에 프로그램, 읽기 또는 소거 커맨드를 전송할 수 있다.
전송된 커맨드에 응답하여, S150 단계에서, 낸드 플래시 메모리(1100)는 동작을 수행한다. 낸드 플래시 메모리(1100)는 S130 단계에서 레벨들 또는 인가 시간들이 조절된 전압들을 이용하여, 프로그램, 읽기 또는 소거를 수행할 수 있다.
S160 단계에서, 컨트롤러(1300)는 동작 정보를 검출한다. S150 단계에서 낸드 플래시 메모리(1100)에서 수행된 프로그램, 읽기 또는 소거에 의해, 낸드 플래시 메모리(1100)의 동작 정보가 변경될 수 있다. 컨트롤러(1300)는 변경된 동작 정보를 검출하고, 이를 상 변화 메모리(1200)에 저장(또는 갱신)(S170 단계)할 수 있다.
표 1은 동작 정보 및 그에 따라 상 변화 메모리(1200)에 저장되는 정보의 예를 보여준다.
도 1 및 도 2, 그리고 표 1을 참조하면, 동작 정보로서 프로그램 후 읽기의 횟수(NR)가 사용될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 특정 메모리 셀들, 예를 들어 하나의 워드 라인에 연결된 메모리 셀들에서 프로그램이 수행된 후 읽기가 수행된 횟수가 동작 정보로 사용될 수 있다. 프로그램 후 읽기의 횟수(NR)는 특정 메모리 셀들에서 프로그램이 수행된 후 카운트가 시작되고, 읽기가 수행될 때마다 카운트가 증가하고, 그리고 소거가 수행될 때 리셋될 수 있다. 프로그램 후 읽기의 횟수(NR)가 동작 정보로 사용됨에 따라, 상 변화 메모리(1200)에 프로그램 후 읽기의 횟수(NR)가 저장될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 메모리 블록 별, 페이지 별, 또는 섹터 별로 프로그램 후 읽기의 횟수(NR)가 상 변화 메모리(1200)에 저장될 수 있다.
동작 정보로서 프로그램 후 시간(TP)이 사용될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 특정 메모리 셀들, 예를 들어 하나의 워드 라인에 연결된 메모리 셀들에서 프로그램이 수행된 후 경과한 시간이 동작 정보로 사용될 수 있다. 프로그램 후 시간(TP)이 동작 정보로 사용됨에 따라, 프로그램 시각이 상 변화 메모리(1200)에 저장될 수 있다. 낸드 플래시 메모리(1100)의 특정 메모리 셀들에서 프로그램이 수행될 때, 시각이 상 변화 메모리(1200)에 저장될 수 있다. 특정 메모리 셀들에서 프로그램이 수행된 후 다음 동작이 수행될 때, 상 변화 메모리(1200)에 저장된 프로그램 시각과 다음 동작이 수행될 때의 시각의 차이가 프로그램 후 시간(TP)으로 검출될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 메모리 블록 별, 페이지 별, 또는 섹터 별로 프로그램 후 시간(TP)이 상 변화 메모리(1200)에 저장될 수 있다.
동작 정보로서 프로그램 및 소거 사이클(PE)이 사용될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 특정 메모리 셀들, 예를 들어 하나의 워드 라인에 연결된 메모리 셀들 또는 하나의 메모리 블록의 메모리 셀들에서 수행된 프로그램 및 소거의 횟수가 동작 정보로 사용될 수 있다. 프로그램 및 소거 사이클(PE)이 동작 정보로 사용됨에 따라, 프로그램 및 소거 사이클(PE)이 상 변화 메모리(1200)에 저장될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 메모리 블록 별, 페이지 별, 또는 섹터 별로 프로그램 및 소거 사이클(PE)이 상 변화 메모리(1200)에 저장될 수 있다.
동작 정보로서 프로그램 후 온도(TE)가 사용될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 특정 메모리 셀들, 예를 들어 하나의 워드 라인에 연결된 메모리 셀들에서 프로그램이 수행된 후 온도의 변화가 동작 정보로 사용될 수 있다. 프로그램 후 온도(TE)가 동작 정보로 사용됨에 따라, 프로그램 시의 온도 또는 프로그램 시의 온도와 기준 온도 사이의 차이가 상 변화 메모리(1200)에 저장될 수 있다. 프로그램 시의 온도가 상 변화 메모리(1200)에 저장되면, 다음 동작이 수행될 때의 온도와 상 변화 메모리(1200)에 저장된 온도의 차이에 따라 프로그램 후 온도(TE)가 검출될 수 있다. 프로그램 시의 온도와 기준 온도 사이의 차이가 상 변화 메모리(1200)에 저장되면, 다음 동작이 수행될 때의 온도와 기준 온도 사이의 차이와 상 변화 메모리(1200)에 저장된 차이에 따라 프로그램 후 온도(TE)가 검출될 수 있다.
표 2는 동작 정보에 따른 전압 파라미터들의 조절의 예를 보여주는 테이블이다.
예시적으로, 읽기 전압 파라미터들이 조절되는 예가 표 4에 도시되어 있다. 읽기 전압 파라미터들은 선택된 워드 라인 또는 비선택된 워드 라인에 인가되는 읽기 전압을 가리킬 수 있다.
도 1 및 도 2, 그리고 표 2를 참조하면, 동작 정보에 따라 읽기 전압의 레벨 및 읽기 전압 인가 시간이 조절될 수 있다. 동작 정보의 읽기 횟수(NR)가 증가하면, 읽기 전압 레벨이 증가할 수 있다. 읽기가 수행될 때, 비선택된 워드 라인들에 인가되는 읽기 전압들로 인해, 메모리 셀들의 문턱 전압 산포가 상승할 수 있다. 읽기 횟수(NR)가 증가함에 따라 읽기 전압 레벨이 증가하면, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
동작 정보의 읽기 횟수(NR)가 증가하면, 읽기 전압 인가 시간이 증가할 수 있다. 읽기가 수행될 때, 비선택된 워드 라인들에 인가되는 읽기 전압들로 인해, 메모리 셀들의 문턱 전압 산포가 상승할 수 있다. 메모리 셀들의 문턱 전압 산포가 상승하면, 셀 전류가 감소할 수 있다. 셀 전류의 감소는 읽기 오류를 발생할 수 있다. 동작 정보의 읽기 횟수(NR) 증가에 따라 읽기 전압 인가 시간이 증가하면, 셀 전류가 감소하는 것이 보상되고, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
동작 정보의 프로그램 후 시간(TP)이 증가하면, 읽기 전압 레벨이 감소될 수 있다. 프로그램 후 시간(TP)이 증가함에 따라, 프로그램된 메모리 셀들로부터 전하가 유출될 수 있다. 전하가 유출되면, 메모리 셀들의 문턱 전압 산포가 하락할 수 있다. 프로그램 후 시간(TP)이 증가함에 따라 읽기 전압 레벨이 감소하면, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
동작 정보의 프로그램 후 시간(TP)이 증가하면, 읽기 전압 인가 시간이 감소될 수 있다. 프로그램 후 시간(TP)이 증가함에 따라, 프로그램된 메모리 셀들로부터 전하가 유출될 수 있다. 전하가 유출되면, 메모리 셀들의 문턱 전압 산포가 하락할 수 있다. 메모리 셀들의 문턱 전압 산포가 감소하면, 셀 전류가 증가할 수 있다. 셀 전류의 증가는 읽기 오류를 발생할 수 있다. 동작 정보의 프로그램 후 시간(TP)의 증가에 따라 읽기 전압 인가 시간이 감소하면, 셀 전류가 증가하는 것이 보상되고, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
동작 정보의 프로그램 및 소거 사이클(PE)이 증가하면, 읽기 전압 레벨의 조절량이 증가될 수 있다. 프로그램 및 소거 사이클(PE)이 증가하면, 메모리 셀들이 열화되어, 메모리 셀들에 축적 또는 포획된 전하가 더 빠르게 유출될 수 있다. 또한, 읽기 교란으로 인해 메모리 셀들의 문턱 전압 산포가 더 많이 상승할 수 있다. 프로그램 및 소거 사이클(PE)이 증가함에 따라 읽기 전압 조절량이 증가되면, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
동작 정보의 프로그램 및 소거 사이클(PE)이 증가하면, 읽기 전압 인가 시간의 조절량이 증가될 수 있다. 프로그램 및 소거 사이클(PE)이 증가하면, 메모리 셀들이 열화되어, 메모리 셀들에 축적 또는 포획된 전하가 더 빠르게 유출될 수 있다. 또한, 읽기 교란으로 인해 메모리 셀들의 문턱 전압 산포가 더 많이 상승할 수 있다. 프로그램 및 소거 사이클(PE)이 증가함에 따라 읽기 전압 조절량이 증가되면, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
동작 정보의 프로그램 후 온도(TP)가 증가하면, 읽기 전압 레벨이 증가할 수 있다. 동작 정보의 프로그램 후 온도(TP)가 감소하면, 읽기 전압 레벨이 감소할 수 있다. 메모리 셀들이 프로그램되면, 특정한 문턱 전압 산포가 나타난다. 읽기가 수행될 때의 온도가 프로그램 시의 온도보다 높으면, 문턱 전압 산포가 상승한 것처럼 보여질 수 있다. 읽기가 수행될 때의 온도가 프로그램 시의 온도보다 낮으면, 문턱 전압 산포가 하락한 것처럼 보여질 수 있다. 프로그램 후 온도(TP)에 따라 읽기 전압 레벨이 조절되면, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
마찬가지로, 문턱 전압 산포의 상승 또는 하락은 셀 전류의 증가 또는 감소를 유발할 수 있다. 프로그램 후 온도(TP)에 따라 읽기 전압 인가 시간이 조절되면, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
표 1 및 표 2에서, 읽기 전압 파라미터들이 조절되는 실시 예가 설명되었다. 그러나, 상 변화 메모리(1200)에 저장된 동작 정보에 따라, 프로그램 또는 소거 시에 사용되는 전압들의 파라미터들 또한 조절될 수 있다. 예를 들어, 프로그램 및 소거 사이클(PE)에 따라 프로그램 전압의 레벨, 인가 시간 또는 증분, 소거 전압 의 레벨, 인가 시간 또는 증분이 조절될 수 있다. 프로그램 및 소거 사이클(PE)이 증가하면, 프로그램 전압의 레벨, 인가 시간 또는 증분이 각각 감소 또는 증가될 수 있다. 프로그램 및 소거 사이클(PE)이 증가하면, 소거 전압의 레벨, 인가 시간 또는 증분이 각각 감소 또는 증가될 수 있다.
도 3은 본 발명의 실시 예에 따른 상 변화 메모리(1200)를 보여주는 블록도이다. 도 3을 참조하면, 상 변화 메모리(1200)는 메모리 셀 어레이(1210), 어드레스 디코더(1220), 비트 라인 선택 회로(1230), 쓰기 드라이버(1240), 감지 증폭기(1250), 데이터 입출력 회로(1260), 그리고 제어 로직(1270)을 포함한다.
메모리 셀 어레이(1210)는 워드 라인들(WL)을 통해 어드레스 디코더(1220)에 연결되고, 비트 라인들(BL)을 통해 비트 라인 선택 회로(1230)에 연결된다. 메모리 셀 어레이(1210)는 복수의 메모리 셀들을 포함한다. 예시적으로, 행 방향으로 배열되는 메모리 셀들은 워드 라인들(WL)에 연결된다. 열 방향으로 배열되는 메모리 셀들은 비트 라인들(BL)에 연결된다. 예시적으로, 메모리 셀 어레이(1210)는 셀 당 하나 또는 그 이상의 비트를 저장할 수 있는 복수의 메모리 셀들로 구성된다.
어드레스 디코더(1220)는 워드 라인들(WL)을 통해 메모리 셀 어레이(1210)에 연결된다. 어드레스 디코더(1220)는 제어 로직(1270)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(1220)는 외부로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(1220)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 디코딩된 행 어드레스를 이용하여, 어드레스 디코더(1220)는 워드 라인들(WL)을 선택한다. 어드레스 디코더(1220)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성된다. 디코딩된 열 어드레스(DCA)는 비트 라인 선택 회로(1230)에 전달된다. 예시적으로, 어드레스 디코더(1220)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함한다.
비트 라인 선택 회로(1230)는 비트 라인들(BL)을 통해 메모리 셀 어레이(110)에 연결되고, 쓰기 드라이버(1240) 및 감지 증폭기(1250)에 연결된다. 비트 라인 선택 회로(1230)는 제어 로직(1270)의 제어에 응답하여 동작한다. 비트 라인 선택 회로(1230)는 어드레스 디코더(1220)로부터 디코딩된 열 어드레스(DCA)를 수신하도록 구성된다. 디코딩된 열 어드레스(DCA)를 이용하여, 비트 라인 선택 회로(1230)는 비트 라인들(BL)을 선택한다.
프로그램 시에, 비트 라인 선택 회로(1230)는 비트 라인들(BL)을 쓰기 드라이버(1240)와 연결한다. 읽기 시에, 비트 라인 선택 회로(1230)는 비트 라인들(BL)을 감지 증폭기(1250)와 연결한다.
쓰기 드라이버(1240)는 제어 로직(1270)의 제어에 따라 동작한다. 쓰기 드라이버(1240)는 비트 라인 선택 회로(1230)에 의해 선택된 비트 라인들과 어드레스 디코더(1220)에 의해 선택된 워드 라인에 연결된 메모리 셀들을 프로그램하도록 구성된다. 쓰기 드라이버(1240)는 데이터 입출력 회로(1260)로부터 수신되는 데이터에 따라, 셋 전류 또는 리셋 전류를 발생하여 선택된 비트 라인들로 출력할 수 있다.
감지 증폭기(1250)는 제어 로직(1270)의 제어에 따라 동작한다. 감지 증폭기(1250)는 비트 라인 선택 회로(1230)에 의해 선택된 비트 라인들과 어드레스 디코더(1220)에 의해 선택된 워드 라인에 연결된 메모리 셀들을 읽도록 구성된다. 감지 증폭기(1250)는 선택된 비트 라인들을 통해 흐르는 전류 또는 선택된 비트 라인들에 인가된 전압을 감지하여, 메모리 셀들을 읽을 수 있다. 감지 증폭기(1250)는 읽어진 데이터를 데이터 입출력 회로(1260)로 출력할 수 있다.
데이터 입출력 회로(1260)는 제어 로직(1270)의 제어에 따라 동작한다. 데이터 입출력 회로(1260)는 외부로부터 수신되는 데이터를 쓰기 드라이버(1240)로 전달하고, 감지 증폭기(1250)로부터 수신되는 데이터를 외부로 출력할 수 있다.
제어 로직(1270)은 상 변화 메모리의 제반 동작을 제어할 수 있다. 제어 로직(1270)은 외부로부터 수신되는 커맨드(CMD) 및 제어 신호(CTRL)에 응답하여 동작할 수 있다.
상 변화 메모리(1200)는 랜덤 액세스를 지원한다. 상 변화 메모리(1200)의 물리 주소 체계는 외부 호스트에서 사용되는 논리 주소 체계와 동일하다. 따라서, 컨트롤러(1300, 도 1 참조)에서 외부 호스트의 논리 주소와 상 변화 메모리(1200)의 물리 주소를 변환하기 위한 별도의 구성이 요구되지 않는다.
도 4는 도 3의 상 변화 메모리(1200)의 메모리 셀(MC)의 제 1 예를 보여준다. 도 4를 참조하면, 메모리 셀(MC)은 가변 저항 소자(GST)와 선택 트랜지스터(MT)를 포함한다. 가변 저항 소자(GST)는 비트 라인(BL)에 연결된다. 선택 트랜지스터(MT)는 가변 저항 소자(GST)와 접지 사이에 연결된다. 선택 트랜지스터(MT)의 게이트에는 워드 라인(WL)이 연결된다.
워드 라인(WL)에 소정의 전압이 인가되면, 선택 트랜지스터(MT)는 턴 온(turn on) 된다. 선택 트랜지스터(MT)가 턴 온(turn on) 되면, 가변 저항 소자(GST)는 비트 라인(BL)을 통해 전류를 공급받는다.
가변 저항 소자(GST)는 상 변화 물질(phase change material)을 포함한다. 상 변화 물질은 온도에 따라 저항이 변하는 GST(Ge-Sb-Te)와 같은 물질을 포함하며, 적어도 Te를 함유한다. 상 변화 물질은 온도에 따라 2개의 상태, 즉 결정 상태(crystal state) 및 비정질 상태(amorphous state) 중 어느 하나를 갖는다. 상 변화 물질은 비트 라인(BL)을 통해 공급되는 전류에 따라 결정 상태(crystal state) 또는 비정질 상태(amorphous state)로 변한다.
도 5는 도 4의 상 변화 물질의 특성을 설명하기 위한 그래프이다. 도 5에서 참조 번호 1은 상 변화 물질이 비정질 상태(amorphous state)로 되기 위한 조건을 나타내며, 참조 번호 2는 결정 상태(crystal state)로 되기 위한 조건을 나타낸다.
도 4 및 도 5를 참조하면, 상 변화 물질은 전류 공급에 의해 제 1 시간(T1) 동안 용융 온도(melting temperature; Tm)보다 높은 온도로 가열된 뒤 급속히 냉각(quenching)되면 비정질 상태(amorphous state)로 된다. 비정질 상태는 보통 리셋 상태(reset state)라고 부르며, 데이터 '1'을 저장한다.
상 변화 물질은 결정화 온도(crystallization temperature; Tc)보다 높고 용융 온도(Tm)보다는 낮은 온도에서 제 1 시간(T1) 보다 긴 제 2 시간(T2) 동안 가열된 뒤 서서히 냉각되면 결정 상태(crystal state)로 된다. 결정 상태는 보통 셋 상태(set state)라고도 부르며, 데이터 '0'을 저장한다.
메모리 셀(MC)은 상 변화 물질의 비정질 양(amorphous volume)에 따라 가변되는 저항(resistance)을 갖는다. 메모리 셀(MC)의 저항은 비정질 상태일 때 높고, 결정 상태일 때 낮다.
도 6은 도 3의 상 변화 메모리의 메모리 셀의 제 2 예를 보여준다. 예시적으로, 복수의 메모리 셀들(MC)의 어레이가 도 6에 도시된다. 도 6을 참조하면, 메모리 셀들(MC)은 제 1 내지 제 4 비트 라인들(BL1~BL4), 제 1 및 제 2 소스 라인들(SL1, SL2), 그리고 제1 내지 제 k 워드 라인들(WL1~WLk)에 연결된다.
각 메모리 셀(MC)은 선택 트랜지스터(ST) 및 가변 저항 소자(VR)를 포함한다. 가변 저항 소자(VR)는 비트 라인(BL) 및 선택 트랜지스터(ST)에 연결된다. 선택 트랜지스터(ST)는 소스 라인(SL)에 연결된다.
예시적으로, 가변 저항 소자(VR)는 저항값의 형태로 데이터를 저장하도록 구성될 수 있다. 가변 저항 소자(VR)의 저항값은 비트 라인(BL) 및 소스 라인(SL)을 통해 전달되는 신호, 예를 들면 전압 또는 전류에 의해 가변될 수 있다.
선택 트랜지스터(ST)는 가변 저항 소자(VR) 및 소스 라인(SL) 사이에 연결되며, 대응하는 워드 라인(WL)에 응답하여 동작한다. 즉, 선택 트랜지스터(ST)는 워드 라인(WL)의 전압 레벨에 따라 턴-온 및 턴-오프 된다. 동일한 행에 위치한 선택 트랜지스터들(ST)은 공통의 워드 라인(WL)에 연결된다. 따라서, 행 단위의 메모리 셀들(MC)이 워드 라인 전압에 의해 선택 및 비선택 된다.
동일한 열에 위치한 메모리 셀들(MC)은 공통의 비트 라인(BL)에 연결된다. 예시적으로, 제 1 열에 위치한 메모리 셀들(MC)은 제 1 비트 라인(BL1)에 연결되고, 제 2 열에 위치한 메모리 셀들(MC)은 제 2 비트 라인(BL2)에 연결되고, 제 3 열에 위치한 메모리 셀들(MC)은 제 3 비트 라인(BL3)에 연결되고, 그리고 제 4 열에 위치한 메모리 셀들(MC)은 제 4 비트 라인(BL4)에 연결된다.
두 개의 비트 라인들에 연결된 메모리 셀들(MC)은 하나의 소스 라인을 공유하도록 구성된다. 예시적으로, 제 1 및 제 2 비트 라인들(BL1, BL2)에 연결된 메모리 셀들(MC)은 제 1 소스 라인(SL1)을 공유하고, 그리고 제 3 및 제 4 비트 라인들(BL3, BL4)에 연결된 메모리 셀들(MC)은 제 2 소스 라인(SL2)을 공유하도록 구성된다. 즉, 제 1 및 제 2 비트 라인들(BL1, BL2)과 제 1 소스 라인(SL2)의 사이에 메모리 셀들(MC)이 연결되며, 제 3 및 제 4 비트 라인들(BL3, BL4)과 제 2 소스 라인(SL2)의 사이에 메모리 셀들(MC)이 연결된다.
도 7은 도 6의 메모리 셀(MC)의 실시 예를 보여주는 도면이다. 도 7을 참조하면, 비트 라인(BL) 및 소스 라인(SL) 사이에 가변 저항 소자(VR) 및 선택 트랜지스터(ST)가 연결된다.
가변 저항 소자(VR)는 고정 자화층(PL), 자유 자화층(FL), 그리고 중간층(S)을 포함한다. 고정 자화층(PL)은 강유전(ferroelectric) 물질을 포함한다. 고정 자화층(PL)은 고정된 자화 방향을 갖는다. 예시적으로, 고정 자화층(PL)의 자화 방향이 화살표로 표시되어 있다.
자유 자화층(FL)은 강유전 물질을 포함한다. 자유 자화층(FL)은 바이어스 조건에 따라 변화하는 자화 방향을 갖는다. 예시적으로, 자유 자화층(FL)의 자화 방향이 화살표로 표시되어 있다.
중간층(S)은 터널 장벽(tunnel barrier)으로 동작한다. 예시적으로, 중간층(S)은 결정화된 산화 마그네슘(MgO)으로 구성될 수 있다.
고정 자화층(PL) 및 자유 자화층(FL)의 자화 방향들이 일치할 때, 가변 저항 소자(VR)는 저저항 상태를 가질 수 있다. 고정 자화층(PL) 및 자유 자화층의 자화 방향들이 상이할 때, 가변 저항 소자(VR)는 고저항 상태를 가질 수 있다.
예시적으로, 가변 저항 소자(VR)는 스핀 토크 트랜스퍼(STT, Spin Torque Transfer) 자기 저항 소자일 것이다.
비트 라인(BL)으로부터 소스 라인(SL)으로 쓰기 전류가 흐를 때, 가변 저항 소자(VR)는 저저항 상태로 기입될 수 있다. 소스 라인(SL)으로부터 비트 라인(BL)으로 쓰기 전류가 흐를 때, 가변 저항 소자(VR)는 고저항 상태로 기입될 수 있다.
도 8은 본 발명의 제 2 실시 예에 따른 메모리 시스템(2000)을 보여주는 블록도이다. 도 1의 메모리 시스템(1000)과 비교하면, 상 변화 메모리(2200)는 낸드 플래시 메모리(2100)에 제어 신호(CTRL) 및 데이터(DATA)를 출력할 수 있다. 예를 들어, 상 변화 메모리(2200)는 낸드 플래시 메모리(2100)에 동작 정보를 데이터(DATA)로 출력할 수 있다. 상 변화 메모리(2200)는 데이터(DATA)를 낸드 플래시 메모리(2100)에 출력하기 위한 신호, 예를 들어 데이터 스트로브 신호(DQS)를 제어 신호(CTRL)로 출력할 수 있다.
도 9는 본 발명의 제 2 실시 예에 따른 메모리 시스템(2000)의 동작 방법을 보여주는 순서도이다. 도 8 및 도 9를 참조하면, S210 단계에서, 컨트롤러(2300)는 동작 커맨드를 수신한다. 컨트롤러(2300)는 외부 호스트로부터 프로그램, 읽기 또는 소거 커맨드를 수신하거나 스케줄에 따라 프로그램, 읽기 또는 소거 커맨드를 발생하고 이를 수신할 수 있다.
S220 단계에서, 컨트롤러(2300)는 상 변화 메모리(2200)에 커맨드를 전송한다.
S230 단계에서, 컨트롤러(2300)로부터 수신된 커맨드에 응답하여, 상 변화 메모리(2200)는 낸드 플래시 메모리(2100)에 동작 정보를 출력한다.
S240 단계에서, 낸드 플래시 메모리(2100)는 상 변화 메모리(2200)로부터 수신된 동작 정보에 기반하여 전압 파라미터들을 조절한다.
S250 단계에서, 컨트롤러(2300)는 낸드 플래시 메모리(2100)에 동작 커맨드를 출력한다. 컨트롤러(2300)는 낸드 플래시 메모리(2100)의 전압 파라미터들의 조절이 완료된 후에 프로그램, 읽기 또는 소거 커맨드를 출력할 수 있다. 컨트롤러(2300)는 낸드 플래시 메모리(2100)의 레디/비지 신호에 기반하여, 또는 낸드 플래시 메모리(2100)의 상태 읽기를 수행함으로써, 동작 파라미터들의 조절이 완료되는지 검출할 수 있다.
S260 단계에서, 낸드 플래시 메모리(2100)는 프로그램, 읽기 또는 소거를 수행한다.
S270 단계에서, 컨트롤러(2300)는 변경된 동작 정보를 검출하고, S280 단계에서 변경된 동작 정보를 상 변화 메모리(2200)에 저장할 수 있다.
예를 들어, 낸드 플래시 메모리(2100)에서 프로그램이 수행되면, 프로그램 및 소거 사이클(PE)이 변경될 수 있다. 또한, 프로그램 시의 온도 및 프로그램 시각이 설정될 수 있다. 낸드 플래시 메모리(2100)에서 읽기가 수행되면, 읽기 횟수(NR)가 변경될 수 있다. 낸드 플래시 메모리(2100)에서 소거가 수행되면, 프로그램 및 소거 사이클(PE)이 변경될 수 있다.
도 10은 본 발명의 제 3 실시 예에 따른 메모리 시스템(3000)을 보여주는 블록도이다. 도 1의 메모리 시스템(1000)과 비교하면, 상 변화 메모리(3200)는 컨트롤러(3300)와 통신하지 않는다. 낸드 플래시 메모리(3100)는 상 변화 메모리 컨트롤러(3120)를 더 포함한다. 상 변화 메모리(3200)는 상 변화 메모리 컨트롤러(3120)의 제어에 따라 동작할 수 있다. 즉, 상 변화 메모리(3200)는 낸드 플래시 메모리(3100)로부터 제어 신호(CTRL) 및 커맨드(CMD)를 수신하고, 낸드 플래시 메모리(3100)와 데이터(DATA)를 교환할 수 있다.
도 11은 본 발명의 제 3 실시 예에 따른 메모리 시스템(3000)의 동작 방법을 보여주는 블록도이다. 도 10 및 도 11을 참조하면, S310 단계에서, 컨트롤러(3300)는 동작 커맨드를 수신한다. 컨트롤러(3300)는 외부 호스트로부터 프로그램, 읽기 또는 소거 커맨드를 수신하거나 스케줄에 따라 프로그램, 읽기 또는 소거 커맨드를 발생하고 이를 수신할 수 있다.
S320 단계에서, 컨트롤러(3300)는 낸드 플래시 메모리(3100)에 동작 커맨드를 출력한다. 컨트롤러(3300)는 낸드 플래시 메모리(3100)에 프로그램, 읽기 또는 소거 커맨드를 출력할 수 있다.
S330 단계에서, 낸드 플래시 메모리(3100)는 상 변화 메모리(3200)에 저장된 동작 정보를 읽는다. 낸드 플래시 메모리(3100)는 상 변화 메모리 컨트롤러(3120)를 이용하여 상 변화 메모리(3200)로부터 동작 정보를 읽을 수 있다.
S340 단계에서, 낸드 플래시 메모리(3100)는 읽어진 동작 정보에 기반하여 전압 파라미터들을 조절한다.
S350 단계에서, 낸드 플래시 메모리(3100)는 컨트롤러(3300)로부터 수신된 동작 커맨드에 해당하는 동작을 수행한다. 낸드 플래시 메모리(3100)는 프로그램, 읽기 또는 소거를 수행할 수 있다.
S360 단계에서, 낸드 플래시 메모리(360)는 동작 정보의 변경을 검출하고, S370 단계에서 이를 상 변화 메모리(3200)에 저장할 수 있다.
도 12는 본 발명의 제 4 실시 예에 따른 메모리 시스템(4000)을 보여주는 블록도이다. 도 1의 메모리 시스템(1000)과 비교하면, 컨트롤러(4300)는 공통 버스를 통해 낸드 플래시 메모리(4100) 및 상 변화 메모리(4200)를 제어할 수 있다. 낸드 플래시 메모리(4100) 및 상 변화 메모리(4200)는 시 분할 방식에 따라 컨트롤러(4300)와 통신할 수 있다.
상 변화 메모리(4200)에 저장된 동작 정보는 컨트롤러(4300)를 거치지 않고 낸드 플래시 메모리(4100)로 직접 전송될 수 있다.
도 13은 본 발명의 제 5 실시 예에 따른 메모리 시스템(5000)을 보여주는 블록도이다. 도 1의 메모리 시스템(1000)과 비교하면, 낸드 플래시 메모리(5100)는 복수의 채널들(CH1~CHk)을 통해 컨트롤러(5300)와 통신할 수 있다. 각 채널에 복수의 낸드 플래시 메모리 칩들이 연결될 수 있다.
예시적으로, 도 12를 참조하여 설명된 바와 같이, 낸드 플래시 메모리(5100)와 컨트롤러(5300)는 하나의 공통 버스를 통해 연결되고, 복수의 채널들(CH1~CHk)은 시 분할 방식으로 공통 버스를 점유할 수 있다.
예시적으로, 도 12를 참조하여 설명된 바와 같이, 낸드 플래시 메모리(5100)와 상 변화 메모리(5200)는 공통 버스를 통해 컨트롤러(5300)와 연결되고, 시 분할 방식으로 공통 버스를 통해 컨트롤러(5300)와 통신할 수 있다.
도 14는 본 발명의 제 6 실시 예에 따른 메모리 시스템(6000)을 보여주는 블록도이다. 도 1의 메모리 시스템(1000)과 비교하면, 메모리 시스템(6000)은 복수의 메모리 유닛들(MU) 및 컨트롤러(6300)를 포함한다. 복수의 메모리 유닛들(MU)은 복수의 채널들(CH1~CHk)을 통해 컨트롤러(6300)와 통신할 수 있다.
복수의 메모리 유닛들(MU) 각각은 적어도 하나의 낸드 플래시 메모리 칩(6100)과 상 변화 메모리 칩(6200)을 포함할 수 있다. 복수의 메모리 유닛들(MU) 각각의 적어도 하나의 낸드 플래시 메모리 칩(6100)과 상 변화 메모리 칩(6200)은 공통 채널을 통해 컨트롤러(6300)와 통신할 수 있다. 복수의 메모리 유닛들(MU) 각각의 적어도 하나의 낸드 플래시 메모리 칩(6100)과 상 변화 메모리 칩(6200)은 시 분할 방식으로 공통 채널을 점유할 수 있다.
도 15는 본 발명의 실시 예에 따른 메모리 카드(8000)를 보여준다. 도 15를 참조하면, 메모리 카드(8000)는 낸드 플래시 메모리(8100), 상 변화 메모리(8200), 컨트롤러(8300), 그리고 커넥터(8400)를 포함한다.
낸드 플래시 메모리(8100)는 상 변화 메모리(8200)에 저장된 동작 정보에 기반하여 동작할 수 있다.
메모리 카드(8000)는 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드들을 구성할 수 있다.
도 16은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(9000, SSD, Solid State Drive)를 보여준다. 도 16을 참조하면, 솔리드 스테이트 드라이브(9000)는 복수의 낸드 플래시 메모리들(9100), 상 변화 메모리(9300), 컨트롤러(9400), 그리고 커넥터(9500)를 포함한다.
낸드 플래시 메모리들(8100)은 상 변화 메모리(9300)에 저장된 동작 정보에 기반하여 동작할 수 있다.
도 17은 본 발명의 실시 예에 따른 컴퓨팅 시스템(100)을 보여주는 블록도이다. 도 17을 참조하면, 컴퓨팅 시스템(100)은 중앙 처리 장치(110), 램(120, RAM, Random Access Memory), 사용자 인터페이스(130), 모뎀(140), 시스템 버스(150), 그리고 메모리 시스템(160)을 포함한다.
메모리 시스템(160)은 시스템 버스(150)를 통해, 중앙처리장치(110), 램(120), 사용자 인터페이스(130), 그리고 모뎀(140)에 전기적으로 연결된다. 사용자 인터페이스(130)를 통해 제공되거나, 중앙 처리 장치(110)에 의해서 처리된 데이터, 또는 모뎀(140)을 통해 수신되는 데이터는 메모리 시스템(160)에 저장된다.
메모리 시스템(160)은 도 1, 도 8, 도 10, 도 12 내지 도 14를 참조하여 설명된 메모리 시스템들(1000~7000) 중 하나일 수 있다.
상술된 실시 예들에서, 상 변화 메모리 및 낸드 플래시 메모리를 포함하는 메모리 시스템들이 설명되었다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 본 발명의 기술적 사상은 낸드 플래시 메모리 및 자기 메모리(MRAM), 강유전체 메모리(FeRAM), 저항성 메모리(ReRAM) 등과 같은 다양한 가변 저항 메모리들 중 하나를 포함하는 메모리 시스템으로 응용될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 제 1 실시 예에 따른 메모리 시스템(1000)을 보여준다. 도 1을 참조하면, 메모리 시스템(1000)은 낸드 플래시 메모리(1100), 상 변화 메모리(1200), 그리고 컨트롤러(1300)를 포함한다.
낸드 플래시 메모리(1100)는 메모리 시스템(1000)의 주 저장소로 사용될 수 있다. 낸드 플래시 메모리(1100)는 복수의 셀 스트링들을 포함하고, 복수의 셀 스트링들 각각은 직렬 연결된 복수의 메모리 셀들을 포함할 수 있다. 낸드 플래시 메모리(1100)는 컨트롤러(1300)의 제어에 따라 프로그램, 읽기 또는 소거를 수행할 수 있다. 낸드 플래시 메모리(1100)는 컨트롤러(1300)로부터 커맨드(CMD) 및 제어 신호들(CTRL)을 수신하고, 컨트롤러(1300)와 데이터(DATA)를 교환할 수 있다.
낸드 플래시 메모리(1100)는 레지스터 셋(1110)을 포함한다. 레지스터 셋(1110)은 복수의 레지스터들을 포함한다. 레지스터 셋(1110)의 복수의 레지스터들의 값들은 컨트롤러(1300)에 의해 제어될 수 있다. 레지스터 셋(1110)의 복수의 레지스터들의 값들은 전압 파라미터들일 수 있다. 전압 파라미터들에 기반하여, 낸드 플래시 메모리(1100)는 동작 전압들을 조절할 수 있다. 예를 들어, 낸드 플래시 메모리(1100)는 전압 파라미터들에 기반하여, 프로그램, 읽기 또는 소거 시에 사용되는 다양한 전압들의 레벨들 또는 인가 시간들을 조절할 수 있다.
상 변화 메모리(1200)는 메모리 시스템(1000)의 주 저장소, 보조 저장소, 버퍼 메모리, 또는 캐시 메모리 등과 같은 다양한 용도로 사용될 수 있다. 상 변화 메모리(1200)는 복수의 메모리 셀들을 포함한다. 상 변화 메모리(1200)는 컨트롤러(1300)의 제어에 따라 프로그램, 읽기 또는 소거를 수행할 수 있다. 상 변화 메모리(1200)는 컨트롤러(1300)로부터 커맨드(CMD) 및 제어 신호들(CTRL)을 수신하고, 컨트롤러(1300)와 데이터(DATA)를 교환할 수 있다.
상 변화 메모리(1200)는 낸드 플래시 메모리(1100)와 연관된 동작 정보를 저장할 수 있다.
컨트롤러(1300)는 낸드 플래시 메모리(1100) 및 상 변화 메모리(1200)를 제어한다. 컨트롤러(1300)는 상 변화 메모리(1200)에 저장된 동작 정보에 기반하여 전압 파라미터들을 조절하도록 낸드 플래시 메모리(1100)를 제어할 수 있다.
예시적으로, 메모리 시스템(1000)은 낸드 플래시 메모리(1100)를 포함하는 것으로 설명되었다. 그러나, 낸드 플래시 메모리(1100)는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 다양한 불휘발성 메모리들 중 하나로 대체될 수 있다.
예시적으로, 메모리 시스템(1000)은 상 변화 메모리(1200)를 포함하는 것으로 설명되었다. 그러나, 상 변화 메모리(1200)는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 다양한 불휘발성 메모리들 중 하나로 대체될 수 있다. 특히, 상 변화 메모리(1200)는 결정 상태(crystal state) 또는 비정질 상태(amorphous state)를 갖는 메모리 셀들을 포함하는 PRAM, 그리고 평형 상태(parallel state) 또는 역평형 상태(antiparallel state)를 갖는 메모리 셀들을 포함하는 MRAM일 수 있다.
도 2는 본 발명의 제 1 실시 예에 따른 메모리 시스템(1000)의 동작 방법을 보여주는 순서도이다. 도 1 및 도 2를 참조하면, S110 단계에서, 컨트롤러(1300)는 동작 커맨드를 수신한다. 컨트롤러(1300)는 외부의 호스트로부터 동작 커맨드를 수신할 수 있다. 컨트롤러(1300)는 배경(background) 동작과 같이 스케줄에 따라 동작 커맨드를 발생하고 이를 수신할 수 있다. 동작 커맨드는 프로그램, 읽기 또는 소거의 커맨드일 수 있다.
S120 단계에서, 컨트롤러(1300)는 상 변화 메모리(1200)에 저장된 낸드 플래시 메모리(1100)의 동작 정보를 읽는다. 컨트롤러(1300)는 상 변화 메모리(1200)에 읽기 커맨드를 출력하고, 상 변화 메모리(1200)로부터 동작 정보를 수신할 수 있다.
S130 단계에서, 컨트롤러(1300)는 읽어진 동작 정보에 기반하여 낸드 플래시 메모리(1100)의 전압 파라미터들을 조절할 수 있다. 예를 들어, 컨트롤러(1300)는 낸드 플래시 메모리(1100)의 레지스터 셋(1110)의 값들을 조절함으로써, 낸드 플래시 메모리(1100)의 전압 파라미터들을 조절할 수 있다.
S140 단계에서, 컨트롤러(1300)는 낸드 플래시 메모리(1100)에 동작 커맨드를 전송한다. 예를 들어, 컨트롤러(1300)는 낸드 플래시 메모리(1100)에 프로그램, 읽기 또는 소거 커맨드를 전송할 수 있다.
전송된 커맨드에 응답하여, S150 단계에서, 낸드 플래시 메모리(1100)는 동작을 수행한다. 낸드 플래시 메모리(1100)는 S130 단계에서 레벨들 또는 인가 시간들이 조절된 전압들을 이용하여, 프로그램, 읽기 또는 소거를 수행할 수 있다.
S160 단계에서, 컨트롤러(1300)는 동작 정보를 검출한다. S150 단계에서 낸드 플래시 메모리(1100)에서 수행된 프로그램, 읽기 또는 소거에 의해, 낸드 플래시 메모리(1100)의 동작 정보가 변경될 수 있다. 컨트롤러(1300)는 변경된 동작 정보를 검출하고, 이를 상 변화 메모리(1200)에 저장(또는 갱신)(S170 단계)할 수 있다.
표 1은 동작 정보 및 그에 따라 상 변화 메모리(1200)에 저장되는 정보의 예를 보여준다.
| 동작 정보 | 저장되는 정보 |
| 프로그램 후 읽기의 횟수(NR) | 프로그램 후 읽기의 횟수 |
| 프로그램 후 시간(TP) | 프로그램 시각 |
| 프로그램 및 소거 사이클(PE) | 프로그램 및 소거 사이클 |
| 프로그램 후 온도(TE) | 프로그램 시의 온도 또는 프로그램 시의 온도와 기준 온도 사이의 차이 |
도 1 및 도 2, 그리고 표 1을 참조하면, 동작 정보로서 프로그램 후 읽기의 횟수(NR)가 사용될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 특정 메모리 셀들, 예를 들어 하나의 워드 라인에 연결된 메모리 셀들에서 프로그램이 수행된 후 읽기가 수행된 횟수가 동작 정보로 사용될 수 있다. 프로그램 후 읽기의 횟수(NR)는 특정 메모리 셀들에서 프로그램이 수행된 후 카운트가 시작되고, 읽기가 수행될 때마다 카운트가 증가하고, 그리고 소거가 수행될 때 리셋될 수 있다. 프로그램 후 읽기의 횟수(NR)가 동작 정보로 사용됨에 따라, 상 변화 메모리(1200)에 프로그램 후 읽기의 횟수(NR)가 저장될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 메모리 블록 별, 페이지 별, 또는 섹터 별로 프로그램 후 읽기의 횟수(NR)가 상 변화 메모리(1200)에 저장될 수 있다.
동작 정보로서 프로그램 후 시간(TP)이 사용될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 특정 메모리 셀들, 예를 들어 하나의 워드 라인에 연결된 메모리 셀들에서 프로그램이 수행된 후 경과한 시간이 동작 정보로 사용될 수 있다. 프로그램 후 시간(TP)이 동작 정보로 사용됨에 따라, 프로그램 시각이 상 변화 메모리(1200)에 저장될 수 있다. 낸드 플래시 메모리(1100)의 특정 메모리 셀들에서 프로그램이 수행될 때, 시각이 상 변화 메모리(1200)에 저장될 수 있다. 특정 메모리 셀들에서 프로그램이 수행된 후 다음 동작이 수행될 때, 상 변화 메모리(1200)에 저장된 프로그램 시각과 다음 동작이 수행될 때의 시각의 차이가 프로그램 후 시간(TP)으로 검출될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 메모리 블록 별, 페이지 별, 또는 섹터 별로 프로그램 후 시간(TP)이 상 변화 메모리(1200)에 저장될 수 있다.
동작 정보로서 프로그램 및 소거 사이클(PE)이 사용될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 특정 메모리 셀들, 예를 들어 하나의 워드 라인에 연결된 메모리 셀들 또는 하나의 메모리 블록의 메모리 셀들에서 수행된 프로그램 및 소거의 횟수가 동작 정보로 사용될 수 있다. 프로그램 및 소거 사이클(PE)이 동작 정보로 사용됨에 따라, 프로그램 및 소거 사이클(PE)이 상 변화 메모리(1200)에 저장될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 메모리 블록 별, 페이지 별, 또는 섹터 별로 프로그램 및 소거 사이클(PE)이 상 변화 메모리(1200)에 저장될 수 있다.
동작 정보로서 프로그램 후 온도(TE)가 사용될 수 있다. 예를 들어, 낸드 플래시 메모리(1100)의 특정 메모리 셀들, 예를 들어 하나의 워드 라인에 연결된 메모리 셀들에서 프로그램이 수행된 후 온도의 변화가 동작 정보로 사용될 수 있다. 프로그램 후 온도(TE)가 동작 정보로 사용됨에 따라, 프로그램 시의 온도 또는 프로그램 시의 온도와 기준 온도 사이의 차이가 상 변화 메모리(1200)에 저장될 수 있다. 프로그램 시의 온도가 상 변화 메모리(1200)에 저장되면, 다음 동작이 수행될 때의 온도와 상 변화 메모리(1200)에 저장된 온도의 차이에 따라 프로그램 후 온도(TE)가 검출될 수 있다. 프로그램 시의 온도와 기준 온도 사이의 차이가 상 변화 메모리(1200)에 저장되면, 다음 동작이 수행될 때의 온도와 기준 온도 사이의 차이와 상 변화 메모리(1200)에 저장된 차이에 따라 프로그램 후 온도(TE)가 검출될 수 있다.
표 2는 동작 정보에 따른 전압 파라미터들의 조절의 예를 보여주는 테이블이다.
| 전압 파라미터들 | 조절 |
| 읽기 전압 레벨 | 읽기 횟수(NR)가 증가할 때 증가 |
| 프로그램 후 시간(TP)이 증가할 때 감소 | |
| 프로그램 및 소거 사이클(PE)이 증가할 때 조절량이 증가 | |
| 프로그램 후 온도(TE)가 증가할 때 증가 프로그램 후 온도(TE)가 감소할 때 감소 | |
| 읽기 전압 인가 시간 | 읽기 횟수(NR)가 증가할 때 증가 |
| 프로그램 후 시간(TP)이 증가할 때 감소 | |
| 프로그램 및 소거 사이클(PE)이 증가할 때 조절량이 증가 | |
| 프로그램 후 온도(TE)가 증가할 때 증가 프로그램 후 온도(TE)가 감소할 때 감소 |
예시적으로, 읽기 전압 파라미터들이 조절되는 예가 표 4에 도시되어 있다. 읽기 전압 파라미터들은 선택된 워드 라인 또는 비선택된 워드 라인에 인가되는 읽기 전압을 가리킬 수 있다.
도 1 및 도 2, 그리고 표 2를 참조하면, 동작 정보에 따라 읽기 전압의 레벨 및 읽기 전압 인가 시간이 조절될 수 있다. 동작 정보의 읽기 횟수(NR)가 증가하면, 읽기 전압 레벨이 증가할 수 있다. 읽기가 수행될 때, 비선택된 워드 라인들에 인가되는 읽기 전압들로 인해, 메모리 셀들의 문턱 전압 산포가 상승할 수 있다. 읽기 횟수(NR)가 증가함에 따라 읽기 전압 레벨이 증가하면, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
동작 정보의 읽기 횟수(NR)가 증가하면, 읽기 전압 인가 시간이 증가할 수 있다. 읽기가 수행될 때, 비선택된 워드 라인들에 인가되는 읽기 전압들로 인해, 메모리 셀들의 문턱 전압 산포가 상승할 수 있다. 메모리 셀들의 문턱 전압 산포가 상승하면, 셀 전류가 감소할 수 있다. 셀 전류의 감소는 읽기 오류를 발생할 수 있다. 동작 정보의 읽기 횟수(NR) 증가에 따라 읽기 전압 인가 시간이 증가하면, 셀 전류가 감소하는 것이 보상되고, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
동작 정보의 프로그램 후 시간(TP)이 증가하면, 읽기 전압 레벨이 감소될 수 있다. 프로그램 후 시간(TP)이 증가함에 따라, 프로그램된 메모리 셀들로부터 전하가 유출될 수 있다. 전하가 유출되면, 메모리 셀들의 문턱 전압 산포가 하락할 수 있다. 프로그램 후 시간(TP)이 증가함에 따라 읽기 전압 레벨이 감소하면, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
동작 정보의 프로그램 후 시간(TP)이 증가하면, 읽기 전압 인가 시간이 감소될 수 있다. 프로그램 후 시간(TP)이 증가함에 따라, 프로그램된 메모리 셀들로부터 전하가 유출될 수 있다. 전하가 유출되면, 메모리 셀들의 문턱 전압 산포가 하락할 수 있다. 메모리 셀들의 문턱 전압 산포가 감소하면, 셀 전류가 증가할 수 있다. 셀 전류의 증가는 읽기 오류를 발생할 수 있다. 동작 정보의 프로그램 후 시간(TP)의 증가에 따라 읽기 전압 인가 시간이 감소하면, 셀 전류가 증가하는 것이 보상되고, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
동작 정보의 프로그램 및 소거 사이클(PE)이 증가하면, 읽기 전압 레벨의 조절량이 증가될 수 있다. 프로그램 및 소거 사이클(PE)이 증가하면, 메모리 셀들이 열화되어, 메모리 셀들에 축적 또는 포획된 전하가 더 빠르게 유출될 수 있다. 또한, 읽기 교란으로 인해 메모리 셀들의 문턱 전압 산포가 더 많이 상승할 수 있다. 프로그램 및 소거 사이클(PE)이 증가함에 따라 읽기 전압 조절량이 증가되면, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
동작 정보의 프로그램 및 소거 사이클(PE)이 증가하면, 읽기 전압 인가 시간의 조절량이 증가될 수 있다. 프로그램 및 소거 사이클(PE)이 증가하면, 메모리 셀들이 열화되어, 메모리 셀들에 축적 또는 포획된 전하가 더 빠르게 유출될 수 있다. 또한, 읽기 교란으로 인해 메모리 셀들의 문턱 전압 산포가 더 많이 상승할 수 있다. 프로그램 및 소거 사이클(PE)이 증가함에 따라 읽기 전압 조절량이 증가되면, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
동작 정보의 프로그램 후 온도(TP)가 증가하면, 읽기 전압 레벨이 증가할 수 있다. 동작 정보의 프로그램 후 온도(TP)가 감소하면, 읽기 전압 레벨이 감소할 수 있다. 메모리 셀들이 프로그램되면, 특정한 문턱 전압 산포가 나타난다. 읽기가 수행될 때의 온도가 프로그램 시의 온도보다 높으면, 문턱 전압 산포가 상승한 것처럼 보여질 수 있다. 읽기가 수행될 때의 온도가 프로그램 시의 온도보다 낮으면, 문턱 전압 산포가 하락한 것처럼 보여질 수 있다. 프로그램 후 온도(TP)에 따라 읽기 전압 레벨이 조절되면, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
마찬가지로, 문턱 전압 산포의 상승 또는 하락은 셀 전류의 증가 또는 감소를 유발할 수 있다. 프로그램 후 온도(TP)에 따라 읽기 전압 인가 시간이 조절되면, 더 정확한 읽기가 수행될 수 있다. 또한, 정상적인 읽기가 수행되지 않아 발생하는 다시 읽기가 방지될 수 있다.
표 1 및 표 2에서, 읽기 전압 파라미터들이 조절되는 실시 예가 설명되었다. 그러나, 상 변화 메모리(1200)에 저장된 동작 정보에 따라, 프로그램 또는 소거 시에 사용되는 전압들의 파라미터들 또한 조절될 수 있다. 예를 들어, 프로그램 및 소거 사이클(PE)에 따라 프로그램 전압의 레벨, 인가 시간 또는 증분, 소거 전압 의 레벨, 인가 시간 또는 증분이 조절될 수 있다. 프로그램 및 소거 사이클(PE)이 증가하면, 프로그램 전압의 레벨, 인가 시간 또는 증분이 각각 감소 또는 증가될 수 있다. 프로그램 및 소거 사이클(PE)이 증가하면, 소거 전압의 레벨, 인가 시간 또는 증분이 각각 감소 또는 증가될 수 있다.
도 3은 본 발명의 실시 예에 따른 상 변화 메모리(1200)를 보여주는 블록도이다. 도 3을 참조하면, 상 변화 메모리(1200)는 메모리 셀 어레이(1210), 어드레스 디코더(1220), 비트 라인 선택 회로(1230), 쓰기 드라이버(1240), 감지 증폭기(1250), 데이터 입출력 회로(1260), 그리고 제어 로직(1270)을 포함한다.
메모리 셀 어레이(1210)는 워드 라인들(WL)을 통해 어드레스 디코더(1220)에 연결되고, 비트 라인들(BL)을 통해 비트 라인 선택 회로(1230)에 연결된다. 메모리 셀 어레이(1210)는 복수의 메모리 셀들을 포함한다. 예시적으로, 행 방향으로 배열되는 메모리 셀들은 워드 라인들(WL)에 연결된다. 열 방향으로 배열되는 메모리 셀들은 비트 라인들(BL)에 연결된다. 예시적으로, 메모리 셀 어레이(1210)는 셀 당 하나 또는 그 이상의 비트를 저장할 수 있는 복수의 메모리 셀들로 구성된다.
어드레스 디코더(1220)는 워드 라인들(WL)을 통해 메모리 셀 어레이(1210)에 연결된다. 어드레스 디코더(1220)는 제어 로직(1270)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(1220)는 외부로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(1220)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 디코딩된 행 어드레스를 이용하여, 어드레스 디코더(1220)는 워드 라인들(WL)을 선택한다. 어드레스 디코더(1220)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성된다. 디코딩된 열 어드레스(DCA)는 비트 라인 선택 회로(1230)에 전달된다. 예시적으로, 어드레스 디코더(1220)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함한다.
비트 라인 선택 회로(1230)는 비트 라인들(BL)을 통해 메모리 셀 어레이(110)에 연결되고, 쓰기 드라이버(1240) 및 감지 증폭기(1250)에 연결된다. 비트 라인 선택 회로(1230)는 제어 로직(1270)의 제어에 응답하여 동작한다. 비트 라인 선택 회로(1230)는 어드레스 디코더(1220)로부터 디코딩된 열 어드레스(DCA)를 수신하도록 구성된다. 디코딩된 열 어드레스(DCA)를 이용하여, 비트 라인 선택 회로(1230)는 비트 라인들(BL)을 선택한다.
프로그램 시에, 비트 라인 선택 회로(1230)는 비트 라인들(BL)을 쓰기 드라이버(1240)와 연결한다. 읽기 시에, 비트 라인 선택 회로(1230)는 비트 라인들(BL)을 감지 증폭기(1250)와 연결한다.
쓰기 드라이버(1240)는 제어 로직(1270)의 제어에 따라 동작한다. 쓰기 드라이버(1240)는 비트 라인 선택 회로(1230)에 의해 선택된 비트 라인들과 어드레스 디코더(1220)에 의해 선택된 워드 라인에 연결된 메모리 셀들을 프로그램하도록 구성된다. 쓰기 드라이버(1240)는 데이터 입출력 회로(1260)로부터 수신되는 데이터에 따라, 셋 전류 또는 리셋 전류를 발생하여 선택된 비트 라인들로 출력할 수 있다.
감지 증폭기(1250)는 제어 로직(1270)의 제어에 따라 동작한다. 감지 증폭기(1250)는 비트 라인 선택 회로(1230)에 의해 선택된 비트 라인들과 어드레스 디코더(1220)에 의해 선택된 워드 라인에 연결된 메모리 셀들을 읽도록 구성된다. 감지 증폭기(1250)는 선택된 비트 라인들을 통해 흐르는 전류 또는 선택된 비트 라인들에 인가된 전압을 감지하여, 메모리 셀들을 읽을 수 있다. 감지 증폭기(1250)는 읽어진 데이터를 데이터 입출력 회로(1260)로 출력할 수 있다.
데이터 입출력 회로(1260)는 제어 로직(1270)의 제어에 따라 동작한다. 데이터 입출력 회로(1260)는 외부로부터 수신되는 데이터를 쓰기 드라이버(1240)로 전달하고, 감지 증폭기(1250)로부터 수신되는 데이터를 외부로 출력할 수 있다.
제어 로직(1270)은 상 변화 메모리의 제반 동작을 제어할 수 있다. 제어 로직(1270)은 외부로부터 수신되는 커맨드(CMD) 및 제어 신호(CTRL)에 응답하여 동작할 수 있다.
상 변화 메모리(1200)는 랜덤 액세스를 지원한다. 상 변화 메모리(1200)의 물리 주소 체계는 외부 호스트에서 사용되는 논리 주소 체계와 동일하다. 따라서, 컨트롤러(1300, 도 1 참조)에서 외부 호스트의 논리 주소와 상 변화 메모리(1200)의 물리 주소를 변환하기 위한 별도의 구성이 요구되지 않는다.
도 4는 도 3의 상 변화 메모리(1200)의 메모리 셀(MC)의 제 1 예를 보여준다. 도 4를 참조하면, 메모리 셀(MC)은 가변 저항 소자(GST)와 선택 트랜지스터(MT)를 포함한다. 가변 저항 소자(GST)는 비트 라인(BL)에 연결된다. 선택 트랜지스터(MT)는 가변 저항 소자(GST)와 접지 사이에 연결된다. 선택 트랜지스터(MT)의 게이트에는 워드 라인(WL)이 연결된다.
워드 라인(WL)에 소정의 전압이 인가되면, 선택 트랜지스터(MT)는 턴 온(turn on) 된다. 선택 트랜지스터(MT)가 턴 온(turn on) 되면, 가변 저항 소자(GST)는 비트 라인(BL)을 통해 전류를 공급받는다.
가변 저항 소자(GST)는 상 변화 물질(phase change material)을 포함한다. 상 변화 물질은 온도에 따라 저항이 변하는 GST(Ge-Sb-Te)와 같은 물질을 포함하며, 적어도 Te를 함유한다. 상 변화 물질은 온도에 따라 2개의 상태, 즉 결정 상태(crystal state) 및 비정질 상태(amorphous state) 중 어느 하나를 갖는다. 상 변화 물질은 비트 라인(BL)을 통해 공급되는 전류에 따라 결정 상태(crystal state) 또는 비정질 상태(amorphous state)로 변한다.
도 5는 도 4의 상 변화 물질의 특성을 설명하기 위한 그래프이다. 도 5에서 참조 번호 1은 상 변화 물질이 비정질 상태(amorphous state)로 되기 위한 조건을 나타내며, 참조 번호 2는 결정 상태(crystal state)로 되기 위한 조건을 나타낸다.
도 4 및 도 5를 참조하면, 상 변화 물질은 전류 공급에 의해 제 1 시간(T1) 동안 용융 온도(melting temperature; Tm)보다 높은 온도로 가열된 뒤 급속히 냉각(quenching)되면 비정질 상태(amorphous state)로 된다. 비정질 상태는 보통 리셋 상태(reset state)라고 부르며, 데이터 '1'을 저장한다.
상 변화 물질은 결정화 온도(crystallization temperature; Tc)보다 높고 용융 온도(Tm)보다는 낮은 온도에서 제 1 시간(T1) 보다 긴 제 2 시간(T2) 동안 가열된 뒤 서서히 냉각되면 결정 상태(crystal state)로 된다. 결정 상태는 보통 셋 상태(set state)라고도 부르며, 데이터 '0'을 저장한다.
메모리 셀(MC)은 상 변화 물질의 비정질 양(amorphous volume)에 따라 가변되는 저항(resistance)을 갖는다. 메모리 셀(MC)의 저항은 비정질 상태일 때 높고, 결정 상태일 때 낮다.
도 6은 도 3의 상 변화 메모리의 메모리 셀의 제 2 예를 보여준다. 예시적으로, 복수의 메모리 셀들(MC)의 어레이가 도 6에 도시된다. 도 6을 참조하면, 메모리 셀들(MC)은 제 1 내지 제 4 비트 라인들(BL1~BL4), 제 1 및 제 2 소스 라인들(SL1, SL2), 그리고 제1 내지 제 k 워드 라인들(WL1~WLk)에 연결된다.
각 메모리 셀(MC)은 선택 트랜지스터(ST) 및 가변 저항 소자(VR)를 포함한다. 가변 저항 소자(VR)는 비트 라인(BL) 및 선택 트랜지스터(ST)에 연결된다. 선택 트랜지스터(ST)는 소스 라인(SL)에 연결된다.
예시적으로, 가변 저항 소자(VR)는 저항값의 형태로 데이터를 저장하도록 구성될 수 있다. 가변 저항 소자(VR)의 저항값은 비트 라인(BL) 및 소스 라인(SL)을 통해 전달되는 신호, 예를 들면 전압 또는 전류에 의해 가변될 수 있다.
선택 트랜지스터(ST)는 가변 저항 소자(VR) 및 소스 라인(SL) 사이에 연결되며, 대응하는 워드 라인(WL)에 응답하여 동작한다. 즉, 선택 트랜지스터(ST)는 워드 라인(WL)의 전압 레벨에 따라 턴-온 및 턴-오프 된다. 동일한 행에 위치한 선택 트랜지스터들(ST)은 공통의 워드 라인(WL)에 연결된다. 따라서, 행 단위의 메모리 셀들(MC)이 워드 라인 전압에 의해 선택 및 비선택 된다.
동일한 열에 위치한 메모리 셀들(MC)은 공통의 비트 라인(BL)에 연결된다. 예시적으로, 제 1 열에 위치한 메모리 셀들(MC)은 제 1 비트 라인(BL1)에 연결되고, 제 2 열에 위치한 메모리 셀들(MC)은 제 2 비트 라인(BL2)에 연결되고, 제 3 열에 위치한 메모리 셀들(MC)은 제 3 비트 라인(BL3)에 연결되고, 그리고 제 4 열에 위치한 메모리 셀들(MC)은 제 4 비트 라인(BL4)에 연결된다.
두 개의 비트 라인들에 연결된 메모리 셀들(MC)은 하나의 소스 라인을 공유하도록 구성된다. 예시적으로, 제 1 및 제 2 비트 라인들(BL1, BL2)에 연결된 메모리 셀들(MC)은 제 1 소스 라인(SL1)을 공유하고, 그리고 제 3 및 제 4 비트 라인들(BL3, BL4)에 연결된 메모리 셀들(MC)은 제 2 소스 라인(SL2)을 공유하도록 구성된다. 즉, 제 1 및 제 2 비트 라인들(BL1, BL2)과 제 1 소스 라인(SL2)의 사이에 메모리 셀들(MC)이 연결되며, 제 3 및 제 4 비트 라인들(BL3, BL4)과 제 2 소스 라인(SL2)의 사이에 메모리 셀들(MC)이 연결된다.
도 7은 도 6의 메모리 셀(MC)의 실시 예를 보여주는 도면이다. 도 7을 참조하면, 비트 라인(BL) 및 소스 라인(SL) 사이에 가변 저항 소자(VR) 및 선택 트랜지스터(ST)가 연결된다.
가변 저항 소자(VR)는 고정 자화층(PL), 자유 자화층(FL), 그리고 중간층(S)을 포함한다. 고정 자화층(PL)은 강유전(ferroelectric) 물질을 포함한다. 고정 자화층(PL)은 고정된 자화 방향을 갖는다. 예시적으로, 고정 자화층(PL)의 자화 방향이 화살표로 표시되어 있다.
자유 자화층(FL)은 강유전 물질을 포함한다. 자유 자화층(FL)은 바이어스 조건에 따라 변화하는 자화 방향을 갖는다. 예시적으로, 자유 자화층(FL)의 자화 방향이 화살표로 표시되어 있다.
중간층(S)은 터널 장벽(tunnel barrier)으로 동작한다. 예시적으로, 중간층(S)은 결정화된 산화 마그네슘(MgO)으로 구성될 수 있다.
고정 자화층(PL) 및 자유 자화층(FL)의 자화 방향들이 일치할 때, 가변 저항 소자(VR)는 저저항 상태를 가질 수 있다. 고정 자화층(PL) 및 자유 자화층의 자화 방향들이 상이할 때, 가변 저항 소자(VR)는 고저항 상태를 가질 수 있다.
예시적으로, 가변 저항 소자(VR)는 스핀 토크 트랜스퍼(STT, Spin Torque Transfer) 자기 저항 소자일 것이다.
비트 라인(BL)으로부터 소스 라인(SL)으로 쓰기 전류가 흐를 때, 가변 저항 소자(VR)는 저저항 상태로 기입될 수 있다. 소스 라인(SL)으로부터 비트 라인(BL)으로 쓰기 전류가 흐를 때, 가변 저항 소자(VR)는 고저항 상태로 기입될 수 있다.
도 8은 본 발명의 제 2 실시 예에 따른 메모리 시스템(2000)을 보여주는 블록도이다. 도 1의 메모리 시스템(1000)과 비교하면, 상 변화 메모리(2200)는 낸드 플래시 메모리(2100)에 제어 신호(CTRL) 및 데이터(DATA)를 출력할 수 있다. 예를 들어, 상 변화 메모리(2200)는 낸드 플래시 메모리(2100)에 동작 정보를 데이터(DATA)로 출력할 수 있다. 상 변화 메모리(2200)는 데이터(DATA)를 낸드 플래시 메모리(2100)에 출력하기 위한 신호, 예를 들어 데이터 스트로브 신호(DQS)를 제어 신호(CTRL)로 출력할 수 있다.
도 9는 본 발명의 제 2 실시 예에 따른 메모리 시스템(2000)의 동작 방법을 보여주는 순서도이다. 도 8 및 도 9를 참조하면, S210 단계에서, 컨트롤러(2300)는 동작 커맨드를 수신한다. 컨트롤러(2300)는 외부 호스트로부터 프로그램, 읽기 또는 소거 커맨드를 수신하거나 스케줄에 따라 프로그램, 읽기 또는 소거 커맨드를 발생하고 이를 수신할 수 있다.
S220 단계에서, 컨트롤러(2300)는 상 변화 메모리(2200)에 커맨드를 전송한다.
S230 단계에서, 컨트롤러(2300)로부터 수신된 커맨드에 응답하여, 상 변화 메모리(2200)는 낸드 플래시 메모리(2100)에 동작 정보를 출력한다.
S240 단계에서, 낸드 플래시 메모리(2100)는 상 변화 메모리(2200)로부터 수신된 동작 정보에 기반하여 전압 파라미터들을 조절한다.
S250 단계에서, 컨트롤러(2300)는 낸드 플래시 메모리(2100)에 동작 커맨드를 출력한다. 컨트롤러(2300)는 낸드 플래시 메모리(2100)의 전압 파라미터들의 조절이 완료된 후에 프로그램, 읽기 또는 소거 커맨드를 출력할 수 있다. 컨트롤러(2300)는 낸드 플래시 메모리(2100)의 레디/비지 신호에 기반하여, 또는 낸드 플래시 메모리(2100)의 상태 읽기를 수행함으로써, 동작 파라미터들의 조절이 완료되는지 검출할 수 있다.
S260 단계에서, 낸드 플래시 메모리(2100)는 프로그램, 읽기 또는 소거를 수행한다.
S270 단계에서, 컨트롤러(2300)는 변경된 동작 정보를 검출하고, S280 단계에서 변경된 동작 정보를 상 변화 메모리(2200)에 저장할 수 있다.
예를 들어, 낸드 플래시 메모리(2100)에서 프로그램이 수행되면, 프로그램 및 소거 사이클(PE)이 변경될 수 있다. 또한, 프로그램 시의 온도 및 프로그램 시각이 설정될 수 있다. 낸드 플래시 메모리(2100)에서 읽기가 수행되면, 읽기 횟수(NR)가 변경될 수 있다. 낸드 플래시 메모리(2100)에서 소거가 수행되면, 프로그램 및 소거 사이클(PE)이 변경될 수 있다.
도 10은 본 발명의 제 3 실시 예에 따른 메모리 시스템(3000)을 보여주는 블록도이다. 도 1의 메모리 시스템(1000)과 비교하면, 상 변화 메모리(3200)는 컨트롤러(3300)와 통신하지 않는다. 낸드 플래시 메모리(3100)는 상 변화 메모리 컨트롤러(3120)를 더 포함한다. 상 변화 메모리(3200)는 상 변화 메모리 컨트롤러(3120)의 제어에 따라 동작할 수 있다. 즉, 상 변화 메모리(3200)는 낸드 플래시 메모리(3100)로부터 제어 신호(CTRL) 및 커맨드(CMD)를 수신하고, 낸드 플래시 메모리(3100)와 데이터(DATA)를 교환할 수 있다.
도 11은 본 발명의 제 3 실시 예에 따른 메모리 시스템(3000)의 동작 방법을 보여주는 블록도이다. 도 10 및 도 11을 참조하면, S310 단계에서, 컨트롤러(3300)는 동작 커맨드를 수신한다. 컨트롤러(3300)는 외부 호스트로부터 프로그램, 읽기 또는 소거 커맨드를 수신하거나 스케줄에 따라 프로그램, 읽기 또는 소거 커맨드를 발생하고 이를 수신할 수 있다.
S320 단계에서, 컨트롤러(3300)는 낸드 플래시 메모리(3100)에 동작 커맨드를 출력한다. 컨트롤러(3300)는 낸드 플래시 메모리(3100)에 프로그램, 읽기 또는 소거 커맨드를 출력할 수 있다.
S330 단계에서, 낸드 플래시 메모리(3100)는 상 변화 메모리(3200)에 저장된 동작 정보를 읽는다. 낸드 플래시 메모리(3100)는 상 변화 메모리 컨트롤러(3120)를 이용하여 상 변화 메모리(3200)로부터 동작 정보를 읽을 수 있다.
S340 단계에서, 낸드 플래시 메모리(3100)는 읽어진 동작 정보에 기반하여 전압 파라미터들을 조절한다.
S350 단계에서, 낸드 플래시 메모리(3100)는 컨트롤러(3300)로부터 수신된 동작 커맨드에 해당하는 동작을 수행한다. 낸드 플래시 메모리(3100)는 프로그램, 읽기 또는 소거를 수행할 수 있다.
S360 단계에서, 낸드 플래시 메모리(360)는 동작 정보의 변경을 검출하고, S370 단계에서 이를 상 변화 메모리(3200)에 저장할 수 있다.
도 12는 본 발명의 제 4 실시 예에 따른 메모리 시스템(4000)을 보여주는 블록도이다. 도 1의 메모리 시스템(1000)과 비교하면, 컨트롤러(4300)는 공통 버스를 통해 낸드 플래시 메모리(4100) 및 상 변화 메모리(4200)를 제어할 수 있다. 낸드 플래시 메모리(4100) 및 상 변화 메모리(4200)는 시 분할 방식에 따라 컨트롤러(4300)와 통신할 수 있다.
상 변화 메모리(4200)에 저장된 동작 정보는 컨트롤러(4300)를 거치지 않고 낸드 플래시 메모리(4100)로 직접 전송될 수 있다.
도 13은 본 발명의 제 5 실시 예에 따른 메모리 시스템(5000)을 보여주는 블록도이다. 도 1의 메모리 시스템(1000)과 비교하면, 낸드 플래시 메모리(5100)는 복수의 채널들(CH1~CHk)을 통해 컨트롤러(5300)와 통신할 수 있다. 각 채널에 복수의 낸드 플래시 메모리 칩들이 연결될 수 있다.
예시적으로, 도 12를 참조하여 설명된 바와 같이, 낸드 플래시 메모리(5100)와 컨트롤러(5300)는 하나의 공통 버스를 통해 연결되고, 복수의 채널들(CH1~CHk)은 시 분할 방식으로 공통 버스를 점유할 수 있다.
예시적으로, 도 12를 참조하여 설명된 바와 같이, 낸드 플래시 메모리(5100)와 상 변화 메모리(5200)는 공통 버스를 통해 컨트롤러(5300)와 연결되고, 시 분할 방식으로 공통 버스를 통해 컨트롤러(5300)와 통신할 수 있다.
도 14는 본 발명의 제 6 실시 예에 따른 메모리 시스템(6000)을 보여주는 블록도이다. 도 1의 메모리 시스템(1000)과 비교하면, 메모리 시스템(6000)은 복수의 메모리 유닛들(MU) 및 컨트롤러(6300)를 포함한다. 복수의 메모리 유닛들(MU)은 복수의 채널들(CH1~CHk)을 통해 컨트롤러(6300)와 통신할 수 있다.
복수의 메모리 유닛들(MU) 각각은 적어도 하나의 낸드 플래시 메모리 칩(6100)과 상 변화 메모리 칩(6200)을 포함할 수 있다. 복수의 메모리 유닛들(MU) 각각의 적어도 하나의 낸드 플래시 메모리 칩(6100)과 상 변화 메모리 칩(6200)은 공통 채널을 통해 컨트롤러(6300)와 통신할 수 있다. 복수의 메모리 유닛들(MU) 각각의 적어도 하나의 낸드 플래시 메모리 칩(6100)과 상 변화 메모리 칩(6200)은 시 분할 방식으로 공통 채널을 점유할 수 있다.
도 15는 본 발명의 실시 예에 따른 메모리 카드(8000)를 보여준다. 도 15를 참조하면, 메모리 카드(8000)는 낸드 플래시 메모리(8100), 상 변화 메모리(8200), 컨트롤러(8300), 그리고 커넥터(8400)를 포함한다.
낸드 플래시 메모리(8100)는 상 변화 메모리(8200)에 저장된 동작 정보에 기반하여 동작할 수 있다.
메모리 카드(8000)는 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드들을 구성할 수 있다.
도 16은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(9000, SSD, Solid State Drive)를 보여준다. 도 16을 참조하면, 솔리드 스테이트 드라이브(9000)는 복수의 낸드 플래시 메모리들(9100), 상 변화 메모리(9300), 컨트롤러(9400), 그리고 커넥터(9500)를 포함한다.
낸드 플래시 메모리들(8100)은 상 변화 메모리(9300)에 저장된 동작 정보에 기반하여 동작할 수 있다.
도 17은 본 발명의 실시 예에 따른 컴퓨팅 시스템(100)을 보여주는 블록도이다. 도 17을 참조하면, 컴퓨팅 시스템(100)은 중앙 처리 장치(110), 램(120, RAM, Random Access Memory), 사용자 인터페이스(130), 모뎀(140), 시스템 버스(150), 그리고 메모리 시스템(160)을 포함한다.
메모리 시스템(160)은 시스템 버스(150)를 통해, 중앙처리장치(110), 램(120), 사용자 인터페이스(130), 그리고 모뎀(140)에 전기적으로 연결된다. 사용자 인터페이스(130)를 통해 제공되거나, 중앙 처리 장치(110)에 의해서 처리된 데이터, 또는 모뎀(140)을 통해 수신되는 데이터는 메모리 시스템(160)에 저장된다.
메모리 시스템(160)은 도 1, 도 8, 도 10, 도 12 내지 도 14를 참조하여 설명된 메모리 시스템들(1000~7000) 중 하나일 수 있다.
상술된 실시 예들에서, 상 변화 메모리 및 낸드 플래시 메모리를 포함하는 메모리 시스템들이 설명되었다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 본 발명의 기술적 사상은 낸드 플래시 메모리 및 자기 메모리(MRAM), 강유전체 메모리(FeRAM), 저항성 메모리(ReRAM) 등과 같은 다양한 가변 저항 메모리들 중 하나를 포함하는 메모리 시스템으로 응용될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
1000, 2000, 3000, 4000, 5000, 6000; 메모리 시스템
8000; 메모리 카드 9000; 솔리드 스테이트 드라이브
100; 컴퓨팅 시스템
1100, 2100, 3100, 4100, 5100, 6100, 8100, 9100; 낸드 플래시 메모리
1200, 2200, 3200, 4200, 5200, 6200, 8200, 9200; 상 변화 메모리
1300, 2300, 3300, 4300, 5300, 6300, 8300, 9300; 컨트롤러
8000; 메모리 카드 9000; 솔리드 스테이트 드라이브
100; 컴퓨팅 시스템
1100, 2100, 3100, 4100, 5100, 6100, 8100, 9100; 낸드 플래시 메모리
1200, 2200, 3200, 4200, 5200, 6200, 8200, 9200; 상 변화 메모리
1300, 2300, 3300, 4300, 5300, 6300, 8300, 9300; 컨트롤러
Claims (10)
- 불휘발성 메모리 및 상 변화 메모리를 포함하는 메모리 시스템의 동작 방법에 있어서:
상기 불휘발성 메모리에 대한 동작 커맨드를 수신하는 단계;
상기 동작 커맨드가 수신됨에 따라, 상기 불휘발성 메모리의 동작 정보를 상기 상 변화 메모리로부터 읽는 단계;
상기 상 변화 메모리로부터 읽은 상기 동작 정보에 기반하여, 상기 불휘발성 메모리의 전압 파라미터들을 조절하는 단계; 그리고
상기 조절된 전압 파라미터들에 기반하여, 상기 불휘발성 메모리에서 상기 동작 커맨드에 따른 동작을 수행하는 단계를 포함하는 동작 방법. - 제 1 항에 있어서,
상기 전압 파라미터들은 상기 불휘발성 메모리에서 상기 동작이 수행될 때 사용되는 전압들의 레벨들을 포함하는 동작 방법. - 제 1 항에 있어서,
상기 전압 파라미터들은 상기 불휘발성 메모리에서 상기 동작이 수행될 때 사용되는 전압들의 인가 시간들을 포함하는 동작 방법. - 제 1 항에 있어서,
상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램이 수행된 후에 읽기가 수행된 횟수를 포함하는 동작 방법. - 제 1 항에 있어서,
상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램이 수행된 시각을 포함하는 동작 방법. - 제 1 항에 있어서,
상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램 또는 소거가 수행된 횟수를 포함하는 동작 방법. - 제 1 항에 있어서,
상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램이 수행된 때의 온도를 포함하는 동작 방법. - 제 1 항에 있어서,
상기 동작 정보는 상기 불휘발성 메모리의 특정 메모리 셀들에서 프로그램이 수행된 때의 온도와 기준 온도 사이의 차이를 포함하는 동작 방법. - 제 1 항에 있어서,
상기 동작은 프로그램, 읽기 또는 소거를 포함하는 동작 방법. - 불휘발성 메모리;
상기 불휘발성 메모리의 동작 정보를 저장하는 상 변화 메모리; 그리고
상기 불휘발성 메모리에 대한 프로그램, 읽기 또는 소거 커맨드가 수신됨에 따라 상기 상 변화 메모리로부터 상기 동작 정보를 읽고, 그리고 상기 상 변화 메모리로부터 읽은 상기 동작 정보를 이용하여 전압 파라미터들을 조절하고, 그리고 조절된 파라미터들에 따라 프로그램, 읽기 또는 소거를 수행하도록 상기 불휘발성 메모리를 제어하는 컨트롤러를 포함하는 메모리 시스템.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120040499A KR101942275B1 (ko) | 2012-04-18 | 2012-04-18 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
| US13/783,850 US8976580B2 (en) | 2012-04-18 | 2013-03-04 | Memory system and related method of operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120040499A KR101942275B1 (ko) | 2012-04-18 | 2012-04-18 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130117555A KR20130117555A (ko) | 2013-10-28 |
| KR101942275B1 true KR101942275B1 (ko) | 2019-01-25 |
Family
ID=49379989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120040499A KR101942275B1 (ko) | 2012-04-18 | 2012-04-18 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8976580B2 (ko) |
| KR (1) | KR101942275B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11132312B2 (en) | 2019-10-01 | 2021-09-28 | Samsung Electronics Co., Ltd. | Method of controlling initialization of nonvolatile memory device and memory system including nonvolatile memory device |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101952272B1 (ko) * | 2012-11-06 | 2019-02-26 | 삼성전자주식회사 | 반도체 기억 소자 |
| KR102248276B1 (ko) * | 2014-05-26 | 2021-05-07 | 삼성전자주식회사 | 스토리지 장치의 동작 방법 |
| KR102293082B1 (ko) * | 2014-07-29 | 2021-08-26 | 삼성전자주식회사 | 저장 장치, 저장 장치의 동작 방법, 및 저장 장치를 액세스하는 액세스 방법 |
| US9734011B1 (en) * | 2014-10-03 | 2017-08-15 | Crossbar, Inc. | Two-terminal memory set features type mechanisms enhancements |
| US9418000B2 (en) * | 2014-12-22 | 2016-08-16 | Intel Corporation | Dynamically compensating for degradation of a non-volatile memory device |
| TWI649748B (zh) * | 2015-01-14 | 2019-02-01 | 財團法人工業技術研究院 | 電阻式隨機存取記憶體與其控制方法 |
| KR20160094789A (ko) | 2015-02-02 | 2016-08-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 |
| KR20160095468A (ko) | 2015-02-03 | 2016-08-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 |
| KR102395196B1 (ko) * | 2017-10-17 | 2022-05-06 | 삼성전자주식회사 | 파라미터 교정 기능을 갖는 스토리지 장치 및 상기 스토리지 장치의 동작 방법 |
| KR102651440B1 (ko) * | 2018-11-15 | 2024-03-27 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
| US11892928B2 (en) * | 2020-12-28 | 2024-02-06 | Western Digital Technologies, Inc. | Delayed thermal throttling and associated data routing techniques |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090147609A1 (en) * | 2004-04-01 | 2009-06-11 | Micron Technology, Inc. | Techniques for configuring memory systems using accurate operating parameters |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005108304A (ja) | 2003-09-29 | 2005-04-21 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
| EP1729218A4 (en) | 2004-04-20 | 2007-07-18 | Matsushita Electric Ind Co Ltd | NON-VOLATILE STORAGE SYSTEM |
| US8143653B2 (en) * | 2005-08-10 | 2012-03-27 | Samsung Electronics Co., Ltd. | Variable resistance memory device and system thereof |
| US8243542B2 (en) * | 2005-11-30 | 2012-08-14 | Samsung Electronics Co., Ltd. | Resistance variable memory devices and read methods thereof |
| US8134866B2 (en) * | 2006-04-06 | 2012-03-13 | Samsung Electronics Co., Ltd. | Phase change memory devices and systems, and related programming methods |
| KR100763231B1 (ko) * | 2006-09-11 | 2007-10-04 | 삼성전자주식회사 | 상변화 메모리 장치 |
| US8139432B2 (en) * | 2006-12-27 | 2012-03-20 | Samsung Electronics Co., Ltd. | Variable resistance memory device and system thereof |
| KR100842680B1 (ko) | 2007-01-08 | 2008-07-01 | 삼성전자주식회사 | 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템 |
| KR100909902B1 (ko) | 2007-04-27 | 2009-07-30 | 삼성전자주식회사 | 플래쉬 메모리 장치 및 플래쉬 메모리 시스템 |
| JP5063337B2 (ja) * | 2007-12-27 | 2012-10-31 | 株式会社日立製作所 | 半導体装置 |
| KR20090082784A (ko) | 2008-01-28 | 2009-07-31 | 삼성전자주식회사 | Ｎｖｒａｍ 셀을 채용한 플래쉬 메모리 장치 |
| KR20100013824A (ko) | 2008-08-01 | 2010-02-10 | 주식회사 하이닉스반도체 | 고속 동작하는 반도체 스토리지 시스템 |
| KR20100016987A (ko) | 2008-08-05 | 2010-02-16 | 삼성전자주식회사 | 상 변화 메모리를 포함하는 컴퓨팅 시스템 |
| US8140739B2 (en) | 2008-08-08 | 2012-03-20 | Imation Corp. | Flash memory based storage devices utilizing magnetoresistive random access memory (MRAM) to store files having logical block addresses stored in a write frequency file buffer table |
| KR101515525B1 (ko) | 2008-10-02 | 2015-04-28 | 삼성전자주식회사 | 메모리 장치 및 메모리 장치의 동작 방법 |
| US7898859B2 (en) | 2009-06-15 | 2011-03-01 | Micron Technology, Inc. | Use of emerging non-volatile memory elements with flash memory |
| KR20110027939A (ko) * | 2009-09-11 | 2011-03-17 | 삼성전자주식회사 | 상변화 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 프로그램 방법 |
| US20110145477A1 (en) | 2009-12-15 | 2011-06-16 | Rudelic John C | Flash translation layer using phase change memory |
| KR20110104294A (ko) * | 2010-03-16 | 2011-09-22 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
| KR20110104303A (ko) * | 2010-03-16 | 2011-09-22 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그것의 쓰기 방법 |
| US20120026802A1 (en) * | 2010-07-30 | 2012-02-02 | Emanuele Confalonieri | Managed hybrid memory with adaptive power supply |
-
2012
- 2012-04-18 KR KR1020120040499A patent/KR101942275B1/ko active IP Right Grant
-
2013
- 2013-03-04 US US13/783,850 patent/US8976580B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090147609A1 (en) * | 2004-04-01 | 2009-06-11 | Micron Technology, Inc. | Techniques for configuring memory systems using accurate operating parameters |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11132312B2 (en) | 2019-10-01 | 2021-09-28 | Samsung Electronics Co., Ltd. | Method of controlling initialization of nonvolatile memory device and memory system including nonvolatile memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130279246A1 (en) | 2013-10-24 |
| KR20130117555A (ko) | 2013-10-28 |
| US8976580B2 (en) | 2015-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101942275B1 (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| US9367255B2 (en) | Storage device including variable resistance memory, flash memory and controller | |
| US8077496B2 (en) | Nonvolatile memory device and method of driving the same | |
| KR101311499B1 (ko) | 가변 저항 메모리 장치 및 그것의 프로그램 방법 | |
| US10303617B2 (en) | Storage device supporting byte accessible interface and block accessible interface and electronic system including the same | |
| US8451643B2 (en) | Semiconductor memory device rewriting data after execution of multiple read operations | |
| US20110188292A1 (en) | Variable resistance memory, operating method and system | |
| KR101476773B1 (ko) | 가변 저항 메모리 장치를 포함하는 반도체 메모리 장치 및메모리 시스템 | |
| KR20150131449A (ko) | 불휘발성 메모리 장치 및 그것을 포함하는 스토리지 장치의 동작 방법 | |
| US8510613B2 (en) | Control method of non-volatile semiconductor device | |
| KR101984796B1 (ko) | 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 | |
| US11081174B2 (en) | Set/reset methods for crystallization improvement in phase change memories | |
| US8582368B2 (en) | Non-volatile memory device and operating method of the same | |
| KR20140148133A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| US9159393B2 (en) | Memory decoding | |
| KR20140020154A (ko) | 반도체 메모리 장치 및 그것의 소거 방법 | |
| KR101999764B1 (ko) | 반도체 메모리 장치 | |
| KR101365683B1 (ko) | 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템 | |
| WO2018212082A1 (ja) | メモリ装置およびメモリ装置の制御方法 | |
| KR20130058533A (ko) | 상 변화 메모리 장치 및 그것을 포함하는 데이터 저장 장치 | |
| KR20160044923A (ko) | 복수의 메모리 셀들을 포함하는 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR102452623B1 (ko) | 기입 레이턴시를 줄일 수 있는 저항성 메모리 장치의 동작 방법 | |
| KR20140073816A (ko) | 반도체 메모리 장치 및 그것의 읽기 동작 방법 | |
| US11183239B2 (en) | Resistive memory device and operating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |