CN105739925B - 一种混合存储器连续读的方法 - Google Patents

一种混合存储器连续读的方法 Download PDF

Info

Publication number
CN105739925B
CN105739925B CN201610061365.4A CN201610061365A CN105739925B CN 105739925 B CN105739925 B CN 105739925B CN 201610061365 A CN201610061365 A CN 201610061365A CN 105739925 B CN105739925 B CN 105739925B
Authority
CN
China
Prior art keywords
memory
memory module
data
nand
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610061365.4A
Other languages
English (en)
Other versions
CN105739925A (zh
Inventor
景蔚亮
陈邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinchu Integrated Circuit Co Ltd
Original Assignee
Shanghai Xinchu Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinchu Integrated Circuit Co Ltd filed Critical Shanghai Xinchu Integrated Circuit Co Ltd
Priority to CN201610061365.4A priority Critical patent/CN105739925B/zh
Publication of CN105739925A publication Critical patent/CN105739925A/zh
Application granted granted Critical
Publication of CN105739925B publication Critical patent/CN105739925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device

Abstract

本发明涉及计算机芯片读取优化领域，尤其涉及一种混合存储器连续读的方法。通过把经常连续读且很少写操作的数据保存在NAND混合存储器中的最后一级或几级的芯片或保存在新型混合存储器中的NAND存储器芯片中，而不占用单层单元型芯片或新型存储器芯片的存储空间，从而使单层单元型芯片或新型存储器芯片有更多的空间存放别的需要频繁随机读或者写的数据，提高NAND混合存储器和新型混合存储器的性能。

Description

一种混合存储器连续读的方法
技术领域
本发明涉及计算机芯片读取优化领域，尤其涉及一种混合存储器连续读的方法。
背景技术
以NAND闪存做存储介质混合而成的NAND混合存储器如图1所示，第一级单层单元型NAND芯片(SLC)，第二级为双层单元型NAND芯片(MLC)，第三级为三层单元型NAND芯片(TLC)依次类推和最后一级3D-NAND型芯片，这几种类型的芯片由存储控制器控制对其进行读写操作以及执行一些特定算法，比如数据管理，磨损均衡等。
在NAND混合存储器中，按照芯片类型的顺序SLC，MLC，TLC，3D-NAND，读写速度越来越慢，可擦写的次数也越来越少，而容量则是越来越大，成本也越来越低。这样就造成资源的浪费。
发明内容
针对上述存在的问题，本发明公开了一种混合存储器连续读的方法，其具体的技术方案为：
一种混合存储器连续读的方法，其特征在于，所述混合存储器包括第一存储模块、第二存储模块和存储控制器，且所述第一存储模块的读/写特性优于所述第二存储模块的读/写特性，所述第二存储模块的存储容量大于所述第一存储模块的存储容量，所述方法包括：
利用所述存储控制器统计所述第一存储模块中数据连续读写的使用频率；
若存储在所述第一存储模块中的第一数据执行连续读操作频率大于预设值且写操作频率低于预设值，将所述第一存储模块中存储的第一数据存储至所述第二存储模块中。
上述的方法，其特征在于，所述第一存储模块和所述第二存储模块由NAND闪存存储器芯片和/或新型存储器芯片构成。
上述的方法，其特征在于，所述NAND闪存存储器芯片包括单层单元型NAND芯片、双层单元型NAND芯片、三层单元型NAND芯片和3D-NAND芯片。
上述的方法，其特征在于，所述新型存储器芯片包括相变存储器，磁性随机存储器,阻变式存储器，铁电存储器。
上述的方法，其特征在于，所述第一存储模块和所述第二存储模块均与存储控制器连接，以通过所述存储控制器对所述第一数据的读写操作频率进行统计，并将所述第一数据存储至所述第二存储模块。
上述技术方案具有如下优点或有益效果：
本申请设计的一种混合存储器连续读的方法，把经常连续读且很少写操作的数据保存在NAND混合存储器中的最后一级或几级的芯片或保存在新型混合存储器中的NAND存储器芯片中，而不占用单层单元型芯片或新型存储器芯片的存储空间，从而使单层单元型芯片或新型存储器芯片有更多的空间存放别的需要频繁随机读或者写的数据，提高NAND混合存储器和新型混合存储器的性能。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是最后一级的NAND存储器芯片示意图；
图2每一级芯片都由存储控制器控制对其进行读写操作以及执行一些特定算法示意图；
图3是数据被读出的延迟示意图；
图4是NAND存储器芯片中存储的结构示意图；
图5是NAND混合存储器中有四级结构示意图；
图6是本申请的结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
如图6所示，本发明设计一种混合存储器连续读的方法，具体的该混合存储器中包括有第一存储模块、第二存储模块和存储控制器，且第一存储模块的读/写特性优于第二存储模块的读/写特性，第二存储模块的存储容量大于第一存储模块的存储容量。为了实现该混合存储器连续读，利用存储控制器统计第一存储模块中数据的使用频率；若第一存储模块中第一数据的连续读频率达到预设值且写操作频率低于预设值，将第一存储模块中的存储的第一数据存储至第二存储模块中。这样的数据转存是因为第一存储模块中的第一数据的连续读操作频率大于第一数据的写操作频率。因为有这样一个特性，所以将第一存储模块中的存储数据通过存储控制器进行转存，这样可以实现数据在混合存储器中连续读。
在本发明中，具体的，第一存储模块和第二存储模块由NAND闪存存储器芯片和/或新型存储器芯片构成，且第一存储模块包括单层单元型的NAND芯片(SLC)，第二存储模块包括双层单元型NAND芯片(MLC)、三层单元型NAND芯片(TLC)和3D-NAND型芯片。且一存储控制器与第一存储模块和第二存储模块连接，以通过存储控制器将第一数据存储至第二存储模块中。
具体的，第一存储模块和第二存储模块之间的比较如下表格：
读写速度 擦写次数 容量 成本
SLC 最快 最多 最小 最高
MLC 快 多 小 高
TLC 慢 少 大 低
3D-NAND 最慢 最少 最大 最低
由此表格可知，在NAND混合存储器中，按照芯片类型的顺序SLC，MLC，TLC，3D-NAND，读写速度越来越慢，可擦写的次数也越来越少，而容量则是越来越大，成本也越来越低，为了使这些不同类型的芯片构成的NAND混合存储器芯片的性能和寿命达到最优。在使用时通常把那些用户最频繁读或者写的数据保存在读写速度快且可擦写次数高的单层单元型NAND芯片中，相反把用户最不经常读或者写的数据保存在读写速度慢且可擦写次数低的后一级的芯片中。
另一种混合存储器由新型存储器芯片和NAND存储器芯片组成如图2所示，第一存储模块包括新型存储器芯片，其中新型存储器芯片可以是相变存储器(PCM)，磁性随机存储器(MRAM),阻变式存储器(RRAM)，铁电存储器(FeRAM)等，最后一级的NAND存储器芯片可以是图1中的任意一种或者多种类型的NAND芯片。图2中每一级芯片都由存储控制器控制对其进行读写操作以及执行一些特定算法，即通过存储控制器对第一数据进行连续读写操作频率的统计，比如数据管理，磨损均衡等。各级存储芯片的优缺点如下表格所示，
由此表格可知，在新型混合存储器中按照新型存储器芯片，NAND存储器芯片的顺序读写速度越来越慢，可擦写的次数也越来越少，成本也越来越低，为了使这些不同类型的芯片构成的NAND混合存储器芯片的性能和寿命达到最优。在使用时通常把那些用户最频繁读或者写的数据保存在读写速度快且可擦写次数高的新型存储器芯片中，相反把用户最不经常读或者写的数据保存在读写速度慢且可擦写次数低的后一级的NAND芯片中。这样的混合存储器利用各自的优点比如读写速度快，容量大，擦写次数高，满足存储系统对大容量，高性能的要求。
对于NAND混合存储器来说，在读数据时都是以页为单位进行读操作的。一次读操作，一个页的所有数据都会从存储单元经感应放大器读出存到读数据锁存器中,这个过程中，SLC的速度要比MLC快的多，MLC比TLC快，TLC比3D-NAND快。然后控制器再将读数据锁存器中的指定数据传递到输出端口，该延时是由数字逻辑电路决定的，因而SLC，MLC，TLC，3D-NAND之间的速度相差不大，数据被读出的延迟图如图3所示。由图3可知数据对于SLC，MLC，TLC，3D-NAND来说数据被感应放大器读出的速度相差很大，但是数据从锁存器到数据被输出的速度相差不大。如果对一个页地址中的数据进行连续读(burst read)，也就是说该页中的数据只需一次性读到感应放大器，然后数据就可从读数据锁存器中依次输出。由此可见，3D-NAND存储器芯片的读速度和单层单元型NAND芯片的连续读速度相差并不大。由此可见对NAND混合存储器来说，3D-NAND的连续读操作性能与SLC的连续读操作性能相比相差不大，同样对新型混合存储器来说，NAND存储器芯片的连续读操作性能与新型存储器的连续读操作性能相比相差也不大。而在NAND混合存储器中，SLC相对于MLC，TLC和3D-NAND来说，不仅存储容量小，而且成本高。在新型混合存储器中新型存储器芯片相对于NAND存储器芯片来说，不仅存储容量小，而且成本也是高很多。因此为了充分利用NAND混合存储器中SLC或新型混合存储器中新型存储器芯片的性能。
所以本发明设计一种混合存储器连续读的方法。
在NAND混合存储器或新型混合存储器中，单层单元型芯片或新型存储器芯片的随机读写速度要比3D-NAND存储器快，系统会把一些频繁读或者写的数据保存在读写速度快的单层单元型芯片或新型存储器芯片中。对于一些数据来说，其需要经常被系统读取，但是系统很少更新其值，这样的数据系统也会存放在单层单元型芯片或新型存储器芯片中。如果这些数据属于连续读(burst read)操作就能得到的连续读数据类型,按照本发明提出的一种混合存储器连续读的方法,把这些频繁连续读(burst read)而很少写的数据,存储在NAND混合存储器中的最后一级或几级的芯片或保存在新型混合存储器中的NAND存储器芯片。
本发明提出的一种混合存储器连续读的方法，把系统频繁连续读且很少写的数据存放到NAND混合存储器中的最后一级或几级的芯片或保存在新型混合存储器中的NAND存储器芯片中，该数据属于连续读数据，数据在NAND混合存储器中的最后一级或几级的芯片或在新型混合存储器中的NAND存储器芯片中存储的结构如图4所示。把连续读取的数据存放在NAND混合存储器中的最后一级或几级的芯片或保存在新型混合存储器中的NAND存储器芯片中的相同页中，如数据1_1，1_2到1_N存放在页1中，数据P_1，P_2到P_N存放在页P中。当系统连续读取页1中的数据时，页1中的数据就会一次性由感应放大器读出到读数据锁存器中，然后数据1_1，1_2，到1_N就会连续从读数据锁存器中传送给上一级系统。此时系统连续读取数据1_1，1_2和1_N的速度，和系统连续读取存放在单层单元型芯片或新型存储器芯片中该数据的速度相差并不大。
现举一实例说明本发明，假设NAND混合存储器中有四级结构如图5所示，该NAND混合存储器包含SLC，MLC，TLC和3D-NAND四种类型的芯片。其中单层单元型芯片的容量是X，NAND混合存中3D-NAND型芯片的容量是Q,单层单元型芯片的容量X要小于3D-NAND型芯片的容量Q，也即是X<Q。单层单元型芯片中存储的连续读且很少写的数据大小是Z(Z<＝X)，双层单元型芯片中有频繁被系统写访问(非连续读)的数据P(P<＝Z)。当单层单元型芯片存储已满时，按照本发明提出的一种混合存储器连续读的方法，系统把单层单元型芯片中连续读且很少写的数据Z，存放到3D-NAND芯片中，同时把双层单元型芯片中最经常被写的数据P存放到单层单元型芯片释放的空间中，从而达到了充分利用单层单元型芯片的目的。
综上所述，本申请设计的一种混合存储器连续读的方法，把经常连续读且很少写操作的数据保存在NAND混合存储器中的最后一级或几级的芯片或保存在新型混合存储器中的NAND存储器芯片中，而不占用单层单元型芯片或新型存储器芯片的存储空间，从而使单层单元型芯片或新型存储器芯片有更多的空间存放别的需要频繁随机读或者写的数据，提高NAND混合存储器和新型混合存储器的性能。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (2)

1.一种混合存储器连续读的方法，其特征在于，所述混合存储器包括第一存储模块、第二存储模块和存储控制器，且所述第一存储模块的读/写特性优于所述第二存储模块的读/写特性，所述第二存储模块的存储容量大于所述第一存储模块的存储容量，所述方法包括：
利用所述存储控制器统计所述第一存储模块中数据连续读写的使用频率；
若存储在所述第一存储模块中的第一数据执行连续读操作频率大于预设值且写操作频率低于预设值，将所述第一存储模块中存储的第一数据存储至所述第二存储模块中；
所述方法还包括：
当第一存储模块储存已满时，将需要连续读而很少写的数据从读写性能优异的第一存储模块中存入第二存储模块从而在不影响读取数度的情况下充分利用第一存储模块性能，并且还可以将存储于第二存储模块的频繁写的数据存入第一存储模块；
所述第一存储模块由单层单元型的NAND芯片和/或新型存储器芯片构成；
所述第二存储模块由双层单元型NAND芯片和/或三层单元型NAND芯片和/或3D-NAND芯片构成；
所述的连续读操作是指连续地址的数据读取，包括存储器中一整页的数据读取至锁存器中。
2.根据权利要求1所述的方法，其特征在于，所述新型存储器芯片包括相变存储器，磁性随机存储器，阻变式存储器，铁电存储器。
CN201610061365.4A 2016-01-28 2016-01-28 一种混合存储器连续读的方法 Active CN105739925B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610061365.4A CN105739925B (zh) 2016-01-28 2016-01-28 一种混合存储器连续读的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610061365.4A CN105739925B (zh) 2016-01-28 2016-01-28 一种混合存储器连续读的方法

Publications (2)

Publication Number Publication Date
CN105739925A CN105739925A (zh) 2016-07-06
CN105739925B true CN105739925B (zh) 2019-06-25

Family

ID=56247896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610061365.4A Active CN105739925B (zh) 2016-01-28 2016-01-28 一种混合存储器连续读的方法

Country Status (1)

Country Link
CN (1) CN105739925B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102999456A (zh) * 2011-09-14 2013-03-27 索尼公司 信息处理装置和信息处理方法
CN104268099A (zh) * 2014-08-29 2015-01-07 浪潮(北京)电子信息产业有限公司 一种管理数据读写的方法及装置
CN104331252A (zh) * 2014-10-10 2015-02-04 上海新储集成电路有限公司 异构nand固态硬盘结构及其数据读取管理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909902B1 (ko) * 2007-04-27 2009-07-30 삼성전자주식회사 플래쉬 메모리 장치 및 플래쉬 메모리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102999456A (zh) * 2011-09-14 2013-03-27 索尼公司 信息处理装置和信息处理方法
CN104268099A (zh) * 2014-08-29 2015-01-07 浪潮(北京)电子信息产业有限公司 一种管理数据读写的方法及装置
CN104331252A (zh) * 2014-10-10 2015-02-04 上海新储集成电路有限公司 异构nand固态硬盘结构及其数据读取管理方法

Also Published As

Publication number Publication date
CN105739925A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN107357534A (zh) 一种闪存块模式的动态切换方法及系统
CN105373342B (zh) 异构统一存储器
US8819359B2 (en) Hybrid interleaving in memory modules by interleaving physical addresses for a page across ranks in a memory module
CN103838853B (zh) 一种基于不同存储介质的混合文件系统
CN102043721B (zh) 闪存存储管理方法
CN103049216B (zh) 固态硬盘及其数据处理方法、系统
CN104461389B (zh) 一种混合存储器中数据迁移的自学习的方法
CN110058800A (zh) 具有根据存储设备容量利用编程的单元存储密度模式的存储设备
US8639891B2 (en) Method of operating data storage device and device thereof
CN108228478A (zh) 一种ssd写性能的提高方法及装置
CN101673246A (zh) 一种高效的先进先出数据池读写方法
US20210312990A1 (en) Method, associated memory device and controller thereof for performing programming management
CN111158579A (zh) 固态硬盘及其数据存取的方法
CN104484128A (zh) 基于一读一写存储器的多读多写存储器及其实现方法
CN102819494A (zh) 一种闪存顺序写入时的优化方法
CN102541769A (zh) 一种存储器接口访问控制方法及装置
US20120079169A1 (en) Method for performing meta block management, and associated memory device and controller thereof
CN101739350B (zh) 存储器储存装置及其控制方法
CN107766002A (zh) 一种基于混合存储设备的虚拟混合文件系统
CN105739925B (zh) 一种混合存储器连续读的方法
CN105739923A (zh) 一种可配置的数据管理方法
CN105912279B (zh) 固态存储回收系统及固态存储回收方法
CN104035897A (zh) 一种存储控制器
CN104750621A (zh) 缓存方法及控制系统
CN105892949A (zh) 一种提高混合固态硬盘性能的方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant