CN105892949A - 一种提高混合固态硬盘性能的方法及系统 - Google Patents
一种提高混合固态硬盘性能的方法及系统 Download PDFInfo
- Publication number
- CN105892949A CN105892949A CN201610200191.5A CN201610200191A CN105892949A CN 105892949 A CN105892949 A CN 105892949A CN 201610200191 A CN201610200191 A CN 201610200191A CN 105892949 A CN105892949 A CN 105892949A
- Authority
- CN
- China
- Prior art keywords
- memory chip
- chip group
- level
- performance
- state hard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及一种硬盘性能的方法及系统,尤其涉及一种提高混合固态硬盘读写性能的方法及系统。混合固态硬盘包括N级存储器芯片组,N为大于2的自然数;若在预设的时间内,第K级存储器芯片组中的某个物理地址或者数据块地址超过预设次数的写后读操作,其中K为大于或等于1且小于N的整数,则将物理地址或数据块地址存储的数据从第K级存储器芯片组迁移至第M级存储器芯片组中,M为大于或等于0且小于K的整数,第M级存储器芯片组的读写性能优于第K级存储器芯片组的读写性能。本发明将频繁发生写后读操作的数据,从低一级性能的存储器中搬至高一级性能的存储器芯片组中,加快对数据的读写速度,提高了混合固态硬盘的性能。
Description
技术领域
本发明涉及一种硬盘读写操作,尤其涉及一种提高混合固态硬盘读写性能的方法及系统。
背景技术
固态硬盘(SSD)已经进入存储市场的主流行列,以其具有抗震抗摔、读取速度快、功耗低、重量低、噪音低等优越性,已经被越来越多的使用到了笔记本硬盘、微硬盘、移动固态硬盘等计算机领域。固态硬盘根据其存储介质可分为单一型存储的固态硬盘和混合型固态硬盘。混合固态硬盘可以是由不同类型的NAND存储器(计算机闪存设备,例如NAND gate,与非门)构成的混合固态硬盘,比如由单层单元NAND存储器(SLC)或双层单元NAND存储器(MLC)或三层单元NAND存储器(TLC)或3D-NAND存储器(3D-NAND)不同类型的NAND存储器构成的混合固态硬盘,也可以是NAND存储器与新型存储器构成的混合固态硬盘,所述的新型存储器例如相变存储器(PCM),磁性随机存储器(MRAM),阻变式存储器(RRAM),铁电存储器(FeRAM)。其中,由不同类型的NAND存储器组构成的混合固态硬盘,如图1所示,沿着箭头方向,NAND存储器的读写速度、擦除速度都在逐渐下降,因此其性能也是逐渐级降低。由NAND存储器与新型存储器构成的混合固态硬盘,如图2所示,相比NAND存储器,新型存储器的读写性能要更忧。
在NAND存储器中,系统是以页(page)为单位进行数据读写,以数据块(block)为单位进行数据擦除。写操作延时远大于读操作延时,而擦除操作的延时要远远大于读写操作。在对混合硬盘进行数据操作时,经常会发生一种写后读操作,即对数据进行写操作后立马对该数据进行读操作,由于写操作延时大于读操作延时,此时系统必须要等待写操作完成才能读取数据,因此系统性能会因此降低。如果数据是就地更新,还必须进行一次擦除操作才能进行写操作,因此系统性能会进一步降低。由于写操作延时远大于读操作延时,如果系统对某一级存储器的某个物理地址(例如页地址)或者数据块地址进行频繁写后读操作,那么系统性能会大大降低,而且级数越大,性能降低的越厉害,影响设备的性能。
发明内容
针对目前固态硬盘写操作延时大于读操作延时,导致系统性能降低的问题,本发明提供一种提高混合固态硬盘性能的方法及系统。
本发明解决技术问题所采用的技术方案为:
一种提高混合固态硬盘性能的方法,所述混合固态硬盘包括N级存储器芯片组,其中,N为大于2的自然数;
若在预设的时间内,第K级存储器芯片组中的某个物理地址或者数据块地址超过预设次数的写后读操作,其中K为大于或等于1且小于N的整数,则将所述物理地址或数据块地址存储的数据从第K级存储器芯片组迁移至第M级存储器芯片组中,其中M为大于或等于0且小于K的整数;
其中,所述第M级存储器芯片组的读写性能优于第K级存储器芯片组的读写性能。
优选地,每一级存储器芯片组由多个同一类型的存储器芯片构成。
优选地,通过控制器将所述物理地址或数据块地址存储的数据从第K级存储器芯片组迁移至第M级存储器芯片组中。
优选地,所述N级存储器芯片组包括多级新型存储器芯片组和/或多级NAND存储器芯片组。
优选地,所述多级NAND存储器芯片组包括:SLC NAND存储器芯片组和/或MLC NAND存储器芯片组和/或TLC NAND存储器芯片组和/或3D NAND存储器芯片组。
优选地,所述多级新型存储器芯片组包括PCM存储器芯片组和/或MRAM存储器芯片组和/或RRM存储器芯片组和/或FeRAM存储器芯片组。
一种提高混合固态硬盘性能的系统,所述混合固态硬盘包括:
N级存储器芯片组,其中,N为大于2的自然数,存储器芯片组随着级数的增加,存储器芯片组的读写性能逐级降低;
控制器,若在预设的时间内,第K级存储器芯片组中的某个物理地址或者数据块地址超过预设次数的写后读操作,其中K为大于或等于1且小于N的整数,则所述控制器将所述物理地址或数据块地址存储的数据从第K级存储器芯片组迁移至第M级存储器芯片组中,其中M为大于或等于0且小于K的整数。
优选地,每一级存储器芯片组由多个同一类型的存储器芯片构成。
优选地,所述N级存储器芯片组包括多级新型存储器芯片组和/或多级NAND存储器芯片组。
本发明的有益效果:本发明提出一种提高混合固态硬盘性能的方法和系统,在由多级存储器芯片组组成的混合固态硬盘中,将频繁发生写后读操作的数据,从低一级的存储器中搬至高一级的存储器芯片组中,加快对数据的读写速度,从而提高混合固态硬盘的性能。
附图说明
图1为由不同类型的NAND存储器芯片组构成的混合固态硬盘的结构示意图;
图2为由新型存储器芯片组与NAND存储器芯片组构成的混合固态硬盘的结构示意图;
图3为混合固态硬盘的结构示意图;
图4为实施例中的由相变存储器芯片组和3D NAND存储器芯片组构成的混合固态硬盘;
图5为图4所示的混合固态硬盘的某数据块内部的写后读示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
本发明提出一种提高混合固态硬盘的性能的方法,所述混合固态硬盘的结构如图3所示。混合固态硬盘由控制器和存储器这两部分构成。存储器由多级存储器芯片组组成,该实施例中的存储器由N(N为大于2的自然数)级不同类型的存储器芯片组组成,即由不同类型的第L_0级存储器芯片组到L_N-1级存储器芯片组组成。值得注意的是,每一级存储器芯片组是由同一类型的存储器芯片构成的。
混合固态硬盘可以由多级NAND存储器芯片组构成,例如SLC(单层单元)NAND存储器芯片组和/或MLC(双层单元)NAND存储器芯片组和/TLC(三层单元)NAND存储器芯片组和/3D NAND存储器芯片组。也可以是由多级新型存储器芯片组构成,例如PCM存储器(相变存储器)芯片组和/或MRAM存储器(磁性随机存储器)芯片组和/或RRAM存储器(阻变式存储器)芯片组和/或FeRAM存储器(铁电存储器)芯片组。当然,还可以是由上述的任意一种NAND存储器芯片组和任意一种新型存储器芯片组构成。
本发明的混合固态硬盘随着存储器芯片组级数的增加,存储器芯片组的读写性能逐渐降低。例如,从第L_0级存储器芯片组到第L_N-1级存储器芯片组这种排序方式,其级数是在不断增加,但是存储器芯片组的读写性能却逐级降低。当然,这种排序方式在物理结构上并不局限于将最低一级的存储器芯片组,例如第L_0级存储器芯片组,放置在如图3所示的所有存储器芯片组中的最上层;也可以将该第L_0级存储器芯片组放置在最下层,并随着级数的增加,依次往上堆叠更高的级数的存储器芯片组,例如第L_1级存储器芯片组。但是,无论采用哪种物理结构,都遵循随着存储器芯片组级数的增加,存储器芯片组的读写性能却逐渐降低的效果。
本发明提出的一种提高混合固态硬盘的性能的方法,如果在预设的一段时间内,系统对第K(K为大于或等于1且小于N的整数)级芯片存储器中的某个物理地址或者数据块地址进行预设次数的写后读操作,那么就将该物理地址或整个数据块地址上的数据从第K级存储器芯片组迁移至第M(M为大于或等于0且小于K的整数)级存储器芯片组中。由于第M级存储器芯片组的读写性能都要优于第K级存储器芯片组,因此系统对所述数据进行写后读操作的延迟会大大降低,从而提高整个混合固态硬盘的性能。
下面举一具体实施例作进一步阐述:
图4所示,是由相变存储器芯片组、3D NAND存储器芯片组和控制器组成的混合固态硬盘。其中,相变存储器芯片组的读写速度远优于3D NAND存储器芯片组,且相变存储器芯片组无需擦除操作,因此相变存储器芯片组的性能要远优于3D NAND存储器芯片组。
假设对3D NAND存储器芯片组中的某个空白数据块来说,预设的短时间内,如果系统将数据D1写到页地址A1中,假设其写延迟为TD1。如果在TD1时间范围内,系统又对页地址A1进行读操作,如图5所示,则对页地址A1来说发生了一次写后读操作。如果系统在预设的短时间内在该数据块中发生这种预设次数的写后读操作,那么控制器就将该数据块中的所有数据迁移至上一级的相变存储器芯片组中,由于相变存储器芯片组的性能要远优于3D NAND存储器芯片组,因此采用该方法的混合固态硬盘读写性能大大提高,系统性能也会得到提高。
此外,还提出一种提高混合固态硬盘性能的系统,包括N(N为大于2的自然数)级存储器芯片组和控制器。存储器芯片组随着级数的增加,存储器芯片组的读写性能逐级降低。若在预设的时间内,第K级存储器芯片组中的某个物理地址或者数据块地址超过预设次数的写后读操作,其中K为大于或等于1且小于N的整数,则控制器将物理地址或数据块地址存储的数据从第K级存储器芯片组迁移至第M级存储器芯片组中,其中M为大于或等于0且小于K的整数;其中,第M级存储器芯片组的读写性能优于第K级存储器芯片组的读写性能。需要注意的是,每一级存储器芯片组由多个同一类型的存储器芯片构成。另外,N级存储器芯片组可以由多级新型存储器芯片组和/或多级NAND存储器芯片组组成。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所做出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。
Claims (9)
1.一种提高混合固态硬盘性能的方法,其特征在于,所述混合固态硬盘包括N级存储器芯片组,其中,N为大于2的自然数;
若在预设的时间内,第K级存储器芯片组中的某个物理地址或者数据块地址超过预设次数的写后读操作,其中K为大于或等于1且小于N的整数,则将所述物理地址或数据块地址存储的数据从第K级存储器芯片组迁移至第M级存储器芯片组中,其中M为大于或等于0且小于K的整数,
其中,所述第M级存储器芯片组的读写性能优于第K级存储器芯片组的读写性能。
2.根据权利要求1所述的提高混合固态硬盘性能的方法,其特征在于,每一级存储器芯片组由多个同一类型的存储器芯片构成。
3.根据权利要求1所述的提高混合固态硬盘性能的方法,其特征在于,通过控制器将所述物理地址或数据块地址存储的数据从第K级存储器芯片组迁移至第M级存储器芯片组中。
4.根据权利要求1所述的提高混合固态硬盘性能的方法,其特征在于,所述N级存储器芯片组包括多级新型存储器芯片组和/或多级NAND存储器芯片组。
5.根据权利要求4所述的提高混合固态硬盘性能的方法,其特征在于,所述多级NAND存储器芯片组包括:SLC NAND存储器芯片组和/或MLC NAND存储器芯片组和/或TLC NAND存储器芯片组和/或3D NAND存储器芯片组。
6.根据权利要求4所述的提高混合固态硬盘性能的方法,其特征在于,所述多级新型存储器芯片组包括PCM存储器芯片组和/或MRAM存储器芯片组和/或RRM存储器芯片组和/或FeRAM存储器芯片组。
7.一种提高混合固态硬盘性能的系统,其特征在于,所述混合固态硬盘包括:
N级存储器芯片组,其中,N为大于2的自然数,存储器芯片组随着级数的增加,存储器芯片组的读写性能逐级降低;
控制器,若在预设的时间内,第K级存储器芯片组中的某个物理地址或者数据块地址超过预设次数的写后读操作,其中K为大于或等于1且小于N的整数,则所述控制器将所述物理地址或数据块地址存储的数据从第K级存储器芯片组迁移至第M级存储器芯片组中,其中M为大于或等于0且小于K的整数;
其中,所述第M级存储器芯片组的读写性能优于第K级存储器芯片组的读写性能。
8.根据权利要求7所述的提高混合固态硬盘性能的系统,其特征在于,每一级存储器芯片组由多个同一类型的存储器芯片构成。
9.根据权利要求7所述的提高混合固态硬盘性能的系统,其特征在于,所述N级存储器芯片组包括多级新型存储器芯片组和/或多级NAND存储器芯片组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610200191.5A CN105892949B (zh) | 2016-03-31 | 2016-03-31 | 一种提高混合固态硬盘性能的方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610200191.5A CN105892949B (zh) | 2016-03-31 | 2016-03-31 | 一种提高混合固态硬盘性能的方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105892949A true CN105892949A (zh) | 2016-08-24 |
CN105892949B CN105892949B (zh) | 2018-12-18 |
Family
ID=57011828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610200191.5A Active CN105892949B (zh) | 2016-03-31 | 2016-03-31 | 一种提高混合固态硬盘性能的方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105892949B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110275678A (zh) * | 2019-05-30 | 2019-09-24 | 中电海康集团有限公司 | 一种基于stt-mram的固态存储器件随机访问性能提升方法 |
CN112035061A (zh) * | 2020-08-17 | 2020-12-04 | 鹏城实验室 | 固态硬盘资源分配方法、装置和存储介质 |
CN112558865A (zh) * | 2020-12-02 | 2021-03-26 | 成都佰维存储科技有限公司 | 突发数据读写方法、装置、可读存储介质及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1533571A (zh) * | 2002-03-19 | 2004-09-29 | 索尼株式会社 | 记录介质、记录方法以及记录和再现设备 |
US20080181040A1 (en) * | 2007-01-26 | 2008-07-31 | Media Tek Inc. | N-port memory circuits allowing M memory addresses to be accessed concurrently and signal processing methods thereof |
US20140071752A1 (en) * | 2007-10-24 | 2014-03-13 | G. R. Mohan Rao | Nonvolatile memory systems with embedded fast read and write memories |
CN103811051A (zh) * | 2014-02-17 | 2014-05-21 | 上海新储集成电路有限公司 | 一种分层存储器阵列及其工作方法 |
-
2016
- 2016-03-31 CN CN201610200191.5A patent/CN105892949B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1533571A (zh) * | 2002-03-19 | 2004-09-29 | 索尼株式会社 | 记录介质、记录方法以及记录和再现设备 |
US20080181040A1 (en) * | 2007-01-26 | 2008-07-31 | Media Tek Inc. | N-port memory circuits allowing M memory addresses to be accessed concurrently and signal processing methods thereof |
US20140071752A1 (en) * | 2007-10-24 | 2014-03-13 | G. R. Mohan Rao | Nonvolatile memory systems with embedded fast read and write memories |
CN103811051A (zh) * | 2014-02-17 | 2014-05-21 | 上海新储集成电路有限公司 | 一种分层存储器阵列及其工作方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110275678A (zh) * | 2019-05-30 | 2019-09-24 | 中电海康集团有限公司 | 一种基于stt-mram的固态存储器件随机访问性能提升方法 |
CN110275678B (zh) * | 2019-05-30 | 2022-11-11 | 中电海康集团有限公司 | 一种基于stt-mram的固态存储器件随机访问性能提升方法 |
CN112035061A (zh) * | 2020-08-17 | 2020-12-04 | 鹏城实验室 | 固态硬盘资源分配方法、装置和存储介质 |
CN112035061B (zh) * | 2020-08-17 | 2024-05-10 | 鹏城实验室 | 固态硬盘资源分配方法、装置和存储介质 |
CN112558865A (zh) * | 2020-12-02 | 2021-03-26 | 成都佰维存储科技有限公司 | 突发数据读写方法、装置、可读存储介质及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN105892949B (zh) | 2018-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10146292B2 (en) | Power management | |
US9846542B2 (en) | Storage controller, storage device, storage system and method of operating the storage controller | |
EP3149732B1 (en) | Methods and systems for staggered memory operations | |
WO2016107442A1 (zh) | 将数据写入固态硬盘的方法及固态硬盘 | |
US9460006B2 (en) | Nonvolatile memory system, system including the same, and method of adaptively adjusting user storage region in the same | |
TWI459200B (zh) | 邏輯位址轉譯 | |
US8725927B2 (en) | Hot memory block table in a solid state storage device | |
CN106873912B (zh) | Tlc芯片固态硬盘的动态分区存储方法及装置、系统 | |
US8417879B2 (en) | Method for suppressing errors, and associated memory device and controller thereof | |
KR102380986B1 (ko) | 역방향 프로그램용 소스측 사전충전 및 부스팅 개선 | |
CN103838853A (zh) | 一种基于不同存储介质的混合文件系统 | |
CN101419573A (zh) | 一种存储管理的方法、系统和存储设备 | |
CN105096964A (zh) | 数据存储设备的减振 | |
US11210005B2 (en) | Unbalanced plane management method, associated data storage device and controller thereof | |
US11334281B2 (en) | Storage device, memory controller and operating method of the memory controller | |
CN105892949A (zh) | 一种提高混合固态硬盘性能的方法及系统 | |
CN113821158A (zh) | 一种快闪存储器、存储介质转换方法及计算装置 | |
CN103793332A (zh) | 基于内存的数据存储方法、装置、处理器和电子设备 | |
KR101070511B1 (ko) | Ssd 컨트롤러 및 ssd 컨트롤러의 동작 방법 | |
US11024393B1 (en) | Read operation for non-volatile memory with compensation for adjacent wordline | |
US20240028252A1 (en) | Quick charge loss mitigation using two-pass controlled delay | |
KR101027687B1 (ko) | 라이트 동작을 제어하는 반도체 스토리지 시스템 및 그 제어 방법 | |
CN105426129A (zh) | 一种优化混合存储器数据存储的方法 | |
US11281573B2 (en) | Modification-frequency-based tiered data storage and garbage collection system | |
US10430114B2 (en) | Buffer operations in memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |