TWI459200B - 邏輯位址轉譯 - Google Patents

邏輯位址轉譯 Download PDF

Info

Publication number
TWI459200B
TWI459200B TW101107521A TW101107521A TWI459200B TW I459200 B TWI459200 B TW I459200B TW 101107521 A TW101107521 A TW 101107521A TW 101107521 A TW101107521 A TW 101107521A TW I459200 B TWI459200 B TW I459200B
Authority
TW
Taiwan
Prior art keywords
group
offset
physical
data associated
data
Prior art date
Application number
TW101107521A
Other languages
English (en)
Other versions
TW201250470A (en
Inventor
Martin L Culley
Troy A Manning
Troy D Larsen
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201250470A publication Critical patent/TW201250470A/zh
Application granted granted Critical
Publication of TWI459200B publication Critical patent/TWI459200B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)
  • Executing Machine-Instructions (AREA)

Description

邏輯位址轉譯
本發明大致係關於半導體記憶體器件、方法及系統，且更特定言之，係關於邏輯位址轉譯。
通常提供記憶體器件作為電腦或其他電子器件中的內部半導體積體電路。有許多不同類型之包含揮發性記憶體及非揮發性記憶體之記憶體。揮發性記憶體可能需要電力來維持其之資料且亦包含隨機存取記憶體(RAM)、動態隨機存取記憶體(DRAM)及同步動態隨機存取記憶體(SDRAM)等。非揮發性記憶體可藉由在不提供電力時保留所儲存之資料而提供持續資料且亦可包含NAND快閃記憶體、NOR快閃記憶體、唯讀記憶體(ROM)、電可抹除可程式化ROM(EEPROM)、可抹除可程式化ROM(EPROM)及相變隨機存取記憶體(PCRAM)等。
記憶體器件可組合在一起以形成一固態驅動器(SSD)。一固態驅動器除了包含各種其他類型之非揮發性記憶體及揮發性記憶體之外亦可包含非揮發性記憶體(例如，NAND快閃記憶體及NOR快閃記憶體)及/或亦可包含揮發性記憶體(例如，DRAM及SRAM)。快閃記憶體器件(包含浮動閘極快閃器件及使用將電荷捕捉中的資料儲存於氮化物層中的半導體-氧化物-氮化物-氧化物半導體及金屬-氧化物-氮化物-氧化物-半導體電容器結構之電荷捕捉快閃(CTF)器件)可用作為用於一寬範圍之電子應用之非揮發性記憶 體。快閃記憶體器件通常使用容許高記憶體密度、高可靠性及低消耗功率之一電晶體記憶體單元。
由於一固態驅動器在效能、大小、重量、強度、操作溫度範圍及功率消耗方面優於硬碟機，故該SSD可取代硬碟機作為用於一電腦之主儲存器件。例如，由於磁碟驅動器缺乏移動部件(其可避免搜尋時間及潛伏期)，故當相較於磁碟部件及與磁碟部件驅動器相關聯之其他電機械延時器時，SSD可具有優異效能。SSD製造商可使用非揮發性快閃記憶體來產生可不使用內部電池供應之快閃SSD，因此容許該驅動器更多樣化及緊湊。
一SSD可包含多個記憶體器件，例如，多個記憶體晶片(如本文所使用，「多個」某物可指此等物之一者或多者，例如，多個記憶體器件可指一或多個記憶體器件)。如一般技術者將瞭解，一記憶體晶片可包含多個晶粒及/或邏輯單元(LUN)。各晶粒可包含多個記憶體陣列及其上之周邊電路。該記憶體陣列可包含組織至多個實體頁中的多個記憶體單元，及該等實體頁可組織至多個區塊中。
SSD可包含一邏輯位址(LA)表，諸如，一邏輯區塊位址(LBA)表。一LBA表可用於記錄將資料之邏輯位址轉譯(例如，連結)成一SSD之記憶體陣列中的資料之實體位置之資訊。該LBA表可儲存於固態驅動器之揮發性記憶體中，及該LBA之副本亦可儲存於該固態驅動器之非揮發性記憶體中。當一命令(例如，讀取請求及/或寫入請求)起始於固態驅動器中時，該LBA表可用於轉譯(例如，定位)該固態驅 動器中的資料之實體位置。可藉由一主機起始用於讀取及/或寫入一特定邏輯位址處之資料之一讀取請求及/或寫入請求。可於該LBA表中找到邏輯位址且接著可指示一對應實體位址。該固態驅動器可自該經指示之實體位址讀取資料以完成該固態驅動器之讀取請求及/或該固態驅動器可將該資料寫入至該經指示之實體位址以完成該固態驅動器之寫入請求。
加密資料可儲存於固態記憶體器件中且有一主機可將LBA之一範圍視為一群組之例子。例如，加密密鑰可與特定LBA範圍相關聯。該多個加密密鑰可用於加密儲存於記憶體器件中的資料。
本發明包含用於邏輯位址轉譯之方法。一此方法包含接收與一LA相關聯之一命令，其中該LA係在LA之一特定範圍中；及使用對應於在寫入與除了特定範圍外之LA之一範圍相關聯之資料時跳過之實體位置之一數量之一偏移將該LA轉譯成記憶體中的一實體位置。
在本發明之下列詳細描述中，參考形成該等實施例之一部分之附圖，及該等附圖經由繪示來展示其中可怎樣實踐之本發明之一或多個實施例。此等實施例予以充分詳細地描述以使一般技術者能實踐本發明之實施例，且應理解，亦可利用其他實施例，且在不脫離本發明之範疇之情況下作程序變化、電變化及/或結構變化。如本文所使用，指定項「N」(特定關於圖式中的參考數字)指示經此指定之 多個特定特徵可包含於本發明之一或多個實施例。
該等圖在本文依循一編號慣例，其中第一個阿拉伯數字或其他阿拉伯數字對應於圖式號碼及其餘阿拉伯數字識別該圖式中的一元件或組件。可藉由使用類似阿拉伯數字識別不同圖之間的類似元件或組件。例如，108可參考圖1中的元件「08」，及一類似元件可參考為圖2中的208。如瞭解，可添加、交換及/或消除展示於本文之各種實施例中的元件以便提供本發明之多個額外實施例。此外，如瞭解，圖中提供之元件之比例及相對尺度意欲繪示本發明之某些實施例，且不應視為一限制意義。
圖1係根據本發明之一或多個實施例之包含至少一記憶體系統104之一計算系統100之一功能方塊圖。在圖1中繪示之實施例中，記憶體系統104(例如，一固態驅動器(SSD))可包含一控制器108及一或多個固態記憶體器件110-1、...、110-N。該等固態記憶體器件110-1、...、110-N可(例如)藉由對該等記憶體器件格式化之一檔案系統對該記憶體系統提供一儲存量。該控制器108可包含控制電路，例如，硬體、韌體及/或軟體。在一或多個實施例中，該控制器108可為耦合至包含一實體介面及固態記憶體器件110-1、...、110-N之一印刷電路板之一特定應用積體電路(ASIC)。
如圖1所繪示，該控制器108可耦合至該等固態記憶體器件110-1、...、110-N。一主機102可在定址一記憶體系統104時使用邏輯區段位址(LBA)。一快閃轉譯層(FTL)112可 於該等固態記憶體器件110-1、...、110-N中將一LBA轉譯成一實體位置，且反之亦然。此容許該主機102忽略該等記憶體器件110-1、...、110-N之實體特性且將該記憶體系統104視為邏輯區段之一相連線性映射。主機102除了為其他主機系統之外亦可為一膝上型電腦、個人電腦、數位相機、數位記錄及重放器件、行動電話、PDA、記憶體卡讀取器、介面集線器，且可包含一記憶體存取器件(例如，一處理器)。一般技術者將瞭解，「一處理器」可意指一或多個處理器，諸如，一並列處理系統、多個副處理器等。
在一或多個實施例中，一實體主機介面可為一標準介面之形式。例如，當記憶體系統104係用於將資料儲存於一計算系統100中時，一實體主機介面除了為其他連接器及介面之外亦可為一序列先進附加技術(SATA)、高速周邊組件互連(PCIe)，或一通用序列匯流排(USB)。然而，一般而言，一實體主機介面可提供用於在記憶體系統104與具有用於實體主機介面之相容接收器之一主機102之間傳遞控制信號、位址信號、資料信號及其他信號之一介面。
控制器108可與固態記憶體器件110-1、...、110-N通信以除了進行其他操作之外亦讀取、寫入及抹除資料。控制器108可具有可為一或多個積體電路及/或離散組件之電路。如圖1繪示，該控制器108可包含一邏輯至實體轉譯功能，例如，快閃轉譯層(FTL)112。該FTL 112可於固態記憶體器件110-1、...、110-N內用於將與自主機102接收之一請求相關聯之邏輯位址映射至實體位置。如本文進一步 描述，該FTL 112可使用一密鑰範圍表114(包含於控制器中，但其亦可儲存於記憶體器件110中)中的指示用於將一LBA轉譯成一實體位置之一偏移之資訊。一記憶體控制器可選擇性耦合一固態記憶體器件110-1、...、110-N之一I/O連接(未展示於圖1中)以在適當時間在適當I/O連接處接收適當信號。類似地，一主機102與記憶體系統104之間的通信協定可不同於存取一固態記憶體器件110-1、...、110-N所需之通信協定。接著，控制器108可將自一主機接收之命令轉譯成適當命令以達成至一固態記憶體器件110-1、...、110-N之所要存取。
一固態記憶體器件110-1、...、110-N可包含一或多個記憶體單元(例如，非揮發性記憶體單元)陣列。例如，該等陣列可為具有一NAND架構之快閃陣列。在一NAND架構中，一「列」之記憶體單元之控制閘極可與一存取(例如，字)線耦合，同時該等記憶體單元可以一選擇閘極源極電晶體與一選擇閘極汲極電晶體之間的一「串」將源極串聯耦合至汲極。該串可藉由該選擇閘極汲極電晶體連接至一資料(例如，位元)線。使用術語「列」及「串」皆不意指記憶體單元之一線性配置或一正交配置。如一般技術者將瞭解，將記憶體單元連接至位元線及源極線之方式取決於該陣列是否為一NAND架構、一NOR架構或一些其他記憶體陣列架構。
固態記憶體器件110-1、...、110-N可包含可分組之多個記憶體單元。如本文所使用，一群組可包含一或多個記憶 體單元，諸如，一頁、一區塊、一平面、一整個陣列或其他群組之記憶體單元。例如，一些記憶體陣列可包含構成一記憶體單元區塊之多頁記憶體單元。多個區塊可包含於一記憶體單元平面中。作為一實例，128 GB記憶體器件可包含每頁4314個位元組資料、每區塊128頁、每平面2048個區塊及每器件16個平面。
該等固態記憶體器件110-1、...、110-N可包含多個通道，且各通道可包含多個晶粒。可使用若干個邏輯單元號碼(LUN)組織各通道。當將資料寫入至該等固態記憶體器件110-1、...、110-N時，可跨該多個通道及LUN刪除資料。可使用刪除與該等通道相關聯之記憶體單元之中的一預測型樣中的資料之一寫入型樣演算法將資料寫入至該等固態記憶體器件110-1、...、110-N。寫入資料可受限於一通道處置藉由主機傳送至一通道之資料流量之能力，因此，可藉由一記憶體系統使用多個通道以容許在該多個通道上寫入且讀取更多資料。
加密資料可儲存於固態記憶體器件110-1、...、110-N中。例如，多個加密密鑰可用於加密儲存於記憶體器件110中的資料。LBA之範圍可與一加密密鑰相關聯。例如，與LBA0 至LBAx 相關聯之資料可用加密密鑰0加密，與LBAx+1 至LBA2y 相關聯之資料可用加密密鑰1加密，及與LBA2y+1 至LBA3z 相關聯之資料可用加密密鑰2加密。在一或多個實施例中，一記憶體系統可使用16個不同加密密鑰來加密資料。
在一記憶體器件中，一實體頁可指一寫入及/或讀取單元，例如，一起寫入及/或讀取或作為記憶體單元之一功能群組之多個單元。可藉由分離之寫入及/或讀取操作寫入及/或讀取一偶數頁及一奇數頁。對於包含多位準單元(MLC)之實施例，一實體頁可在邏輯上分成(例如)資料之一上頁及一下頁。例如，一記憶體單元可將一或多個位元貢獻至資料之一上頁及將一或多個位元貢獻至資料之一下頁。因此，當邏輯上頁及邏輯下頁為相同實體頁之兩個部分時，可寫入及/或讀取資料之一上頁及一下頁作為一寫入及/或讀取操作之部分。
圖1之實施例可包含未繪示以免使本發明之實施例模糊之額外電路。例如，記憶體系統104可包含位址電路以閂鎖透過I/O電路遍及I/O連接提供之位址信號。可藉由一列解碼器及一行解碼器接收且解碼位址信號以存取該等固態記憶體器件110-1、...、110-N。熟習此項技術者將瞭解，位址輸入連接之數量可取決於該等固態記憶體器件110-1、...、110-N之密度及架構。
一般而言，該控制器108負責將自主機系統102(例如，自一PCIe匯流排)接收之命令封包轉換成用於主機記憶體轉譯電路之命令指令；且負責將記憶體回應轉換成傳輸至請求主機之主機系統命令。例如，主機介面電路可建構來自基於PCIe之交易層封包之SATA命令封包。
該控制器108可經組態以將邏輯(例如，主機)位址(例如，與一經接收之命令相關聯)轉譯成實體記憶體位址。 例如，該控制器108中的FTL 112可使用來自密鑰範圍表之項目以將主機區段讀取及寫入命令轉換成經引導用於該等固態記憶體器件110-1、...、110-N之特定部分。各主機操作可轉譯成單一或多個區段非揮發性記憶體操作。
在一或多個實施例中，每次可將一頁資料寫入至記憶體器件。該記憶體器件中的各頁可具有多個實體區段及各實體區段可與一LBA相關聯。作為一實例，一實體頁可具有8個資料實體區段。然而，實施例並不限於每實體頁之特定數量之實體區段。當每次寫入一頁資料時，該頁之資料可與(例如)8個LBA相關聯。在一些實施例中，一第一數量之LBA(例如，3個LBA)可與一第一加密密鑰相關聯及一第二數量之LBA(諸如，5個LBA)可與一第二加密密鑰相關聯。當預定用於一頁之資料係與LBA(其與兩個不同加密密鑰相關聯)相關聯時，該資料可替代地寫入至兩個不同頁。與該第一數量之LBA相關聯之資料可寫入至與該第一加密密鑰相關聯之一第一頁，與該第二數量之LBA相關聯之資料可寫入至與該第二加密密鑰相關聯之一第二頁。此可留下包含指派給沒有資料之第一頁之資料之頁之多個實體位置(例如，區段)。例如，在寫入程序中跳過該第一頁之剩餘實體區段。在本發明之一或多個實施例中，可藉由一密鑰範圍表中的一偏移考量跳過此等實體區段。FTL可基於該密鑰範圍表中的資訊將一LBA轉譯成一經移位之實體位置。
該控制器108可使用密鑰範圍表114以轉譯與LBA相關聯 之資料之實體位置。該密鑰範圍表114可包含多個項目，各項目指示對應於在寫入與LBA之一範圍(其先於與各自項目相關聯之一範圍)相關聯之一頁(若干頁)資料時跳過之多個實體位置(例如，實體區段)之一各自偏移。該密鑰範圍表可包含用於各加密密鑰之一項目、與加密密鑰相關聯之LBA之範圍，及指示在寫入指派給一先前範圍中的最後LBA之資料之後跳過之實體區段之數量之一偏移。當寫入與多個LBA相關聯且與一加密密鑰相關聯之資料時，密鑰範圍表中的來自LBA之先前範圍及加密密鑰之偏移可累積(例如，相加)且用於轉譯與該多個LBA相關聯之資料之實體位置。在轉譯與LBA相關聯之資料之實體位置時使用之偏移可位於密鑰範圍表中。該偏移可基於與該等LBA相關聯之一加密密鑰而位於密鑰範圍表中。
圖2繪示根據本發明之一或多個實施例之非揮發性記憶體中的密鑰區之一方塊圖。在圖2中，一第一數量之記憶體單元可與一第一加密密鑰相關聯(如藉由一第一密鑰區242指示)及一第二數量之記憶體單元可與一第二加密密鑰相關聯(如藉由一第二密鑰區244指示)。該多個記憶體單元可配置成若干頁，其可藉由圖2中的一列繪示。例如，在圖2中，頁246可包含一列實體區段，其中各實體區段可包含多個記憶體單元。一頁可包含多個實體區段，例如，圖2中的頁246包含8個實體區段。
當於記憶體中將資料寫入至頁時，該資料可與用於加密/解密該資料之一密鑰區之一加密密鑰相關聯，及該資料可 與多個LBA相關聯。例如，可接收一(若干)命令以寫入與密鑰區242之第一加密密鑰相關聯之多個LBA及與密鑰區244之第二加密密鑰相關聯之多個LBA相關聯之資料。因而，自與一加密密鑰相關聯之多個LBA過渡成與另一加密密鑰相關聯之多個LBA可於一實體頁之中間發生。例如，與密鑰區242之第一加密密鑰相關聯之最後兩個LBA相關聯之資料可寫入至頁254之最初兩個實體區段，終止於實體區段248。與密鑰區244之第二加密密鑰相關聯之LBA相關聯之資料可寫入至開始於實體區段250之頁256(例如，一新實體頁)之最初六個實體區段。將與第一加密密鑰相關聯之LBA相關聯之資料寫入至不同於與第二加密密鑰相關聯之LBA之頁。例如，FTL之一條件不容許與不同加密密鑰相關聯之LBA相關聯之資料寫入相同頁上。藉由將與第一加密密鑰相關量之LBA相關聯之資料及與第二加密密鑰相關聯之LBA相關聯之資料寫入不同實體頁上，跳過區段248駐存之頁之最後六個實體區段，例如，資料未寫入至該等區段。此等跳過之實體區段未連同標記與密鑰區242之加密密鑰相關聯之LBA之範圍相關聯之加密密鑰而標記於一密鑰範圍表項目中。在一或多個實施例中，在寫入與一或多個不同加密密鑰相關聯之一頁資料時，可跳過任意數量之實體區段。
圖3繪示根據本發明之一或多個實施例之一密鑰範圍表。圖3中的密鑰範圍表包含多個行。第一行360指示用於加密資料之一加密密鑰。第二行370指示與特定加密密鑰 相關聯之LBA範圍。第三行380指示與一加密密鑰及一LBA範圍相關聯之一LBA偏移。
在圖3中所展示之實例中，行360包含多個不同加密密鑰362-1(「a」)、362-2(「b」)、362-3(「c」)、362-4(「d」)及362-5(「e」)。各加密密鑰係與一各自LBA範圍372-1(LBA範圍0-127)、372-2(LBA範圍128-255)、372-3(LBA範圍256-383)、372-4(LBA範圍384-511)及372-5(LBA範圍512-639)相關聯。
在一或多個實施例中，密鑰範圍表之行380中的LBA偏移可指示實體區段之數量以在FTL(例如，如圖1展示之FTL)將一LBA轉譯成一記憶體系統(例如，圖1中的系統104)中的一實體位置時跳過。各加密密鑰362-1、362-2、362-3、362-4及362-5以及相關LBA範圍372-1、372-2、372-3、372-4及372-5可具有一相關LBA偏移。該LBA偏移可基於在自與一加密密鑰相關聯之寫入資料過渡成與另一(例如，不同)加密密鑰相關聯之寫入資料時跳過一實體頁內之多個實體區段。在一或多個實施例中，對應於特定LBA範圍之LBA偏移可隨著LBA值的增加而累積。例如，用於與一加密密鑰相關聯之LBA之偏移為與寫入資料相關聯同時於先前加密密鑰之各者之間過渡之各LBA偏移之總和。
在圖3中所展示之實例中，與LBA範圍372-1相關聯之加密密鑰362-1具有為0之一LBA偏移。此係因為加密密鑰362-1為密鑰表中的第一個加密密鑰，使得沒有預先累積 之與加密密鑰362-1相關聯之LBA相關聯之LBA偏移。因而，與加密密鑰362-1相關聯之累積(例如，總)LBA偏移382-1為0。在此實例中，與LBA範圍372-2相關聯之加密密鑰362-2具有為7之一個別LBA偏移。加密密鑰362-2之為7之個別LBA偏移指示：在與加密密鑰362-1相關聯之資料之最後頁中跳過7個實體區段。加密密鑰362-2之累積LBA偏移382-2為7，例如，在與密鑰範圍表中的先前加密密鑰相關聯之資料之最後數頁中跳過之實體區段之總和。
在此實例中，與LBA範圍372-3相關聯之加密密鑰362-3具有為7之一個別LBA偏移。加密密鑰362-3之為7之個別LBA偏移指示：在與加密密鑰362-2相關聯之資料之最後頁中跳過7個實體區段。加密密鑰362-3之累積LBA偏移382-3為14，例如，在與密鑰範圍表中的先前加密密鑰相關聯之資料之最後數頁中跳過之實體區段之總和。
在此實例中，與LBA範圍372-4相關聯之加密密鑰362-4具有為1之一個別LBA偏移。加密密鑰362-4之為1之個別LBA偏移指示：在與加密密鑰362-3相關聯之資料之最後頁中跳過1個實體區段。加密密鑰362-4之累積LBA偏移382-4為15，例如，在與密鑰範圍表中的先前加密密鑰相關聯之資料之最後數頁中跳過之實體區段之總和。
在此實例中，與LBA範圍372-5相關聯之加密密鑰362-5具有為6之一個別LBA偏移。加密密鑰362-3之為6之個別LBA偏移指示：在與加密密鑰362-4相關聯之資料之最後頁中跳過6個實體區段。加密密鑰362-5之累積LBA偏移 382-5為21，例如，在與密鑰範圍表中的先前加密密鑰相關聯之資料之最後數頁中跳過之實體區段之總和。
結論
本發明包含用於邏輯區塊位址轉譯之方法。一此方法包含：接收與一LA相關聯之一命令，其中該LA係在LA之一特定範圍中；及使用對應於在寫入與LA之一範圍而非該特定範圍相關聯之資料時跳過之多個實體位置之一偏移將該LA轉譯成記憶體中的一實體位置。
儘管本文已繪示且描述特定實施例，然一般技術者將瞭解，經計算以達成相同結果之一配置可替代所展示之特定實施例。本揭示內容意欲涵蓋本發明之一或多個實施例之改編或變更。應理解，已用一繪示方式而非一限制方式作出上文之描述。上述實施例與本文未特定描述之其他實施例之組合對於熟習此項技術者在檢視上文描述之後將顯而易見。本發明之一或多個實施例之範疇包含使用上述結構及方法之其他應用。因此，本發明之一或多個實施例之範疇應參考隨附申請專利範圍，連同此等申請專利範圍標題之等效物之全範圍而判定。
在前述[實施方案]中，為了使本發明呈流線型，在一單一實施例中，一些特徵被分在一起。本發明之此方法不應解譯為反映本發明之所揭示之實施例必須使用比各請求項中明確敘述之特徵更多之特徵之一目的。確切言之，如下列申請專利範圍所反映，發明標的在於小於一單一所揭示之實施例之所有特徵。因此，下列請求項因此被併入至 [實施方式]中，其中各請求項本身均可作為一單獨實施例。
100‧‧‧計算系統
102‧‧‧主機
104‧‧‧記憶體系統
108‧‧‧控制器
110-1‧‧‧固態記憶體器件
110-N‧‧‧固態記憶體器件
112‧‧‧快閃轉譯層
114‧‧‧密鑰範圍表
242‧‧‧第一密鑰區
244‧‧‧第二密鑰區
246‧‧‧頁
248‧‧‧實體區段
250‧‧‧實體區段
254‧‧‧頁
256‧‧‧頁
360‧‧‧第一行
362-1‧‧‧加密密鑰
362-2‧‧‧加密密鑰
362-3‧‧‧加密密鑰
362-4‧‧‧加密密鑰
362-5‧‧‧加密密鑰
370‧‧‧第二行
372-1‧‧‧LBA範圍
372-2‧‧‧LBA範圍
372-3‧‧‧LBA範圍
372-4‧‧‧LBA範圍
372-5‧‧‧LBA範圍
380‧‧‧第三行
382-1‧‧‧累積LBA偏移
382-2‧‧‧累積LBA偏移
382-3‧‧‧累積LBA偏移
382-4‧‧‧累積LBA偏移
382-5‧‧‧累積LBA偏移
圖1係根據本發明之一或多個實施例之包含至少一記憶體系統之一計算系統之一功能方塊圖。
圖2繪示根據本發明之一或多個實施例之非揮發性記憶體中的密鑰區之一方塊圖。
圖3繪示根據本發明之一或多個實施例之一密鑰範圍表。
100‧‧‧計算系統
102‧‧‧主機
104‧‧‧記憶體系統
108‧‧‧控制器
110-1‧‧‧固態記憶體器件
110-N‧‧‧固態記憶體器件
112‧‧‧快閃轉譯層
114‧‧‧密鑰範圍表

Claims (26)

  1. 一種用於邏輯位址(LA)轉譯之方法，其包括：接收與一LA相關聯之一命令，其中該LA係在LA之一特定範圍中；及使用一偏移將該LA轉譯成記憶體中的一實體位置，其中該偏移對應於在一寫入操作期間跳過之實體位置之一數量，其中該寫入操作包括與LA之該特定範圍及除了該特定範圍外之LA之一範圍相關聯之資料，及其中執行該寫入操作包含跳過實體位置之該數量，使得與LA之該特定範圍相關聯之資料及與除了該特定範圍外之LA之該範圍相關聯之資料係在不同頁上。
  2. 如請求項1之方法，其中應用一第一加密密鑰至與除了該特定範圍外之LA之該範圍相關聯之資料及應用一第二加密密鑰至與LA之該特定範圍相關聯之資料。
  3. 如請求項1之方法，其中該方法包含將該偏移定位於一密鑰範圍表中。
  4. 如請求項1之方法，其中轉譯包括在定位在記憶體中之該實體位置之前將該偏移添加至該LA。
  5. 如請求項4之方法，其中將該LA轉譯成該實體位置包含：跳過藉由該偏移指示之實體區段之一數量。
  6. 如請求項5之方法，其中跳過藉由該偏移指示之實體區段之該數量包含：跳過在包括與除了該特定範圍外之LA之該範圍與先於該特定範圍之LA之一範圍相關聯之資料之該寫入期間跳過之實體區段之一累積總數。
  7. 如請求項1之方法，其中轉譯包括轉譯成一實體區段。
  8. 如請求項1之方法，其中轉譯包括：使用對應於在與先於該特定範圍之LA之範圍相關聯之資料之一寫入操作期間跳過之實體位置之一數量之一偏移將該LA轉譯成一實體位置。
  9. 如請求項8之方法，其中應用一不同加密密鑰至該等範圍之各者。
  10. 一種用於邏輯位址(LA)轉譯之方法，其包括：應用一第一偏移至與一第一群組之LA內之一經接收之LA相關聯之資料，其中該第一偏移對應於當寫入與先於該第一群組之LA之一群組之LA相關聯之資料時跳過之實體位置之一數量；應用一第二偏移至與一第二群組之LA內之一經接收之LA相關聯之資料，其中藉由將一額外偏移添加至該第一偏移而判定該第二偏移，且該額外偏移對應於當執行包括與該第一群組之LA及與該第二群組之LA相關聯之資料之一寫入操作時跳過之實體位置之一數量，及其中該寫入操作包含跳過實體位置之該數量，使得與該第一群組之LA相關聯之資料係在不同於與該第二群組之LA相關聯之資料之一頁上；及轉譯該第二群組內之該經接收之LA且將該第二偏移應用於記憶體中的一實體位置。
  11. 如請求項10之方法，其中應用一第一加密密鑰至與該第一群組之LA相關聯之資料及應用一第二加密密鑰至與該 第二群組之LA相關聯之資料。
  12. 如請求項10之方法，其進一步包括將該第一偏移定位於一密鑰範圍表中。
  13. 如請求項10之方法，其中該第一偏移係至少部分基於在與先於該第一群組之LA之該群組之LA中的一最後LA相關聯之資料之一實體頁中跳過之實體區段之一數量。
  14. 如請求項10之方法，其中該第二偏移係至少部分基於在與該第一群組之LA之一最後LA相關聯之資料之一實體頁中跳過之實體區段之一數量。
  15. 如請求項14之方法，其中該第二偏移包括與該第一群組之LA之一最後LA相關聯之資料之一實體頁中跳過之實體區段之一數量與該第一偏移之總和。
  16. 如請求項15之方法，其進一步包含將該第二偏移定位於一密鑰範圍表中。
  17. 如請求項10之方法，其包含自一主機接收該第二群組內之該LA，且其中在經由一控制器中的一轉譯層轉譯該經接收之LA之前，將該第二偏移應用於該第二群組內之該經接收之LA。
  18. 一種用於操作一記憶體系統之方法，其包括：藉由寫入與一第一群組之邏輯位址(LA)相關聯之資料至實體區段之一第一數量、跳過實體區段之該第一數量之一或多者及寫入與一第二群組之LA相關聯之資料至實體區段之一第二數量來執行包含與該第一群組之LA相關聯之資料及與該第二群組之LA相關聯之資料之一寫入操 作，其中跳過實體區段之該第一數量之該一或多者，使得與該第二群組之LA相關聯之該資料寫入至不同於與該第一群組之LA相關聯之該資料之一頁，且其中應用一第一加密密鑰至與該第一群組之LA相關聯之資料及應用一第二加密密鑰至與該第二群組之LA相關聯之資料；及將一密鑰表項目輸入至一密鑰範圍表中，該密鑰表項目指示在寫入與該第一及該第二群組之LA相關聯之資料時跳過之實體區段之該第一數量之一數量，其中可使用該密鑰表項目將與該第二加密密鑰相關聯之一LA轉譯成一實體位置。
  19. 如請求項18之方法，其中寫入資料包含：將與該第一群組之LA相關聯之資料寫入至一第一頁及將與該第二群組之LA相關聯之資料寫入至一第二頁。
  20. 如請求項18之方法，其中使用該密鑰範圍表項目包含：藉由在寫入與和該第一群組之LA相關聯之資料時跳過之實體區段之該第一數量，偏移與該第二群組之LA相關聯之資料之一實體位置。
  21. 如請求項18之方法，其中使用該密鑰範圍表項目包含：藉由在寫入與該第一群組之LA相關聯之資料時跳過之實體區段之該第一數量及在寫入與先前群組之LA相關聯之資料時跳過之實體區段之一數量，偏移與該第二群組之LA相關聯之資料之一實體位置。
  22. 一種記憶體系統，其包括：非揮發性記憶體；及 一控制器，其耦合至該非揮發性記憶體且經組態以：應用一加密密鑰至一特定群組之邏輯位址(LA)；及基於載該特定群組之LA中的一LA及基於在包含與該特定群組之LA相關聯及與除了該特定群組外之其他群組之LA之一數量之資料相關聯之一寫入操作期間跳過之實體區段之一數量來轉譯與一命令相關聯之該LA，其中執行該寫入操作包含跳過實體區段之該數量，使得與該特定群組之LA相關聯之資料及與除了該特定群組外之其他群組之LA之該數量相關聯之該資料係在不同頁上。
  23. 如請求項22之記憶體系統，其中該控制器進一步包含一密鑰範圍表，該密鑰範圍表包含多個項目，各項目具有指示在寫入與除了與一各自項目相關聯之一群組之LA外的LA相關聯之資料時跳過之實體區段之該數量之一偏移。
  24. 如請求項23之記憶體系統，其中與該數量之密鑰範圍表項目之各者相關聯之該偏移係藉由累積來自各先前密鑰範圍表項目之偏移而判定。
  25. 一種記憶體系統，其包括：非揮發性記憶體；及一控制器，其耦合至該非揮發性記憶體且經組態以：判定邏輯區塊位址(LBA)偏移之一數量，其中應用加密密鑰之一數量之各者至與LBA偏移之該數量之一各自者相關聯之資料，且LBA偏移之該數量之各者對 應於具有應用至該資料之加密密鑰之該數量之一者之資料之一最後頁上之未寫入實體區段之一數量，及其中由於包含與跳過未寫入實體區段之該數量使得與不同群組之LBA之各者相關聯之資料係在不同頁上之與該不同群組之LBA相關聯之資料之一寫入操作，未寫入實體區段之該數量係未寫入；接收與具有應用至該資料之加密密鑰之該數量之一特定加密密鑰之資料相關聯之一LBA；及使用對應於具有應用至該資料之該特定加密密鑰之資料之該LBA偏移將該經接收之LBA轉譯成一實體位置。
  26. 如請求項25之記憶體系統，其中該數量之LBA偏移係在一密鑰範圍表中且該數量之LBA偏移之各者包含具有應用至與該表中的各自先前偏移相關聯之資料之所有該等加密密鑰之資料之最後數頁上的未寫入實體區段之該數量之一總和。
TW101107521A 2011-03-06 2012-03-06 邏輯位址轉譯 TWI459200B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/041,402 US8732431B2 (en) 2011-03-06 2011-03-06 Logical address translation

Publications (2)

Publication Number Publication Date
TW201250470A TW201250470A (en) 2012-12-16
TWI459200B true TWI459200B (zh) 2014-11-01

Family

ID=46754039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107521A TWI459200B (zh) 2011-03-06 2012-03-06 邏輯位址轉譯

Country Status (7)

Country Link
US (2) US8732431B2 (zh)
EP (1) EP2684132B1 (zh)
JP (2) JP5719041B2 (zh)
KR (1) KR101554084B1 (zh)
CN (1) CN103502958B (zh)
TW (1) TWI459200B (zh)
WO (1) WO2012121968A2 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8862902B2 (en) * 2011-04-29 2014-10-14 Seagate Technology Llc Cascaded data encryption dependent on attributes of physical memory
US9086999B2 (en) * 2011-07-05 2015-07-21 International Business Machines Corporation Data encryption management
KR101818445B1 (ko) * 2011-07-08 2018-01-16 삼성전자주식회사 메모리 컨트롤러, 이의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 전자 장치들
US9558034B2 (en) 2011-07-19 2017-01-31 Elwha Llc Entitlement vector for managing resource allocation
US9298918B2 (en) 2011-11-30 2016-03-29 Elwha Llc Taint injection and tracking
US9471373B2 (en) 2011-09-24 2016-10-18 Elwha Llc Entitlement vector for library usage in managing resource allocation and scheduling based on usage and priority
US9798873B2 (en) 2011-08-04 2017-10-24 Elwha Llc Processor operable to ensure code integrity
US9460290B2 (en) 2011-07-19 2016-10-04 Elwha Llc Conditional security response using taint vector monitoring
US9443085B2 (en) 2011-07-19 2016-09-13 Elwha Llc Intrusion detection using taint accumulation
US9575903B2 (en) * 2011-08-04 2017-02-21 Elwha Llc Security perimeter
US9465657B2 (en) 2011-07-19 2016-10-11 Elwha Llc Entitlement vector for library usage in managing resource allocation and scheduling based on usage and priority
KR101979392B1 (ko) * 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8898548B1 (en) 2012-08-24 2014-11-25 Western Digital Technologies, Inc. Methods, data storage devices and systems having variable size ECC page size
US9268682B2 (en) 2012-10-05 2016-02-23 Skyera, Llc Methods, devices and systems for physical-to-logical mapping in solid state drives
US9507523B1 (en) 2012-10-12 2016-11-29 Western Digital Technologies, Inc. Methods, devices and systems for variable size logical page management in a solid state drive
US9489296B1 (en) 2012-10-17 2016-11-08 Western Digital Technologies, Inc. Methods, devices and systems for hardware-based garbage collection in solid state drives
US9684593B1 (en) * 2012-11-30 2017-06-20 EMC IP Holding Company LLC Techniques using an encryption tier property with application hinting and I/O tagging
TWI479359B (zh) * 2013-08-01 2015-04-01 Phison Electronics Corp 指令執行方法、記憶體控制器與記憶體儲存裝置
US9354955B1 (en) 2014-03-19 2016-05-31 Western Digital Technologies, Inc. Partial garbage collection for fast error handling and optimized garbage collection for the invisible band
US9298647B2 (en) * 2014-08-25 2016-03-29 HGST Netherlands B.V. Method and apparatus to generate zero content over garbage data when encryption parameters are changed
CN104391805B (zh) * 2014-10-27 2017-12-05 浪潮集团有限公司 一种用于加密固态存储的数据结构
CN107430521B (zh) 2015-03-27 2022-02-18 英特尔公司 高效地址转换
JP2017033501A (ja) 2015-08-06 2017-02-09 株式会社東芝 記憶装置および制御方法
US20170093823A1 (en) * 2015-09-25 2017-03-30 Vinodh Gopal Encrypting Observable Address Information
US10169251B1 (en) * 2015-12-10 2019-01-01 Massachusetts Institute Of Technology Limted execution of software on a processor
TWI595356B (zh) * 2016-08-19 2017-08-11 大心電子（英屬維京群島）股份有限公司 資料傳輸方法及使用所述方法的儲存控制器與清單管理電路
KR102458312B1 (ko) 2017-06-09 2022-10-24 삼성전자주식회사 스토리지 장치 및 이의 동작 방법
US10534718B2 (en) * 2017-07-31 2020-01-14 Micron Technology, Inc. Variable-size table for address translation
US10572161B2 (en) 2017-11-15 2020-02-25 Samsung Electronics Co., Ltd. Methods to configure and access scalable object stores using KV-SSDs and hybrid backend storage tiers of KV-SSDs, NVMe-SSDs and other flash devices
US10977182B2 (en) 2017-12-01 2021-04-13 Micron Technology, Inc. Logical block mapping based on an offset
US11436154B2 (en) 2017-12-01 2022-09-06 Micron Technology, Inc. Logical block mapping based on an offset
US10831596B2 (en) 2018-01-22 2020-11-10 Micron Technology, Inc. Enhanced error correcting code capability using variable logical to physical associations of a data block
CN109951275B (zh) * 2019-02-22 2021-08-17 记忆科技(深圳)有限公司 密钥生成方法、装置、计算机设备及存储介质
KR20210142974A (ko) * 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010048121A1 (en) * 2000-06-06 2001-12-06 Nagamasa Mizushima Semiconductor memory device with block alignment function
US7046574B2 (en) * 2001-11-27 2006-05-16 Fujitsu Limited Memory system
US20100088525A1 (en) * 2008-10-03 2010-04-08 Microsoft Corporation External encryption and recovery management with hardware encrypted storage devices
TW201102827A (en) * 2009-01-08 2011-01-16 Micron Technology Inc Memory system controller
TW201104427A (en) * 2009-06-11 2011-02-01 Freescale Semiconductor Inc Processor and method for dynamic and selective alteration of address translation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039788B1 (en) * 2002-10-28 2006-05-02 Sandisk Corporation Method and apparatus for splitting a logical block
CA2530524A1 (en) 2003-06-23 2004-12-29 Koninklijke Philips Electronics N.V. Device and method for recording information with remapping of logical addresses to physical addresses when defects occur
US7480766B2 (en) 2005-08-03 2009-01-20 Sandisk Corporation Interfacing systems operating through a logical address space and on a direct data file basis
JP2007094900A (ja) * 2005-09-29 2007-04-12 Eastman Kodak Co アクセス装置
EP2188812B1 (en) 2006-08-21 2013-05-22 Nxp B.V. Circuit arrangement and method for data processing
US20080046641A1 (en) 2006-08-21 2008-02-21 Sandisk Il Ltd. NAND flash memory controller exporting a logical sector-based interface
JP4877962B2 (ja) 2006-10-25 2012-02-15 株式会社日立製作所 暗号化機能を備えたストレージサブシステム
KR100969758B1 (ko) 2007-01-22 2010-07-13 삼성전자주식회사 플래시 변환 레이어에서 데이터를 암호화하여 처리하기위한 방법 및 장치
JP2009258948A (ja) 2008-04-16 2009-11-05 Panasonic Corp メモリコントローラ、不揮発性記憶装置および演算処理システム
US8180995B2 (en) 2009-01-21 2012-05-15 Micron Technology, Inc. Logical address offset in response to detecting a memory formatting operation
US8176295B2 (en) * 2009-04-20 2012-05-08 Imation Corp. Logical-to-physical address translation for a removable data storage device
US9015401B2 (en) * 2011-04-28 2015-04-21 Seagate Technology Llc Selective purge of confidential data from a non-volatile memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010048121A1 (en) * 2000-06-06 2001-12-06 Nagamasa Mizushima Semiconductor memory device with block alignment function
US7046574B2 (en) * 2001-11-27 2006-05-16 Fujitsu Limited Memory system
US20100088525A1 (en) * 2008-10-03 2010-04-08 Microsoft Corporation External encryption and recovery management with hardware encrypted storage devices
TW201102827A (en) * 2009-01-08 2011-01-16 Micron Technology Inc Memory system controller
TW201104427A (en) * 2009-06-11 2011-02-01 Freescale Semiconductor Inc Processor and method for dynamic and selective alteration of address translation

Also Published As

Publication number Publication date
WO2012121968A3 (en) 2012-11-22
WO2012121968A2 (en) 2012-09-13
JP2014507738A (ja) 2014-03-27
EP2684132B1 (en) 2019-04-24
CN103502958A (zh) 2014-01-08
JP5719041B2 (ja) 2015-05-13
JP6181689B2 (ja) 2017-08-16
US20120226887A1 (en) 2012-09-06
EP2684132A4 (en) 2014-12-10
TW201250470A (en) 2012-12-16
KR20130120541A (ko) 2013-11-04
JP2015164044A (ja) 2015-09-10
US9164701B2 (en) 2015-10-20
CN103502958B (zh) 2016-08-17
EP2684132A2 (en) 2014-01-15
US20140317374A1 (en) 2014-10-23
KR101554084B1 (ko) 2015-09-17
US8732431B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
TWI459200B (zh) 邏輯位址轉譯
US9472244B2 (en) Apparatus power control
US8495338B2 (en) Transaction log recovery
US20210232508A1 (en) Last written page searching
US9766830B2 (en) Power consumption control
KR20190099693A (ko) 메모리 시스템 및 그것의 동작 방법
US10936508B2 (en) Storage device and method of operating the same
US11243715B2 (en) Memory controller and operating method thereof
US10466938B2 (en) Non-volatile memory system using a plurality of mapping units and operating method thereof
CN111445939A (zh) 存储装置及其操作方法
US10317982B2 (en) Sequence power control
US11294596B2 (en) Memory controller and operating method thereof
US11294590B2 (en) Storage device with fail page replacement capability and operating method thereof