JP5719041B2 - 論理アドレス変換 - Google Patents

論理アドレス変換 Download PDF

Info

Publication number
JP5719041B2
JP5719041B2 JP2013557761A JP2013557761A JP5719041B2 JP 5719041 B2 JP5719041 B2 JP 5719041B2 JP 2013557761 A JP2013557761 A JP 2013557761A JP 2013557761 A JP2013557761 A JP 2013557761A JP 5719041 B2 JP5719041 B2 JP 5719041B2
Authority
JP
Japan
Prior art keywords
range
offset
data
physical
encryption key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013557761A
Other languages
English (en)
Other versions
JP2014507738A (ja
Inventor
エル． カリー，マーティン
エル． カリー，マーティン
エー． マニング，トロイ
エー． マニング，トロイ
ディー． ラーセン，トロイ
ディー． ラーセン，トロイ
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2014507738A publication Critical patent/JP2014507738A/ja
Application granted granted Critical
Publication of JP5719041B2 publication Critical patent/JP5719041B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)
  • Executing Machine-Instructions (AREA)

Description

本開示は、主に半導体メモリデバイス、方法およびシステムに関し、より詳細には、論理アドレス変換に関する。
メモリデバイスは典型的には、コンピュータ内または他の電子デバイスの内部半導体,集積回路として提供されることが多い。揮発性および不揮発性メモリを含めて、異なる多数の種類のメモリが存在する。揮発性メモリの場合、そのデータを維持するための電力を必要とし得、及び、とりわけ、ランダムアクセスメモリ（ＲＡＭ）と、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）と、同期型ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）とを含む。給電されていない場合、不揮発性メモリは、記憶情報を保持することにより永続的データを提供することができ、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、リードオンリーメモリ（ＲＯＭ）、電気的消去可能ＲＯＭ（ＥＥＰＲＯＭ）、消去可能ＲＯＭ（ＥＰＲＯＭ）および相変化ランダムアクセスメモリ（ＰＣＲＡＭ）などを含み得る。
メモリデバイスを相互に組み合わせることにより、半導体ドライブ（ＳＳＤ）を形成することができる。半導体ドライブは、不揮発性メモリを含み得る（例えば、ＮＡＮＤフラッシュメモリおよびＮＯＲフラッシュメモリ）、かつ／または揮発性メモリを含み得る（例えば、他の多様な種類の不揮発性および揮発性メモリの内ＤＲＡＭおよびＳＲＡＭ）。フラッシュメモリデバイス（例えば、窒化物層中の電荷トラップに情報を保存する半導体−酸化物−窒化物−酸化物−半導体および金属−酸化物−窒化物−酸化物−半導体コンデンサ構造を用いたフローティングゲートフラッシュデバイスおよび電荷捕獲フラッシュ（ＣＴＦ）デバイス）は、広範な電子用途のための不揮発性メモリとして利用することができる。フラッシュメモリデバイスは典型的には、高メモリ密度、高信頼性および低電力消費を可能にする単一トランジスタメモリセルを用いる。
ＳＳＤは、コンピュータ用主記憶デバイスとしてのハードディスクドライブの代わりに用いることが可能である。なぜならば、半導体ドライブは、性能、サイズ、重量、耐久性、動作温度範囲および電力消費の点においてハードドライブよりも有利であり得る。例えば、ＳＳＤを磁気ディスクドライブと比較した場合、ＳＳＤ内には可動部が無いため、磁気ディスクドライブと関連付けられたシーク時間、待ち時間および他の電気機械遅延を回避することができるため、ＳＳＤの方がより高性能であり得る。ＳＳＤ製造業者は、不揮発性フラッシュメモリを用いて内部バッテリー電源を用いないフラッシュＳＳＤを生成することができ、これにより、ドライブを高汎用性かつコンパクトにすることができる。
ＳＳＤは、幾つかのメモリデバイスを含み得る（例えば、幾つかのメモリチップ（本明細書中用いられる「幾つかの〜」という表現は、１つ以上の存在を指し得る（例えば、幾つかのメモリデバイスは、１つ以上のメモリデバイスを指し得る）。当業者であれば理解するように、メモリチップは、幾つかのダイおよび／または論理ユニット（ＬＵＮ）を含み得る。各ダイは、幾つかのメモリアレイと、アレイ上の周辺回路とを含み得る。これらのメモリアレイは、幾つかの物理的ページとして編成された幾つかのメモリセルを含み、物理的ページは幾つかのブロックへと編成され得る。
ＳＳＤは、論理アドレス（ＬＡ）テーブルを含み得る（例えば、論理ブロックアドレス（ＬＢＡ）テーブル）。ＬＢＡテーブルを用いて、情報を記録することができる。この情報により、例えば、データの論理アドレスが、ＳＳＤのメモリアレイ中のデータの物理的位置へと変換（例えば、リンク）される。ＬＢＡテーブルを半導体ドライブ中の揮発性メモリ中に保存することができ、ＬＢＡテーブルのコピーをソリッドステートドライブ中の不揮発性メモリ中に保存することもできる。コマンド（例えば、読み出し要求および／または書き込み要求）がソリッドステートドライブにおいて開始した場合、ＬＢＡテーブルを用いて、例えば半導体ドライブ中のデータの物理的位置を変換（例えば、ロケイト（配置））することができる。特定の論理アドレスにおけるデータを読み出しおよび／または書き込むための読み出しおよび／または書き込み要求は、ホストによって開始され得る。論理アドレスはＬＢＡテーブル中において見受けられ、その後対応する物理的アドレスを表示することができる。半導体ドライブは、表示された物理的アドレスからデータを読み出して、半導体ドライブについての読み出し要求を完了しかつ／または半導体ドライブは表示された物理的アドレスにデータを書き込んで、ソリッドステートドライブについての書き込み要求を完了することができる。
暗号データは、ソリッドステートメモリデバイス中に保存することができ、ホストが一定範囲のＬＢＡをグループとして取り扱う場合がある。例えば、暗号鍵は、特定のＬＢＡ範囲と関連付けられ得る。複数の暗号鍵を用いて、メモリデバイス中に保存されたデータを暗号化することができる。
本開示の１つ以上の実施形態による少なくとも１つのメモリシステムを含むコンピューティングシステムの機能ブロック図である。 本開示の１つ以上の実施形態による不揮発性メモリ中の鍵ゾーンのブロック図を示す。 本開示の１つ以上の実施形態によるａ鍵範囲テーブルを示す。
本開示は、論理アドレス変換のための方法を含む。このような１つの方法は、ＬＡと関連付けられたコマンドを受信することであって、ＬＡは特定の範囲のＬＡ中に存在する、ことと、上記特定の範囲以外の範囲のＬＡと関連付けられたデータを書き込む際にスキップされる幾つかの物理的位置に対応するオフセットを用いて、ＬＡをメモリ中の物理的位置へと変換することと、を含む。
以下の本開示の詳細な記載において、本開示の一部を形成する添付図面を参照する。図面中、本開示の１つ以上の実施形態を実行する様態を例示的に示す。これらの実施形態は、当業者が本開示の実施形態を実行することを可能にするための充分な詳細を記載する。他の実施形態が利用可能であり、プロセス変更、電気的変更および／または構造的変更が本開示の範囲から逸脱することなく可能であることが理解されるべきである。本明細書中用いられる「Ｎ」という用語が特に図面中の参照符号と共に用いられる場合、幾つかの特定の特徴が本開示の１つ以上の実施形態において含まれ得ることを意味する。
本明細書中の図面において用いられるナンバリング法として、第１の桁（単数または複数）が図面数に対応し、残りの桁は、図面中の要素または構成要素を差す。異なる図面における類似の要素または構成要素は、類似の桁を用いて示す。例えば、１０８は、図１中の要素「０８」を指し得、類似の要素を図２中において２０８として示し得る。理解されるように、本開示の複数のさらなる実施形態が可能となるように、本明細書中の多様な実施形態中に示される要素を追加、交換かつ／または省略することが可能である。加えて、理解されるように、図面中に記載の要素の比率および相対的大きさは、本発明の特定の実施形態を例示することを意図し、限定的なものとしてとられるべきではない。
図１は、本開示の１つ以上の実施形態による、少なくとも１つのメモリシステム１０４を含むコンピューティングシステム１００の機能ブロック図である。図１に示す実施形態において、メモリシステム１０４（例えば、半導体ドライブ（ＳＳＤ））は、コントローラ１０８と、１つ以上のソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎ）とを含み得る。ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎにより、メモリシステム（例えば、メモリデバイスに合わせてフォーマットされたファイルシステム）のための記憶ボリュームを得ることができる。コントローラ１０８は、制御回路を含み得る（例えば、ハードウェア、ファームウェアおよび／またはソフトウェア）。１つ以上の実施形態において、コントローラ１０８は、物理的インターフェースおよびソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎを含むプリント基板へ接続された特定用途向け集積回路（ＡＳＩＣ）であり得る。
図１に示すように、コントローラ１０８は、ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎに接続することができる。ホスト１０２は、メモリシステム１０４をアドレス指定する際、論理ブロックアドレス（ＬＢＡ）を用いることができる。フラッシュ変換層（ＦＴＬ）１１２は、ＬＢＡをソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎ中の物理的位置へと変換することができ、この逆も成立する。その結果、ホスト１０２は、メモリデバイス１１０−１、…、１１０−Ｎの物理的特性を無視し、メモリシステム１０４を論理セクターの連続した線形マップとして取り扱うことができる。ホスト１０２は、ラップトップコンピュータ、パーソナルコンピュート、デジタルカメラ、デジタル記録および再生デバイス、携帯電話、ＰＤＡ、メモリカードリーダー、インターフェースハブ、他のホストシステムを含み得、メモリアクセスデバイス（例えば、プロセッサ）を含み得る。当業者であれば、「プロセッサ」とは、１つ以上のプロセッサ（例えば、並列処理システム、複数のコプロセッサ）を意図し得ることを理解する。
１つ以上の実施形態において、物理的ホストインターフェースは、標準インターフェースの形態をとり得る。例えば、メモリシステム１０４がコンピューティングシステム１００中のデータ保存に用いられる場合、物理的ホストインターフェースは、シリアル高度技術アタッチメント（ＳＡＴＡ）、周辺構成要素相互接続エクスプレス（ＰＣＩｅ）またはユニバーサルシリアルバス（ＵＳＢ）、および他のコネクタおよびインターフェースであり得る。しかし、一般的に、物理的ホストインターフェースにより、メモリシステム１０４と、物理的ホストインターフェースのための適合可能な受容器を有するホスト１０２との間において制御、アドレス、データおよび他の信号を送るためのインターフェースを得ることができる。
データの読み出し、書き込みおよび消去などの動作を行うために、コントローラ１０８は、ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎと通信し得る。コントローラ１０８は、回路を持ち得る。この回路は、１つ以上の集積回路および／または別個の構成要素であり得る。図１に示すように、コントローラ１０８は、物理的変換機能のための論理を含み得る（例えば、フラッシュ変換層（ＦＴＬ）１１２）。ＦＴＬ１１２を用いて、ホスト１０２から受信された要求と関連付けられた論理アドレスを、ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎ内の物理的位置へとマッピングすることができる。本明細書中にさらに記載されるように、ＦＴＬ１１２は、ＬＢＡを物理的位置へと変換するためのオフセットを示す鍵範囲テーブル１１４中の情報を用いることができる（鍵範囲テーブル１１４は、コントローラに含まれるが、メモリデバイス１１０に含まれる場合もある）。メモリコントローラは、ソリッドステートメモリデバイス１１０−１、．．．、１１０−ＮのＩ／Ｏ接続（図１中図示せず）を選択的に接続して、適切な信号を適切なＩ／Ｏ接続において適切な時期に受信することができる。同様に、ホスト１０２とメモリシステム１０４との間の通信プロトコルは、ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎのアクセスに必要なものと異なり得る。その後、コントローラ１０８は、ホストから受信されたコマンドを適切なコマンドへと変換して、ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎへの所望のアクセスを達成することができる。
ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎは、メモリセルの１つ以上のアレイを含み得る（例えば、不揮発性メモリセル）。これらのアレイは、例えばＮＡＮＤアーキテクチャのフラッシュアレイであり得る。ＮＡＮＤアーキテクチャにおいて、「行」のメモリセルの制御ゲートをアクセスライン（例えば、ワードライン）と接続することができ、一方メモリセルを、選択ゲートソーストランジスタと選択ゲートドレイントランジスタとの間の「ストリング」の形態で、ドレインとソースとを直列に接続することができる。選択ゲートドレイントランジスタにより、ストリングをデータライン（例えば、ビットライン）へと接続することができる。「行」および「ストリング」という用語は、メモリセルが直線状または直接に配置されている状態を示さない。当業者であれば理解するように、メモリセルをビットラインおよびソースラインへ接続する様態は、アレイがＮＡＮＤアーキテクチャ、ＮＯＲアーキテクチャまたは何らかの他のメモリアレイアーキテクチャであるかによって異なる。
ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎは、グループ分けすることが可能な幾つかのメモリセルを含み得る。本明細書中用いられる「グループ」という用語は、１つ以上のメモリセルを含み得る（例えば、ページ、ブロック、プレーン、ダイ、アレイ全体、または他のメモリセルグループ）。例えば、いくつかのメモリアレイは、１つのメモリセルブロックを構成するメモリセルからなる幾つかのページを含み得る。幾つかのブロックは、メモリセルのプレーン内に含まれ得る。幾つかのメモリセルプレーンが、ダイ上に含まれ得る。一例として、１２８ＧＢメモリデバイスは、１ページ毎に４３１４バイトのデータ、１ブロック毎に１２８ページ、１プレーン毎に２０４８ブロック、１デバイス毎に１６プレーンを含み得る。
ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎは幾つかのチャンネルを含み得、各チャンネルは幾つかのダイを含み得る。各チャンネルは、論理ユニット数（ＬＵＮ）を用いて組織化することができる。ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎへデータを書き込む場合、幾つかのチャンネルおよびＬＵＮ上にデータをストライプすることができる。ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎへのデータ書き込みは、チャンネルと関連付けられたメモリセル間の予測パターン中にデータをストライプする書き込みパターンアルゴリズムを用いて行われる。データ書き込みは、ホストからチャンネルへと送られるデータトラフィックを取り扱うチャンネルの能力によって限定され得るため、幾つかのチャンネルをメモリシステムによって用いることにより、幾つかのチャンネル上へのデータの書き込みおよび読み出しを行うことが可能になる。
暗号データを、ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎ中に保存することができる。例えば、複数の暗号鍵を用いて、メモリデバイス１１０中に保存されたデータを暗号化することができる。ＬＢＡの範囲は、暗号鍵と関連付けることができる。例えば、ＬＢＡ０〜ＬＢＡｘと関連付けられたデータは、暗号鍵０で暗号化され得、ＬＢＡｘ＋１〜ＬＢＡ２ｙと関連付けられたデータは、暗号鍵１で暗号化され得、ＬＢＡ２ｙ＋１〜ＬＢＡ３ｚと関連付けられたデータは、暗号鍵２で暗号化され得る。１つ以上の実施形態において、メモリシステムは、データ暗号化のために１６個の異なる暗号鍵を用いることができる。
メモリデバイスにおいて、物理的ページは、書き込み単位および／または読み出し単位のことを指し得る（例えば、共にまたはメモリセルの機能グループとして書き込まれかつ／または読み出される幾つかのセル）。別個の書き込み動作および／または読み出し動作により、偶数ページおよび奇数ページを書き込みおよび／または読み出しすることができる。多（マルチ）レベルセル（ＭＬＣ）を含む実施形態において、物理的ページを論理的に分割して、例えばデータの上側ページおよび下側ページとすることができる。例えば、１つのメモリセルは、１ビット以上をデータの上側ページへ提供し得、１ビット以上をデータの下側ページへ提供し得る。よって、データの上側ページおよび下側ページを１つの書き込み動作および／または読み出し動作の一部として書き込みおよび／または読み出すことが可能となる。なぜならば、論理上側ページおよび論理下側ページはどちらとも、１つの物理的ページの一部であるからである。
図１の実施形態は、本開示の実施形態を不明瞭にしないために図示していないさらなる回路を含み得る。例えば、メモリシステム１０４は、アドレス回路を含み得る。このアドレス回路は、Ｉ／Ｏ接続を介してＩ／Ｏ回路を通じて提供されたアドレス信号をラッチする。アドレス信号は、行復号器および列復号器によって受信および復号化され得る。行復号器および列復号器は、ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎへアクセスする。当業者であれば、アドレス入力接続の数は、ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎの密度およびアーキテクチャに応じて異なり得ることを理解する。
一般的に、コントローラ１０８は、ホストシステム１０２から受信された（例えば、ＰＣＩｅバスから受信された）コマンドパケットをホストメモリ変換回路に対するコマンド命令へと変換することと、メモリ応答を要求元ホストへと送られるホストシステムコマンドへ変換することとを行う。例えば、ホストインターフェース回路は、ＰＣＩｅベーストランザクション層パケットからＳＡＴＡコマンドパケットを構築することができる。
コントローラ１０８は、論理（例えば、ホスト）アドレス（例えば、受信コマンドと関連付けられたもの）を物理的メモリアドレスへと変換するように構成され得る。例えば、コントローラ１０８中のＦＴＬ１１２は、鍵範囲テーブルからの入力を用いて、ホストセクター読み出しコマンドおよび書き込みコマンドを、ソリッドステートメモリデバイス１１０−１、．．．、１１０−Ｎの特定部分向けのコマンドへと変換することができる。各ホスト動作は、単一セクターまたは多セクターの不揮発性メモリ動作へ変換することができる。
１つ以上の実施形態において、メモリデバイスへのデータ書き込みは、１ページに対して一度に行うことができる。メモリデバイス中の各ページは幾つかの物理的セクターを持ち得、各物理的セクターはＬＢＡと関連付けることができる。一例として、１つの物理的ページは、８つの物理的データセクターを持ち得る。しかし、実施形態は、物理的ページ毎の特定の数の物理的セクターに限定されない。データ書き込みを１ページに対して一度に行う場合、当該ページのデータを、例えば８個のＬＢＡと関連付けることができる。いくつかの実施形態において、第１の数のＬＢＡ（例えば、３個のＬＢＡ）を第１の暗号鍵と関連付けることができ、第２の数ＬＢＡ（例えば、５個のＬＢＡ）を第２の暗号鍵と関連付けることができる。１つのページについて規定されたデータが、２つの異なる暗号鍵と関連付けられたＬＢＡと関連付けられている場合、これらのデータを代わりに２つの異なるページに書き込むことができる。第１の数のＬＢＡと関連付けられたデータは、第１の暗号鍵と関連付けられた第１のページへ書き込まれ得、第２の数のＬＢＡと関連付けられたデータは、第２の暗号鍵と関連付けられた第２のページへと書き込まれ得る。これにより、第１のページへ割り当てられたデータを含む、ページの幾つかの物理的位置（例えば、セクター）を、データなしのまま残しておくことができる。例えば、第１のページのうちの残りの物理的セクターが、書き込みプロセスにおいてスキップされる。本開示の１つ以上の実施形態において、これらの物理的セクターのスキップは、鍵範囲テーブルのオフセットで説明される。ＦＴＬは、鍵範囲テーブル中の情報に基づいて、ＬＢＡを、シフトされた物理的位置へと変換することができる。
コントローラ１０８は、鍵範囲テーブル１１４を用いて、ＬＢＡと関連付けられたデータの物理的位置を変換することができる。鍵範囲テーブル１１４は、幾つかのエントリー（項目）を含み得る。これらのエントリーはそれぞれ、各エントリーと関連付けられた範囲に先行するＬＢＡの範囲（単数または複数）と関連付けられたデータのページ（単数または複数）を書き込む際にスキップされた幾つかの物理的位置（例えば、物理的セクター）に対応する各オフセットを示す。鍵範囲テーブルは、各暗号鍵についてのエントリーと、暗号鍵と関連付けられたＬＢＡ範囲と、先行する範囲内の最終ＬＢＡへ割り当てられたデータを書き込んだ後にスキップされた上記幾つかの物理的セクターを示すオフセットとを含み得る。幾つかのＬＢＡと関連付けられかつ暗号鍵と関連付けられたデータを書き込む場合、先行するＬＢＡ範囲からの鍵範囲テーブル内のオフセットおよび暗号鍵を累積（例えば、合計）し、かつ、この累積（合計）数を用いて、上記幾つかのＬＢＡと関連付けられたデータの物理的位置を変換することができる。ＬＢＡと関連付けられたデータの物理的位置を変換する際に用いられるオフセットは、鍵範囲テーブル内に配置することができる。このオフセットは、ＬＢＡと関連付けられた暗号鍵に基づいて鍵範囲テーブル内に配置することができる。
図２は、本開示の１つ以上の実施形態による不揮発性メモリ中の鍵ゾーンのブロック図である。図２において、第１の数のメモリセルと、第１の鍵ゾーン２４２によって示されるような第１の暗号鍵とを関連付けることができ、第２の数のメモリセルと、第２の鍵ゾーン２４４によって示されるような第２の暗号鍵とを関連付けることができる。上記の数のメモリセルは、ページ状に配置することができ、これを図２中の行によって示す。例えば、図２において、ページ２４６は１行の物理的セクターを含み得、各物理的セクターは幾つかのメモリセルを含み得る。１つのページは幾つかの物理的セクターを含み得、例えば図２中のページ２４６は８個の物理的セクターを含む。
メモリ内のページへデータを書き込む場合、このデータをデータ暗号化／復号化のための鍵ゾーンの暗号鍵と関連付けることができ、かつ、このデータを幾つかのＬＢＡと関連付けることができる。例えば、鍵ゾーン２４２の第１の暗号鍵と関連付けられた幾つかのＬＢＡおよび鍵ゾーン２４４の第２の暗号鍵と関連付けられた幾つかのＬＢＡと関連付けられたデータを書き込むためのコマンド（単数または複数）を受信することができる。よって、１つの暗号鍵と関連付けられた幾つかのＬＢＡから別の暗号鍵と関連付けられた幾つかのＬＢＡへの遷移を、物理的ページの途中で発生させることができる。例えば、鍵ゾーン２４２の第１の暗号鍵と関連付けられた最後の２つのＬＢＡと関連付けられたデータを、ページ２５４のうちの物理的セクター２４８において終了する最初の２つの物理的セクターに書き込むことができる。鍵ゾーン２４４の第２の暗号鍵と関連付けられたＬＢＡと関連付けられたデータを、ページ２５６のうちの物理的セクター２５０（例えば、新規の物理的ページ）から開始する最初の６個の物理的セクターへ書き込むことができる。第１の暗号鍵と関連付けられたＬＢＡと関連付けられたデータが、第２の暗号鍵と関連付けられたＬＢＡとは異なるページへ書き込まれる。例えば、ＦＴＬの状態によっては、異なる暗号鍵と関連付けられたＬＢＡと関連付けられたデータを同一ページへ書き込むことができない場合がある。第１の暗号鍵と関連付けられたＬＢＡと関連付けられたデータと、第２の暗号鍵と関連付けられたＬＢＡと関連付けられたデータとを、異なる物理的ページ上に書き込む場合、セクター２４８が存在しているページの最終の６個の物理的セクターをスキップする（例えば、これらのセクターにはデータは書き込まれない）。これらのスキップされた物理的セクターは、鍵ゾーン２４２の暗号鍵と関連付けられたＬＢＡ範囲と関連付けられた暗号鍵の記載と共に、鍵範囲テーブルのエントリーに記載される。１つ以上の実施形態において、２つ以上の異なる暗号鍵と関連付けられたデータのページを書き込む際、任意の数の物理的セクターをスキップすることができる。
図３は、本開示の１つ以上の実施形態による鍵範囲テーブルを示す。図３中の鍵範囲テーブルは、幾つかの列を含む。第１の列３６０は、データ暗号化に用いられる暗号鍵を示す。第２の列３７０は、特定の暗号鍵と関連付けられたＬＢＡ範囲を示す。第３の列３８０は、暗号鍵およびＬＢＡ範囲と関連付けられたＬＢＡオフセットを示す。
図３に示す例において、列３６０は、幾つかの異なる暗号鍵３６２−１（「ａ」）、３６２−２（「ｂ」）、３６２−３（「ｃ」）、３６２−４（「ｄ」）および３６２−５（「ｅ」）を含む。各暗号鍵は、各ＬＢＡ範囲３７２−１（ＬＢＡ範囲０−１２７）、３７２−２（ＬＢＡ範囲１２８−２５５）、３７２−３（ＬＢＡ範囲２５６−３８３）、３７２−４（ＬＢＡ範囲３８４−５１１）および３７２−５（ＬＢＡ範囲５１２−６３９）と関連付けられる。
１つ以上の実施形態において、鍵範囲テーブルの列３８０中のＬＢＡオフセットは、ＦＴＬ（例えば、図１に示すＦＴＬ）がＬＢＡをメモリシステム（例えば、図１中のシステム１０４）における物理的位置へ変換する際にスキップすべき物理的セクター数を示し得る。各暗号鍵３６２−１、３６２−２、３６２−３、３６２−４および３６２−５と、それらに関連付けられたＬＢＡ範囲３７２−１、３７２−２、３７２−３、３７２−４および３７２−５とは、それらに関連付けられたＬＢＡオフセットを持ち得る。ＬＢＡオフセットは、１つの暗号鍵と関連付けられたデータの書き込みから別の（例えば、異なる）暗号鍵と関連付けられたデータの書き込みへ遷移する際の物理的ページ内の幾つかの物理的セクターのスキップに基づき得る。１つ以上の実施形態において、特定のＬＢＡ範囲に対応するＬＢＡオフセットは、ＬＢＡ値の増加と共に累積し得る。例えば、暗号鍵と関連付けられたＬＢＡのオフセットは、各先行する暗号鍵間の遷移時におけるデータ書き込みと関連付けられた各ＬＢＡオフセットの合計である。
図３に示す例において、ＬＢＡ範囲３７２−１と関連付けられた暗号鍵３６２−１のＬＢＡオフセットは０である。なぜならば、暗号鍵３６２−１は鍵テーブル内の第１の暗号鍵であるため、暗号鍵３６２−１と関連付けられたＬＢＡと関連付けられた先行する累積ＬＢＡオフセットは存在しないからである。よって、暗号鍵３６２−１と関連付けられた累積（例えば、合計）ＬＢＡオフセット３８２−１は０である。この例において、ＬＢＡ範囲３７２−２と関連付けられた暗号鍵３６２−２の個々のＬＢＡオフセットは７である。暗号鍵３６２−２の個々のＬＢＡオフセットが７であるということは、暗号鍵３６２−１と関連付けられたデータの最終ページにおいて７個の物理的セクターがスキップされることを示す。暗号鍵３６２−２の累積ＬＢＡオフセット３８２−２は７である（例えば、鍵範囲テーブル中の先行する暗号鍵と関連付けられたデータの最終ページにおいてスキップされる物理的セクターの合計）。
この例において、ＬＢＡ範囲３７２−３と関連付けられた暗号鍵３６２−３の個々のＬＢＡオフセットは７である。暗号鍵３６２−３の個々のＬＢＡオフセットが７であるということは、暗号鍵３６２−２と関連付けられたデータの最終ページにおいて７個の物理的セクターがスキップされることを示す。暗号鍵３６２−３の累積ＬＢＡオフセット３８２−３は１４である（例えば、鍵範囲テーブル中の先行する暗号鍵と関連付けられたデータの最終ページにおいてスキップされる物理的セクターの合計）。
この例において、ＬＢＡ範囲３７２−４と関連付けられた暗号鍵３６２−４の個々のＬＢＡオフセットは１である。暗号鍵３６２−４の個々のＬＢＡオフセットが１であるということは、暗号鍵３６２−３と関連付けられたデータの最終ページにおいて１個の物理的セクターがスキップされることを示す。暗号鍵３６２−４の累積ＬＢＡオフセット３８２−４は１５である（例えば、鍵範囲テーブル中の先行する暗号鍵と関連付けられたデータの最終ページにおいてスキップされる物理的セクターの合計）。
この例において、ＬＢＡ範囲３７２−５と関連付けられた暗号鍵３６２−５の個々のＬＢＡオフセットは６である。暗号鍵３６２−５の個々のＬＢＡオフセットが６であることは、暗号鍵３６２−４と関連付けられたデータの最終ページにおいて６個の物理的セクターがスキップされることを示す。暗号鍵３６２−５の累積ＬＢＡオフセット３８２−５は２１である（例えば、鍵範囲テーブル中の先行する暗号鍵と関連付けられたデータの最終ページにおいてスキップされる物理的セクターの合計）。
＜結論＞
本開示は、論理ブロックアドレス変換のための方法を含む。１つのこのような方法は、ＬＡと関連付けられたコマンドを受信することを含む。ＬＡは、特定のＬＡ範囲内にある。このような方法はまた、この特定の範囲以外の範囲のＬＡと関連付けられたデータを書き込む際にスキップされる幾つかの物理的位置に対応するオフセットを用いて、ＬＡをメモリ内の物理的位置へと変換することを含む。
本明細書中、特定の実施形態を図示および記載してきたが、当業者であれば、同じ結果を達成するように計算された配置構成の代わりに、これらの記載の特定の実施形態を用いることが可能であることを理解する。本開示は、本開示の１つ以上の実施形態の適応または改変を網羅することを意図する。上記記載は例示的に示されたものであり、限定的なものではないことが理解されるべきである。当業者であれば、上記記載を鑑みれば、上記の実施形態と、本明細書中に具体的に記載されていない他の実施形態との組み合わせを想起する。本開示の１つ以上の実施形態の範囲は、上記の構造および方法が用いられる他の用途を含む。よって、本開示の１つ以上の実施形態の範囲は、添付の特許請求の範囲およびその均等物の範囲全体を元に決定されるべきである。
上記の詳細な記載において、本開示を簡潔にする目的のため、いくつかの特徴を単一の実施形態においてグループ分けしている。本開示の方法は、本開示の開示の実施形態において、各請求項中に明示的に記載された特徴よりも多数の特徴を用いなければならないという意図を反映したものととして解釈されるべきではない。すなわち、以下の特許請求の範囲に記載のように、本発明の内容は、単一の開示の実施形態の全特徴未満の特徴に含まれる。よって、以下の特許請求の範囲は詳細の記載に採用され、各請求項は、別個の実施形態として独立する。

Claims (14)

  1. 論理アドレス（ＬＡ）変換のための方法であって、
    ＬＡと関連付けられたコマンドを受信することであって、前記ＬＡは特定のＬＡ範囲内にある、ことと、
    オフセットを用いて前記ＬＡをメモリ中の物理的位置へと変換することであって、前記オフセットが、前記特定のＬＡ範囲および前記特定のＬＡ範囲以外のＬＡ範囲と関連付けられたデータを含む書き込み動作の際にスキップされる幾つかの物理的位置に対応し、前記書き込み動作は、前記特定のＬＡ範囲と関連付けられたデータと前記特定のＬＡ範囲以外の前記ＬＡ範囲と関連付けられたデータとがそれぞれ異なるページ上にあるように、前記幾つかの物理的位置をスキップさせる、ことと、
    を含む、方法。
  2. 第１の暗号鍵が、前記特定のＬＡ範囲以外の前記ＬＡ範囲と関連付けられたデータへ付加され、かつ、第２の暗号鍵が、前記特定のＬＡ範囲と関連付けられたデータへ付加される、請求項１に記載の方法。
  3. 前記方法は、鍵範囲テーブル中に前記オフセットを配置することを含む、請求項１に記載の方法。
  4. 前記変換することは、前記物理的位置をメモリ中に配置する前に、前記オフセットを前記ＬＡへ付加することを含む、請求項１に記載の方法。
  5. 前記ＬＡを前記物理的位置へ変換することは、前記オフセットによって示された幾つかの物理的セクターをスキップすることを含む、請求項４に記載の方法。
  6. 前記オフセットによって示された前記幾つかの物理的セクターをスキップすることは、前記特定のＬＡ範囲以外の前記ＬＡ範囲および前記特定のＬＡ範囲に先行するＬＡ範囲と関連付けられたデータを含む前記書き込み動作中にスキップされる物理的セクターの累積合計をスキップすることを含む、請求項５に記載の方法。
  7. 前記変換することは、物理的セクターへ変換することを含む、請求項１〜６のうちいずれか１項に記載の方法。
  8. 前記変換することは、オフセットを用いて前記ＬＡを物理的位置へ変換することを含み、前記オフセットは、前記特定のＬＡ範囲に先行するＬＡ範囲と関連付けられたデータを含む前記書き込み動作中にスキップされる幾つかの物理的位置に対応する、請求項１〜６のうちいずれか１項に記載の方法。
  9. 異なる暗号鍵が、前記ＬＡ範囲のそれぞれに付与される、請求項８に記載の方法。
  10. 前記特定のＬＡ範囲が、第２の暗号鍵と関連付けられる、請求項１から６のいずれか１項に記載の方法。
  11. 前記特定のＬＡ範囲以外の前記ＬＡ範囲が、第１の暗号鍵と関連付けられる、請求項１から６のいずれか１項に記載の方法。
  12. メモリシステムであって、
    不揮発性メモリと、
    前記不揮発性メモリに接続されたコントローラであって、前記コントローラは、
    論理アドレス（ＬＡ）の特定のグループに暗号鍵を付与することと、
    ＬＡの前記特定のグループ内にある前記ＬＡと、ＬＡの前記特定のグループおよび前記特定のグループ以外のＬＡの幾つかの他のグループと関連付けられたデータを含む書き込み動作中にスキップされる幾つかの物理的位置とに基づいて、コマンドと関連付けられたＬＡを変換することであって、前記書き込み動作は、ＬＡの前記特定のグループと関連付けられたデータとＬＡの前記特定のグループ以外の前記幾つかの他のグループと関連付けられたデータとがそれぞれ異なるページ上にあるように、前記幾つかの物理的位置をスキップさせる、ことと、
    を行うよう構成される、コントローラと、
    を含む、メモリシステム。
  13. 前記コントローラは鍵範囲テーブルをさらに含み、前記鍵範囲テーブルは、それぞれがオフセットを有する幾つかのエントリーを含み、前記オフセットは、それぞれのエントリーと関連付けられたＬＡのグループ以外のＬＡと関連付けられたデータを書き込む際にスキップされる物理的セクターの数を示す、請求項１２に記載のメモリシステム。
  14. 前記鍵範囲テーブルの前記幾つかのエントリーのそれぞれと関連付けられた前記オフセットは、前記鍵範囲テーブルの各先行するエントリーからのオフセットを累積することによって決定される、請求項１３に記載のメモリシステム。
JP2013557761A 2011-03-06 2012-03-01 論理アドレス変換 Active JP5719041B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/041,402 US8732431B2 (en) 2011-03-06 2011-03-06 Logical address translation
US13/041,402 2011-03-06
PCT/US2012/027265 WO2012121968A2 (en) 2011-03-06 2012-03-01 Logical address translation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015055721A Division JP6181689B2 (ja) 2011-03-06 2015-03-19 論理アドレス変換

Publications (2)

Publication Number Publication Date
JP2014507738A JP2014507738A (ja) 2014-03-27
JP5719041B2 true JP5719041B2 (ja) 2015-05-13

Family

ID=46754039

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013557761A Active JP5719041B2 (ja) 2011-03-06 2012-03-01 論理アドレス変換
JP2015055721A Active JP6181689B2 (ja) 2011-03-06 2015-03-19 論理アドレス変換

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015055721A Active JP6181689B2 (ja) 2011-03-06 2015-03-19 論理アドレス変換

Country Status (7)

Country Link
US (2) US8732431B2 (ja)
EP (1) EP2684132B1 (ja)
JP (2) JP5719041B2 (ja)
KR (1) KR101554084B1 (ja)
CN (1) CN103502958B (ja)
TW (1) TWI459200B (ja)
WO (1) WO2012121968A2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8862902B2 (en) * 2011-04-29 2014-10-14 Seagate Technology Llc Cascaded data encryption dependent on attributes of physical memory
US9086999B2 (en) * 2011-07-05 2015-07-21 International Business Machines Corporation Data encryption management
KR101818445B1 (ko) * 2011-07-08 2018-01-16 삼성전자주식회사 메모리 컨트롤러, 이의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 전자 장치들
US9443085B2 (en) 2011-07-19 2016-09-13 Elwha Llc Intrusion detection using taint accumulation
US9471373B2 (en) 2011-09-24 2016-10-18 Elwha Llc Entitlement vector for library usage in managing resource allocation and scheduling based on usage and priority
US9460290B2 (en) 2011-07-19 2016-10-04 Elwha Llc Conditional security response using taint vector monitoring
US9298918B2 (en) 2011-11-30 2016-03-29 Elwha Llc Taint injection and tracking
US9575903B2 (en) * 2011-08-04 2017-02-21 Elwha Llc Security perimeter
US9558034B2 (en) 2011-07-19 2017-01-31 Elwha Llc Entitlement vector for managing resource allocation
US9798873B2 (en) 2011-08-04 2017-10-24 Elwha Llc Processor operable to ensure code integrity
US9465657B2 (en) 2011-07-19 2016-10-11 Elwha Llc Entitlement vector for library usage in managing resource allocation and scheduling based on usage and priority
KR101979392B1 (ko) * 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8898548B1 (en) 2012-08-24 2014-11-25 Western Digital Technologies, Inc. Methods, data storage devices and systems having variable size ECC page size
US9268682B2 (en) * 2012-10-05 2016-02-23 Skyera, Llc Methods, devices and systems for physical-to-logical mapping in solid state drives
US9507523B1 (en) 2012-10-12 2016-11-29 Western Digital Technologies, Inc. Methods, devices and systems for variable size logical page management in a solid state drive
US9489296B1 (en) 2012-10-17 2016-11-08 Western Digital Technologies, Inc. Methods, devices and systems for hardware-based garbage collection in solid state drives
US9684593B1 (en) * 2012-11-30 2017-06-20 EMC IP Holding Company LLC Techniques using an encryption tier property with application hinting and I/O tagging
TWI479359B (zh) * 2013-08-01 2015-04-01 Phison Electronics Corp 指令執行方法、記憶體控制器與記憶體儲存裝置
US9354955B1 (en) 2014-03-19 2016-05-31 Western Digital Technologies, Inc. Partial garbage collection for fast error handling and optimized garbage collection for the invisible band
US9298647B2 (en) * 2014-08-25 2016-03-29 HGST Netherlands B.V. Method and apparatus to generate zero content over garbage data when encryption parameters are changed
CN104391805B (zh) * 2014-10-27 2017-12-05 浪潮集团有限公司 一种用于加密固态存储的数据结构
US11422943B2 (en) 2015-03-27 2022-08-23 Intel Corporation Efficient address translation
JP2017033501A (ja) 2015-08-06 2017-02-09 株式会社東芝 記憶装置および制御方法
US20170093823A1 (en) * 2015-09-25 2017-03-30 Vinodh Gopal Encrypting Observable Address Information
US10592433B1 (en) * 2015-12-10 2020-03-17 Massachusetts Institute Of Technology Secure execution of encrypted software in an integrated circuit
TWI595356B (zh) * 2016-08-19 2017-08-11 大心電子（英屬維京群島）股份有限公司 資料傳輸方法及使用所述方法的儲存控制器與清單管理電路
KR102458312B1 (ko) 2017-06-09 2022-10-24 삼성전자주식회사 스토리지 장치 및 이의 동작 방법
US10534718B2 (en) * 2017-07-31 2020-01-14 Micron Technology, Inc. Variable-size table for address translation
US10572161B2 (en) * 2017-11-15 2020-02-25 Samsung Electronics Co., Ltd. Methods to configure and access scalable object stores using KV-SSDs and hybrid backend storage tiers of KV-SSDs, NVMe-SSDs and other flash devices
US11436154B2 (en) 2017-12-01 2022-09-06 Micron Technology, Inc. Logical block mapping based on an offset
US10977182B2 (en) * 2017-12-01 2021-04-13 Micron Technology, Inc. Logical block mapping based on an offset
US10831596B2 (en) 2018-01-22 2020-11-10 Micron Technology, Inc. Enhanced error correcting code capability using variable logical to physical associations of a data block
CN109951275B (zh) * 2019-02-22 2021-08-17 记忆科技(深圳)有限公司 密钥生成方法、装置、计算机设备及存储介质
KR20210142974A (ko) * 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3942807B2 (ja) * 2000-06-06 2007-07-11 株式会社ルネサステクノロジ ブロックアラインメント機能付き半導体記憶装置
JP2003162433A (ja) * 2001-11-27 2003-06-06 Fujitsu Ltd メモリシステム
US7039788B1 (en) * 2002-10-28 2006-05-02 Sandisk Corporation Method and apparatus for splitting a logical block
KR20060032145A (ko) * 2003-06-23 2006-04-14 코닌클리케 필립스 일렉트로닉스 엔.브이. 결함이 발생하면 논리 어드레스를 물리적 어드레스로리매핑하여 정보를 기록하는 장치 및 방법
US7480766B2 (en) * 2005-08-03 2009-01-20 Sandisk Corporation Interfacing systems operating through a logical address space and on a direct data file basis
JP2007094900A (ja) * 2005-09-29 2007-04-12 Eastman Kodak Co アクセス装置
US20100228904A1 (en) 2006-08-21 2010-09-09 Nxp, B.V. Circuit arrangement and method for data processing
US20080046641A1 (en) 2006-08-21 2008-02-21 Sandisk Il Ltd. NAND flash memory controller exporting a logical sector-based interface
JP4877962B2 (ja) 2006-10-25 2012-02-15 株式会社日立製作所 暗号化機能を備えたストレージサブシステム
KR100969758B1 (ko) 2007-01-22 2010-07-13 삼성전자주식회사 플래시 변환 레이어에서 데이터를 암호화하여 처리하기위한 방법 및 장치
JP2009258948A (ja) 2008-04-16 2009-11-05 Panasonic Corp メモリコントローラ、不揮発性記憶装置および演算処理システム
US8341430B2 (en) * 2008-10-03 2012-12-25 Microsoft Corporation External encryption and recovery management with hardware encrypted storage devices
US8412880B2 (en) 2009-01-08 2013-04-02 Micron Technology, Inc. Memory system controller to manage wear leveling across a plurality of storage nodes
US8180995B2 (en) * 2009-01-21 2012-05-15 Micron Technology, Inc. Logical address offset in response to detecting a memory formatting operation
US8176295B2 (en) * 2009-04-20 2012-05-08 Imation Corp. Logical-to-physical address translation for a removable data storage device
US8386747B2 (en) * 2009-06-11 2013-02-26 Freescale Semiconductor, Inc. Processor and method for dynamic and selective alteration of address translation
US9015401B2 (en) * 2011-04-28 2015-04-21 Seagate Technology Llc Selective purge of confidential data from a non-volatile memory

Also Published As

Publication number Publication date
JP2015164044A (ja) 2015-09-10
TW201250470A (en) 2012-12-16
CN103502958A (zh) 2014-01-08
TWI459200B (zh) 2014-11-01
US20140317374A1 (en) 2014-10-23
WO2012121968A3 (en) 2012-11-22
WO2012121968A2 (en) 2012-09-13
EP2684132B1 (en) 2019-04-24
KR101554084B1 (ko) 2015-09-17
US9164701B2 (en) 2015-10-20
US20120226887A1 (en) 2012-09-06
JP2014507738A (ja) 2014-03-27
JP6181689B2 (ja) 2017-08-16
US8732431B2 (en) 2014-05-20
KR20130120541A (ko) 2013-11-04
EP2684132A4 (en) 2014-12-10
EP2684132A2 (en) 2014-01-15
CN103502958B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
JP5719041B2 (ja) 論理アドレス変換
CN110096908B (zh) 存储装置及存储装置的操作方法
US9472244B2 (en) Apparatus power control
JP5649742B2 (ja) トランザクションログの復元
JP5585919B2 (ja) 電源遮断管理
US8090900B2 (en) Storage device and data management method
US20190258581A1 (en) Memory system and operating method thereof
US20210232508A1 (en) Last written page searching
US20180217773A1 (en) Memory device configuration commands
TWI717751B (zh) 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置
US10466938B2 (en) Non-volatile memory system using a plurality of mapping units and operating method thereof
CN111506515A (zh) 存储器控制器及其操作方法
US11113205B2 (en) Die addressing using a reduced size translation table entry
US11817154B2 (en) Optimized threshold translation from serialized pipeline
CN115080466B (zh) 具有简化的高容量管芯和块管理的存储设备

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130903

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131003

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141015

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150319

R150 Certificate of patent or registration of utility model

Ref document number: 5719041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250