JP2014507738A - 論理アドレス変換 - Google Patents
論理アドレス変換 Download PDFInfo
- Publication number
- JP2014507738A JP2014507738A JP2013557761A JP2013557761A JP2014507738A JP 2014507738 A JP2014507738 A JP 2014507738A JP 2013557761 A JP2013557761 A JP 2013557761A JP 2013557761 A JP2013557761 A JP 2013557761A JP 2014507738 A JP2014507738 A JP 2014507738A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- physical
- encryption key
- key
- lba
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013519 translation Methods 0.000 title claims abstract description 10
- 230000015654 memory Effects 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 230000001186 cumulative effect Effects 0.000 claims description 7
- 230000001131 transforming effect Effects 0.000 claims 2
- 210000004027 cell Anatomy 0.000 description 24
- 239000007787 solid Substances 0.000 description 23
- 238000012005 ligant binding assay Methods 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 13
- 238000003491 array Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000013403 standard screening design Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
- G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
【選択図】図2
Description
Claims (27)
- 論理アドレス(LA)変換のための方法であって、
LAと関連付けられたコマンドを受信することであって、前記LAは特定のLA範囲内にある、ことと、
前記LAをメモリ中の物理的位置へと変換することであって、前記変換は、前記特定の範囲以外の一定のLA範囲と関連付けられたデータを書き込む際にスキップされた複数の物理的位置に対応するオフセットを用いて行われる、ことと、
を含む、方法。 - 前記他の範囲は第1の暗号鍵と関連付けられ、前記特定の範囲は第2の暗号鍵と関連付けられる、請求項1に記載の方法。
- 前記方法は、鍵範囲テーブル中に前記オフセットをロケイト(配置)することを含む、請求項1に記載の方法。
- 変換することは、変換前に前記オフセットを前記LAへ付加することを含む、請求項1に記載の方法。
- 前記LAを物理的位置へ変換することは、前記オフセットによって示された複数の物理的セクターをスキップすることを含む、請求項4に記載の方法。
- 前記オフセットによって示される物理的位置の数スキップすることは、前記他の範囲のLAと関連付けられた暗号鍵と関連付けられたデータを書き込む際にスキップされた物理的位置の累計合計をスキップすることを含む、請求項5に記載の方法。
- 変換することは、物理的セクターへ変換することを含む、請求項1〜6のうちいずれか1項に記載の方法。
- 変換することは、オフセットを用いて前記LAを物理的位置へ変換することを含み、前記オフセットは、前記特定の範囲に先行する一定範囲のLAと関連付けられたデータを書き込む際にスキップされた複数の物理的位置に対応する、請求項1〜6のうちいずれか1項に記載の方法。
- 前記範囲はそれぞれ、異なる暗号鍵と関連付けられる、請求項8に記載の方法。
- 論理アドレス(LA)変換のための方法であって、
第1のLAグループ内において受信されたLAへ付加されるべき第1のオフセットを付加することと、
第2のLAグループ内において受信されたLAへ付加されるべき第2のオフセットを付加することであって、前記第2のオフセットは、前記第1のオフセットへさらなるオフセットを加えることにより決定される、ことと、
前記第2のグループ内において受信された前記LAを変換し、前記第2のオフセットをメモリ内の物理的位置へ付加することと、
を含む、方法。 - 第1の暗号鍵は前記第1のLAグループと関連付けられ、第2の暗号鍵は前記第2のLAグループと関連付けられる、請求項10に記載の方法。
- 鍵範囲テーブル内において前記第1のオフセットをロケイト(配置)することをさらに含む、請求項10に記載の方法。
- 前記第1のオフセットは、先行LAグループ内の最終LAと関連付けられたデータの物理的ページにおいてスキップされた複数の物理的セクターに少なくとも部分的に基づく、請求項10に記載の方法。
- 前記第2のオフセットは、前記第1のLAグループの最終LAと関連付けられたデータの物理的ページにおいてスキップされた複数の物理的セクターに少なくとも部分的に基づく、請求項10に記載の方法。
- 前記第2のオフセットは、前記第1のLAグループの最終LAおよび前記第1のオフセットと関連付けられたデータの物理的ページにおいてスキップされた複数の物理的セクターの合計を含む、請求項14に記載の方法。
- 鍵範囲テーブル内において前記第2のオフセットをロケイト(配置)することをさらに含む、請求項15に記載の方法。
- 前記第2のグループ内の前記LAをホストから受信することを含み、前記受信されたLAをコントローラ中の変換層を介して変換する前に、前記第2のグループ内の前記受信されたLAへ前記第2のオフセットを付加する、請求項10〜16のうちいずれか1項に記載の方法。
- メモリシステムを作動させるための方法であって、
第1の数の物理的セクターへデータを書き込むことであって、第1の暗号鍵および第2の暗号鍵と関連付けられた論理アドレス(LA)と関連付けられたデータを書き込む際、前記第1の数の物理的セクターのうち1つ以上がスキップされる、ことと、
鍵範囲テーブルに鍵テーブル入力を入力することであって、前記鍵テーブル入力は、前記第1の暗号鍵および前記第2の暗号鍵と関連付けられたLAと関連付けられたデータを書き込む際にスキップされた前記第1の数の物理的セクターの数量を示す、ことと、
を含み、
前記第2の暗号鍵と関連付けられたLAを、前記鍵テーブル入力を用いて物理的位置へ変換することが可能である、
方法。 - データを書き込むことは、第1の暗号鍵と関連付けられたLAと関連付けられたデータを第1のページへ書き込むことと、第2の暗号鍵と関連付けられたLAに割り当てられたデータを第2のページへ書き込むこととを含む、請求項18に記載の方法。
- 前記鍵範囲テーブル入力を用いることは、前記第2の暗号鍵と関連付けられた前記LAと関連付けられたデータの物理的位置を、前記第1の暗号鍵と関連付けられたLAと関連付けられたデータを書き込む際にスキップされる前記第1の数の物理的セクターだけオフセットさせることを含む、請求項18に記載の方法。
- 前記鍵範囲テーブル入力を用いることは、前記第2の暗号鍵と関連付けられた前記と関連付けられたデータの物理的位置LAを、前記第1の暗号鍵と関連付けられたLAと関連付けられたデータを書き込む際にスキップされる前記第1の数の物理的セクターと、前回用いられた暗号鍵と関連付けられたLAと関連付けられたデータを書き込む際にスキップされた物理的セクター数とだけオフセットさせることを含む、請求項18〜20のうちいずれか1項に記載の方法。
- メモリシステムであって、
不揮発性メモリと、
前記不揮発性メモリに接続されたコントローラであって、前記コントローラは、
論理アドレス(LA)のグループと、暗号鍵とを関連付けることと、
特定のLA範囲内の前記LAと、別のLA範囲と関連付けられたデータを書き込む際にスキップされる複数の物理的位置とに基づいて、コマンドと関連付けられたLAを変換することと、
を行うよう構成される、コントローラと、
を含む、メモリシステム。 - 2つの暗号鍵と関連付けられたLAと関連付けられたデータが書き込まれる際、複数の物理的セクターがスキップされる、請求項22に記載のメモリシステム。
- 前記コントローラは鍵範囲テーブルをさらに含み、前記鍵範囲テーブルは、オフセットをそれぞれ有する複数の入力を含み、前記オフセットは、各暗号鍵と関連付けられたLA以外のLAと関連付けられたデータが書き込まれる際にスキップされる物理的セクターの数を示す、請求項22〜23のうちいずれか1項に記載のメモリシステム。
- 鍵範囲テーブル入力数それぞれと関連付けられた前記オフセットは、各先行する鍵範囲テーブル入力からのオフセットを累積することにより、決定される、請求項24に記載のメモリシステム。
- メモリシステムであって、
不揮発性メモリと、
前記不揮発性メモリへ接続されたコントローラであって、前記コントローラは、
複数のLBAオフセットを決定することであって、複数の暗号鍵はそれぞれ、LBAオフセットの各数と関連付けられ、前記複数のLBAオフセットはそれぞれ、前記複数の暗号鍵のうちの1つと関連付けられた最終ページ上の複数の書き込まれていない物理的セクターに対応する、ことと、
暗号鍵と関連付けられたLBAを受信することと、
前記受信されたLBAを物理的位置へ変換することであって、前記変換は、前記受信されたLBAと関連付けられた前記暗号鍵と関連付けられた前記LBAオフセットを用いて行われる、ことと、
を行うように構成される、コントローラと、
を含む、メモリシステム。 - 前記複数のLBAオフセットは鍵範囲テーブル内にあり、前記複数のLBAオフセットはそれぞれ、前記テーブル中の各先行オフセットと関連付けられた前記暗号鍵全てと関連付けられた最終ページ上の書き込まれていない物理的セクターの合計数を含む、請求項26に記載のメモリシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/041,402 US8732431B2 (en) | 2011-03-06 | 2011-03-06 | Logical address translation |
US13/041,402 | 2011-03-06 | ||
PCT/US2012/027265 WO2012121968A2 (en) | 2011-03-06 | 2012-03-01 | Logical address translation |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015055721A Division JP6181689B2 (ja) | 2011-03-06 | 2015-03-19 | 論理アドレス変換 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014507738A true JP2014507738A (ja) | 2014-03-27 |
JP5719041B2 JP5719041B2 (ja) | 2015-05-13 |
Family
ID=46754039
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013557761A Active JP5719041B2 (ja) | 2011-03-06 | 2012-03-01 | 論理アドレス変換 |
JP2015055721A Active JP6181689B2 (ja) | 2011-03-06 | 2015-03-19 | 論理アドレス変換 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015055721A Active JP6181689B2 (ja) | 2011-03-06 | 2015-03-19 | 論理アドレス変換 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8732431B2 (ja) |
EP (1) | EP2684132B1 (ja) |
JP (2) | JP5719041B2 (ja) |
KR (1) | KR101554084B1 (ja) |
CN (1) | CN103502958B (ja) |
TW (1) | TWI459200B (ja) |
WO (1) | WO2012121968A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9864547B2 (en) | 2015-08-06 | 2018-01-09 | Toshiba Memory Corporation | Storage device and control method |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8862902B2 (en) * | 2011-04-29 | 2014-10-14 | Seagate Technology Llc | Cascaded data encryption dependent on attributes of physical memory |
US9086999B2 (en) * | 2011-07-05 | 2015-07-21 | International Business Machines Corporation | Data encryption management |
KR101818445B1 (ko) * | 2011-07-08 | 2018-01-16 | 삼성전자주식회사 | 메모리 컨트롤러, 이의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 전자 장치들 |
US9460290B2 (en) | 2011-07-19 | 2016-10-04 | Elwha Llc | Conditional security response using taint vector monitoring |
US9465657B2 (en) | 2011-07-19 | 2016-10-11 | Elwha Llc | Entitlement vector for library usage in managing resource allocation and scheduling based on usage and priority |
US9798873B2 (en) | 2011-08-04 | 2017-10-24 | Elwha Llc | Processor operable to ensure code integrity |
US9575903B2 (en) * | 2011-08-04 | 2017-02-21 | Elwha Llc | Security perimeter |
US9558034B2 (en) | 2011-07-19 | 2017-01-31 | Elwha Llc | Entitlement vector for managing resource allocation |
US9471373B2 (en) | 2011-09-24 | 2016-10-18 | Elwha Llc | Entitlement vector for library usage in managing resource allocation and scheduling based on usage and priority |
US9298918B2 (en) | 2011-11-30 | 2016-03-29 | Elwha Llc | Taint injection and tracking |
US9443085B2 (en) | 2011-07-19 | 2016-09-13 | Elwha Llc | Intrusion detection using taint accumulation |
KR101979392B1 (ko) * | 2012-05-17 | 2019-05-16 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US8898548B1 (en) | 2012-08-24 | 2014-11-25 | Western Digital Technologies, Inc. | Methods, data storage devices and systems having variable size ECC page size |
US9268682B2 (en) | 2012-10-05 | 2016-02-23 | Skyera, Llc | Methods, devices and systems for physical-to-logical mapping in solid state drives |
US9507523B1 (en) | 2012-10-12 | 2016-11-29 | Western Digital Technologies, Inc. | Methods, devices and systems for variable size logical page management in a solid state drive |
US9489296B1 (en) | 2012-10-17 | 2016-11-08 | Western Digital Technologies, Inc. | Methods, devices and systems for hardware-based garbage collection in solid state drives |
US9684593B1 (en) * | 2012-11-30 | 2017-06-20 | EMC IP Holding Company LLC | Techniques using an encryption tier property with application hinting and I/O tagging |
TWI479359B (zh) * | 2013-08-01 | 2015-04-01 | Phison Electronics Corp | 指令執行方法、記憶體控制器與記憶體儲存裝置 |
US9354955B1 (en) | 2014-03-19 | 2016-05-31 | Western Digital Technologies, Inc. | Partial garbage collection for fast error handling and optimized garbage collection for the invisible band |
US9298647B2 (en) * | 2014-08-25 | 2016-03-29 | HGST Netherlands B.V. | Method and apparatus to generate zero content over garbage data when encryption parameters are changed |
CN104391805B (zh) * | 2014-10-27 | 2017-12-05 | 浪潮集团有限公司 | 一种用于加密固态存储的数据结构 |
EP3274824B1 (en) | 2015-03-27 | 2021-03-17 | Intel Corporation | Efficient address translation |
US20170093823A1 (en) * | 2015-09-25 | 2017-03-30 | Vinodh Gopal | Encrypting Observable Address Information |
US10592433B1 (en) * | 2015-12-10 | 2020-03-17 | Massachusetts Institute Of Technology | Secure execution of encrypted software in an integrated circuit |
TWI595356B (zh) * | 2016-08-19 | 2017-08-11 | 大心電子(英屬維京群島)股份有限公司 | 資料傳輸方法及使用所述方法的儲存控制器與清單管理電路 |
KR102458312B1 (ko) * | 2017-06-09 | 2022-10-24 | 삼성전자주식회사 | 스토리지 장치 및 이의 동작 방법 |
US10534718B2 (en) * | 2017-07-31 | 2020-01-14 | Micron Technology, Inc. | Variable-size table for address translation |
US11436154B2 (en) | 2017-12-01 | 2022-09-06 | Micron Technology, Inc. | Logical block mapping based on an offset |
US10977182B2 (en) * | 2017-12-01 | 2021-04-13 | Micron Technology, Inc. | Logical block mapping based on an offset |
US10831596B2 (en) | 2018-01-22 | 2020-11-10 | Micron Technology, Inc. | Enhanced error correcting code capability using variable logical to physical associations of a data block |
CN109951275B (zh) * | 2019-02-22 | 2021-08-17 | 记忆科技(深圳)有限公司 | 密钥生成方法、装置、计算机设备及存储介质 |
KR20210142974A (ko) * | 2020-05-19 | 2021-11-26 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001350665A (ja) * | 2000-06-06 | 2001-12-21 | Hitachi Ltd | ブロックアラインメント機能付き半導体記憶装置 |
JP2007094900A (ja) * | 2005-09-29 | 2007-04-12 | Eastman Kodak Co | アクセス装置 |
JP2007516541A (ja) * | 2003-06-23 | 2007-06-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 欠陥発生時の物理アドレスへの論理アドレスの再マッピングを伴う情報を記録するための装置及び方法 |
JP2008108039A (ja) * | 2006-10-25 | 2008-05-08 | Hitachi Ltd | 暗号化機能を備えたストレージサブシステム |
JP2009503729A (ja) * | 2005-08-03 | 2009-01-29 | サンディスク コーポレイション | 論理アドレス空間と直接データファイル方式で動作するインターフェイスシステム |
JP2009258948A (ja) * | 2008-04-16 | 2009-11-05 | Panasonic Corp | メモリコントローラ、不揮発性記憶装置および演算処理システム |
US20100088525A1 (en) * | 2008-10-03 | 2010-04-08 | Microsoft Corporation | External encryption and recovery management with hardware encrypted storage devices |
US20100185830A1 (en) * | 2009-01-21 | 2010-07-22 | Micron Technology, Inc. | Logical address offset |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003162433A (ja) * | 2001-11-27 | 2003-06-06 | Fujitsu Ltd | メモリシステム |
US7039788B1 (en) * | 2002-10-28 | 2006-05-02 | Sandisk Corporation | Method and apparatus for splitting a logical block |
US20080046641A1 (en) | 2006-08-21 | 2008-02-21 | Sandisk Il Ltd. | NAND flash memory controller exporting a logical sector-based interface |
EP2188812B1 (en) | 2006-08-21 | 2013-05-22 | Nxp B.V. | Circuit arrangement and method for data processing |
KR100969758B1 (ko) | 2007-01-22 | 2010-07-13 | 삼성전자주식회사 | 플래시 변환 레이어에서 데이터를 암호화하여 처리하기위한 방법 및 장치 |
US8412880B2 (en) * | 2009-01-08 | 2013-04-02 | Micron Technology, Inc. | Memory system controller to manage wear leveling across a plurality of storage nodes |
US8176295B2 (en) * | 2009-04-20 | 2012-05-08 | Imation Corp. | Logical-to-physical address translation for a removable data storage device |
US8386747B2 (en) | 2009-06-11 | 2013-02-26 | Freescale Semiconductor, Inc. | Processor and method for dynamic and selective alteration of address translation |
US9015401B2 (en) * | 2011-04-28 | 2015-04-21 | Seagate Technology Llc | Selective purge of confidential data from a non-volatile memory |
-
2011
- 2011-03-06 US US13/041,402 patent/US8732431B2/en active Active
-
2012
- 2012-03-01 KR KR1020137023450A patent/KR101554084B1/ko active IP Right Grant
- 2012-03-01 JP JP2013557761A patent/JP5719041B2/ja active Active
- 2012-03-01 EP EP12754482.3A patent/EP2684132B1/en active Active
- 2012-03-01 WO PCT/US2012/027265 patent/WO2012121968A2/en unknown
- 2012-03-01 CN CN201280012166.4A patent/CN103502958B/zh active Active
- 2012-03-06 TW TW101107521A patent/TWI459200B/zh active
-
2014
- 2014-04-17 US US14/255,525 patent/US9164701B2/en active Active
-
2015
- 2015-03-19 JP JP2015055721A patent/JP6181689B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001350665A (ja) * | 2000-06-06 | 2001-12-21 | Hitachi Ltd | ブロックアラインメント機能付き半導体記憶装置 |
JP2007516541A (ja) * | 2003-06-23 | 2007-06-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 欠陥発生時の物理アドレスへの論理アドレスの再マッピングを伴う情報を記録するための装置及び方法 |
JP2009503729A (ja) * | 2005-08-03 | 2009-01-29 | サンディスク コーポレイション | 論理アドレス空間と直接データファイル方式で動作するインターフェイスシステム |
JP2007094900A (ja) * | 2005-09-29 | 2007-04-12 | Eastman Kodak Co | アクセス装置 |
JP2008108039A (ja) * | 2006-10-25 | 2008-05-08 | Hitachi Ltd | 暗号化機能を備えたストレージサブシステム |
JP2009258948A (ja) * | 2008-04-16 | 2009-11-05 | Panasonic Corp | メモリコントローラ、不揮発性記憶装置および演算処理システム |
US20100088525A1 (en) * | 2008-10-03 | 2010-04-08 | Microsoft Corporation | External encryption and recovery management with hardware encrypted storage devices |
US20100185830A1 (en) * | 2009-01-21 | 2010-07-22 | Micron Technology, Inc. | Logical address offset |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9864547B2 (en) | 2015-08-06 | 2018-01-09 | Toshiba Memory Corporation | Storage device and control method |
US10152280B2 (en) | 2015-08-06 | 2018-12-11 | Toshiba Memory Corporation | Storage device and control method |
Also Published As
Publication number | Publication date |
---|---|
US20140317374A1 (en) | 2014-10-23 |
WO2012121968A3 (en) | 2012-11-22 |
US20120226887A1 (en) | 2012-09-06 |
CN103502958A (zh) | 2014-01-08 |
EP2684132B1 (en) | 2019-04-24 |
JP6181689B2 (ja) | 2017-08-16 |
US8732431B2 (en) | 2014-05-20 |
JP2015164044A (ja) | 2015-09-10 |
US9164701B2 (en) | 2015-10-20 |
KR20130120541A (ko) | 2013-11-04 |
EP2684132A2 (en) | 2014-01-15 |
TWI459200B (zh) | 2014-11-01 |
EP2684132A4 (en) | 2014-12-10 |
KR101554084B1 (ko) | 2015-09-17 |
CN103502958B (zh) | 2016-08-17 |
JP5719041B2 (ja) | 2015-05-13 |
WO2012121968A2 (en) | 2012-09-13 |
TW201250470A (en) | 2012-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6181689B2 (ja) | 論理アドレス変換 | |
US9472244B2 (en) | Apparatus power control | |
KR101491943B1 (ko) | 트랜잭션 로그 복구 | |
JP6142081B2 (ja) | 不揮発性メモリデバイスにおける揮発性メモリアーキテクチャ及び関連コントローラ | |
US8090900B2 (en) | Storage device and data management method | |
US9189383B2 (en) | Nonvolatile memory system and data processing method | |
US20210232508A1 (en) | Last written page searching | |
TW201229757A (en) | Stripe-based non-volatile multilevel memory operation | |
KR20190099693A (ko) | 메모리 시스템 및 그것의 동작 방법 | |
CN101800071A (zh) | 固态盘设备及其编程失败处理方法 | |
US10936508B2 (en) | Storage device and method of operating the same | |
TWI717751B (zh) | 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置 | |
US10466938B2 (en) | Non-volatile memory system using a plurality of mapping units and operating method thereof | |
US20230137866A1 (en) | Program command generation with dummy data generation at a memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130903 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131003 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131003 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20141015 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5719041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |