KR20190099693A - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190099693A
KR20190099693A KR1020180019449A KR20180019449A KR20190099693A KR 20190099693 A KR20190099693 A KR 20190099693A KR 1020180019449 A KR1020180019449 A KR 1020180019449A KR 20180019449 A KR20180019449 A KR 20180019449A KR 20190099693 A KR20190099693 A KR 20190099693A
Authority
KR
South Korea
Prior art keywords
data
protection block
replay protection
host
memory
Prior art date
Application number
KR1020180019449A
Other languages
English (en)
Inventor
이희원
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180019449A priority Critical patent/KR20190099693A/ko
Priority to US16/122,287 priority patent/US20190258581A1/en
Priority to CN201811138437.6A priority patent/CN110176267A/zh
Publication of KR20190099693A publication Critical patent/KR20190099693A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

본 기술은 메모리 시스템 및 그것의 동작 방법에 관한 것으로, 메모리 시스템은 리플레이 보호 블록 및 노멀 블록을 포함하는 메모리 장치; 및 상기 메모리 장치의 제반 동작을 제어하기 위한 메모리 컨트롤러를 포함하며, 상기 메모리 컨트롤러는 호스트로부터 상기 리플레이 보호 블록에 저장된 제1 데이터에 대한 읽기 요청에 따라 상기 리플레이 보호 블록에서 상기 제1 데이터를 포함하는 제1 데이터 그룹을 리드하도록 상기 메모리 장치를 제어하고, 상기 제1 데이터 그룹을 임시 저장하고, 상기 제1 데이터 그룹 중 상기 제1 데이터를 상기 호스트로 출력한다.

Description

메모리 시스템 및 그것의 동작 방법{Memory system and operating method thereof}
본 발명은 메모리 시스템 및 그것의 동작 방법에 관한 것으로, 보다 구체적으로는 리플레이 보호 블록(Replay Protected Memory Block; RPMB)의 리드 동작을 수행하는 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다.
불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예는 개선된 동작 속도를 갖는 메모리 시스템 및 그것의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 시스템은 리플레이 보호 블록 및 노멀 블록을 포함하는 메모리 장치; 및 상기 메모리 장치의 제반 동작을 제어하기 위한 메모리 컨트롤러를 포함하며, 상기 메모리 컨트롤러는 호스트로부터 상기 리플레이 보호 블록에 저장된 제1 데이터에 대한 읽기 요청에 따라 상기 리플레이 보호 블록에서 상기 제1 데이터를 포함하는 제1 데이터 그룹을 리드하도록 상기 메모리 장치를 제어하고, 상기 제1 데이터 그룹을 임시 저장하고, 상기 제1 데이터 그룹 중 상기 제1 데이터를 상기 호스트로 출력한다.
본 발명의 실시 예에 따른 메모리 시스템은 리플레이 보호 블록을 포함하는 메모리 장치; 및 상기 메모리 장치의 제반 동작을 제어하기 위한 메모리 컨트롤러를 포함하며, 상기 메모리 컨트롤러는 호스트로부터 상기 리플레이 보호 블록에 저장된 제1 데이터에 대한 읽기 요청에 따라 상기 리플레이 보호 블록에서 상기 제1 데이터를 포함하는 제1 데이터 그룹을 리드하도록 상기 메모리 장치를 제어하고, 리드된 상기 제1 데이터 그룹 중 상기 제1 데이터는 상기 호스트로 출력하고, 상기 제1 데이터 그룹 중 나머지 데이터들은 임시 저장한다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 리플레이 보호 블록을 포함하는 메모리 시스템의 동작 방법에 있어서, 호스트로부터 상기 리플레이 보호 블록에 저장된 제1 데이터에 대한 제1 읽기 요청이 수신되는 단계; 미리 정해진 인증 동작을 통해 상기 제1 읽기 요청에 대한 인증을 확인하는 단계; 상기 제1 읽기 요청에 대해 인증 동작 결과 인증 확인으로 판단된 경우, 상기 리플레이 보호 블록에 대한 리드 동작을 수행하여 상기 제1 데이터를 포함하는 제1 데이터 그룹을 리드하여 임시 저장하는 단계; 및 리드된 상기 제1 데이터 그룹 중 상기 제1 데이터를 상기 호스트로 출력하고, 상기 제1 데이터 그룹 중 상기 제1 데이터를 제외한 나머지 데이터들은 임시 저장 상태를 유지시키는 단계를 포함한다.
본 기술에 따르면, 리플레이 보호 블록의 리드 동작을 개선하여 메모리 시스템의 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 메모리 컨트롤러와 메모리 장치를 설명하기 위한 도면이다.
도 3은 도 2의 리플레이 보호 블록 엔진을 설명하기 위한 도면이다.
도 4는 도 2의 리플레이 보호 블록을 설명하기 위한 도면이다.
도 5는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 6은 도 1의 메모리 장치를 설명하기 위한 도면이다.
도 7은 도 6의 메모리 블록을 설명하기 위한 도면이다.
도 8은 3차원으로 구성된 메모리 블록의 실시 예를 설명하기 위한 도면이다.
도 9는 3차원으로 구성된 메모리 블록의 다른 실시 예를 설명하기 위한 도면이다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 11은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 13은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 14는 메모리 시스템의 다른 실시 예를 설기 위한 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 시스템(1000)은 데이터가 저장되는 메모리 장치(1100)와, 호스트(2000)의 제어에 따라 메모리 장치(1100)를 제어하는 메모리 컨트롤러(1200)를 포함할 수 있다.
호스트(2000)는 PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), 또는 SAS(serial attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 메모리 시스템(1000)과 통신할 수 있다. 또한 호스트(2000)와 메모리 시스템(1000) 간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다른 인터페이스 프로토콜들 중 하나일 수 있다.
메모리 장치(1100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이(미도시)를 포함할 수 있다. 실시 예에서, 메모리 장치(1100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다.
메모리 장치(1100)는 메모리 컨트롤러(1200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(1100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(1100)는 프로그램 동작, 읽기 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(1100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램할 것이다. 읽기 동작 시에, 메모리 장치(1100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(1100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
실시 예에서, 프로그램 동작 및 읽기 동작은 페이지 단위로 수행되고, 소거 동작은 블록 단위로 수행될 수 있다.
메모리 컨트롤러(1200)는 메모리 장치(1100)의 전반적인 동작을 제어할 수 있다. 메모리 컨트롤러(1200)는 호스트(2000)의 요청(request)에 따라 또는 호스트(2000)의 요청과 무관하게 메모리 장치(1100)의 동작을 제어할 수 있다.
예를 들어, 메모리 컨트롤러(1200)는 호스트(2000)의 요청에 따라 프로그램 동작, 읽기 동작 또는 소거 동작 등을 수행하도록 메모리 장치(1100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(1200)는 프로그램 커맨드, 어드레스 및 데이터를 메모리 장치(1100)에 제공할 수 있다. 읽기 동작 시, 메모리 컨트롤러(1200)는 읽기 커맨드 및 어드레스를 메모리 장치(1100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(1200)는 소거 커맨드 및 어드레스를 메모리 장치(1100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(1200)는 호스트로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(1100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(1200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 위해 커맨드, 어드레스 및 데이터를 메모리 장치(1100)로 제공할 수 있다.
메모리 컨트롤러(1200)는 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(1100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(1200)는 호스트(2000)와 메모리 장치(1100)의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 운용하도록 구성될 수 있다. 구체적으로 메모리 컨트롤러(1200)는 호스트(2000)로부터의 요청(request)에 포함된 논리 어드레스(Logical Address)를 메모리 장치(1100)에 제공할 어드레스(ADD)인 물리 어드레스(Physical Address)로 변환할 수 있다.
도 2는 도 1의 메모리 컨트롤러와 메모리 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(1100)는 리플레이 보호 블록(Replay Protected Memory Block; 이하, RPMB) 및 노멀 블록(Normal Memory Block; 이 하, NMB)을 포함할 수 있다.
리플레이 보호 블록(RPMB)은 메모리 장치(1100)에 포함된 메모리 셀 어레이들 중 일부의 영역일 수 있다. 예를 들어, 메모리 시스템(도 1의 1000)은 메모리 장치(1100)의 영역을 복수의 파티션들로 나누어 데이터를 저장할 수 있다. 실시 예에서, 복수의 파티션들은 부팅 영역, 유저 데이터 영역 및 RPMB 파티션일 수 있다.
RPMB 파티션은 적어도 하나 이상의 리플레이 보호 블록(RPMB)들을 포함할 수 있다. 리플레이 보호 블록(RPMB)은 제한된 접근만을 허용하는 영역일 수 있다. 리플레이 보호 블록(RPMB)은 인증되고, 리플레이 공격(replay attacks)으로부터 데이터가 보호되는 방식으로 데이터를 관리하는 영역일 수 있다. 리플레이 보호 블록(RPMB)에 저장되는 데이터는 사용자의 주요 정보나 비밀정보들과 같이 높은 보안이 요구되는 데이터일 수 있다.
리플레이 보호 블록(RPMB)에 저장된 데이터는 리플레이 공격(replay attacks)으로부터 보호될 수 있다. 리플레이 공격(replay attacks)은 호스트(도 1의 2000)와 메모리 장치(1100) 사이에 유효한 데이터 전송이 공격자(attacker)에 의해 가로채고(intercept), 기록(record)되고, 나중에 다시 플레이 백(played back again later)되는 것을 의미한다.
노멀 블록(NMB)은 메모리 장치(1100)에 포함된 메모리 셀 어레이들 중 리플레이 보호 블록(RPMB)을 제외한 나머지 영역일 수 있다. 또한 노멀 블록(NMB)은 메모리 장치(1100)의 영역을 복수의 파티션들로 나눈 영역들 중 RPMB 파티션을 제외한 나머지 영역 예를 들어, 부팅 영역 및 유저 데이터 영역일 수 있다. 노멀 블록(NMB)은 메모리 컨트롤러(1200)의 제어에 따라 노멀 데이터 및 시스템 데이터들의 프로그램 동작, 읽기 동작 및 소거 동작이 수행될 수 있다.
메모리 컨트롤러(1200)는 호스트(2000)가 리플레이 보호 블록(RPMB)을 엑세스 하는 동작을 수행하기 위한 리플레이 보호 블록 엔진(1210) 및 리플레이 보호 블록(RPMB)을 리드한 데이터를 저장하기 위한 리플레이 보호 블록 버퍼(1220)를 포함할 수 있다.
리플레이 보호 블록 엔진(1210)은 리플레이 보호 블록(RPMB)에 저장된 인증 키(Authentication Key)를 이용하여 리플레이 보호 블록(RPMB)에 대한 읽기 및 쓰기 동작을 제어할 수 있다. 실시 예에서, 인증 키는 메시지 인증 코드(Message Authentication Code, MAC)를 이용하여, 리플레이 보호 블록(RPMB)에 대한 읽기 및 쓰기 동작을 제어할 수 있다. 인증 키는 사전에 메모리 시스템(1000)의 OEM(original equipment manufacturing)과 같은 안전한 환경에서 미리 프로그램될 수 있다. 인증 키는 리플레이 보호 블록(RPMB)에 저장될 수 있다.
실시 예에서, 리플레이 보호 블록 엔진(1210)은 보안을 위해 해시 알고리즘(hash algorithm)을 이용할 수 있다. 리플레이 보호 블록 엔진(1210)은 호스트(2000)의 요청에 대해 인증 키를 이용하여 MAC을 계산하고, 계산된 MAC이 호스트의 요청에 포함된 MAC과 동일하면 리플레이 보호 블록(RPMB)에 대한 읽기 또는 쓰기 요청이 인증된 것으로 결정할 수 있다.
리플레이 보호 블록 버퍼(1220)는 호스트(2000)로부터 수신된 리플레이 보호 블록(RPMB)에 대한 읽기 요청이 리플레이 보호 블록 엔진(1210)에 의해 인증될 경우, 리플레이 보호 블록(RPMB)으로부터 리드된 복수의 RPMB 데이터들을 임시 저장한다. 예를 들어, 호스트(2000)가 리플레이 보호 블록(RPMB)에 저장된 복수의 RPMB 데이터들 중 제1 RPMB 데이터에 대해 읽기 요청한 경우, 메모리 장치(1100)는 제1 RPMB 데이터를 포함하는 데이터 그룹을 리플레이 보호 블록(RPMB)으로부터 리드하고, 리플레이 보호 블록 버퍼(1220)는 리드된 데이터 그룹을 임시 저장한다. 이 후, 리플레이 보호 블록 버퍼(1220)는 임시 저장된 데이터 그룹 중 제1 RPMB 데이터를 호스트(2000)로 출력하고, 데이터 그룹 중 제1 RPMB 데이터를 제외한 나머지 데이터들은 임시 저장상태를 유지시킨다. 이 후, 호스트(2000)가 리플레이 보호 블록(RPMB)에 저장된 복수의 RPMB 데이터들 중 제2 RPMB 데이터에 대해 읽기 요청한 경우, 리플레이 보호 블록 버퍼(1220)는 임시 저장된 데이터들을 검색하여 제2 RPMB 데이터의 유무를 확인한다. 리플레이 보호 블록 버퍼(1220)는 제2 RPMB 데이터가 임시 저장된 경우 제2 RPMB 데이터를 호스트(2000)로 출력할 수 있다. 이때, 메모리 장치(1100)는 리플레이 보호 블록(RPMB)에 저장된 제2 RPMB 데이터에 대한 리드 동작을 스킵할 수 있다. 일 예로 호스트(2000)로부터 수신되는 RPMB 데이터에 대해 읽기 요청시 호스트(2000)가 요청하는 RPMB 데이터의 사이즈는 제1 데이터 사이즈(예를 들어 128 바이트(Byte))이며, 메모리 장치(1100)가 리드하여 리플레이 보호 블록 버퍼(1220)으로 출력하는 데이터 그룹의 데이터 사이즈는 제1 데이터 사이즈보다 큰 제2 데이터 사이즈일 수 있다. 예를 들어 제2 데이터 사이즈는 메모리 블록의 한 페이지에 해당하는 데이터 사이즈이거나 리플레이 보호 블록 버퍼(1220)에 저장 가능한 최대 용량과 같은 데이터 사이즈인 것이 바람직하다.
리플레이 보호 블록 버퍼(1220)는 데이터의 입력 동작 및 데이터의 출력 동작을 제어하기 위한 제어부를 포함하여 구성될 수 있다. 또한, 제어부는 리플레이 보호 블록 버퍼(1220)에 임시 저장된 데이터 그룹 중 특정 RPMB 데이터를 검색할 수 있다.
도 3은 도 2의 리플레이 보호 블록 엔진을 설명하기 위한 도면이다.
리플레이 보호 블록 엔진(1210)은 RPMB 엑세스 제어부(1211), MAC 계산부(1212) 및 결과 레지스터(1213)를 포함할 수 있다.
RPMB 엑세스 제어부(1211)는 호스트(도 1의 2000)로부터 리플레이 보호 블록(도 1의 RPMB)에 대한 쓰기 요청 또는 읽기 요청을 수신받고, 그 처리 결과를 결과 레지스터(1213)에 저장할 수 있다. RPMB 엑세스 제어부(1211)는 결과 레지스터(1213)에 저장된 값을 호스트(2000)로부터의 요청에 대한 응답(response)으로 출력할 수 있다.
MAC 계산부(1212)는 호스트(2000)로부터 리플레이 보호 블록(RPMB)에 대한 읽기 또는 쓰기 요청에 대한 MAC을 계산할 수 있다. 실시 예에서, MAC 계산부(1212)는 해시 알고리즘(hash algorithm)을 이용하여 MAC을 계산할 수 있다. 예를 들어, MAC 계산부(1212)는 해시 기반 메시지 인증 코드(HMAC SHA-256)를 이용하여 MAC을 계산할 수 있다.
결과 레지스터(1213)는 호스트(2000)의 리플레이 보호 블록(RPMB)에 대한 엑세스 요청에 대한 결과를 저장할 수 있다.
도 4는 도 2의 리플레이 보호 블록을 설명하기 위한 도면이다.
리플레이 보호 블록(RPMB)은 인증키 레지스터(1310) 및 데이터 영역(1320)을 포함할 수 있다.
인증키 레지스터(1310)는 인증 키를 저장할 수 있다. 실시 예에서, 인증키 레지스터(1310)는 OTP(One Time Programmable) 레지스터일 수 있다. 인증키 레지스터(1310)는 오버라이트 되거나 소거되지 않는다. 인증 키는 리플레이 보호 블록 엔진(도 3의 1210)의 MAC 계산부(도 3의 1212)가 호스트(도 1의 2000)로부터 요청된 데이터에 대해서 MAC을 계산할 때 사용될 수 있다.
데이터 영역(1320)은 인증된 엑세스를 통해서만 읽어지거나 쓰여질 수 있다. 데이터 영역(1320)은 RPMB 데이터들이 저장되며, 리드 동작시 노멀 블록(도 2의 NMB)의 리드 데이터 사이즈(페이지 단위)와 동일한 데이터 사이즈 또는 리플레이 보호 블록 버퍼(도 2의 1220)에 저장 가능한 최대 용량과 같은 데이터 사이즈의 데이터 그룹이 함께 리드될 수 있다.
도 5는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 5를 참조하면, 메모리 컨트롤러(1200)는 리플레이 보호 블록 엔진(1210), 리플레이 보호 블록 버퍼(1220), 프로세서부(1230), 메모리 버퍼부(1240), 호스트 인터페이스(1250), 에러 정정부(1260), 버퍼 제어부(1270), 메모리 인터페이스(1280), 및 버스(1290)를 포함할 수 있다.
리플레이 보호 블록 엔진(1210) 및 리플레이 보호 블록 버퍼(1220)는 앞서 설명한 도 3의 리플레이 보호 블록 엔진(1210) 및 리플레이 보호 블록 버퍼(1220)과 동일하게 구성 및 동작하므로 이에 대한 설명은 생략하도록 한다.
프로세서부(1230)는 메모리 컨트롤러(1200)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1230)는 호스트 인터페이스(1250)를 통해 외부의 호스트(도 1의 2000)와 통신하고, 메모리 인터페이스(1280)를 통해 메모리 장치(도 1의 1100)와 통신할 수 있다. 또한 프로세서부(1230)는 버퍼 제어부(1270)를 통해 메모리 버퍼부(1240)와 통신할 수 있다. 프로세서부(1230)는 메모리 버퍼부(1240)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 메모리 시스템의 동작을 제어할 수 있다.
프로세서부(1230)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1230)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address; LBA)를 물리 블록 어드레스(physical block address; PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1230)는 호스트(2000)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1230)는 랜더마이징 시드(seed)를 이용하여 호스트(2000)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(1100)에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1230)는 읽기 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1230)는 디랜더마이징 시드를 이용하여 메모리 장치(1100)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(2000)로 출력될 것이다.
실시 예로서, 프로세서부(1230)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
실시 예에서, 프로세서부(1230)는 리플레이 보호 블록 엔진(1210)을 포함하도록 구성될 수 있다.
메모리 버퍼부(1240)는 프로세서부(1230)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1240)는 프로세서부(1230)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1240)는 프로세서부(1230)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1240)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
실시 예에서, 메모리 버퍼부(1240)는 리플레이 보호 블록 버퍼(1220)를 포함하도록 구성될 수 있다.
호스트 인터페이스(1250)는 프로세서부(1230)의 제어에 따라, 외부의 호스트(2000)와 통신하도록 구성된다. 호스트 인터페이스(1250)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
에러 정정부(1260)는 에러 정정을 수행할 수 있다. 에러 정정부(1260)는 메모리 인터페이스(1280)를 통해 메모리 장치(1100)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩된 데이터는 메모리 인터페이스(1280)를 통해 메모리 장치(1100)로 전달될 수 있다. 에러 정정부(1260)는 메모리 장치로부터 메모리 인터페이스(1280)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다.
버퍼 제어부(1270)는 프로세서부(1230)의 제어에 따라, 메모리 버퍼부(1240)를 제어하도록 구성된다.
메모리 인터페이스(1280)는 프로세서부(1230)의 제어에 따라, 메모리 장치(1100)와 통신하도록 구성된다. 메모리 인터페이스(1280)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치(1100)와 통신할 수 있다.
도 6은 도 1의 메모리 장치를 설명하기 위한 도면이다.
도 6을 참조하면, 메모리 장치(1100)는 데이터가 저장되는 메모리 셀 어레이(100)를 포함할 수 있다. 메모리 장치(1100)는 메모리 셀 어레이(100)에 데이터를 저장하기 위한 프로그램 동작(program operation), 저장된 데이터를 출력하기 위한 리드 동작(read operation) 및 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행하도록 구성된 주변 회로들(200)을 포함할 수 있다. 메모리 장치(1100)는 메모리 컨트롤러(도 1의 1200)의 제어에 따라 주변 회로들(200)을 제어하는 제어 로직(300)을 포함할 수 있다.
메모리 셀 어레이(100)는 다수의 메모리 블록들(MB1~MBk; 110 (k는 양의 정수))을 포함할 수 있다. 각각의 메모리 블록들(MB1~MBk; 110)에는 로컬 라인들(local lines; LL)과 비트 라인들(BL1~BLn; n은 양의 정수)이 연결될 수 있다. 예를 들면, 로컬 라인들(LL)은 제1 셀렉트 라인(first select line), 제2 셀렉트 라인(second select line), 상기 제1 및 제2 셀렉트 라인들 사이에 배열된 다수의 워드 라인들(word lines)을 포함할 수 있다. 또한, 로컬 라인들(LL)은 제1 셀렉트 라인과 워드 라인들 사이, 제2 셀렉트 라인과 워드 라인들 사이에 배열된 더미 라인들을 포함할 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인일 수 있다. 예를 들면, 로컬 라인들(LL)은 워드 라인들, 드레인 및 소스 셀렉트 라인들 및 소스 라인들(source lines)을 포함할 수 있다. 예를 들면, 로컬 라인들(LL)은 더미 라인들(dummy lines)을 더 포함할 수 있다. 예를 들면, 로컬 라인들(LL)은 파이프 라인들(pipe lines)을 더 포함할 수 있다. 로컬 라인들(LL)은 메모리 블록들(MB1~MBk; 110)에 각각 연결될 수 있으며, 비트 라인들(BL1~BLn)은 메모리 블록들(MB1~MBk; 110)에 공통으로 연결될 수 있다. 메모리 블록들(MB1~MBk; 110)은 2차원 또는 3차원 구조로 구현될 수 있다. 예를 들면, 2차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 평행한 방향으로 배열될 수 있다. 예를 들면, 3차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 수직 방향으로 적층될 수 있다.
주변 회로들(200)은 제어 로직(300)의 제어에 따라 선택된 메모리 블록(110)의 프로그램, 리드 및 소거 동작을 수행하도록 구성될 수 있다. 예를 들면, 주변 회로들(200)은 제어 로직(300)의 제어에 따라 제1 셀렉트 라인, 제2 셀렉트 라인 및 워드 라인들에 검증 전압 및 패스 전압들을 공급하고, 제1 셀렉트 라인, 제2 셀렉트 라인 및 워드 라인들을 선택적으로 디스차지할 수 있고, 워드 라인들 중 선택된 워드 라인에 연결된 메모리 셀들을 검증할 수 있다. 예를 들면, 주변 회로들(200)은 전압 생성 회로(voltage generating circuit; 210), 로우 디코더(row decoder; 220), 페이지 버퍼 그룹(page buffer group; 230), 컬럼 디코더(column decoder; 240), 입출력 회로(input/output circuit; 250), 패스/페일 판단부(pass/fail check circuit; 260) 및 소스 라인 드라이버(source line driver; 270)를 포함할 수 있다.
전압 생성 회로(210)는 동작 신호(OP_CMD)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 또한, 전압 생성 회로(210)는 동작 신호(OP_CMD)에 응답하여 로컬 라인들(LL)을 선택적으로 디스차지할 수 있다. 예를 들면, 전압 생성 회로(210)는 제어 로직(300)의 제어에 따라 프로그램 전압, 검증 전압, 패스 전압들, 리드 전압, 소스 라인 전압 등을 생성할 수 있다.
로우 디코더(row decoder; 220)는 로우 어드레스(RADD)에 응답하여 동작 전압들(Vop)을 선택된 메모리 블록(110)에 연결된 로컬 라인들(LL)에 전달할 수 있다.
페이지 버퍼 그룹(230)은 비트 라인들(BL1~BLn)에 연결된 다수의 페이지 버퍼들(PB1~PBn; 231)을 포함할 수 있다. 페이지 버퍼들(PB1~PBn; 231)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 페이지 버퍼들(PB1~PBn; 231)은 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
컬럼 디코더(240)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(250)와 페이지 버퍼 그룹(230) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(240)는 데이터 라인들(DL)을 통해 페이지 버퍼들(231)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(250)와 데이터를 주고받을 수 있다.
입출력 회로(250)는 메모리 컨트롤러(도 1의 1200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(300)에 전달하거나, 데이터(DATA)를 컬럼 디코더(240)와 주고받을 수 있다.
패스/페일 판단부(260)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트(VRY_BIT<#>)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(230)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
소스 라인 드라이버(270)는 메모리 셀 어레이(100)에 포함된 메모리 셀과 소스 라인(SL)을 통해 연결되고 소스 노드(source node)의 전압을 제어할 수 있다. 예시적으로 소스 라인 드라이버(270)는 리드(read) 또는 검증(verify) 동작시 메모리 셀의 소스 노드를 접지 노드와 전기적으로 연결시킬 수 있다. 또한 소스 라인 드라이버(270)는 프로그램 동작시 메모리 셀의 소스 노드에 접지 전압을 인가할 수 있다. 소스 라인 드라이버(270)는 소거 동작시 메모리 셀의 소스 노드에 소거 전압을 인가시킬 수 있다. 소스 라인 드라이버(270)는 제어 로직(300)으로부터 소스 라인 제어 신호(CTRL_SL)를 수신할 수 있고, 소스 라인 제어 신호(CTRL_SL)에 기초하여 소스 노드의 전압을 제어할 수 있다.
제어 로직(300)은 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력하여 주변 회로들(200)을 제어할 수 있다. 또한, 제어 로직(300)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 7은 도 6의 메모리 블록을 설명하기 위한 도면이다.
도 7을 참조하면, 메모리 블록(110)은 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 다수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(110)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(110)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.
하나의 메모리 셀은 1비트의 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 셀 개수 만큼의 데이터 비트들을 포함할 수 있다. 또한 하나의 메모리 셀은 2 이상의 비트의 데이터를 저장할 수 있다. 이를 통상적으로 멀티 레벨 셀(multi-level cell; MLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
도 8은 3차원으로 구성된 메모리 블록의 실시 예를 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 셀 어레이(100)는 다수의 메모리 블록들(MB1~MBk; 110)을 포함할 수 있다. 메모리 블록(110)은 다수의 스트링들(ST11~ST1m, ST21~ST2m)을 포함할 수 있다. 실시 예로서, 다수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 'U'자형으로 형성될 수 있다. 제1 메모리 블록(MB1) 내에서, 행 방향(X 방향)으로 m개의 스트링들이 배열될 수 있다. 도 8에서, 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되었으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
다수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 적어도 하나의 소스 셀렉트 트랜지스터(SST), 제1 내지 제n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT) 및 적어도 하나의 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다.
소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn)은 서로 유사한 구조를 가질 수 있다. 예를 들면, 소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn) 각각은 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막을 포함할 수 있다. 예를 들면, 채널막을 제공하기 위한 필라(pillar)가 각 스트링에 제공될 수 있다. 예를 들면, 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 스트링에 제공될 수 있다.
각 스트링의 소스 셀렉트 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCp) 사이에 연결될 수 있다.
실시 예로서, 동일한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 행 방향으로 연장되는 소스 셀렉트 라인에 연결될 수 있고, 상이한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 상이한 소스 셀렉트 라인들에 연결될 수 있다. 도 8에서, 제1 행의 스트링들(ST11~ST1m)의 소스 셀렉트 트랜지스터들은 제1 소스 셀렉트 라인(SSL1)에 연결될 수 있다. 제2 행의 스트링들(ST21~ST2m)의 소스 셀렉트 트랜지스터들은 제2 소스 셀렉트 라인(SSL2)에 연결될 수 있다.
다른 실시 예로서, 스트링들(ST11~ST1m, ST21~ST2m)의 소스 셀렉트 트랜지스터들은 하나의 소스 셀렉트 라인에 공통으로 연결될 수 있다.
각 스트링의 제1 내지 제n 메모리 셀들(MC1~MCn)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에 연결될 수 있다.
제1 내지 제n 메모리 셀들(MC1~MCn)은 제1 내지 제p 메모리 셀들(MC1~MCp)과 제p+1 내지 제n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제1 내지 제p 메모리 셀들(MC1~MCp)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 소스 셀렉트 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 서로 직렬로 연결될 수 있다. 제p+1 내지 제n 메모리 셀들(MCp+1~MCn)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 파이프 트랜지스터(PT)와 드레인 셀렉트 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제1 내지 제p 메모리 셀들(MC1~MCp)과 제p+1 내지 제n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 서로 연결될 수 있다. 각 스트링의 제1 내지 제n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제1 내지 제n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로써 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 각 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결될 수 있다.
각 스트링의 드레인 셀렉트 트랜지스터(DST)는 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들은 행 방향으로 연장되는 드레인 셀렉트 라인에 연결될 수 있다. 제1 행의 스트링들(ST11~ST1m)의 드레인 셀렉트 트랜지스터들은 제1 드레인 셀렉트 라인(DSL1)에 연결될 수 있다. 제2 행의 스트링들(ST21~ST2m)의 드레인 셀렉트 트랜지스터들은 제2 드레인 셀렉트 라인(DSL2)에 연결될 수 있다.
열 방향으로 배열되는 스트링들은 열 방향으로 연장되는 비트 라인들에 연결될 수 있다. 도 8에서 제1 열의 스트링들(ST11, ST21)은 제1 비트 라인(BL1)에 연결될 수 있다. 제m 열의 스트링들(ST1m, ST2m)은 제m 비트 라인(BLm)에 연결될 수 있다.
행 방향으로 배열되는 스트링들 중에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지(page)를 구성할 수 있다. 예를 들면, 제1 행의 스트링들(ST11~ST1m) 중 제1 워드 라인(WL1)에 연결된 메모리 셀들은 하나의 페이지를 구성할 수 있다. 제2 행의 스트링들(ST21~ST2m) 중 제1 워드 라인(WL1)에 연결된 메모리 셀들은 다른 하나의 페이지를 구성할 수 있다. 드레인 셀렉트 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 스트링들 중 하나의 페이지가 선택될 것이다.
도 9는 3차원으로 구성된 메모리 블록의 실시 예를 설명하기 위한 도면이다.
도 9를 참조하면, 메모리 셀 어레이(100)는 다수의 메모리 블록들(MB1~MBk; 110)을 포함할 수 있다. 메모리 블록(110)은 다수의 스트링들(ST11'~ST1m', ST21'~ST2m')을 포함할 수 있다. 다수의 스트링들(ST11'~ST1m', ST21'~ST2m') 각각은 수직 방향(Z 방향)을 따라 연장될 수 있다. 메모리 블록(110) 내에서, 행 방향(X 방향)으로 m개의 스트링들이 배열될 수 있다. 도 9에서 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
다수의 스트링들(ST11'~ST1m', ST21'~ST2m') 각각은, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함할 수 있다.
각 스트링의 소스 선택 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 동일한 행에 배열된 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결될 수 있다. 제1 행에 배열된 스트링들(ST11'~ST1m')의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결될 수 있다. 제2 행에 배열된 스트링들(ST21'~ST2m')의 소스 선택 트랜지스터들은 제2 소스 선택 라인(SSL2)에 연결될 수 있다. 다른 실시 예로서, 스트링들(ST11'~ST1m', ST21'~ST2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통으로 연결될 수 있다.
각 스트링의 제1 내지 제n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제1 내지 제n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제1 내지 제n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라 메모리 블록(110)에 저장된 데이터의 신뢰성이 향상될 수 있다.
각 스트링의 드레인 선택 트랜지스터(DST)는 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들의 드레인 선택 트랜지스터들(DST)은 행 방향으로 연장되는 드레인 선택 라인에 연결될 수 있다. 제1 행의 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들(DST)은 제1 드레인 선택 라인(DSL1)에 연결될 수 있다. 제2 행의 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들(DST)은 제2 드레인 선택 라인(DSL2)에 연결될 수 있다.
즉, 각 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 9의 메모리 블록(110)은 도 8의 메모리 블록(110)과 유사한 등가 회로를 가질 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 1 내지 도 10을 참조하여, 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 설명하면 다음과 같다.
본 발명의 실시 예에서는 호스트(2000)가 리플레이 보호 블록(RPMB)에 저장된 복수의 RPMB 데이터들 중 일부 RPMB 데이터(제1 RPMB 데이터 및 제2 RPMB 데이터)에 대해 읽기 요청한 경우를 일예로 설명하도록 한다.
호스트(2000)로부터 리플레이 보호 블록(RPMB)에 저장된 복수의 RPMB 데이터들 중 제1 RPMB 데이터에 대한 읽기 요청이 수신되면(S110), 메모리 컨트롤러(1200)의 리플레이 보호 블록 엔진(1210)은 리플레이 보호 블록(RPMB)에 저장된 인증 키를 이용하여 MAC을 계산하고, 계산된 MAC이 호스트(2000)의 요청에 포함된 MAC과 동일한지 판단하여 인증 확인 동작을 수행한다(S120). 계산된 MAC과 호스트(2000)의 요청에 포함된 MAC과 동일하면 리플레이 보호 블록(RPMB)에 대한 읽기 요청이 인증된 것으로 결정하고, 계산된 MAC과 호스트(2000)의 요청에 포함된 MAC이 서로 상이하면 호스트(2000)의 읽기 요청은 인증되지 않은 것으로 판단하여 호스트(2000)로 읽기 요청에 대한 인증이 실패한 결과를 응답(response)으로 출력할 수 있다.
상술한 인증 확인 동작(S120)에 의해 호스트(2000)의 읽기 요청이 인증되면, 프로세서부(1230)는 메모리 장치(1100)가 리플레이 보호 블록(RPMB)에 저장된 복수의 RPMB 데이터들 중 제1 RPMB 데이터를 포함하는 제1 데이터 그룹을 리드하도록 제어한다. 이때 제1 데이터 그룹의 데이터 사이즈는 제1 RPMB 데이터의 데이터 사이즈(제1 데이터 사이즈, 예를 들어 128 byte) 보다 큰 제2 데이터 사이즈를 가질 수 있다. 예를 들어 제2 데이터 사이즈는 메모리 장치(1100)의 기본 프로그램 또는 리드 단위인 페이지에 해당하는 데이터 사이즈이거나, 리플레이 보호 블록 버퍼(1220)에 저장 가능한 최대 용량 데이터 사이즈인 것이 바람직하다.
메모리 장치(1100)는 프로세서부(1230)의 제어에 따라 리플레이 보호 블록(RPMB)에 대한 리드 동작을 수행하며(S130), 리드 동작 결과 리드된 제1 데이터 그룹은 리플레이 보호 블록 버퍼(1220)에 저장된다.
리플레이 보호 블록 버퍼(1220)는 저장된 제1 데이터 그룹 중 제1 RPMB 데이터를 호스트(2000)로 출력하고(S140), 제1 데이터 그룹 중 제1 RPMB 데이터를 제외한 나머지 데이터들은 임시 저장상태를 유지시킨다.
이 후, 호스트(2000)로부터 리플레이 보호 블록(RPMB)에 저장된 복수의 RPMB 데이터들 중 제2 RPMB 데이터에 대한 읽기 요청이 수신되면(S150), 메모리 컨트롤러(1200)의 리플레이 보호 블록 엔진(1210)은 리플레이 보호 블록(RPMB)에 저장된 인증 키를 이용하여 MAC을 계산하고, 계산된 MAC이 호스트(2000)의 읽기 요청에 포함된 MAC과 동일한지 판단하여 인증 확인 동작을 수행한다(S160). 인증 확인 동작(S160)는 앞서 설명한 인증 확인 동작(S120)과 동일하므로 상세한 설명은 생략한다.
리플레이 보호 블록 버퍼(1220)는 임시 저장된 제1 데이터 그룹에 포함된 데이터들을 검색하여 제2 RPMB 데이터의 유무를 확인한다(S170).
리플레이 보호 블록 버퍼(1220)는 제2 RPMB 데이터가 임시 저장된 경우(예), 검색된 제2 RPMB 데이터를 호스트(2000)로 출력한다(S190).
리플레이 보호 블록 버퍼(1220)에 제2 RPMB 데이터가 저장되어 있지 않을 경우(아니오), 프로세서부(1230)는 메모리 장치(1100)가 리플레이 보호 블록(RPMB)에 저장된 복수의 RPMB 데이터들 중 제2 RPMB 데이터를 포함하는 제2 데이터 그룹을 리드하도록 제어한다. 메모리 장치(1100)는 프로세서부(1230)의 제어에 따라 리플레이 보호 블록(RPMB)에 대한 리드 동작을 수행하며, 리드 동작 결과 리드된 제2 데이터 그룹은 리플레이 보호 블록 버퍼(1220)에 저장된다. 이때 리플레이 보호 블록 버퍼(1220)에 임시 저장되어 있던 제1 데이터 그룹은 제거될 수 있다.
이 후, 단계 S190으로 복귀하여 리플레이 보호 블록 버퍼(1220)에 저장된 제2 RPMB 데이터는 호스트(2000)로 출력된다(S190).
상술한 바와 같이 본원 발명의 실시 예에 따르면, 호스트(2000)로부터 RPMB 데이터의 읽기 요청이 수신되면, 읽기 요청된 RPMB 데이터의 데이터 사이즈보다 큰 데이터 사이즈를 갖으며 읽기 요청된 RPMB 데이터를 포함하는 데이터 그룹을 리드하여 리플레이 보호 블록 버퍼(1220)에 저장한다. 이 후, 읽기 요청된 RPMB 데이터를 호스트로 출력하고, 나머지 RPMB 데이터는 리플레이 보호 블록 버퍼(1220)에 잔류시킨다. 이 후, 호스트(2000)로부터 새로운 RPMB 데이터의 읽기 요청이 수신되고, 읽기 요청된 새로운 RPMB 데이터가 리플레이 보호 블록 버퍼(1220)에 저장되어 있으면 메모리 장치의 리드 동작 없이 리플레이 보호 블록 버퍼(1220)에 저장된 새로운 RPMB 데이터를 호스트(2000)로 출력할 수 있다.
도 11은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11을 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은 메모리 장치(1100)와 상기 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작을 제어할 수 있다.
메모리 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
메모리 장치(1100) 및 메모리 컨트롤러(1200)는 도 1의 메모리 장치(1100) 및 메모리 컨트롤러(1200)와 동일하게 구성 및 동작할 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(1100)에 프로그램할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 메모리 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다.
도 12는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(memory Controller; 1200)를 포함할 수 있다. 메모리 장치(1100) 및 메모리 컨트롤러(1200)는 도 1의 메모리 장치(1100) 및 메모리 컨트롤러(1200)와 동일하게 구성 및 동작할 수 있다.
프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다.
도 13은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(50000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다. 메모리 장치(1100) 및 메모리 컨트롤러(1200)는 도 1의 메모리 장치(1100) 및 메모리 컨트롤러(1200)와 동일하게 구성 및 동작할 수 있다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)에 저장될 수 있다. 또한, 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다.
도 14는 메모리 시스템의 다른 실시 예를 설기 위한 도면이다.
도 14를 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(Memory Device; 1100), 메모리 컨트롤러(Memory Controller; 1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다. 메모리 장치(1100) 및 메모리 컨트롤러(1200)는 도 1의 메모리 장치(1100) 및 메모리 컨트롤러(1200)와 동일하게 구성 및 동작할 수 있다.
메모리 컨트롤러(1200)는 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)와 데이터 통신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
1000 : 메모리 시스템
1100 : 메모리 장치
RPMB : 리플레이 보호 블록
NMB : 노멀 블록
1210 : 리플레이 보호 블록 엔진
1220 : 리플레이 보호 블록 버퍼

Claims (20)

  1. 리플레이 보호 블록 및 노멀 블록을 포함하는 메모리 장치; 및
    상기 메모리 장치의 제반 동작을 제어하기 위한 메모리 컨트롤러를 포함하며,
    상기 메모리 컨트롤러는 호스트로부터 상기 리플레이 보호 블록에 저장된 제1 데이터에 대한 읽기 요청에 따라 상기 리플레이 보호 블록에서 상기 제1 데이터를 포함하는 제1 데이터 그룹을 리드하도록 상기 메모리 장치를 제어하고, 상기 제1 데이터 그룹을 임시 저장하고, 상기 제1 데이터 그룹 중 상기 제1 데이터를 상기 호스트로 출력하는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 제1 데이터는 제1 데이터 사이즈를 갖으며, 상기 제1 데이터 그룹은 상기 제1 데이터 사이즈보다 큰 제2 데이터 사이즈를 갖는 메모리 시스템.
  3. 제 2 항에 있어서,
    상기 리플레이 보호 블록은 상기 리플레이 보호 블록에 저장된 인증 키에 의해 엑세스되는 영역인 메모리 시스템.
  4. 제 3 항에 있어서,
    상기 메모리 컨트롤러는 상기 호스트로부터 수신되는 상기 읽기 요청에 포함되는 메시지 인증 코드(Message Authentication Code; MAC)와 상기 인증 키에 의해 계산된 MAC이 서로 동일할 경우, 상기 리플레이 보호 블록에 대한 상기 엑세스를 허용하는 메모리 시스템.
  5. 제 4 항에 있어서,
    상기 메모리 컨트롤러는 상기 호스트로부터 상기 읽기 요청을 수신하고, 상기 읽기 요청에 포함된 상기 MAC과 상기 인증 키에 의해 계산된 상기 MAC을 이용하여 인증 동작을 수행하기 위한 리플레이 보호 블록 엔진;
    상기 리플레이 보호 블록 엔진에 의해 상기 읽기 요청이 인증된 경우, 상기 리플레이 보호 블록에 저장된 상기 제1 데이터 그룹에 대한 리드 동작을 수행하도록 상기 메모리 장치를 제어하기 위한 프로세서부; 및
    상기 리플레이 보호 블록으로부터 리드된 상기 제1 데이터 그룹을 임시 저장한 후, 상기 제1 데이터를 상기 호스트로 출력하기 위한 리플레이 보호 블록 버퍼를 포함하는 메모리 시스템.
  6. 제 5 항에 있어서,
    상기 제2 데이터 사이즈는 상기 노멀 블록의 리드 데이터 사이즈인 페이지 단위와 동일한 데이터 사이즈 또는 상기 리플레이 보호 블록 버퍼에 저장 가능한 최대 용량의 데이터 사이즈인 메모리 시스템.
  7. 제 5 항에 있어서,
    상기 메모리 컨트롤러는 상기 호스트로부터 상기 리플레이 보호 블록에 저장된 제2 데이터에 대한 읽기 요청이 수신된 경우, 상기 리플레이 보호 블록 버퍼에 저장된 상기 제1 데이터 그룹에 상기 제2 데이터가 포함된 경우 상기 리플레이 보호 블록에 대한 리드 동작 없이 상기 리플레이 보호 블록 버퍼에 저장된 상기 제2 데이터를 상기 호스트로 출력하는 메모리 시스템.
  8. 제 7 항에 있어서,
    상기 리플레이 보호 블록 버퍼는 상기 제2 데이터가 상기 제1 데이터 그룹에 포함되는지 검색하고, 검색 결과 상기 제1 데이터 그룹에 상기 제2 데이터가 포함된 경우 상기 제2 데이터를 상기 호스트로 출력하는 메모리 시스템.
  9. 제 7 항에 있어서,
    상기 메모리 컨트롤러는 상기 제1 데이터 그룹에 상기 제2 데이터가 포함되지 않은 경우, 상기 리플레이 보호 블록에서 상기 제2 데이터를 포함하는 제2 데이터 그룹을 리드하도록 상기 메모리 장치를 제어하고, 상기 제2 데이터 그룹을 상기 리플레이 보호 블록 버퍼에 임시 저장하고, 상기 제2 데이터 그룹 중 상기 제2 데이터를 상기 호스트로 출력하는 메모리 시스템.
  10. 리플레이 보호 블록을 포함하는 메모리 장치; 및
    상기 메모리 장치의 제반 동작을 제어하기 위한 메모리 컨트롤러를 포함하며,
    상기 메모리 컨트롤러는 호스트로부터 상기 리플레이 보호 블록에 저장된 제1 데이터에 대한 읽기 요청에 따라 상기 리플레이 보호 블록에서 상기 제1 데이터를 포함하는 제1 데이터 그룹을 리드하도록 상기 메모리 장치를 제어하고, 리드된 상기 제1 데이터 그룹 중 상기 제1 데이터는 상기 호스트로 출력하고, 상기 제1 데이터 그룹 중 나머지 데이터들은 임시 저장하는 메모리 시스템.
  11. 제 10 항에 있어서,
    상기 리플레이 보호 블록은 상기 리플레이 보호 블록에 저장된 인증 키에 의해 엑세스되는 영역인 메모리 시스템.
  12. 제 11 항에 있어서,
    상기 메모리 컨트롤러는 상기 호스트로부터 수신되는 상기 읽기 요청에 포함되는 메시지 인증 코드(Message Authentication Code, MAC)와 상기 인증 키에 의해 계산된 MAC이 서로 동일할 경우, 상기 리플레이 보호 블록에 대한 상기 엑세스를 허용하는 메모리 시스템.
  13. 제 12 항에 있어서,
    상기 메모리 컨트롤러는 상기 호스트로부터 상기 읽기 요청을 수신하고, 상기 읽기 요청에 포함된 상기 MAC과 상기 인증 키에 의해 계산된 상기 MAC을 이용하여 인증 동작을 수행하기 위한 리플레이 보호 블록 엔진;
    상기 리플레이 보호 블록 엔진에 의해 상기 읽기 요청이 인증된 경우, 상기 리플레이 보호 블록에 저장된 상기 제1 데이터 그룹에 대한 리드 동작을 수행하도록 상기 메모리 장치를 제어하기 위한 프로세서부; 및
    상기 리플레이 보호 블록으로부터 리드된 상기 제1 데이터 그룹을 임시 저장한 후, 상기 제1 데이터를 상기 호스트로 출력하기 위한 리플레이 보호 블록 버퍼를 포함하는 메모리 시스템.
  14. 제 13 항에 있어서,
    상기 메모리 컨트롤러는 상기 호스트로부터 상기 리플레이 보호 블록에 저장된 제2 데이터에 대한 읽기 요청이 수신된 경우, 상기 리플레이 보호 블록 버퍼에 저장된 상기 제1 데이터 그룹에 상기 제2 데이터가 포함된 경우 상기 리플레이 보호 블록에 대한 리드 동작 없이 상기 리플레이 보호 블록 버퍼에 저장된 상기 제2 데이터를 상기 호스트로 출력하는 메모리 시스템.
  15. 제 10 항에 있어서,
    상기 제1 데이터 그룹의 데이터 사이즈는 상기 제1 데이터의 데이터 사이즈보다 큰 메모리 시스템.
  16. 리플레이 보호 블록을 포함하는 메모리 시스템의 동작 방법에 있어서,
    호스트로부터 상기 리플레이 보호 블록에 저장된 제1 데이터에 대한 제1 읽기 요청이 수신되는 단계;
    미리 정해진 인증 동작을 통해 상기 제1 읽기 요청에 대한 인증을 확인하는 단계;
    상기 제1 읽기 요청에 대해 인증 동작 결과 인증 확인으로 판단된 경우, 상기 리플레이 보호 블록에 대한 리드 동작을 수행하여 상기 제1 데이터를 포함하는 제1 데이터 그룹을 리드하여 임시 저장하는 단계; 및
    리드된 상기 제1 데이터 그룹 중 상기 제1 데이터를 상기 호스트로 출력하고, 상기 제1 데이터 그룹 중 상기 제1 데이터를 제외한 나머지 데이터들은 임시 저장 상태를 유지시키는 단계를 포함하는 메모리 시스템의 동작 방법.
  17. 제 16 항에 있어서,
    상기 인증 동작은 상기 제1 읽기 요청에 포함된 메시지 인증 코드(Message Authentication Code, MAC)와 상기 리플레이 보호 블록에 저장된 인증 키에 의해 계산된 MAC이 서로 동일할 경우, 상기 리플레이 보호 블록에 대한 상기 엑세스를 허용하는 메모리 시스템의 동작 방법.
  18. 제 16 항에 있어서,
    상기 제1 데이터는 제1 데이터 사이즈를 갖으며, 상기 제1 데이터 그룹은 상기 제1 데이터 사이즈보다 큰 제2 데이터 사이즈를 갖는 메모리 시스템의 동작 방법.
  19. 제 16 항에 있어서,
    상기 제1 읽기 요청에 대한 동작이 완료된 후, 상기 호스트로부터 상기 리플레이 보호 블록에 저장된 제2 데이터에 대한 제2 읽기 요청이 수신되는 단계;
    상기 인증 동작을 통해 상기 제2 읽기 요청에 대한 인증을 확인하고, 인증 확인으로 판단된 경우 상기 임시 저장 상태인 상기 나머지 데이터들 중 상기 제2 데이터가 포함되는지 검색하는 단계; 및
    상기 나머지 데이터들 중 상기 제2 데이터가 포함될 경우 상기 나머지 데이터들에 포함된 상기 제2 데이터를 상기 호스트로 출력하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  20. 제 19 항에 있어서,
    상기 나머지 데이터들 중 상기 제2 데이터가 포함되지 않을 경우, 상기 리플레이 보호 블록에 대한 상기 리드 동작을 수행하여 상기 제2 데이터를 포함하는 제2 데이터 그룹을 리드하여 임시 저장하는 단계;
    리드된 상기 제2 데이터 그룹 중 상기 제2 데이터를 상기 호스트로 출력하고, 상기 제2 데이터 그룹 중 상기 제2 데이터를 제외한 나머지 데이터들은 임시 저장 상태를 유지시키는 단계를 더 포함하는 메모리 시스템의 동작 방법.
KR1020180019449A 2018-02-19 2018-02-19 메모리 시스템 및 그것의 동작 방법 KR20190099693A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180019449A KR20190099693A (ko) 2018-02-19 2018-02-19 메모리 시스템 및 그것의 동작 방법
US16/122,287 US20190258581A1 (en) 2018-02-19 2018-09-05 Memory system and operating method thereof
CN201811138437.6A CN110176267A (zh) 2018-02-19 2018-09-28 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180019449A KR20190099693A (ko) 2018-02-19 2018-02-19 메모리 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20190099693A true KR20190099693A (ko) 2019-08-28

Family

ID=67617930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180019449A KR20190099693A (ko) 2018-02-19 2018-02-19 메모리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US20190258581A1 (ko)
KR (1) KR20190099693A (ko)
CN (1) CN110176267A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11893247B2 (en) 2020-09-22 2024-02-06 SK Hynix Inc. Data storage device and method of operating the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105681032B (zh) * 2016-01-08 2017-09-12 腾讯科技（深圳）有限公司 密钥存储方法、密钥管理方法及装置
CN111066007B (zh) * 2017-07-07 2023-10-31 美光科技公司 对受到管理的nand的rpmb改进
US10739186B2 (en) * 2017-11-20 2020-08-11 Samsung Electronics Co., Ltd. Bi-directional weight cell
WO2019200142A1 (en) * 2018-04-12 2019-10-17 Micron Technology, Inc. Replay protected memory block command queue
US11621036B2 (en) * 2020-07-14 2023-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of operating an integrated circuit and integrated circuit
US20220075523A1 (en) * 2020-09-08 2022-03-10 Qualcomm Incorporated Flash memory local purge
CN112133356B (zh) * 2020-09-11 2023-05-16 深圳市宏旺微电子有限公司 eMMC中RPMB的功能测试方法、装置和计算机设备
KR20220041586A (ko) 2020-09-25 2022-04-01 에스케이하이닉스 주식회사 컨트롤러 및 이를 포함하는 전자 시스템
CN112784301B (zh) * 2021-01-22 2022-12-20 珠海妙存科技有限公司 改善rpmb分区数据安全性的方法、装置及介质
CN114692124A (zh) * 2022-04-18 2022-07-01 镁佳(北京)科技有限公司 一种数据读取、写入方法、装置和电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070385A (en) * 1989-10-20 1991-12-03 Radiant Technologies Ferroelectric non-volatile variable resistive element
KR102074329B1 (ko) * 2013-09-06 2020-02-06 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 처리 방법
US20160070656A1 (en) * 2014-09-05 2016-03-10 Qualcomm Incorporated Write protection management systems
CN104392188B (zh) * 2014-11-06 2017-10-27 三星电子（中国）研发中心 一种安全数据存储方法和系统
CN111066007B (zh) * 2017-07-07 2023-10-31 美光科技公司 对受到管理的nand的rpmb改进

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11893247B2 (en) 2020-09-22 2024-02-06 SK Hynix Inc. Data storage device and method of operating the same

Also Published As

Publication number Publication date
US20190258581A1 (en) 2019-08-22
CN110176267A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
KR102501776B1 (ko) 저장 장치 및 그 동작 방법
US20190258581A1 (en) Memory system and operating method thereof
US11307803B2 (en) Storage device for suspending program operation and performing read operation and operating method thereof
US11327897B2 (en) Memory controller for performing a dummy read operation and method of operating the same
CN111444115B (zh) 存储装置及其操作方法
KR102479483B1 (ko) 메모리 시스템 및 이의 동작 방법
US11449417B2 (en) Memory controller performing host-aware performance booster mode and method of operating the same
US11119950B2 (en) Storage device and method of operating the same
US11868624B2 (en) Computing system and operating method thereof
CN111445939B (zh) 存储装置及其操作方法
US11422739B2 (en) Memory controller and method of operating the same
US11139020B2 (en) Memory controller and method of operating the same
US10996881B2 (en) Storage device and method of operating the same
CN111506515B (zh) 存储器控制器及其操作方法
US11455102B2 (en) Computing system and operating method thereof
US11294596B2 (en) Memory controller and operating method thereof
US11868658B2 (en) Memory controller including first processor for generating commands and second processor for generating logging information and method of operating the memory controller
US11467745B2 (en) Storage device and method of operating the same
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
US20220351798A1 (en) Memory device and operating method of the memory device
KR20210113907A (ko) 컴퓨팅 시스템 및 그 동작 방법