JP2006049569A - スタック型半導体装置パッケージおよびその製造方法 - Google Patents

スタック型半導体装置パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2006049569A
JP2006049569A JP2004228402A JP2004228402A JP2006049569A JP 2006049569 A JP2006049569 A JP 2006049569A JP 2004228402 A JP2004228402 A JP 2004228402A JP 2004228402 A JP2004228402 A JP 2004228402A JP 2006049569 A JP2006049569 A JP 2006049569A
Authority
JP
Japan
Prior art keywords
semiconductor device
device package
circuit board
resin
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004228402A
Other languages
English (en)
Inventor
Kazuo Tamaoki
和雄 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004228402A priority Critical patent/JP2006049569A/ja
Priority to US11/193,465 priority patent/US7239164B2/en
Publication of JP2006049569A publication Critical patent/JP2006049569A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 安価にかつ容易に製造可能なスタック型半導体装置パッケージを提供する。
【解決手段】 スタック型半導体装置パッケージは、回路基板１１と、回路基板１１上に搭載された半導体装置パッケージ１および半導体装置２と、これらを覆う封止樹脂１０とを備え、回路基板１１の表面１１ａ上には、半導体装置パッケージ１の外部入出力端子３に接続された接続パッド６と、半導体装置２の電極４に接続された接続パッド７とが配置され、回路基板１１の裏面１１ｂ上には、接続パッド６・７に接続された外部入出力端子１２が配置されている。半導体装置パッケージ１は、回路基板１１１と、回路基板１１１上に搭載された半導体装置１０１とを備え、回路基板１１１の表面１１１ａ上には、半導体装置１０１の電極１０３に接続された接続パッド１０６が配置され、回路基板１１１の裏面１１１ｂ上には、接続パッド１０６に接続された外部入出力端子３が配置されている。
【選択図】 図１

Description

本発明は、ＣＳＰ（Chip Size Package）やＢＧＡ（Ball Grid Array）等として利用される、複数の半導体装置を積層してなるスタック型半導体装置パッケージおよびその製造方法に関するものである。
従来より、パッケージ内に半導体装置（半導体チップ）を収納した半導体装置パッケージが利用されている。
携帯情報機器の小型化、軽量化に伴い、半導体装置の高密度実装が必要とされる。近年、これらの要求に応えるべく、単一のパッケージ内に複数の半導体装置（半導体チップ）を積層したスタック型半導体装置パッケージ（スタック型マルチ・チップ・パッケージ）が提案されている（特許文献１および特許文献２参照）。
次に、特許文献１に記載された先行技術のスタック型半導体装置パッケージについて、詳細に説明する。図３４は、特許文献１に記載された先行技術のスタック型半導体装置パッケージの構造を示す断面図である。
図３４に示すように、先行技術の半導体装置パッケージは、第１の半導体装置２０１の電極が、接続用金属部材２０５を介して回路基板２１９上の第１の面に形成された第１の接続パッド２０６に、フリップ方式を用いて電気的に接続され、かつ前記第１の半導体装置２０１の素子面と回路基板２１９の第１の面との間隙部分には界面封止樹脂２０９が介在している。第２の半導体装置２０２は、その裏面が第１の半導体装置２０１の裏面に合わさった状態で搭載されている。第２の半導体装置２０２の電極２０４と、回路基板２１９上に形成された第１の接続パッド２０６の外側に形成された第２の接続パッド２０７が、金属細線２０８で電気に接続されている。回路基板２１９の第１の面上の第１の接続パッド２０６と第２の接続パッド２０７とは、回路基板２１９の第２の面上に形成された外部入出力端子２３０・２２６に電気的に接続されている。
特開平１１−２１９９８４号公報（１９９９年８月１０日公開） 特開２００３−２３４４５１公報（２００３年８月２２日公開）
しかしながら、搭載されている第１の半導体装置の種類が異なる複数種類のスタック型半導体装置パッケージを製造する場合に、一般に、各種類の半導体装置ごとに電極配置が異なるために、次の不都合が生じる。すなわち、回路基板を作製し、この回路基板を用いて１種類のスタック型半導体装置パッケージを製造した後、他の種類の第１の半導体装置（回路基板に対してフリップチップ実装される半導体装置）を用いてスタック型半導体装置パッケージを製造する際に、他の種類の半導体装置の電極配置に対応した回路基板を再作製する必要がある。したがって、搭載されている第１の半導体装置の種類が異なる複数種類のスタック型半導体装置パッケージを製造するために、複数種類の第１の回路基板を作製することが必要となり、比較的多くの手間およびコストが必要となる。
搭載されている第１の半導体装置の種類が異なる複数種類のスタック型半導体装置パッケージを製造するのは、次のような場合である。例えば、第１の半導体装置をメモリ用半導体装置、第２の半導体装置をロジック用半導体装置とし、メモリ用半導体装置として異なるメーカの製造した複数種類のメモリ用半導体装置を使用する場合、一般的に、半導体装置のデザイン（チップサイズ、パッド数、パッド位置など）はメーカごとに異なるため、搭載されている第１の半導体装置の種類が異なる複数種類のスタック型半導体装置パッケージを製造することになる。
また、第１の半導体装置をメモリ用半導体装置、第２の半導体装置をロジック用半導体装置として、スタック型半導体装置パッケージを製造した後、使用するメモリ用半導体装置のメモリ容量を増やしたメモリ用半導体装置に変更してスタック型半導体装置パッケージを製造する場合も、同様に、搭載されている第１の半導体装置の種類が異なる複数種類のスタック型半導体装置パッケージを製造することになる。
また、第１の半導体装置をメモリ用半導体装置、第２の半導体装置をロジック用半導体装置として、スタック型半導体装置パッケージを製造した後、メモリ用半導体装置のメモリ容量を増やす場合に、第１の半導体装置と第２の半導体装置とを入れ替えて、第１の半導体装置をロジック用半導体装置、第２の半導体装置をメモリ用半導体装置とすることも考えられる。しかしながら、メモリ用半導体装置のパッド数やパッド位置が違う場合に、ワイヤボンドの引き回しだけでは対応できず、回路基板の再作製が必要になる。
また、図３４に示す先行技術のスタック型半導体装置パッケージでは、第１の半導体装置がＫＧＤ（Known Good Die：品質保証された半導体装置）でない可能性がある。第１の半導体装置がＫＧＤでなければ、第１の半導体装置の不良が原因で、スタック型半導体装置パッケージ全体が不良になることがある。そのため、リペア工程が必要となる可能性がある。
本発明の目的は、複数種類の半導体装置を用いて安価にかつ容易に製造可能なスタック型半導体装置パッケージおよびその製造方法を提供することにある。
本発明の半導体装置パッケージは、上記の課題を解決するために、複数の第１の外部入出力端子を有する少なくとも１つの半導体装置パッケージと、前記半導体装置パッケージを搭載するための、第１の面および第２の面を有する第１の回路基板と、前記半導体装置パッケージ上に積み重ねられた、複数の第１の電極を有する少なくとも１つの第１の半導体装置と、前記半導体装置パッケージの第１の外部入出力端子に対応して前記第１の回路基板の前記第１の面上に配置され、かつ、前記第１の外部入出力端子に電気的に接続された複数の第１の接続パッドと、前記第１の回路基板の第１の面上における第１の接続パッドより外側に配置され、かつ、前記第１の半導体装置の第１の電極に電気的に接続された複数の第２の接続パッドと、前記第１の回路基板の第２の面上に配置され、かつ、前記第１の接続パッドおよび第２の接続パッドにそれぞれ電気的に接続された複数の第２の外部入出力端子と、前記第１の半導体装置および半導体装置パッケージを覆う第１の樹脂とを備え、前記半導体装置パッケージは、複数の第２の電極を有する第２の半導体装置と、前記第２の半導体装置を搭載するための、第３の面および第４の面を有する第２の回路基板と、前記第２の回路基板の第３の面上に配置され、前記第２の半導体装置の第２の電極に電気的に接続された複数の第３の接続パッドと、第２の半導体装置を覆う第２の樹脂とを備え、前記複数の第１の外部入出力端子は、前記第２の回路基板の第４の面上に配置され、前記第３の接続パッドに電気的に接続されていることを特徴としている。
上記構成では、内部に搭載された第２の半導体装置の構成（第２の電極の配置など）が異なる複数種類のスタック型半導体装置パッケージを製造する場合に、従来のスタック型半導体装置パッケージに対して、次の有利な効果を奏する。
すなわち、１種類の第１の回路基板を作製し、この第１の回路基板と半導体装置パッケージとを用いて１種類のスタック型半導体装置パッケージを製造した後、他の種類の第２の半導体装置を含むスタック型半導体装置パッケージを製造する際に、端子配置（第１の外部入出力端子の配置）がそのまま（最初にスタック型半導体装置パッケージを製造するのに用いた半導体装置パッケージと同じ）で、かつ、他の種類の第２の半導体装置を備える半導体装置パッケージを用意すれば、第１の回路基板を再作製する必要がなくなる。端子配置がそのままで、かつ、他の種類の第２の半導体装置を備える半導体装置パッケージを用意するには、他の種類の第２の半導体装置に対応した第２の回路基板を再作製する必要な場合もあるが、第２の回路基板は第１の回路基板よりも簡素な構造であるため、その再作製にかかる手間やコストは、第１の回路基板を再作製する手間やコストと比較すると少ない。そのため、比較的少ない手間およびコストで、異なる種類の第２の半導体装置（例えば、製造メーカの異なる半導体装置や、メモリ容量の異なるメモリ用半導体装置）を備えるスタック型半導体装置パッケージを製造できる。
特に、複数の製造メーカから、外部入出力端子の配置が共通化された複数種類のパッケージ化されたメモリを購入し、これらを半導体装置パッケージとして用いてアセンブリすれば、第１の回路基板を変更することなく、複数種類の複合メモリパッケージを製造することができ、効果的である。
上記構成において、半導体装置パッケージは、汎用であるかにかかわらず、パッケージ化された後、テストを実施する。よって、半導体装置パッケージ内部に搭載されている第２の半導体装置のＫＧＤが実質的に保証される。よって、第２の半導体装置の不良が原因で、スタック型半導体装置パッケージ全体が不良になることがない。すなわち、第１の半導体装置が良品であれば、スタック型半導体装置パッケージ全体が不良になることがない。したがって、第１の半導体装置が良品であるにもかかわらず、スタック型半導体装置パッケージを製造した後にスタック型半導体装置パッケージ全体が不良となり、良品の第１の半導体装置を廃棄せざるを得ない事態を招くことがない。特に、第２の半導体装置をメモリタイプの半導体装置（メモリ素子）とし、第１の半導体装置をロジックタイプの半導体装置（論理素子）とし、第２の半導体装置をパッケージ化すれば、内部に搭載されているメモリタイプの半導体装置のＫＧＤが実質的に保障される。よって、ロジックタイプの半導体装置が良品であるにもかかわらず、スタック型半導体装置パッケージを製造した後にメモリタイプの半導体装置の不良が原因で、スタック型半導体装置パッケージ（ＳｉＰ(System in Package)）全体が不良になり、単価の高い良品のロジックタイプの半導体装置を廃棄せざるを得ない事態を招くことがない。したがって、本発明は、前記第１の半導体装置の単価が比較的高い場合、例えば、論理素子であり、前記第２の半導体装置の単価が比較的安いメモリ素子である場合に特に有効である。
なお、本発明は、前記第１の半導体装置が論理素子（ロジックタイプの半導体装置）であり、かつ、前記第２の半導体装置がメモリ素子である場合に限らず、前記第１の半導体装置が歩留まりの悪い高集積度の大容量メモリであり、前記第２の半導体装置がメモリ素子である場合にも、有効である。例えば、本発明のスタック型半導体装置パッケージは、内蔵パッケージがＳＲＡＭ（Static Random Access Memory）とＳＣＲＡＭ（Static Column Random Access Memory）とを含み、第１の半導体装置が大容量のフラッシュメモリである複合メモリパッケージであってもよい。
また、本発明は、前記第１の半導体装置が論理素子であり、かつ、前記第２の半導体装置がメモリ素子である場合に限らず、前記第１の半導体装置が論理素子であり、前記第２の半導体装置が、メモリ素子以外の半導体装置（例えば論理素子）でない場合にも、有効である。
本発明のスタック型半導体装置パッケージは、第１の接続パッドとそれに対応する第１の外部入出力端子とを接続する複数の接着用金属部材と、第２の接続パッドと対応する第１の電極とを接続する金属細線と、半導体装置および半導体装置パッケージの全体を覆う第１の樹脂と、半導体装置パッケージと第１の回路基板との間隙に設けられる、第１の樹脂と異なる第３の樹脂とをさらに備える構成であってもよい。
また、内部に搭載された第２の半導体装置の構成（第２の電極の配置など）が異なる複数種類の半導体装置パッケージ（例えば複数の製造メーカで製造された半導体装置パッケージ）を用いて本発明のスタック型半導体装置パッケージを複数種類製造する場合、複数種類の半導体装置パッケージとして、同一の端子配置（第１の外部入出力端子の配置）を持つものを使用することが好ましい。これにより、１種類の半導体装置パッケージに対応した１種類の第１の回路基板を作製し、この第１の回路基板を用いて１種類のスタック型半導体装置パッケージを製造した後、他の種類のスタック型半導体装置パッケージを製造する際に、半導体装置パッケージの端子配置が変化しないので、第１の回路基板を再作製する必要がない。したがって、１種類の第１の回路基板を用いて、複数種類の半導体装置パッケージから複数種類のスタック型半導体装置パッケージを製造できる。そのため、比較的少ない手間およびコストで複数種類の半導体装置パッケージから複数種類のスタック型半導体装置パッケージを製造できる。
本発明のスタック型半導体装置パッケージは、前記第２の接続パッドと、それに対応する前記第１の半導体装置の第１の電極とを接続する金属細線をさらに備えていてもよい。
本発明のスタック型半導体装置パッケージでは、前記半導体装置パッケージと第１の半導体装置とが、接着材料で接着されていてもよい。
接着材料は、半導体装置パッケージの上面に、液状樹脂を塗布もしくはシート状樹脂を貼り付けてもよいし、あらかじめ第１の半導体装置の裏面に塗布、貼り付けても良い。好ましくは、第１の半導体装置がウエハ状態（複数の第１の半導体装置がウエハ上に存在する状態）で、その裏面に一括して液状樹脂を塗布もしくはシート状樹脂を貼り付けた後、個々の第１の半導体装置に分離する（個辺化する）ほうが効率的である。
発明のスタック型半導体装置パッケージは、前記半導体装置パッケージにおける樹脂封止面上（第２の樹脂上）に配置された第１の金属細線接続用部材をさらに備え、前記第１の金属細線接続用部材は、前記第１の半導体装置の第１の電極および前記第２の接続パッドのそれぞれに金属細線を介して接続された第１の配線を含んでいることが好ましい。
また、本発明のスタック型半導体装置パッケージは、前記第１の回路基板の第１面上に配置された第２の金属細線接続用部材をさらに備え、前記第２の金属細線接続用部材は、前記第１の半導体装置の第１の電極および前記第２の接続パッドのそれぞれに金属細線を介して接続された第２の配線を含むことも好ましい。また、これら（第１の金属細線接続用部材および第２の金属細線接続用部材）を併用してもよい。
上記各構成において、第１の電極と第２の接続パッドを金属細線のみで接続した場合、金属細線が長くなり、第１の樹脂を形成する際に第１の樹脂によって押し流される可能性がある。この長くなった部分（金属細線）の長さを短くできる。その結果、第１の樹脂を形成する際に配線が第１の樹脂に押し流され、ショートすることを防止できる。したがって、容易に製造可能なスタック型半導体装置パッケージを提供できる。
本発明のスタック型半導体装置パッケージでは、前記複数の第１の電極が、前記第１の半導体装置における第１の回路基板側に対する裏面上に配置されており、前記第２の接続パッドが、第１の接続パッドが形成された面よりも高い位置に配置されていることが好ましい。なお、ここで、「高い」とは、地面等を基準として測った高さを指すのではなく、第１の回路基板の裏面（半導体パッケージと対向する面の裏面）を基準として測った高さが高いことを指すものとする。
上記構成によれば、第１の電極と第２の接続パッドとを繋ぐ金属細線の長さを短くできる。その結果、第１の樹脂を形成する際に金属細線が第１の樹脂に押し流され、ショートすることを防止できる。したがって、容易に製造可能なスタック型半導体装置パッケージを提供できる。
本発明のスタック型半導体装置パッケージでは、前記半導体装置パッケージと第１の回路基板との間隙に、第３の樹脂が介在していることが好ましい。
上記構成によれば、半導体装置パッケージと第１の回路基板との間に第３の樹脂が介在していることにより、半導体装置パッケージと第１の回路基板との熱膨張係数の差が大きい場合に、熱膨張係数の違いから生じる熱応力を緩和することができる。
また、半導体装置パッケージの外部入出力端子にハンダボールを形成する場合、該パッケージの樹脂封止面に半導体装置を接着した後のワイヤボンディング時の加熱で、ハンダボールが溶け、変形することを防止できる。特に、第１の半導体装置が微細ピッチの場合、ワイヤボンドの接続強度（密着強度）を確保するため、第１の回路基板全体を加熱する必要がある場合に有効である。
本発明のスタック型半導体装置パッケージにおいては、半導体装置パッケージにおける第１の回路基板側の面において、第１の外部入出力端子の表面が、第１の外部入出力端子が配置されていない部分の表面よりも突出している方が好ましい。
上記構成によれば、外部入出力端子にハンダボールを形成する必要がなく、パッケージ全体の高さを低くすることができる。また、回路基板全体をハンダ融点以上に加熱することが可能となる。
また、回路基板全体をハンダ融点以上に加熱する必要がなければ、本発明のスタック型半導体装置パッケージにおいては、上記第１の外部入出力端子上に、第１の接続パッドと接続されたハンダボールからなる突起電極が設けられていてもよい。
また、本発明のスタック型半導体装置パッケージにおいては、前記第１の回路基板の第１面（半導体装置パッケージ側の表面）において、第１の接続パッドの表面が、第１の接続パッドが配置されていない部分の表面よりも突出しているほうが好ましい。
上記構成によれば、上記同様外部入出力端子にハンダボールを形成する必要がなく、パッケージ全体の高さを低くすることができる。
本発明の半導体装置パッケージの製造方法は、上記の課題を解決するために、複数の第１の外部入出力端子を有する少なくとも１つの半導体装置パッケージと、前記半導体装置パッケージを搭載するための、第１の面および第２の面を有する第１の回路基板と、前記半導体装置パッケージ上に積み重ねられた、複数の第１の電極を有する少なくとも１つの第１の半導体装置と、前記半導体装置パッケージの第１の外部入出力端子に対応して前記第１の回路基板の前記第１の面上に配置された複数の第１の接続パッドと、前記第１の回路基板の第１の面上における第１の接続パッドより外側に配置された複数の第２の接続パッドと、前記第１の回路基板の第２の面上に配置され、かつ、前記第１の接続パッドおよび第２の接続パッドにそれぞれ電気的に接続された複数の第２の外部入出力端子とを備え、前記半導体装置パッケージは、複数の第２の電極を有する第２の半導体装置と、前記第２の半導体装置を搭載するための、第３の面および第４の面を有する第２の回路基板と、前記第２の回路基板の第３の面上に配置され、前記第２の半導体装置の第２の電極に電気的に接続された複数の第３の接続パッドと、第２の半導体装置を覆う第２の樹脂とを備え、前記複数の第１の外部入出力端子は、前記第２の回路基板の第４の面上に配置され、前記第３の接続パッドに電気的に接続されているスタック型半導体装置パッケージの製造方法であって、前記半導体装置パッケージの第１の外部入出力端子と、前記第１の回路基板上の第１の接続パッドとを、熱、荷重、および超音波の少なくとも１つを用いて接続する第１の接続工程と、前記第１の半導体装置の第１の電極と前記第１の回路基板上の第２の接続パッドとを金属細線を介してワイヤボンディング方式で電気的に接続する第２の接続工程と、前記第１の半導体装置および半導体装置パッケージを第１の樹脂で覆う工程とを含むことを特徴としている。
上記方法によれば、本発明のスタック型半導体装置パッケージであって、前記半導体装置パッケージの第１の外部入出力端子と前記第１の回路基板上の第１の接続パッドとが電気的に接続され、かつ、前記第１の半導体装置の第１の電極と前記第１の回路基板上の第２の接続パッドとが金属細線を介してワイヤボンディング方式で電気的に接続されたスタック型半導体装置パッケージを製造できる。
本発明のスタック型半導体装置パッケージの製造方法は、前記半導体装置パッケージにおける樹脂封止された上面に、前記半導体装置を接着材料で接着する接着工程をさらに含むことが好ましい。なお、ここで、「樹脂封止された上面」とは、前記半導体装置パッケージにおける第１の外部入出力端子が配置された面の裏面であって、かつ、第２の樹脂が形成されている部分を指すものとする。
本発明に係る接着工程を含むスタック型半導体装置パッケージの製造方法においては、前記接着材料が、接着シートであり、前記接着工程の前に、前記半導体装置パッケージにおける樹脂封止された上面に、前記接着シートを配置する工程をさらに含んでいてもよい。上記方法によれば、液状接着材料を塗布することなく簡便に接着を行うことができる。
また、本発明に係る接着工程を含むスタック型半導体装置パッケージの製造方法においては、前記接着材料が、液状接着材料であり、前記接着工程の前に、前記半導体装置パッケージにおける樹脂封止された上面に、前記液状接着材料を塗布する工程をさらに含んでいてもよい。
上記方法によれば、アンダーフィル（半導体装置と半導体装置パッケージとの間に充填し硬化させることで接合信頼性を向上させる接合補強材）を注入する工程を必須としていないので、アンダーフィルを注入する工程を省略することが可能となる。したがって、工程を簡略化することができる。
上記方法は、半導体装置パッケージを第１の回路基板に実装後、該パッケージと回路基板の間に空間が確保できる場合には、その空間に第１の樹脂（モールド樹脂や一括液状封止樹脂）を注入することで実現できる。
上記方法において、半導体装置パッケージを第１の回路基板に実装後、該パッケージと回路基板の間に空間が確保できない場合には、例えば、第１の外部入出力端子が突出している構造の半導体装置パッケージ、あるいは第１の接続パッドが突出している構造の第１の回路基板を用いて、あらかじめ第３の樹脂を第１の回路基板上に配置しておく方法や、樹脂プリコートと超音波接合方法とを組み合わせた方法等により実現できる。
また、本発明に係るスタック型半導体装置パッケージの製造方法は、前記第１の接続工程の後に、前記半導体装置パッケージと第１の回路基板との間隙に対して前記接着材料と異なる第３の樹脂を注入する工程と、前記第３の樹脂を硬化させる工程とをさらに含んでいてもよい。
上記方法によれば、前記半導体装置パッケージと第１の回路基板との間隙に配置されてアンダーフィル（半導体装置と半導体装置パッケージとの間に充填し硬化させることで接合信頼性を向上させる接合補強材）として機能する第３の樹脂が、前記半導体装置の接着材料とは異なる樹脂材料である。これにより、例えば接着材料の弾性率が第３の樹脂（アンダーフィル）の弾性率よりも低い場合に、接着材料が前記半導体装置パッケージのアンダーフィルを兼ねている場合と比較して、半導体装置がその下の半導体装置パッケージから受ける応力を低減できる。本発明に係るスタック型半導体装置パッケージでは、半導体装置は、その下に半導体パッケージが配置されていることで、その下に半導体装置が配置されている場合よりも大きな応力を受けるが、上記方法では、その応力を低減することができる。
上記方法の効果は、スタック型半導体装置パッケージが本発明の構造を備えることに起因する信頼性の向上であり、顕著な効果である。
また、本発明に係るスタック型半導体装置パッケージの製造方法は、前記第１の接続工程の後に、前記半導体装置パッケージと第１の回路基板との間隙、および前記半導体装置パッケージにおける樹脂封止された上面に対して、第３の樹脂を注入する工程と、前記第３の樹脂により、前記半導体装置パッケージにおける樹脂封止された上面に前記第１の半導体装置を搭載する工程と、前記第１の半導体装置を搭載するための第３の樹脂と、前記間隙に注入された第３の樹脂とを一度に硬化させる工程とをさらに含んでいてもよい。
上記方法によれば、特に第１の外部入出力端子にハンダボールからなる突起電極を設けた場合に、半導体装置パッケージにおける樹脂封止された上面に半導体装置を搭載するための接着材料と、内蔵半導体パッケージのアンダーフィルの両方を、同一の工程（ディスペンス工程）にて注入（塗布）した第３の樹脂で兼用している。これにより、工程数を削減し、製造の効率化を測ることができる。上記方法の効果は、スタック型半導体装置パッケージが本発明の構造を備えることに起因する製造の効率化であり、顕著な効果である。
また、本発明に係るスタック型半導体装置パッケージの製造方法は、前記第１の接続工程の前に、前記第１の回路基板における前記半導体パッケージが搭載される領域に第３の樹脂を配置する工程をさらに含んでいてもよい。
本発明に係るスタック型半導体装置パッケージは、複数の半導体装置をパッケージ化することなく積層したスタック型半導体装置パッケージと比較すると、厚み（高さ）が厚く（高く）なる。上記方法では、第１の外部入出力端子が突出している構造（第１の回路基板側の面において、第１の外部入出力端子の表面が、第１の外部入出力端子が配置されていない部分の表面よりも突出している構造）の半導体装置パッケージ、あるいは第１の接続パッドが突出している構造（第１面において、第１の接続パッドの表面が、第１の接続パッドが配置されていない部分の表面よりも突出している構造）の第１の回路基板を用いた場合に、後述するようにハンダ接続を不要とすることが可能である。ハンダ接続を不要とすれば、全体の厚み（高さ）を薄く（低く）抑えることができる。
また、本発明に係る第３の樹脂を用いるスタック型半導体装置パッケージの製造方法では、前記第３の樹脂として異方性導電接着剤を用いてもよい。
本発明に係るスタック型半導体装置パッケージは、複数の半導体装置をパッケージ化することなく積層したスタック型半導体装置パッケージと比較すると、厚み（高さ）が厚く（高く）なる。しかしながら、上記方法によれば、第１の外部入出力端子が突出している構造の半導体装置パッケージ、あるいは第１の接続パッドが突出している構造の第１の回路基板を用いた場合に、ハンダ接続が不要となるので、全体の厚み（高さ）を薄く（低く）抑えることができる。
また、本発明に係るスタック型半導体装置パッケージの製造方法において、前記第１の接続工程では、第１の外部入出力端子上にハンダボールからなる突起電極を設け、該突起電極を溶融させることなく前記半導体装置パッケージを第３の樹脂を介して前記第１の回路基板に圧接することにより、前記第１の外部入出力端子と前記第１の接続パッドとを接続してもよい。
本発明に係るスタック型半導体装置パッケージにおいて、汎用のハンダボール付の半導体装置パッケージを内蔵する場合、該半導体装置パッケージの端子ピッチが細かく、かつリフロー接続時に第１の回路基板が反ると、接続不良が発生する。特に第１の回路基板が薄い場合に、発生確率が増加する。
上記方法では、リフロー接続せず、ハンダボールを溶融させることなく、第３の樹脂としての、異方性導電性フィルム（ＡＣＦ）や異方性導電性ペースト（ＡＣＰ）、もしくは非導電性フィルム（ＮＣＦ）や非導電性ペースト（ＮＣＰ）を介して前記半導体装置パッケージを第１の回路基板に圧接することで、上記の接続不良が発生するという問題を解決することができる。上記方法は、本発明の構造において汎用のハンダボール付の半導体装置パッケージを内蔵する場合に発生する問題を解決するものであり、顕著な効果を奏する。
また、本発明に係るスタック型半導体装置パッケージの製造方法において、前記第１の接続工程では、第１の外部入出力端子上にハンダボールからなる突起電極を設け、該突起電極を溶融させることにより第１の接続パッドと接続してもよい。
また、本発明に係るスタック型半導体装置パッケージの製造方法は、前記半導体装置パッケージにおける樹脂封止面上に、第１の配線を含む第１の金属細線接続用部材を接着する工程をさらに含み、前記第２の接続工程では、前記第１の配線を、前記第１の半導体装置の第１の電極および前記第１の回路基板上の第１の接続パッドのそれぞれと金属細線により電気的に接続する方法であってもよい。
また、本発明に係るスタック型半導体装置パッケージの製造方法は、前記第１の回路基板の第１面に、第２の配線を含む第２の金属細線接続用部材を接着する工程をさらに含み、前記第２の接続工程では、前記第２の配線を、前記第１の半導体装置の第１の電極および前記第１の回路基板上の第１の接続パッドのそれぞれと金属細線により電気的に接続する方法であってもよい。
本発明のスタック型半導体装置パッケージの製造方法は、前記第１の回路基板の第１面は、凹部を有し、前記第１の接続パッドは、凹部に配置されている一方、前記第２の接続パッドは、前記第１の回路基板の第１面における凹部以外の部分に配置され、かつ、前記複数の第１の電極表面を含む平面に対して、前記第１の接続パッドが形成された面よりも、高い位置に配置されている方法であってもよい。
本発明によれば、前述したように、１種類の第１の回路基板を作製し、この第１の回路基板に半導体装置パッケージに半導体装置を積層して１種類のスタック型半導体装置パッケージを製造した後、他の種類の第２の半導体装置を含むスタック型半導体装置パッケージを製造する際に、第１の回路基板を再作製する必要がなくなる。そのため、本発明によれば、比較的少ない手間およびコストで、異なる種類の第２の半導体装置（例えば、製造メーカの異なる半導体装置や、メモリ容量の異なるメモリ用半導体装置）を備えるスタック型半導体装置パッケージの構造および製造方法を提供できる。
〔実施の形態１〕
本発明の実施の一形態に係るスタック型半導体装置パッケージおよびその製造方法について、図１および図６〜図１５に基づいて説明すると以下の通りである。なお、本願の図面においては、見易くするために、樹脂のハッチングを省略している。
図１は、本実施形態に係るスタック型半導体装置パッケージを示す断面図である。図１に示すように、本実施形態に係るスタック型半導体装置パッケージ１００は、内蔵半導体装置パッケージ（半導体装置パッケージ）１と、内蔵半導体装置パッケージ１上に積み重ねられた少なくとも１つの半導体装置（第１の半導体装置）２と、内蔵半導体装置パッケージ１を搭載するための回路基板（第１の回路基板）１１とを備えている。図１の「１」は、内部構造を限定しない抽象的な内蔵パッケージを示している。
内蔵半導体装置パッケージ１は、半導体装置２と回路基板１１との間に配置されている。本実施の形態では、内蔵半導体装置パッケージ１を回路基板１１の面内方向（面１１ｂの方向；以下、「平面方向」と称する）に沿って切断した断面のサイズは、半導体装置２を平面方向に沿って切断した断面のサイズより大きく、したがって、内蔵半導体装置パッケージ１における半導体装置２側の面（モールド面）１ａの外周部は、半導体装置２と回路基板１１とに挟まれた領域からはみ出している。内蔵半導体装置パッケージ１の構造については、後述する。なお、内蔵半導体装置パッケージ１を平面方向に沿って切断した断面のサイズは、半導体装置２を平面方向に沿って切断した断面のサイズ以下であっても構わない。内蔵半導体装置パッケージ１は、その回路基板１１の面１１ａ側の面上に、第１の外部入出力端子としての複数の外部入出力端子（電極、接続パッド）３を有する。
半導体装置２は、複数の電極（第１の電極）４をその内蔵半導体装置パッケージ１側の面（素子面）２ａ上に有するＩＣ（集積回路）チップである。
回路基板１１を回路基板１１の面内方向（第２の面１１ｂの方向；以下、「平面方向」と称する）に沿って切断した断面のサイズは、内蔵半導体装置パッケージ１を平面方向に沿って切断した断面のサイズより大きく、したがって、回路基板１１における内蔵半導体装置パッケージ１側の面（第１の面）１１ａの外周部は、内蔵半導体装置パッケージ１と重なる領域からはみ出している。
回路基板１１は、絶縁基板に対し、図示しないスルーホールを形成したものである。回路基板１１における内蔵半導体装置パッケージ１側の面（第１の面）１１ａ上には、内蔵半導体装置パッケージ１の対応する外部入出力端子３に対してそれぞれ電気的に接続された複数の第１の接続パッド６と、半導体装置２の対応する電極４に対してそれぞれ電気的に接続された複数の第２の接続パッド７とが配置されている。
上記複数の第１の接続パッド６は、内蔵半導体装置パッケージ１の外部入出力端子３に対応して配置されている。ここでは、これら複数の第１の接続パッド６は、回路基板１１における内蔵半導体装置パッケージ１側の面（第１の面）１１ａ上における内蔵半導体装置パッケージ１と重なる領域に配置されている。上記複数の第１の接続パッド６は、それに対応する内蔵半導体装置パッケージ１の外部入出力端子３に対して、通常、ＳＭＴ（Surface Mount Technology）を用いて接続される。ここでは、突起電極５としてハンダボールを使用している。
上記複数の第２の接続パッド７は、回路基板１１の第１の面１１ａ上における第１の接続パッド６の外周、すなわち回路基板１１の第１の面１１ａ上における第１の接続パッド６より外側の位置に形成されている。ここでは、これら複数の第２の接続パッド７は、回路基板１１における内蔵半導体装置パッケージ１側の面（第１の面）１１ａの外周部（内蔵半導体装置パッケージ１と重なる領域からはみ出した部分）に配置されている。上記複数の第２の接続パッド７は、それに対応する半導体装置２の電極４に対して、ワイヤーボンディング方式で、より詳細には金属細線８により第２の接続パッド７と電極４とを接続する方式で、電気的に接続されている。金属細線８の構成材料としては、通常、金線が使用されるが、銅やアルミニウム等のような他の金属も使用できる。
一方、回路基板１１における内蔵半導体装置パッケージ１側の面１１ａに対する裏面（第２の面）１１ｂ上には、複数の外部入出力端子１２（第２の外部入出力端子）が配置されている。上記複数の外部入出力端子１２は、図示しないスルーホールを介して第１の接続パッド６および第２の接続パッド７にそれぞれ電気的に接続されている。
回路基板１１の表層には、絶縁膜（絶縁体層）１２１・１２２が形成されている。すなわち、回路基板１１の面１１ａ上における第１の接続パッド６および第２の接続パッド７の何れも配置されていない領域は、絶縁膜１２１で覆われている。これにより、絶縁膜１２１は、突起電極５にハンダボールを用いる場合は、半導体装置パッケージ搭載時のハンダの流れ出しを防止するソルダレジストとして機能する。また、回路基板１１の面１１ｂ上における外部入出力端子１２が配置されていない領域は、絶縁膜１２２で覆われている。これにより、絶縁膜１２２は、突起電極１３にハンダボールを用いる場合は、半導体装置パッケージ搭載時のハンダの流れ出しを防止するソルダレジストとして機能する。尚、接続パッド６や外部入力端子１２の形状により、絶縁膜１２１・１２２は、省略可能である。
外部入出力端子１２の上には、突起電極１３としてハンダボールが形成されている。
スタック型半導体装置パッケージ１００は、半導体装置２および内蔵半導体装置パッケージ１を覆うように封止する封止樹脂（第１の樹脂）１０をさらに備えている。封止樹脂１０は、内蔵半導体装置パッケージ１と回路基板１１との間隙にも形成されている。
また、内蔵半導体装置パッケージ１における半導体装置２側の面（モールド面）１ａと半導体装置２における内蔵半導体装置パッケージ１側の面（裏面）２ｂとは、少なくとも１箇所で接着シート（接着材料）９によって接着されている。
内蔵半導体装置パッケージ１の具体的な構造例を、図６に基づいて説明する。図６に示すように、本例の内蔵半導体装置パッケージ１は、上記複数の外部入出力端子３に加えて、半導体装置（第２の半導体装置；ＩＣチップ）１０１と、半導体装置１０１上に積み重ねられた半導体装置１０２と、半導体装置１０１を搭載するための回路基板（第２の回路基板）１１１とを備えている。
半導体装置１０１は、半導体装置１０２と回路基板１１１との間に配置されている。半導体装置１０１を回路基板１１１の面内方向（面１１１ｂの方向；以下、「平面方向」と称する）に沿って切断した断面のサイズは、半導体装置１０２を平面方向に沿って切断した断面のサイズより大きく、したがって、半導体装置１０１における半導体装置１０２側の面１０１ａの外周部は、半導体装置１０２と回路基板１１１とに挟まれた領域からはみ出している。半導体装置１０１は、その回路基板１１１の面１１１ａ側の面上に、複数の電極（第２の電極）１０３を有するＩＣチップである。
半導体装置１０２は、複数の電極１０４をその半導体装置１０２側の面（素子面）上に有するＩＣチップである。
回路基板１１１を回路基板１１１の面内方向（第２の面１１１ｂの方向；以下、「平面方向」と称する）に沿って切断した断面のサイズは、半導体装置１０１を平面方向に沿って切断した断面のサイズより大きく、したがって、回路基板１１１における半導体装置１０１側の面１１１ａの外周部は、半導体装置１０１と重なる領域からはみ出している。
回路基板１１１は、絶縁基板に対し、図示しないスルーホールを形成したものである。回路基板１１１における半導体装置１０１側の面１１１ａ上には、半導体装置１０１の対応する電極１０３に対してそれぞれ電気的に接続された複数の第１の接続パッド（第３の接続パッド）１０６と、半導体装置１０２の対応する電極１０４に対してそれぞれ電気的に接続された複数の第２の接続パッド１０７とが配置されている。
上記複数の第１の接続パッド１０６は、半導体装置１０１の電極１０３に対応して配置されている。ここでは、これら複数の第１の接続パッド１０６は、回路基板１１１における半導体装置１０１側の面（第３の面）１１１ａ上における半導体装置１０１と重なる領域に配置されている。上記複数の接続パッド１０６は、それに対応する半導体装置１０１の電極１０３に対して、突起電極１１６によりフリップチップ方式で接続されている。
上記複数の第２の接続パッド１０７は、回路基板１１１の面１１１ａ上における第１の接続パッド１０６の外周、すなわち回路基板１１１の面１１１ａ上における第１の接続パッド６より外側の位置に形成されている。ここでは、これら複数の第２の接続パッド１０７は、回路基板１１１における半導体装置１０１側の面（第３の面）１１１ａの外周部（半導体装置１０１と重なる領域からはみ出した部分）に配置されている。上記複数の第２の接続パッド１０７は、それに対応する半導体装置１０２の電極１０４に対して、ワイヤーボンディング方式で、より詳細には金属細線１０８により第２の接続パッド１０７と電極１０４とを接続する方式で、電気的に接続されている。金属細線１０８の構成材料としては、通常、金線が使用されるが、銅やアルミニウム等のような他の金属も使用できる。
一方、回路基板１１１における半導体装置１０１側の面１１１ａに対する裏面（第４の面）１１１ｂ上には、前記の複数の外部入出力端子３（第１の外部入出力端子）が配置されている。上記複数の外部入出力端子３は、図示しないスルーホールを介して第１の接続パッド１０６および第２の接続パッド１０７にそれぞれ電気的に接続されている。
回路基板１１１の表層には、絶縁膜が形成されているが、接続パッド１０６や外部入力端子３の形状により、絶縁膜は、省略可能である。
内蔵半導体装置パッケージ１は、半導体装置１０２および半導体装置１０１を覆うように封止する封止樹脂（第２の樹脂）１１０と、半導体装置１０１と回路基板１１１との間隙に介在する封止樹脂１１５とをさらに備えている。
また、半導体装置１０１における半導体装置１０２側の面１０１ａと半導体装置１０２における半導体装置１０１側の面（裏面）１０２ｂとは、少なくとも１箇所で接着材料１０９によって接着されている。
内蔵半導体装置パッケージ１は、同種の複数のメモリで構成されたメモリパッケージ、または異種のメモリで構成した複合メモリパッケージである。例えば、内蔵半導体装置パッケージ１は、メモリ素子としてのＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）とフラッシュメモリとの複合メモリであり、半導体装置２は、論理素子としてのＤＳＰ（Digital Signal Processor；デジタル信号処理回路）である。
なお、ここでは、本発明のスタック型半導体装置パッケージを構成する半導体装置パッケージ１の例として、図６に示す２つの半導体装置を備える内蔵半導体装置パッケージ１（ＢＧＡの一種）を使用したが、少なくとも１つの半導体装置を備えるＣＳＰ、ＢＧＡ、またはＬＧＡのパッケージであれば、特に制限なく使用可能である。本実施形態のスタック型半導体装置パッケージを構成するのに使用可能な他の半導体装置パッケージとしては、図１１〜図１５に示す内蔵半導体装置パッケージ１Ａ〜１Ｅが挙げられる。これら内蔵半導体装置パッケージ１および１Ａ〜１Ｅとしては、汎用のパッケージを流用することが可能である。汎用のパッケージとしては、例えば、図１０に示すような形態で単体で実装基板１９に実装される汎用の内蔵半導体装置パッケージ１が挙げられる。
内蔵半導体装置パッケージ１Ａは、２つの半導体装置を備えるＢＧＡまたはＣＳＰである。内蔵半導体装置パッケージ１Ａは、センターパッドを有する半導体装置、たとえばＤＲＡＭ（Dynamic Random Access Memory）をフリップチップ接続した複合メモリの構造である。
内蔵半導体装置パッケージ１Ｂは、２つの半導体装置を備えるＢＧＡまたはＣＳＰである。内蔵半導体装置パッケージ１Ｂは、同サイズの半導体装置を積層したパッケージである。たとえば半導体装置１０２と１２０を同じ半導体装置をもちいて、メモリ容量を倍化しても良い。また、半導体装置１２０を１０２に対してミラー反転した半導体装置を使用し、回路基板１１１の配線の簡略化を行っても良い。
内蔵半導体装置パッケージ１Ｃは、１つの半導体装置を備えるＢＧＡまたはＣＳＰである。内蔵半導体装置パッケージ１Ｃは、単品の半導体装置をワイヤボンディング方式でパッケージ化したものを示す。
内蔵半導体装置パッケージ１Ｄ、１Ｅは、２つまたは３つの半導体装置を備えるＢＧＡまたはＣＳＰである。該内蔵半導体装置パッケージは、ワイヤボンディング方式のみを用いて積層したもののであり、積層数を限定するものではなく、また該内蔵半導体パッケージは、複合メモリだけで無く、ＳｉＰ化されたパッケージでも良い。
また、内蔵半導体装置パッケージ１では、外部入出力端子３は内蔵半導体装置パッケージ表面の絶縁膜の表面から突出していなかったが、内蔵半導体装置パッケージ１における外部入出力端子３自体を、メッキなどにより、内蔵半導体装置パッケージ表面の絶縁膜（ソルダレジストなど）の表面よりも突出させた構造としてもよい。また、逆に、回路基板１１における内蔵半導体装置パッケージ１側の表面において、第１の接続パッド６が配置されている部分の表面が、第１の接続パッド６が配置されていない部分の表面よりも突出していてもよい。
次に、図１に示すスタック型半導体装置パッケージ１００を製造するための製造方法の一例を、図６から図９に基づいて説明する。図６から図８は、本実施形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図であり、図９は、本実施形態に係るスタック型半導体装置パッケージの完成した状態を示す断面図の一例である。
まず、内蔵半導体装置パッケージ１と、（第１の接続パッド６、第２の接続パッド７、および絶縁膜１２１・１２２がその上に形成された）回路基板１１とを用意する。内蔵半導体装置パッケージ１および回路基板１１の製造方法としては、特許文献１等に記載された公知の種々の方法を採用できる。
次に、図６に示すように、回路基板１１上の第１の接続パッド６に対して、内蔵半導体装置パッケージ１の外部入出力端子３をハンダ接続する。この場合には、突起電極５としてハンダボールを用いて第１の接続パッド６に外部入出力端子３をハンダ接続する。
上記接続の方法としては、以下の方法（１）〜（５）が採用できる。
（１）あらかじめ外部入出力端子３上に突起電極５としてハンダボールが形成された状態の内蔵半導体装置パッケージ１を使用し、第１の接続パッド６にハンダペーストを印刷し、第１の接続パッド６と内蔵半導体装置パッケージ１の突起電極５（ハンダボール）との位置合わせを行い、内蔵半導体装置パッケージ１を回路基板１１上にマウント（搭載）した後、リフロー炉に入れて加熱することによりハンダペーストおよびハンダボール（突起電極５）を熔融させることで、リフロー接続する方法。
（２）ＬＧＡ（Land Grid Array）構造、すなわち、あらかじめ外部入出力端子３上に突起電極５としてハンダボールが形成されていない状態の内蔵半導体装置パッケージを用い、第１の接続パッド６にハンダペーストを印刷し、第１の接続パッド６と内蔵半導体装置パッケージ１の外部入出力端子３（ＬＧＡのランド）との位置合わせを行い、内蔵半導体装置パッケージ１を回路基板１１上にマウントした後、リフロー炉に入れて加熱することによりハンダペーストを熔融させることで、リフロー接続する方法。
（３）あらかじめ外部入出力端子３上に突起電極５としてハンダボールが形成された状態の内蔵半導体装置パッケージを使用し、第１の接続パッド６にフラックスを塗布し、第１の接続パッド６と内蔵半導体装置パッケージ１の突起電極５（ハンダボール）との位置合わせを行い、内蔵半導体装置パッケージ１を回路基板１１上にマウントした後、リフロー炉に入れて加熱することによりハンダボール（突起電極５）を熔融させることで、リフロー接続する方法。
（４）内蔵半導体装置パッケージ１の突起電極５（ハンダボール）と回路基板１１上の第１の接続パッド６とを、フリップチップボンダーを用いたツールボンド（熱および／または荷重による接続）により接続する方法。
（５）内蔵半導体装置パッケージ１の突起電極５（ハンダボール）と回路基板１１上の第１の接続パッド６とを、超音波フリップチップボンダーを用いたツールボンド（超音波のみによる接続、または超音波と熱および／または荷重との組み合わせによる接続）により接合する方法。
また、突起電極５としてハンダボールに代えて金バンプを備える以外は図１に示すスタック型半導体装置パッケージ１００と同一の構成を備えるスタック型半導体装置パッケージを製造する場合には、（６）突起電極５としてハンダボールに代えて金バンプを形成し、内蔵半導体装置パッケージ１の突起電極５（金バンプ）と回路基板１１上の第１の接続パッド６とを、超音波フリップチップボンダーを用いたツールボンド（超音波のみによる接続、または超音波と熱および／または荷重との組み合わせによる接続）により接続する方法、が採用できる。
また、突起電極５を備えない以外は図１に示すスタック型半導体装置パッケージ１００と同一の構成を備えるスタック型半導体装置パッケージを製造する場合には、（７）内蔵半導体装置パッケージ１における外部入出力端子３自体を、メッキなどにより、内蔵半導体装置パッケージ１表面の絶縁膜（ソルダレジストなど）の表面よりも突出させ、内蔵半導体装置パッケージ１の外部入出力端子３と回路基板１１上の第１の接続パッド６とを、超音波フリップチップボンダーを用いたツールボンド（超音波のみによる接続、または超音波と熱および／または荷重との組み合わせによる接続）により接続する方法、が採用できる。この方法では、突起電極５の形成無しに外部入出力端子３と第１の接続パッド６とを接続できる。
次に、図７に示すように、内蔵半導体装置パッケージ１の上面（外部入出力端子３が配設された面の裏面）に、半導体装置２を接着材料にて接着する。図７では、あらかじめ半導体装置２の裏面（電極４が配設された面の裏面）に接着シート（接着材料）９を配置した後、半導体装置２を内蔵半導体装置パッケージ１の上面に載せ加熱することで、接着している。上記接着材料による接着の方法は、上述した方法に限られるものではなく、接着シート９を内蔵半導体装置パッケージ１の上面（外部入出力端子３が配設された面の裏面）に貼り付けた後、半導体装置２を接着シート９上に載せ加熱することで接着しても良い。また、後述する図２のスタック型半導体装置パッケージと同様に、接着シート９に代えて、液状接着樹脂（液状接着材料、接着材料）１４を用いて半導体装置２を内蔵半導体装置パッケージ１の上面に接着してもよい。
次に、図８に示すように、前記搭載された半導体装置２の電極４と、回路基板１１上に形成された第２の接続パッド７とを金属細線８によって電気的に接続する。
その後、図９に示すように、内蔵半導体装置パッケージ１、半導体装置２、および金属細線８を含むスタック型半導体装置パッケージの搭載要素全体を熱硬化性の封止樹脂１０で封止する。該封止方法は、樹脂ペレットを用いたトランスファーモールド成形でもいいし、液状樹脂をポッティングする方法でもよい。
最後に、図９に示すように、第１の接続パッド６と電気的に接続された外部入出力端子１２、および第２の接続パッド７と電気的に接続された外部入出力端子１２の上に、突起電極１３としてハンダボールを形成する。なお、この工程は、スタック型半導体装置パッケージをＢＧＡパッケージとするための工程であり、スタック型半導体装置パッケージをＬＧＡパッケージとする場合には、不要である。
〔実施の形態２〕
本発明の他の実施形態に係るスタック型半導体装置パッケージおよびその製造方法について、図２、図１０〜図２０に基づいて説明すると以下の通りである。なお、説明の便宜上、前記実施の形態１にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図２は、本実施形態に係るスタック型半導体装置パッケージを示す断面図である。図２に示すように、本実施形態に係るスタック型半導体装置パッケージは、（１）内蔵半導体装置パッケージ１と半導体装置２とを接着する接着材料として接着シート９に代えて液状樹脂（液状接着材料、接着材料、第３の樹脂）１５を備える点、（２）内蔵半導体装置パッケージ１と回路基板１１との間隙に、封止樹脂１０に代えて硬化した液状樹脂（第３の樹脂）１５を介在させている点、を除いて、実施の形態１に係るスタック型半導体装置パッケージ１００と同一の構成を備えている。
半導体装置２および内蔵半導体装置パッケージ１を覆う封止樹脂１０としては、吸湿性の低いエポキシ等を用いることができる。また、封止樹脂１０として、従来から一般のＬＳＩパッケージに用いられているモールド樹脂を使用することにより、現行のプロセスと整合性のすぐれたアセンブリ工程を実現できる。
内蔵半導体装置パッケージ１と回路基板１１との間隙に介在する液状樹脂１５としては、例えば、エポキシ等の熱硬化性樹脂や、フリップチップやＣＳＰ用途のアンダーフィル材を用いることができる。
なお、ここでは、本実施形態のスタック型半導体装置パッケージを構成する半導体装置パッケージ１としては、少なくとも１つの半導体装置を備えるＣＳＰ、ＢＧＡ、またはＬＧＡのパッケージであれば、特に制限なく使用可能である。本実施形態で使用可能な半導体装置パッケージとしては、図６に示す内蔵半導体装置パッケージ１、図１１〜図１５に示す内蔵半導体装置パッケージ１Ａ〜１Ｅが挙げられる。これら内蔵半導体装置パッケージ１および１Ａ〜１Ｅとしては、汎用のパッケージを流用することが可能である。汎用のパッケージとしては、例えば、図１０に示すような形態で単体で実装基板１９に実装される汎用の内蔵半導体装置パッケージ１が挙げられる。
また、ここでは液状接着材料として液状樹脂１５を用いたが、図２に括弧書きで示すように、液状接着材料として、液状樹脂１５に代えて、液状樹脂１５と異なる液状接着樹脂（液状接着材料、接着材料）１４を使用することも可能である。さらに、液状接着材料に代えて、実施の形態１で説明した接着シート（接着材料）９を用いることも可能である。
次に、図２に示すスタック型半導体装置パッケージを製造するための製造方法の一例を、図１６から図２０に基づいて説明する。図１６から図１９は、本実施形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図であり、図２０は、本実施形態に係るスタック型半導体装置パッケージの完成した状態を示す断面図である。なお、図１６から図２０では、内蔵半導体装置パッケージ１が内蔵半導体装置パッケージ１Ｄである場合について図示している。
まず、内蔵半導体装置パッケージ１と、（第１の接続パッド６、第２の接続パッド７、および絶縁膜１２１・１２２がその上に形成された）回路基板１１とを用意する。内蔵半導体装置パッケージ１および回路基板１１の製造方法としては、特許文献１等に記載された公知の種々の方法を採用できる。
次に、図１６に示すように、回路基板１１上の第１の接続パッド６に対して、内蔵半導体装置パッケージ１の外部入出力端子３を突起電極５で接続する。この場合には、突起電極５としてハンダボールを用いて第１の接続パッド６に外部入出力端子３をハンダ接続する。
上記接続の方法としては、実施の形態１で述べた（１）〜（５）の方法が採用できる。
また、突起電極５としてハンダボールに代えて金バンプを備える以外は図１に示すスタック型半導体装置パッケージと同一の構成を備えるスタック型半導体装置パッケージを製造する場合には、実施の形態１で述べた（６）の方法が採用できる。また、突起電極５を備えない以外は図１に示すスタック型半導体装置パッケージと同一の構成を備えるスタック型半導体装置パッケージを製造する場合には、実施の形態１で述べた（７）の方法が採用できる。この方法では、突起電極５の形成無しに外部入出力端子３と第１の接続パッド６とを接続できる。
次に、図１７に示すように、ディスペンサ２０にて、内蔵半導体装置パッケージ１の上面（外部入出力端子３が配設された面の裏面）に未硬化の液状樹脂１５を塗布すると同時に、内蔵半導体装置パッケージ１と回路基板１１との間隙にも未硬化の液状樹脂１５を充填する。液状樹脂１５としては、未硬化の熱硬化性樹脂を使用することができる。
次に、図１８に示すように、半導体装置２を、液状樹脂１５を介して内蔵半導体装置パッケージ１上にマウント（搭載）した後、オーブンなどで加熱することにより液状樹脂１５を硬化させる。これにより、硬化した液状樹脂１５によって、半導体装置２が内蔵半導体装置パッケージ１の上面（外部入出力端子３が配設された面の裏面）に接着される。このとき、内蔵半導体装置パッケージ１と回路基板１１との間隙に充填された液状樹脂１５も同時に硬化する。なお、液状接着材料として、液状樹脂１５に代えて、液状樹脂１５と異なる液状接着樹脂（液状接着材料、接着材料）１４を使用する場合には、液状接着樹脂１４の塗布・硬化を液状樹脂１５の塗布・硬化の前または後に行なえばよい。
次に、図１９に示すように、前記搭載された半導体装置２の電極４と、回路基板１１上に形成された第２の接続パッドとを金属細線８によって電気的に接続する。
その後、図２０に示すように、内蔵半導体装置パッケージ１、半導体装置２、および金属細線８を含むスタック型半導体装置パッケージの搭載要素全体を熱硬化性の封止樹脂１０で封止する。該封止方法は、樹脂ペレットを用いたトランスファーモールド成形でもいいし、液状樹脂をポッティングした封止方法でもよい。
最後に、図２０に示すように、第１の接続パッド６と電気的に接続された外部入出力端子１２、および第２の接続パッド７と電気的に接続された外部入出力端子１２の上に、突起電極１３としてハンダボールを形成する。なお、この工程は、スタック型半導体装置パッケージをＢＧＡパッケージとするための工程であり、スタック型半導体装置パッケージをＬＧＡパッケージとする場合には、不要である。
〔実施の形態３〕
本発明のさらに他の実施形態に係るスタック型半導体装置パッケージおよびその製造方法について、図３、図１０、図１１、および図２１〜図２６に基づいて説明すると以下の通りである。なお、説明の便宜上、前記実施の形態１または２にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図３は、本実施形態に係るスタック型半導体装置パッケージを示す断面図である。図３に示すように、本実施形態に係るスタック型半導体装置パッケージは、（１）ハンダボールである突起電極５に代えて、突起電極１６を備える点、（２）内蔵半導体装置パッケージ１と回路基板１１との間隙に介在する液状樹脂１５に代えて異方性導電接着剤（ＡＣＡ(Anisotropic Conductive Adhesive)）２１を備える点、（３）内蔵半導体装置パッケージ１と半導体装置２とを接着する接着材料として、液状樹脂１５に代えて接着シート９を備える点、を除いて、実施の形態２に係るスタック型半導体装置パッケージと同一の構成を備えている。
本実施形態では、ＬＧＡのパッケージを用いる。また、ハンダボールである突起電極５を設けていない状態の内蔵半導体装置パッケージ１を使用する。なお、本実施形態のスタック型半導体装置パッケージを構成する半導体装置パッケージ１としては、少なくとも１つの半導体装置を備えるＬＧＡのパッケージであれば、特に制限なく使用可能である。本実施形態のスタック型半導体装置パッケージを構成するのに使用可能な半導体装置パッケージ１としては、図６に示す内蔵半導体装置パッケージ１を突起電極５を設けていない状態としたもの、図１１に示す内蔵半導体装置パッケージ１Ａ、図１２〜図１５に示す内蔵半導体装置パッケージ１Ｂ〜１Ｅを突起電極５を設けていない状態としたもの、が挙げられる。これら内蔵半導体装置パッケージ１および１Ａ〜１Ｅとしては、汎用のパッケージを流用することが可能である。汎用のパッケージとしては、例えば、図１０に示すような形態で単体で実装基板１９に実装される汎用の内蔵半導体装置パッケージ１が挙げられる。
次に、図３に示すスタック型半導体装置パッケージを製造するための製造方法の一例を、図２１から図２６に基づいて説明する。図２１から図２５は、本実施形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図であり、図２６は、本実施形態に係るスタック型半導体装置パッケージの完成した状態を示す断面図である。
まず、突起電極５を設けていない状態の内蔵半導体装置パッケージ１を用意する。突起電極５を設けていない状態の内蔵半導体装置パッケージ１の製造方法としては、特許文献１等に記載された公知の種々の方法を採用できる。また、（第１の接続パッド６、第２の接続パッド７、および絶縁膜１２１・１２２がその上に形成された）回路基板１１を用意する。回路基板１１の製造方法としては、特許文献１等に記載された公知の種々の方法を採用できる。
次に、図２１に示すように、回路基板１１の第１の接続パッド６上に突起電極１６を形成する。突起電極１６を形成する方法としては、（１）回路基板１１の形成時に金属層をエッチングすることにより、第１の接続パッド６を絶縁膜１２１よりも突出させるように形成し、突出した部分を突起電極１６として使用する方法、（２）回路基板１１の形成時に第１の接続パッド６をメッキすることにより第１の接続パッド６上のメッキ層を絶縁膜１２１よりも突出させて、このメッキ層を突起電極１６として使用する方法、（３）回路基板１１の形成後に、金（Ａｕ）ワイヤなどを使用してスタッドバンプにより突起電極１６を形成する方法、などが採用できる。
次に、図２２に示すように、回路基板１１の面１１ａ上に、第３の樹脂として、異方性導電接着剤２１を配置する。異方性導電接着剤２１としては、異方性導電性フィルム（ＡＣＦ(Anisotropic Conductive Film)）や異方性導電性ペースト（ＡＣＰ(Anisotropic Conductive Paste)）等を用いることができる。異方性導電接着剤２１の配置方法としては、回路基板１１の面１１ａ上に異方性導電性フィルムを貼り付ける方法や、異方性導電性ペーストを塗布する方法等を採用することができる。
次に、図２３に示すように、回路基板１１上の第１の接続パッド６上に形成された突起電極１６と、突起電極５を形成していない内蔵半導体装置パッケージ１Ｄの外部入出力端子３とを位置合わせし、突起電極１６と外部入出力端子３とを異方性導電接着剤２１を介して接続する。接続方法としては、（１）フリップチップボンダーを用いて突起電極１６と外部入出力端子３とを異方性導電接着剤２１を介して、熱および／または荷重を用いて接合する方法、（２）超音波フリップチップボンダーを用いて、超音波のみ、または超音波と熱および／または荷重との組み合わせにより、突起電極１６と外部入出力端子３とを金属接合する方法、などを採用することができる。（１）および（２）の方法を採用する場合には、第３の樹脂として、異方性導電接着剤２１に代えて、非導電性フィルム（ＮＣＦ(Non Conductive Film)）や非導電性ペースト（ＮＣＰ(Non Conductive Paste)）等の絶縁材料を使用することが可能である。
次に、図２４に示すように、内蔵半導体装置パッケージ１Ｄの上面（外部入出力端子３が配設された面の裏面）に、半導体装置２を接着材料にて接着する。図２４では、あらかじめ半導体装置２の裏面（電極４が配設された面の裏面）に接着シート（接着材料）９を配置した後、半導体装置２を内蔵半導体装置パッケージ１Ｄの上面に載せ加熱することで、接着している。上記接着材料による接着の方法は、上述した方法に限られるものではなく、接着シート９を内蔵半導体装置パッケージ１Ｄの上面（外部入出力端子３が配設された面の裏面）に貼り付けた後、半導体装置２を接着シート９上に載せ加熱することで接着しても良い。また、図２のスタック型半導体装置パッケージと同様に、接着シート９に代えて、液状接着樹脂（液状接着材料、接着材料）１４を用いて半導体装置２を内蔵半導体装置パッケージ１Ｄの上面に接着してもよい。
次に、図２５に示すように、前記搭載された半導体装置２の電極４と、回路基板１１上に形成された第２の接続パッド７とを金属細線８によって電気的に接続する。
その後、図２６に示すように、内蔵半導体装置パッケージ１Ｄ、半導体装置２、および金属細線８を含むスタック型半導体装置パッケージの搭載要素全体を熱硬化性の封止樹脂１０で封止する。該封止方法は、樹脂ペレットを用いたトランスファーモールド成形でもいいし、液状樹脂をポッティングする方法でもよい。
最後に、図２６に示すように、第１の接続パッド６と電気的に接続された外部入出力端子１２、および第２の接続パッド７と電気的に接続された外部入出力端子１２の上に、突起電極１３としてハンダボールを形成する。なお、この工程は、スタック型半導体装置パッケージをＢＧＡパッケージとするための工程であり、スタック型半導体装置パッケージをＬＧＡパッケージとする場合には、不要である。
〔実施の形態４〕
本発明のさらに他の実施形態に係るスタック型半導体装置パッケージおよびその製造方法について、図１０〜図１５、および図２７〜図３２に基づいて説明すると以下の通りである。なお、説明の便宜上、前記実施の形態１〜３のいずれかにて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図３２は、本実施形態に係るスタック型半導体装置パッケージを示す断面図である。図３２に示すように、本実施形態に係るスタック型半導体装置パッケージは、（１）内蔵半導体装置パッケージ１Ｄに代えて内蔵半導体装置パッケージ１Ｅを備える点、（２）内蔵半導体装置パッケージ１Ｅと回路基板１１との間隙に介在する樹脂として、液状樹脂１５に代えて異方性導電接着剤（ＡＣＡ(Anisotropic Conductive Adhesive)）２１を備える点、を除いて、実施の形態２に係るスタック型半導体装置パッケージと同一の構成を備えている。
本実施形態では、ＣＳＰまたはＢＧＡの内蔵半導体装置パッケージ１を用いる。内蔵半導体装置パッケージ１は、例えば、ＳＲＡＭ（Static Random Access Memory）と疑似ＳＲＡＭ（Pseudo Static RAM）とフラッシュメモリ（Flash Memory）との３個のメモリからなる複合メモリであり、半導体装置２はＡＳＩＣ（Application Specific Integrated Circuit）である。
本実施形態のスタック型半導体装置パッケージを構成する半導体装置パッケージ１としては、少なくとも１つの半導体装置を備えるＣＳＰまたはＢＧＡのパッケージであれば、特に制限なく使用可能である。本実施形態のスタック型半導体装置パッケージを構成するのに使用可能な他の半導体装置パッケージ１としては、図１に示す内蔵半導体装置パッケージ１、図１１〜図１５に示す内蔵半導体装置パッケージ１Ａ〜１Ｅが挙げられる。これら内蔵半導体装置パッケージ１および１Ａ〜１Ｅとしては、汎用のパッケージを流用することが可能である。汎用のパッケージとしては、例えば、図１０に示すような形態で単体で実装基板１９に実装される汎用の内蔵半導体装置パッケージ１が挙げられる。図４では、図１５に示す内蔵半導体装置パッケージ１Ｅを使用した場合を図示している。
次に、図３２に示すスタック型半導体装置パッケージを製造するための製造方法の一例を、図２７から図３２に基づいて説明する。図２７から図３１は、本実施形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。
まず、内蔵半導体装置パッケージ１を用意する。内蔵半導体装置パッケージ１の製造方法としては、特許文献１等に記載された公知の種々の方法を採用できる。
また、図２７に示すように、第１の接続パッド６、第２の接続パッド７、および絶縁膜１２１・１２２がその上に形成された）回路基板１１を用意する。回路基板１１の製造方法としては、特許文献１等に記載された公知の種々の方法を採用できる。
次に、図２８に示すように、回路基板１１の面１１ａ上に、第３の樹脂として異方性導電接着剤２１を配置する。異方性導電接着剤２１としては、異方性導電性フィルム（ＡＣＦ(Anisotropic Conductive Film)）や異方性導電性ペースト（ＡＣＰ(Anisotropic Conductive Paste)）等を用いることができる。異方性導電接着剤２１の配置方法としては、回路基板１１の面１１ａ上に異方性導電性フィルムを貼り付ける方法や、異方性導電性ペーストを塗布する方法等を採用することができる。
次に、図２９に示すように、回路基板１１上の第１の接続パッド６上に形成された突起電極５（ハンダボール）と、内蔵半導体装置パッケージ１の外部入出力端子３とを位置合わせし、突起電極５と外部入出力端子３とを異方性導電接着剤２１を介して接続する。接続方法としては、（１）フリップチップボンダーを用いて突起電極５と接続パッド６とを異方性導電接着剤２１を介して、熱および／または荷重を用いて接合する方法、（２）超音波フリップチップボンダーを用いて、超音波のみ、または超音波と熱および／または荷重との組み合わせにより、突起電極５と接続パッド６とを金属接合する方法、などを採用することができる。（１）または（２）の方法を採用する場合には、第３の樹脂として、異方性導電接着剤２１に代えて、非導電性フィルム（ＮＣＦ(Non Conductive Film)）や非導電性ペースト（ＮＣＰ(Non Conductive Paste)）等の絶縁材料を使用することが可能である。
次に、図３０に示すように、内蔵半導体装置パッケージ１の上面（外部入出力端子３が配設された面の裏面）に、半導体装置２を接着材料にて接着する。図３０では、あらかじめ半導体装置２の裏面（電極４が配設された面の裏面）に接着シート（接着材料）９を配置した後、半導体装置２を内蔵半導体装置パッケージ１の上面に載せ加熱することで、接着している。上記接着材料による接着の方法は、上述した方法に限られるものではなく、接着シート９を内蔵半導体装置パッケージ１の上面（外部入出力端子３が配設された面の裏面）に貼り付けた後、半導体装置２を接着シート９上に載せ加熱することで接着しても良い。また、図２のスタック型半導体装置パッケージと同様に、接着シート９に代えて、液状接着樹脂（液状接着材料、接着材料）１４を用いて半導体装置２を内蔵半導体装置パッケージ１の上面に接着してもよい。
次に、図３１に示すように、前記搭載された半導体装置２の電極４と、回路基板１１上に形成された第２の接続パッド７とを金属細線８によって電気的に接続する。
その後、図３２に示すように、内蔵半導体装置パッケージ１、半導体装置２、および金属細線８を含むスタック型半導体装置パッケージの搭載要素全体を熱硬化性の封止樹脂１０で封止する。該封止方法は、樹脂ペレットを用いたトランスファーモールド成形でもいいし、液状樹脂をポッティングする方法でもよい。
最後に、図３２に示すように、第１の接続パッド６と電気的に接続された外部入出力端子１２、および第２の接続パッド７と電気的に接続された外部入出力端子１２の上に、突起電極１３としてハンダボールを形成する。なお、この工程は、スタック型半導体装置パッケージをＢＧＡパッケージとするための工程であり、スタック型半導体装置パッケージをＬＧＡパッケージとする場合には、不要である。
〔実施の形態５〕
本発明のさらに他の実施形態に係るスタック型半導体装置パッケージおよびその製造方法について、図４および図５に基づいて説明すると以下の通りである。なお、説明の便宜上、前記実施の形態１〜４のいずれかにて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
実施の形態２に係るスタック型半導体装置パッケージにおいて、内蔵半導体装置パッケージ１が半導体装置２に比べサイズが大きくなる場合、そのサイズの差が大きいほど、金属細線８が長くなる。そのため、封止樹脂１０をトランスファーモールド成型等により成型する際、金属細線８が封止樹脂１０に押し流され、ショートする恐れがある。特に、半導体装置２がロジックタイプの場合には、半導体装置２が狭ピッチおよび多ピンとなるため、ショートが起こる可能性が高くなる。
また、図５に示す形態のように、複数の内蔵半導体装置パッケージ１（図５では２個）の上に跨るように半導体装置２を搭載する場合にも、金属細線８が長くなる。そのため、封止樹脂１０をトランスファーモールド成型等により成型する際、金属細線８が封止樹脂１０に押し流され、ショートする恐れがある。
これを防止するため、本実施形態では、図４に示すように、金属細線を経由するための部材として、ダミーチップ１７を内蔵半導体装置パッケージ１の上面や、回路基板１１上に配置し、ダミーチップ１７内の配線１８を経由させる。
図４および図５は、本実施形態に係るスタック型半導体装置パッケージの構造を示す断面図である。図４に示すように、本実施形態に係るスタック型半導体装置パッケージは、実施の形態２に係るスタック型半導体装置パッケージに対し、内蔵半導体装置パッケージ１Ｄにおける上面（半導体装置２側の面）上に配置された第１の金属細線接続用部材としてのダミーチップ１７と、回路基板１１の面（第１の面）１１ａ上に配置された第２の金属細線接続用部材としてのダミーチップ１７Ａとを追加したものである。
また、図５に示すように、本実施形態に係るスタック型半導体装置パッケージは、実施の形態３に係るスタック型半導体装置パッケージに対し、（１）内蔵半導体装置パッケージ１の数を２つに変更する、（２）半導体装置２を両方の内蔵半導体装置パッケージ１における上面（半導体装置２側の面）上に跨って配置する、（３）一方の内蔵半導体装置パッケージ１における上面（半導体装置２側の面）上に配置された第１の金属細線接続用部材としてのダミーチップ１７を追加する、（４）他方の内蔵半導体装置パッケージ１における上面（半導体装置２側の面）上に配置された第１の接続用部材としてのダミーチップ１７とを追加する、という改変を施したものである。図４および図５に示すダミーチップ１７・１７Ａの各々は、半導体装置２の電極４および第２の接続パッド７のそれぞれに金属細線８を介して接続された配線（第１の配線、第２の配線）１８を含んでいる。
図４に示す形態では、電極４と第２の接続パッド７とを繋ぐ配線のうち、封止樹脂１０をトランスファーモールド成型等により成型する際に封止樹脂１０によって押し流される可能性のある部分（金属細線８）の長さを短くできる。その結果、封止樹脂１０をトランスファーモールド成型等により成型する際、金属細線８が封止樹脂１０に押し流され、ショートすることを防止できる。
また、図５に示す形態のように、複数の内蔵半導体装置パッケージ１（図５では２個）の上に跨るように半導体装置２を搭載する場合にも、上記と同様に、電極４と第２の接続パッド７とを繋ぐ配線のうち、封止樹脂１０をトランスファーモールド成型等により成型する際に封止樹脂１０によって押し流される可能性のある部分（金属細線８）の長さを短くできる。その結果、封止樹脂１０をトランスファーモールド成型等により成型する際、金属細線８が封止樹脂１０に押し流され、ショートすることを防止できる。
上記の例では、第１の金属細線接続用部材および第２の金属細線接続用部材（金属細線の経由部材）として、半導体で形成されたダミーチップ１７・１７Ａを用いたが、これに限らず、金属フレーム、ダミーの回路基板等を使用することも可能である。
なお、図４に示すスタック型半導体装置パッケージは、実施の形態２の製造方法が備える各工程に加えて、内蔵半導体装置パッケージ１における半導体装置２側の面に対して配線１８を含むダミーチップ１７を接着する工程と、回路基板１１の面（第１の面）１１ａに対して配線１８を含むダミーチップ１７Ａを接着する工程とを含み、金属細線８による接続を行う工程において、配線１８を半導体装置２の電極４および回路基板１１上の第１の接続パッド６のそれぞれと金属細線８により電気的に接続する製造方法によって製造できる。
また、図５に示すスタック型半導体装置パッケージは、２つの内蔵半導体装置パッケージ１を使用し、実施の形態３の製造方法が備える各工程に加えて、２つの内蔵半導体装置パッケージ１における半導体装置２側の面に対して、それぞれ配線１８を含むダミーチップ１７を接着する工程を含み、金属細線８による接続を行う工程において、配線１８を半導体装置２の電極４および回路基板１１上の第１の接続パッド６のそれぞれと金属細線８により電気的に接続する製造方法によって製造できる。
〔実施の形態６〕
本発明のさらに他の実施形態に係るスタック型半導体装置パッケージおよびその製造方法について、図３３に基づいて説明すると以下の通りである。なお、説明の便宜上、前記実施の形態１〜５のいずれかにて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。について、
本実施形態は、封止樹脂１０をトランスファーモールド成型等により成型する際、金属細線８が封止樹脂１０に押し流され、ショートすることを防ぐための、実施の形態４とは異なる形態である。
図３３は、本実施形態に係るスタック型半導体装置パッケージの構造を示す断面図である。図３３に示すように、本実施形態に係るスタック型半導体装置パッケージは、（１）回路基板１１に代えて回路基板３０を備える点、（２）金属細線８を介して電極４に接続された第２の接続パッドとして接続パッド７に代えて接続パッド３３を備える点、（３）内蔵半導体装置パッケージ１と半導体装置２とを接着する接着材料として液状樹脂１５に代えて接着シート９を備える点、を除いて、実施の形態２に係るスタック型半導体装置パッケージと同一の構成を備えている。
回路基板３０は、その半導体装置２側の面（第１の面）３０ａの中央領域に凹部を有している。より詳細には、回路基板３０は、実施の形態１〜５で用いた回路基板１１に対し、回路基板１１の面１１ａにおける第１の接続パッド６が設けられた領域を含む外周部に内蔵半導体装置パッケージ１より厚い絶縁層３１を設け、この絶縁層３１表面の一部に第２の接続パッドとしての接続パッド３３を設け、絶縁層３１内部に形成したスルーホール３２を介して接続パッド３３と第２の接続パッド７とを接続したものである。なお、絶縁層３１上における接続パッド３３が設けられていない領域には、絶縁層３４が形成されている。
回路基板３０の凹部（外周部以外の部分）の内部に、第１の接続パッド６が配置され、回路基板３０の外周部には接続パッド３３が配置されている。すなわち、第１の接続パッド６は、凹部に配置されている一方、接続パッド３３は、前記回路基板３０の半導体装置２側の面（第１の面）３０ａにおける凹部以外の部分に配置されている。
接続パッド３３は、第１の接続パッド６よりも高い位置に配置されている。すなわち、接続パッド３３は、複数の電極４表面を含む平面に対して、第１の接続パッド６よりも近くなるように配置されている。（この場合には、複数の電極４が、半導体装置２における回路基板３０側に対する裏面２ａ上に配置されており、かつ、裏面２ａが平面であるので、前記の複数の電極４表面を含む平面は、半導体装置２における内蔵半導体装置パッケージ１側の面に対する裏面およびその延長面に相当する。
本実施形態に係るスタック型半導体装置パッケージは、回路基板１１に代えて回路基板３０を使用し、かつ、内蔵半導体装置パッケージ１と半導体装置２とを液状樹脂１５でなく接着シート９で接着する以外は、実施の形態２の製造方法と同様の製造方法によって製造できる。
すなわち、まず、内蔵半導体装置パッケージ１と、（第１の接続パッド６、第２の接続パッド３３、および絶縁膜３４・１２２がその上に形成された）回路基板３０とを用意する。内蔵半導体装置パッケージ１および回路基板３０の製造方法としては、特許文献１等に記載された公知の種々の方法を採用できる。
次に、回路基板３０上の第１の接続パッド６に対して、内蔵半導体装置パッケージ１の外部入出力端子３を突起電極５で接続する。この場合には、突起電極５としてハンダボールを用いて第１の接続パッド６に外部入出力端子３をハンダ接続する。上記接続の方法としては、実施の形態１で述べた（１）〜（５）の方法が採用できる。例えば、内蔵半導体装置パッケージ１の外部入出力端子３上に形成された突起電極５としてハンダボールを用い、第１の接続パッド６にフラックスを転写し、内蔵半導体装置パッケージ１を、該外部入出力端子３と回路基板３０の凹部内の第１の接続パッド６とを位置合わせして回路基板３０上に搭載する。その後、加熱炉でハンダを熔融し、リフロー接続する。
この後、液状の第３の樹脂を、上記凹部に滴下することで、図３３のように、内蔵半導体装置パッケージ１と回路基板１１との間隙に充填する。
次に、ディスペンサにて、未硬化の液状樹脂１５を回路基板３０の凹部に滴下することで内蔵半導体装置パッケージ１と回路基板３０との間隙に充填する。回路基板３０の凹部に滴下する未硬化の液状樹脂１５の量は、図示した量に限らず、上記間隙だけを満たす量でもよいし、凹部を全て満たす量であってもよい。また、この工程を省略し、後の封止樹脂１０による封止を行う工程において封止樹脂１０により凹部を封止してもよい。
次に、内蔵半導体装置パッケージ１の上面（外部入出力端子３が配設された面の裏面）に、半導体装置２を接着材料９にて接着する。ここでは、あらかじめ半導体装置２の裏面（電極４が配設された面の裏面）に接着シート（接着材料）９を配置した後、半導体装置２を接着シート９を内蔵半導体装置パッケージ１の方に向けて内蔵半導体装置パッケージ１の上面に載せることで、半導体装置２を内蔵半導体装置パッケージ１の上面に接着している。上記接着材料による接着の方法は、上述した方法に限られるものではなく、接着シート９を内蔵半導体装置パッケージ１の上面（外部入出力端子３が配設された面の裏面）に貼り付けた後、半導体装置２を接着シート９上に載せることで、半導体装置２を内蔵半導体装置パッケージ１の上面（外部入出力端子３が配設された面の裏面）に接着しても良い。また、図２のスタック型半導体装置パッケージと同様に、接着シート９に代えて、液状接着樹脂（液状接着材料、接着材料）１４または凹部に滴下した液状樹脂１５を用いて半導体装置２を内蔵半導体装置パッケージ１の上面に接着してもよい。
次に、半導体装置２の電極４と、回路基板３０の凹部の外周に形成され、かつ第１の接続パッド６より高い位置に形成された接続パッド３３とを金属細線８を介し、ワイヤボンディング方式で電気的に接続する。
その後、内蔵半導体装置パッケージ１、半導体装置２、および金属細線８を含むスタック型半導体装置パッケージの搭載要素全体を熱硬化性の封止樹脂１０で封止する。この場合、内蔵半導体装置パッケージ１が搭載された回路基板３０の凹部のうち液状樹脂１５が充填されていない部分も、封止樹脂（第１の樹脂）１０で封止する。該封止方法は、樹脂ペレットを用いたトランスファーモールド成形でもいいし、液状樹脂をポッティングした封止方法でもよい。
最後に、第１の接続パッド６と電気的に接続された外部入出力端子１２、および接続パッド３３と電気的に接続された外部入出力端子１２の上に、突起電極１３としてハンダボールを形成する。なお、この工程は、スタック型半導体装置パッケージをＢＧＡパッケージとするための工程であり、スタック型半導体装置パッケージをＬＧＡパッケージとする場合には、不要である。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
例えば、上述した各実施形態のスタック型半導体装置パッケージでは、前記第２の接続パッド７または３３と、それに対応する半導体装置２の電極４との電気的接続が、金属細線８によって行われていたが、リードによって行うことも可能である。また、上述した各実施形態のスタック型半導体装置パッケージでは、内蔵半導体装置パッケージ１と半導体装置２とが、接着シート９または液状接着樹脂１４で接着されていたが、内蔵半導体装置パッケージ１と半導体装置２とがスタック型半導体装置パッケージ内に固定されればよく、接着シート９や液状接着樹脂１４を用いなくてもよい。
なお、本発明の他の目的は、先行技術の課題を解決し、さらに高密度に複数種類の半導体装置を搭載することで、ＳｉＰを実現し、提供することにある。
本発明の半導体装置の製造方法および半導体装置パッケージによれば、内蔵半導体装置パッケージは、それ自体で使用できる汎用パッケージを使用できる。
よって、仮に、内蔵半導体装置パッケージをメモリタイプの半導体装置から構成し、半導体装置をロジックタイプとすれば、該内蔵半導体装置パッケージはテスト良品であるため、実質的に内部に搭載されているメモリタイプの半導体装置のＫＧＤは保障される。よって、メモリタイプ半導体装置の不良が原因で、ＳｉＰ全体が不良になり、単価の高い良品ロジックタイプの半導体装置が廃棄されることはない。
また、内蔵半導体装置パッケージのピン配置が標準化されていれば、回路基板の再作製を行うことなく複数種類の半導体装置（例えば複数の半導体装置メーカから供給を受けた複数種類の半導体装置）を使用することが可能であり、かつ回路基板を半導体装置の種類に合わせて作製する必要はなくなる。
また、メモリタイプの半導体装置の容量が増えた場合も、内蔵半導体装置パッケージのピン配置が共通であれば、回路基板の再作製は必要なくなる。
本発明は、複数の半導体装置を高密度に実装したＣＳＰ（Chip Size Package）やＢＧＡ（Ball Grid Array）等のスタック型半導体装置パッケージおよびその製造に利用できる。
本発明の第１の実施の形態に係るスタック型半導体装置パッケージの構造を示す断面図である。 本発明の第２の実施の形態に係るスタック型半導体装置パッケージの構造を示す断面図である。 本発明の第３の実施の形態に係るスタック型半導体装置パッケージの構造を示す断面図である。 本発明の第５の実施の形態に係るスタック型半導体装置パッケージの構造を示す断面図である。 本発明の第５の実施の形態に係るスタック型半導体装置パッケージの構造を示す断面図である。 本発明の第１の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第１の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第１の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第１の実施の形態に係るスタック型半導体装置パッケージの構造を示す断面図である。 本発明の第２の実施の形態に係る内蔵半導体装置パッケージの実装例を示す断面図である。 本発明の実施の一形態に係る内蔵半導体装置パッケージの構造を示す断面図である。 本発明の実施の一形態に係る内蔵半導体装置パッケージの構造を示す断面図である。 本発明の実施の一形態に係る内蔵半導体装置パッケージの構造を示す断面図である。 本発明の実施の一形態に係る内蔵半導体装置パッケージの構造を示す断面図である。 本発明の実施の一形態に係る内蔵半導体装置パッケージの構造を示す断面図である。 本発明の第２の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第２の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第２の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第２の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第２の実施の形態に係るスタック型半導体装置パッケージの構造を示す断面図である。 本発明の第３の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第３の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第３の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第３の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第３の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第３の実施の形態に係るスタック型半導体装置パッケージの構造を示す断面図である。 本発明の第４の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第４の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第４の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第４の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第４の実施の形態に係るスタック型半導体装置パッケージの製造過程での構造を示す断面図である。 本発明の第４の実施の形態に係るスタック型半導体装置パッケージの構造を示す断面図である。 本発明の第６の実施の形態に係るスタック型半導体装置パッケージの構造を示す断面図である。 従来技術のスタック型半導体装置パッケージの構造を示す断面図である。
符号の説明
１ 内蔵半導体装置パッケージ（半導体装置パッケージ）
１Ａ 内蔵半導体装置パッケージ（半導体装置パッケージ）
１Ｂ 内蔵半導体装置パッケージ（半導体装置パッケージ）
１Ｃ 内蔵半導体装置パッケージ（半導体装置パッケージ）
１Ｄ 内蔵半導体装置パッケージ（半導体装置パッケージ）
１Ｅ 内蔵半導体装置パッケージ（半導体装置パッケージ）
２ 半導体装置
３ 外部入出力端子（第１の外部入出力端子）
４ 電極（第１の電極）
５ 突起電極
６ 第１の接続パッド
７ 第２の接続パッド
８ 金属細線
９ 接着シート（接着材料）
１０ 封止樹脂（第１の樹脂）
１１ 回路基板（第１の回路基板）
１２ 外部入出力端子（第２の外部入出力端子）
１３ 突起電極（ハンダボール）
１４ 液状接着樹脂（液状接着材料、接着材料）
１５ 液状樹脂（第３の樹脂、液状接着材料、接着材料）
１６ 突起電極
１７ ダミーチップ（第１の金属細線接続用部材、第２の金属細線接続用部材）
１８ 配線（第１の配線、第２の配線）
１９ 実装基板
２１ 異方性導電接着剤（第３の樹脂）
３０ 回路基板（凹部を有する第１の回路基板）
３３ 接続パッド（第２の接続パッド）
１０１ 半導体装置（第２の半導体装置）
１０３ 電極（第２の電極）
１１０ 封止樹脂（第２の樹脂）
１１１ 回路基板（第２の回路基板）
１０６ 第１の接続パッド（第３の接続パッド）

Claims (26)

  1. 複数の第１の外部入出力端子を有する少なくとも１つの半導体装置パッケージと、
    前記半導体装置パッケージを搭載するための、第１の面および第２の面を有する第１の回路基板と、
    前記半導体装置パッケージ上に積み重ねられた、複数の第１の電極を有する少なくとも１つの第１の半導体装置と、
    前記半導体装置パッケージの第１の外部入出力端子に対応して前記第１の回路基板の前記第１の面上に配置され、かつ、前記第１の外部入出力端子に電気的に接続された複数の第１の接続パッドと、
    前記第１の回路基板の第１の面上における第１の接続パッドより外側に配置され、かつ、前記第１の半導体装置の第１の電極に電気的に接続された複数の第２の接続パッドと、
    前記第１の回路基板の第２の面上に配置され、かつ、前記第１の接続パッドおよび第２の接続パッドにそれぞれ電気的に接続された複数の第２の外部入出力端子と、
    前記第１の半導体装置および半導体装置パッケージを覆う第１の樹脂とを備え、
    前記半導体装置パッケージは、
    複数の第２の電極を有する第２の半導体装置と、
    前記第２の半導体装置を搭載するための、第３の面および第４の面を有する第２の回路基板と、
    前記第２の回路基板の第３の面上に配置され、前記第２の半導体装置の第２の電極に電気的に接続された複数の第３の接続パッドと、
    第２の半導体装置を覆う第２の樹脂とを備え、
    前記複数の第１の外部入出力端子は、前記第２の回路基板の第４の面上に配置され、前記第３の接続パッドに電気的に接続されていることを特徴とするスタック型半導体装置パッケージ。
  2. 前記第２の接続パッドと、それに対応する前記第１の半導体装置の第１の電極とを接続する金属細線をさらに備えていることを特徴とする請求項１に記載のスタック型半導体装置パッケージ。
  3. 前記半導体装置パッケージと第１の半導体装置とが、接着材料で接着されていることを特徴とする請求項１に記載のスタック型半導体装置パッケージ。
  4. 前記半導体装置パッケージにおける第１の半導体装置の樹脂封止面上に配置された第１の金属細線接続用部材をさらに備え、
    前記第１の金属細線接続用部材は、前記第１の半導体装置の第１の電極および前記第２の接続パッドのそれぞれに金属細線を介して接続された第１の配線を含むことを特徴とする請求項２に記載のスタック型半導体装置パッケージ。
  5. 前記第１の回路基板の第１面上に配置された第２の金属細線接続用部材をさらに備え、
    前記第２の金属細線接続用部材は、前記第１の半導体装置の第１の電極および前記第２の接続パッドのそれぞれに金属細線を介して接続された第２の配線を含むことを特徴とする請求項２または４に記載のスタック型半導体装置パッケージ。
  6. 前記複数の第１の電極が、前記第１の半導体装置における第１の回路基板側に対する裏面上に配置されており、
    前記第２の接続パッドが、第１の接続パッドが形成された面よりも高い位置に配置されていることを特徴とする請求項２に記載のスタック型半導体装置パッケージ。
  7. 前記半導体装置パッケージと第１の回路基板との間隙に、第３の樹脂が介在していることを特徴とする請求項１に記載のスタック型半導体装置パッケージ。
  8. 半導体装置パッケージにおける第１の回路基板側の面において、第１の外部入出力端子の表面が、第１の外部入出力端子が配置されていない部分の表面よりも突出していることを特徴とする請求項１記載の半導体装置パッケージ。
  9. 上記第１の外部入出力端子上に、第１の接続パッドと接続されたハンダボールからなる突起電極が設けられていることを特徴とする請求項１記載の半導体装置パッケージ。
  10. 前記第１の回路基板の第１面において、第１の接続パッドの表面が、第１の接続パッドが配置されていない部分の表面よりも突出していることを特徴とする請求項１記載の半導体装置パッケージ。
  11. 前記第２の半導体装置が、メモリ素子であることを特徴とする請求項１に記載のスタック型半導体装置パッケージ。
  12. 前記第１の半導体装置が、論理素子であることを特徴とする請求項１または１１に記載のスタック型半導体装置パッケージ。
  13. 前記第１の回路基板の第１面は、凹部を有し、
    前記第１の接続パッドは、凹部に配置されている一方、
    前記第２の接続パッドは、前記第１の回路基板の第１面における凹部以外の部分に配置され、かつ、前記複数の第１の電極表面を含む平面に対して、前記第１の接続パッドが形成された面よりも、高い位置に配置されていることを特徴とする請求項１記載のスタック型半導体装置パッケージ。
  14. 複数の第１の外部入出力端子を有する少なくとも１つの半導体装置パッケージと、
    前記半導体装置パッケージを搭載するための、第１の面および第２の面を有する第１の回路基板と、
    前記半導体装置パッケージ上に積み重ねられた、複数の第１の電極を有する少なくとも１つの第１の半導体装置と、
    前記半導体装置パッケージの第１の外部入出力端子に対応して前記第１の回路基板の前記第１の面上に配置された複数の第１の接続パッドと、
    前記第１の回路基板の第１の面上における第１の接続パッドより外側に配置された複数の第２の接続パッドと、
    前記第１の回路基板の第２の面上に配置され、かつ、前記第１の接続パッドおよび第２の接続パッドにそれぞれ電気的に接続された複数の第２の外部入出力端子とを備え、
    前記半導体装置パッケージは、
    複数の第２の電極を有する第２の半導体装置と、
    前記第２の半導体装置を搭載するための、第３の面および第４の面を有する第２の回路基板と、
    前記第２の回路基板の第３の面上に配置され、前記第２の半導体装置の第２の電極に電気的に接続された複数の第３の接続パッドと、
    第２の半導体装置を覆う第２の樹脂とを備え、
    前記複数の第１の外部入出力端子は、前記第２の回路基板の第４の面上に配置され、前記第３の接続パッドに電気的に接続されているスタック型半導体装置パッケージの製造方法であって、
    前記半導体装置パッケージの第１の外部入出力端子と、前記第１の回路基板上の第１の接続パッドとを、熱、荷重、および超音波の少なくとも１つを用いて接続する第１の接続工程と、
    前記第１の半導体装置の第１の電極と前記第１の回路基板上の第２の接続パッドとを金属細線を介してワイヤボンディング方式で電気的に接続する第２の接続工程と、
    前記第１の半導体装置および半導体装置パッケージを第１の樹脂で覆う工程とを含むことを特徴とするスタック型半導体装置パッケージの製造方法。
  15. 前記半導体装置パッケージにおける樹脂封止された上面に、前記半導体装置を接着材料で接着する接着工程をさらに含むことを特徴とする請求項１４記載のスタック型半導体装置パッケージの製造方法。
  16. 前記接着材料が、接着シートであり、
    前記接着工程の前に、前記半導体装置パッケージにおける樹脂封止された上面に、前記接着シートを配置する工程をさらに含んでいる請求項１５記載のスタック型半導体装置パッケージの製造方法。
  17. 前記接着材料が、液状接着材料であり、
    前記接着工程の前に、前記半導体装置パッケージにおける樹脂封止された上面に、前記液状接着材料を塗布する工程をさらに含んでいる請求項１５記載のスタック型半導体装置パッケージの製造方法。
  18. 前記第１の接続工程の後に、
    前記半導体装置パッケージと第１の回路基板との間隙に対して前記接着材料と異なる第３の樹脂を注入する工程をさらに含むことを特徴とする請求項１５記載のスタック型半導体装置パッケージの製造方法。
  19. 前記第１の接続工程の後に、
    前記半導体装置パッケージと第１の回路基板との間隙、および前記半導体装置パッケージにおける樹脂封止された上面に対して、第３の樹脂を注入する工程と、
    前記第３の樹脂により、前記半導体装置パッケージにおける樹脂封止された上面に前記第１の半導体装置を搭載する工程と、
    前記第１の半導体装置を搭載するための第３の樹脂と、前記間隙に注入された第３の樹脂とを一度に硬化させる工程とをさらに含むことを特徴とする請求項１４記載のスタック型半導体装置パッケージの製造方法。
  20. 前記第１の接続工程の前に、前記第１の回路基板における前記半導体パッケージが搭載される領域に第３の樹脂を配置する工程をさらに含むことを特徴とする請求項１４記載のスタック型半導体装置パッケージの製造方法。
  21. 前記第１の接続工程では、第１の外部入出力端子上にハンダボールからなる突起電極を設け、該突起電極を溶融させることにより第１の接続パッドと接続することを特徴とする請求項１４記載のスタック型半導体装置パッケージの製造方法。
    てもよい。
  22. 前記第１の接続工程では、第１の外部入出力端子上にハンダボールからなる突起電極を設け、該突起電極を溶融させることなく前記半導体装置パッケージを第３の樹脂を介して前記第１の回路基板に圧接することにより、前記第１の外部入出力端子と前記第１の接続パッドとを接続することを特徴とする請求項１４記載のスタック型半導体装置パッケージの製造方法。
  23. 前記第３の樹脂として異方性導電接着剤を用いることを特徴とする請求項２０または２２に記載のスタック型半導体装置パッケージの製造方法。
  24. 前記半導体装置パッケージにおける樹脂封止面上に、第１の配線を含む第１の金属細線接続用部材を接着する工程をさらに含み、
    前記第２の接続工程では、前記第１の配線を、前記第１の半導体装置の第１の電極および前記第１の回路基板上の第１の接続パッドのそれぞれと金属細線により電気的に接続することを特徴とする請求項１４記載のスタック型半導体装置パッケージの製造方法。
  25. 前記第１の回路基板の第１面に、第２の配線を含む第２の金属細線接続用部材を接着する工程をさらに含み、
    前記第２の接続工程では、前記第２の配線を、前記第１の半導体装置の第１の電極および前記第１の回路基板上の第１の接続パッドのそれぞれと金属細線により電気的に接続することを特徴とする請求項１４記載のスタック型半導体装置パッケージの製造方法。
  26. 前記第１の回路基板の第１面は、凹部を有し、
    前記第１の接続パッドは、凹部に配置されている一方、
    前記第２の接続パッドは、前記第１の回路基板の第１面における凹部以外の部分に配置され、かつ、前記複数の第１の電極表面を含む平面に対して、前記第１の接続パッドが形成された面よりも、高い位置に配置されていることを特徴とする請求項１４記載のスタック型半導体装置パッケージの製造方法。
JP2004228402A 2004-08-04 2004-08-04 スタック型半導体装置パッケージおよびその製造方法 Pending JP2006049569A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004228402A JP2006049569A (ja) 2004-08-04 2004-08-04 スタック型半導体装置パッケージおよびその製造方法
US11/193,465 US7239164B2 (en) 2004-08-04 2005-08-01 Stack type semiconductor apparatus package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004228402A JP2006049569A (ja) 2004-08-04 2004-08-04 スタック型半導体装置パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2006049569A true JP2006049569A (ja) 2006-02-16

Family

ID=35756577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004228402A Pending JP2006049569A (ja) 2004-08-04 2004-08-04 スタック型半導体装置パッケージおよびその製造方法

Country Status (2)

Country Link
US (1) US7239164B2 (ja)
JP (1) JP2006049569A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728529B1 (ko) 2006-03-13 2007-06-14 하나 마이크론(주) 시스템 인 패키지
JP2007221139A (ja) * 2006-02-17 2007-08-30 Stats Chippac Ltd ベースパッケージ上にダイを有する集積回路パッケージシステム用のシステム
JP2009092545A (ja) * 2007-10-10 2009-04-30 Panasonic Corp 角速度および加速度検出用複合センサ
JP2012009782A (ja) * 2010-06-28 2012-01-12 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2013016850A (ja) * 2012-09-21 2013-01-24 Renesas Electronics Corp 半導体装置およびその製造方法
US8471381B2 (en) 2005-07-01 2013-06-25 Vishay-Siliconix Complete power management system implemented in a single surface mount package
JP2013211407A (ja) * 2012-03-30 2013-10-10 J Devices:Kk 半導体モジュール
US8723334B2 (en) 2012-07-27 2014-05-13 Kabushiki Kaisha Toshiba Semiconductor device including semiconductor package
US8928157B2 (en) 2000-06-09 2015-01-06 Vishay-Siliconix Encapsulation techniques for leadless semiconductor packages
JP2016511552A (ja) * 2013-03-15 2016-04-14 クアルコム，インコーポレイテッド 低減された高さのパッケージオンパッケージ構造
JP2019068049A (ja) * 2017-09-29 2019-04-25 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． イメージセンシング装置及びその製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
TWI249796B (en) * 2004-11-08 2006-02-21 Siliconware Precision Industries Co Ltd Semiconductor device having flip chip package
US8395251B2 (en) * 2005-05-12 2013-03-12 Stats Chippac Ltd. Integrated circuit package to package stacking system
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
US8258599B2 (en) * 2005-12-15 2012-09-04 Atmel Corporation Electronics package with an integrated circuit device having post wafer fabrication integrated passive components
US20070138628A1 (en) * 2005-12-15 2007-06-21 Lam Ken M Apparatus and method for increasing the quantity of discrete electronic components in an integrated circuit package
JP5192825B2 (ja) * 2006-01-17 2013-05-08 スパンション エルエルシー 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
US7368319B2 (en) * 2006-03-17 2008-05-06 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7932590B2 (en) * 2006-07-13 2011-04-26 Atmel Corporation Stacked-die electronics package with planar and three-dimensional inductor elements
KR100813621B1 (ko) * 2006-10-03 2008-03-17 삼성전자주식회사 적층형 반도체 소자 패키지
US7687897B2 (en) * 2006-12-28 2010-03-30 Stats Chippac Ltd. Mountable integrated circuit package-in-package system with adhesive spacing structures
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
KR100909902B1 (ko) * 2007-04-27 2009-07-30 삼성전자주식회사 플래쉬 메모리 장치 및 플래쉬 메모리 시스템
KR20090043898A (ko) 2007-10-30 2009-05-07 삼성전자주식회사 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
US7893548B2 (en) * 2008-03-24 2011-02-22 Fairchild Semiconductor Corporation SiP substrate
US8071953B2 (en) * 2008-04-29 2011-12-06 Redlen Technologies, Inc. ACF attachment for radiation detector
US7902663B2 (en) * 2008-05-09 2011-03-08 Powertech Technology Inc. Semiconductor package having stepwise depression in substrate
US7956449B2 (en) * 2008-06-25 2011-06-07 Stats Chippac Ltd. Stacked integrated circuit package system
KR101007932B1 (ko) * 2008-07-25 2011-01-14 세크론 주식회사 패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프형성 방법
US8743561B2 (en) * 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
KR20110133945A (ko) * 2010-06-08 2011-12-14 삼성전자주식회사 스택 패키지 및 그의 제조 방법
JP5796309B2 (ja) * 2011-03-15 2015-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器
US8698297B2 (en) * 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
US8716065B2 (en) 2011-09-23 2014-05-06 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US10297571B2 (en) 2013-09-06 2019-05-21 Toshiba Memory Corporation Semiconductor package
TWI553807B (zh) * 2014-06-13 2016-10-11 思鷺科技股份有限公司 封裝結構
US9859245B1 (en) 2016-09-19 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with bump and method for forming the same
US11062968B2 (en) * 2019-08-22 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
JP2021082898A (ja) * 2019-11-15 2021-05-27 株式会社村田製作所 高周波モジュール及び通信装置
KR20210066387A (ko) * 2019-11-28 2021-06-07 삼성전자주식회사 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
JP2003234451A (ja) 2002-02-06 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3951966B2 (ja) * 2003-05-30 2007-08-01 セイコーエプソン株式会社 半導体装置
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928157B2 (en) 2000-06-09 2015-01-06 Vishay-Siliconix Encapsulation techniques for leadless semiconductor packages
US9093359B2 (en) 2005-07-01 2015-07-28 Vishay-Siliconix Complete power management system implemented in a single surface mount package
US8471381B2 (en) 2005-07-01 2013-06-25 Vishay-Siliconix Complete power management system implemented in a single surface mount package
US8928138B2 (en) 2005-07-01 2015-01-06 Vishay-Siliconix Complete power management system implemented in a single surface mount package
JP2007221139A (ja) * 2006-02-17 2007-08-30 Stats Chippac Ltd ベースパッケージ上にダイを有する集積回路パッケージシステム用のシステム
KR101370016B1 (ko) * 2006-02-17 2014-03-05 스태츠 칩팩 엘티디 베이스 패키지 상에 다이를 갖는 집적 회로 패키지 시스템
KR100728529B1 (ko) 2006-03-13 2007-06-14 하나 마이크론(주) 시스템 인 패키지
JP2009092545A (ja) * 2007-10-10 2009-04-30 Panasonic Corp 角速度および加速度検出用複合センサ
US9453851B2 (en) 2007-10-10 2016-09-27 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration
US9069000B2 (en) 2007-10-10 2015-06-30 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration
JP2012009782A (ja) * 2010-06-28 2012-01-12 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2013211407A (ja) * 2012-03-30 2013-10-10 J Devices:Kk 半導体モジュール
US8723334B2 (en) 2012-07-27 2014-05-13 Kabushiki Kaisha Toshiba Semiconductor device including semiconductor package
JP2013016850A (ja) * 2012-09-21 2013-01-24 Renesas Electronics Corp 半導体装置およびその製造方法
JP2016511552A (ja) * 2013-03-15 2016-04-14 クアルコム，インコーポレイテッド 低減された高さのパッケージオンパッケージ構造
JP2019068049A (ja) * 2017-09-29 2019-04-25 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． イメージセンシング装置及びその製造方法
US10741607B2 (en) 2017-09-29 2020-08-11 Samsung Electronics Co., Ltd. Image sensing apparatus and manufacturing method thereof
US11482564B2 (en) 2017-09-29 2022-10-25 Samsung Electronics Co., Ltd. Image sensing apparatus

Also Published As

Publication number Publication date
US20060027841A1 (en) 2006-02-09
US7239164B2 (en) 2007-07-03

Similar Documents

Publication Publication Date Title
JP2006049569A (ja) スタック型半導体装置パッケージおよびその製造方法
US6791195B2 (en) Semiconductor device and manufacturing method of the same
JP3685947B2 (ja) 半導体装置及びその製造方法
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US7772687B2 (en) Multiple electronic component containing substrate
JP5420505B2 (ja) 半導体装置の製造方法
US6960827B2 (en) Semiconductor device and manufacturing method thereof
JP5259059B2 (ja) 半導体装置
US20100007001A1 (en) Semiconductor package structure and method for manufacturing the same
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
JP2003115560A (ja) 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法
TWI236133B (en) Semiconductor device and manufacturing method of same
JP3055619B2 (ja) 半導体装置およびその製造方法
JP4896010B2 (ja) 積層型半導体装置及びその製造方法
US20030042618A1 (en) Semiconductor device and a method of manufacturing the same
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
JP2001077294A (ja) 半導体装置
JP2010147225A (ja) 半導体装置及びその製造方法
JP4439339B2 (ja) 半導体装置およびその製造方法
JPH08153826A (ja) 半導体集積回路装置
JP2007081127A (ja) 半導体装置及び半導体装置の製造方法
JP4452767B2 (ja) 半導体装置およびその製造方法
JP2005026469A (ja) 半導体装置およびその製造方法
JP2010212537A (ja) 半導体装置
JPH0888296A (ja) 半導体装置及びその製造方法及び半導体装置ユニット

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080729