JPH11219984A - 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 - Google Patents

半導体装置パッケージおよびその製造方法ならびにそのための回路基板

Info

Publication number
JPH11219984A
JPH11219984A JP10311095A JP31109598A JPH11219984A JP H11219984 A JPH11219984 A JP H11219984A JP 10311095 A JP10311095 A JP 10311095A JP 31109598 A JP31109598 A JP 31109598A JP H11219984 A JPH11219984 A JP H11219984A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
circuit board
connection pad
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10311095A
Other languages
English (en)
Inventor
Yasuyuki Soza
靖之 左座
Kazuo Tamaoki
和雄 玉置
Yoshihisa Totsuta
義久 土津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10311095A priority Critical patent/JPH11219984A/ja
Priority to US09/186,339 priority patent/US6157080A/en
Priority to DE69834702T priority patent/DE69834702T2/de
Priority to EP98120996A priority patent/EP0915505B1/en
Priority to TW087118510A priority patent/TW406382B/zh
Publication of JPH11219984A publication Critical patent/JPH11219984A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 従来のＳＭＴの工程と同様の工程で製造が可
能であり、かつ、ワイヤボンディングの際に荷重や超音
波出力によってフリップチップ接続されたチップのはん
だ接続部が損傷することのない、半導体装置パッケージ
およびその製造方法を提供する。 【解決手段】 第１のチップ１と第２のチップ２との裏
面が合わさった状態で、第１のチップ１の電極３と、電
極３に対応する第１の接続パッド６とを接続する際、第
１の接続パッド６より外側で、かつ、第２のチップ２の
電極４と接続するための第２の接続パッド７より内側の
領域に、第１の樹脂９を介在させる。その後、第２のチ
ップ２の電極４と第２の接続パッド７とをワイヤ８で接
続し、全体を第２の樹脂１３でモールドする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、１または複数個の
半導体チップ（以下、「チップ」という）からなる半導
体装置を基板に搭載してなる半導体装置パッケージおよ
びその製造方法に関するものであり、特に、フリップチ
ップ方式によるＣＳＰ（Chip Size Package ）に利用さ
れる半導体装置パッケージおよびその製造方法に関する
ものである。
【０００２】
【従来の技術】携帯情報機器の小型化、軽量化に伴い、
半導体装置パッケージの高密度化、小型化、薄型化が必
要とされる。これらの要望に応えるべく考案された先行
技術として、特開昭６３−８４１２８の「混成集積回路
装置」がある。
【０００３】図１５は、この先行技術の混成集積回路装
置の構造を示す断面図である。図１５を参照して、この
混成集積回路装置においては、ＬＳＩをベアチップのま
ま配線回路基板上に実装する、ＣＯＸ（Chip on X ：Ｘ
は、有機フィルム、プリント基板、ガラス、シリコンウ
ェハ等の選択された基板の材料を指す）実装が行なわれ
ている。すなわち、厚膜基板２１上に、第１のチップ１
が、ハンダ接続部２２を介してフリップチップ方式によ
り接続されている。
【０００４】第２のチップ２は、第１のチップ１と裏面
同士を合わせた状態で接着剤１５を介してダイボンディ
ングされ、さらに、厚膜基板２１とワイヤ８を介してワ
イヤボンディング方式により接続されている。
【０００５】さらに、第１および第２のチップは、それ
ら全体を覆うように、チップコート樹脂２０によりチッ
プコートされている。
【０００６】また、厚膜基板２１上には、他のＳＭＤ
（Surface Mount Device）４０が、図に示すように、リ
ード４１を介して実装されている。
【０００７】
【発明が解決しようとする課題】しかしながら、図１５
に示す従来の実装構造では、チップが厚膜基板２１に直
接実装されており、パッケージ化されていない。そのた
め、部品搭載後に一括リフローハンダ付けを行なう従来
のＳＭＴ（Surface Mount Technology）の工程のみで
は、厚膜基板上に図１５に示す実装構造を構築すること
ができない。
【０００８】すなわち、図１５に示す実装構造を構築す
るためには、各工場の既存のアセンブリラインに、ボン
ディング用装置、ダイボンディング用装置、ワイヤボン
ディング用装置、チップコート用装置等の専用ラインを
付加することが必要となる。そのため、大きな設備投資
が必要になるという問題点があった。
【０００９】また、図１５に示す実装構造では、チップ
がパッケージ化されていないため、搭載したチップが実
装後に不良であることが判明した場合に、不良のチップ
のみを取り替えることが困難であるという問題点もあっ
た。
【００１０】さらに、図１５に示す従来例では、第１の
チップをフリップチップ方式により回路基板と接続した
後に、第２のチップをワイヤボンディングにより回路基
板と接続している。そのため、第２のチップのワイヤボ
ンディングの際に、荷重や超音波出力によって、フリッ
プチップ接続された第１のチップ１のハンダ接続部２２
が損傷し、電気的な接続ができなくなるおそれがあると
いう問題点があった。さらに、実装構造全体を覆うよう
にチップコートすると、チップコート樹脂２０の広がり
量が多くなるため、チップエッジからモールド外周まで
の長さ２４が長くなってしまうという問題もあった。
【００１１】一方、従来、積層構造ではない１つのチッ
プのみをフリップチップ実装する構造においては、熱膨
張係数の差による熱応力緩和のため、チップと基板との
間隙に樹脂を注入することが一般的であった。しかしな
がら、注入する樹脂の使用量については何ら検討されて
いなかった。
【００１２】また、ＬＳＩの高密度化、多ピン化が進
み、必然的に微細ピッチ化が進むと、当然チップと基板
との間隙は狭くなる。たとえば、積層型ＣＳＰ（Chip S
ize Package ）の場合、チップと配線との間隙が２５〜
３０μｍ、チップと基板との間隙が５０μｍ程度といっ
たものが検討されている。したがって、このような狭い
間隙に封止樹脂を充填するためには、当然樹脂の粘度を
低くしなければならない。
【００１３】しかしながら、樹脂の粘度が低いと後述す
るようにチップエッジに大きなフィレット（樹脂の流れ
だし）が形成されてしまうという問題が生じるおそれが
ある。
【００１４】この発明の目的は、第１および第２の素子
面を有する半導体装置を回路基板上に搭載する際の上述
の問題点を解決し、従来のＳＭＴ工程と同様の工程での
製造が可能な、半導体装置パッケージおよびその製造方
法を提供することにある。
【００１５】また、この発明のさらに他の目的は、第２
の素子面上に形成された電極を回路基板上に接続する際
のワイヤボンディングによっても、フリップチップ接続
された第１の素子面上の電極と回路基板との接続部が損
傷されることのない、半導体装置パッケージおよびその
製造方法を提供することにある。
【００１６】また、この発明のさらに他の目的は、比較
的低温で、かつ簡略な工程での製造が可能な、フリップ
チップ方式により接続された半導体装置とワイヤボンデ
ィング方式により接続された半導体装置の両方を備え
た、半導体装置パッケージおよびその製造方法を提供す
ることにある。
【００１７】
【課題を解決するための手段】請求項１記載の半導体装
置パッケージは、第１および第２の素子面を有する半導
体装置を備え、半導体装置は、第１の素子面の周辺部に
形成された複数の第１の電極と、第２の素子面の周辺部
に形成された複数の第２の電極とを含み、第１および第
２の面を有し、半導体装置を搭載する回路基板をさらに
備え、回路基板は、第１の面上に半導体装置の第１の電
極にそれぞれ対応して配置された、複数の第１の接続パ
ッドと、第１の面上の第１の接続パッド外周に形成され
た、複数の第２の接続パッドと、第１および第２の接続
パッドとそれぞれ電気的に接続された複数の外部入出力
端子とを含み、第１の素子面と回路基板との間隙に設け
られる第１の樹脂と、第１の接続パッドと、対応する第
１の電極とをそれぞれフリップチップ方式で接続する複
数の接着用金属部材と、第２の接続パッドと、対応する
第２の電極とをそれぞれ接続する金属細線と、半導体装
置全体を覆うようにモールドされた第２の樹脂とをさら
に備える。
【００１８】この発明によれば、パッケージ構造を採用
するため、他のＳＭＤ（Surface Mount Device）と同
様、従来のＳＭＴ工程で対応が可能となる。
【００１９】また、この発明によれば、第１の素子面上
に形成された第１の電極は回路基板上にフリップチップ
方式でベアチップ実装され、第１の素子面と回路基板と
の間には第１の樹脂が介在される。この第１の樹脂の介
在により、第２の素子面上に形成された第２の電極を接
続するためのワイヤボンディング時の荷重や超音波出力
によって、フリップチップ接続された第１の素子面上に
形成された第１の電極と回路基板との接続部が損傷し、
電気的な接続ができなくなることが防止される。
【００２０】また、この第１の樹脂には、半導体装置と
回路基板との熱膨張係数の差が大きい場合に、熱膨張係
数の違いから生じる熱応力を緩和する作用もある。
【００２１】請求項２記載の半導体装置パッケージは、
請求項１記載の半導体装置パッケージの構成において、
半導体装置は、２つの半導体チップの裏面どうしが合わ
さった状態で構成される。
【００２２】請求項３記載の半導体装置パッケージは、
請求項１記載の半導体装置パッケージの構成において、
半導体装置は、１つの半導体チップの両面に素子面が形
成されて構成される。
【００２３】請求項４記載の半導体装置パッケージは、
請求項１〜３のいずれかに記載の半導体装置パッケージ
の構成において、第１の樹脂は、その外周部が、第１の
接続パッドが形成された領域より外側で、かつ、第２の
接続パッドが形成された領域の内側の領域まで広がるよ
うに、第１の素子面と回路基板の間隙に介在する。
【００２４】請求項５記載の半導体装置パッケージは、
請求項１〜３のいずれかに記載の半導体装置パッケージ
の構成において、第１の樹脂は、その外周部が、第１の
接続パッドが形成された領域よりも内側において、第１
の素子面と回路基板の間隙に介在する。
【００２５】請求項４または５記載の発明は、従来の問
題点に着目し、第１の樹脂の流れだし領域を小さくし、
第１の素子面と回路基板に介在される樹脂を所定の領域
内に限定した点に特徴がある。
【００２６】請求項６記載の半導体装置パッケージは、
請求項１〜５のいずれかに記載の半導体装置パッケージ
の構成において、第１の樹脂は熱可塑性樹脂であり、第
２の樹脂は熱硬化性樹脂である。
【００２７】第１の樹脂としては、３００°Ｃ以上の耐
熱性を有し、熱膨張率が−１０〜１００ｐｐｍ程度の材
料が好ましい。具体的には、たとえば、ポリイミド等を
用いることができる。また、第１の樹脂は、熱可塑性樹
脂に限らず、常温での粘度が高ければ、たとえばエポキ
シ等の熱硬化性樹脂も用いることができる。
【００２８】一方、第２の樹脂としては、吸湿性の低い
エポキシ等を用いることができる。また、第２の樹脂と
して、従来から一般のＬＳＩパッケージに用いられてい
るモールド樹脂を使用することにより、現行のプロセス
と整合性のすぐれたアセンブリ工程を実現できる。
【００２９】請求項７記載の半導体装置パッケージは、
請求項１〜６のいずれかに記載の半導体装置パッケージ
の構成において、接着用金属部材は、Ａｕを主成分とす
る。
【００３０】請求項８記載の半導体装置パッケージは、
請求項１〜６のいずれかに記載の半導体装置パッケージ
の構成において、接着用金属部材は、第１の金属からな
る第１部分と、第２の金属からなる第２部分とを含む。
【００３１】請求項９記載の半導体装置パッケージは、
請求項８記載の半導体装置パッケージの構成において、
第１部分はＡｕを主成分とする金属からなり、第２部分
はハンダからなる。
【００３２】請求項１０記載の半導体装置パッケージ
は、請求項１〜９のいずれかに記載の半導体装置パッケ
ージの構成において、外部入出力端子は、回路基板の第
２の面上にマトリクス状に配置され、各外部入出力端子
は、第２の面上に設けられる第３の接続パッドと、第３
の接続パッド上に設けられるハンダボールにより形成さ
れる。
【００３３】請求項１１記載の半導体装置パッケージ
は、請求項１〜９のいずれかに記載の半導体装置パッケ
ージの構成において、回路基板はマトリクス状に配置さ
れた接続用の開口を有し、外部入出力端子は、開口を通
して第１および第２の接続パッドに接続されるハンダボ
ールにより形成されている。
【００３４】請求項１２記載の半導体装置パッケージの
製造方法は、第１および第２の素子面を有する半導体装
置が回路基板上に搭載されてなる半導体装置パッケージ
の製造方法であって、第１の素子面の周辺部に形成され
た第１の電極と、回路基板の第１の面上に形成された第
１の接続パッドとを、接着用金属部材を介してフリップ
チップ方式により、かつ、第１の素子面と回路基板との
間隙部分に第１の樹脂を介在して接続するステップと、
第２の素子面の周辺部に形成された第２の電極と、回路
基板の第１の面上において、第１の接続パッドよりも外
側の部分に形成された第２の接続パッドとを、金属細線
を介してワイヤボンディング方式により、接続するステ
ップと、回路基板上に搭載された半導体装置全体を覆う
ように第２の樹脂をモールドするステップと、回路基板
に設けられた複数の第３の接続パッド上に、それぞれ球
状の接着用金属部材を設けるステップとを備える。
【００３５】請求項１３記載の半導体装置パッケージの
製造方法は、請求項１２記載の半導体装置パッケージの
製造方法の構成において、第１の素子面と回路基板との
間隙部分に第１の樹脂を介在して接続するステップは、
第１の素子面の中央部に第１の樹脂を塗布するステップ
と、第１の電極と第１の接続パッドとを接続するステッ
プとを含む。
【００３６】請求項１４記載の半導体装置パッケージの
製造方法は、請求項１３記載の半導体装置パッケージの
製造方法の構成において、第１の樹脂を塗布するステッ
プは、シート形状を有する第１の樹脂を第１の素子面の
中央部に配置する。
【００３７】シート形状を有する第１の樹脂を配置する
方法としては、たとえば、樹脂の粘度、ガラス転移温度
など、樹脂特性によって影響される樹脂の広がり量を考
慮して決定された所定の量からなる所定の大きさに切り
分けたシートを、第１の素子面上に置くか、もしくは、
仮圧着させるとよい。
【００３８】請求項１５記載の半導体装置パッケージの
製造方法は、請求項１２記載の半導体装置パッケージの
製造方法の構成において、第１の素子面と回路基板との
間隙部分に第１の樹脂を介在して接続するステップは、
回路基板の中央部に第１の樹脂を塗布した回路基板を準
備するステップと、第１の電極と第１の接続パッドとを
接続するステップとを含む。
【００３９】請求項１６記載の半導体装置パッケージの
製造方法は、請求項１５記載の半導体装置パッケージの
製造方法の構成において、回路基板を準備するステップ
は、シート形状を有する第１の樹脂を回路基板の中央部
に配置する。
【００４０】請求項１７記載の半導体装置パッケージの
製造方法は、請求項１２〜１６のいずれかに記載の半導
体装置パッケージの製造方法の構成において、第１の素
子面と回路基板との間隙部分に第１の樹脂を介在して接
続するステップにおいて、第１の樹脂の外周部が、第１
の接続パッドが形成された領域より外側で、かつ、第２
の接続パッドが形成された領域の内側の領域まで広がっ
て介在されるように、第１の樹脂の使用量を調整する。
【００４１】請求項１８記載の半導体装置パッケージの
製造方法は、請求項１２〜１６のいずれかに記載の半導
体装置パッケージの製造方法の構成において、第１の素
子面と回路基板との間隙部分に第１の樹脂を介在して接
続するステップにおいて、第１の樹脂の外周部が、第１
の接続パッドが形成された領域よりも内側に介在される
ように、第１の樹脂の使用量を調整する。
【００４２】請求項１９記載の半導体装置パッケージの
製造方法は、請求項１８記載の半導体装置パッケージの
製造方法の構成に加えて、第２の電極と第２の接続パッ
ドとを接続した後であって、第２の樹脂をモールドする
前に、半導体装置を試験して、不良であれば搭載した半
導体装置を回路基板から取り外すステップと、半導体装
置を回路基板から取り外した場合には、半導体装置とは
異なる他の半導体装置の第１の素子面の周辺部に形成さ
れた第１の電極と、回路基板の第１の面上に形成された
第１の接続パッドとを、接着用金属部材を介してフリッ
プチップ方式により、かつ、第１の素子面と回路基板と
の間隙部分に第１の樹脂を介在して接続するステップ
と、半導体装置を回路基板から取り外した場合には、他
の半導体装置の第２の素子面の周辺部に形成された第２
の電極と、回路基板の第１の面上において、第１の接続
パッドよりも外側の部分に形成された第２の接続パッド
とを、金属細線を介してワイヤボンディング方式によ
り、接続するステップとをさらに備える。
【００４３】請求項２０記載の半導体装置パッケージの
製造方法は、請求項１２〜１９のいずれかに記載の半導
体装置パッケージの製造方法の構成において、接着用金
属部材は、第１の金属からなる第１部分と、第２の金属
からなる第２部分とを含む。
【００４４】請求項２１記載の半導体装置パッケージの
製造方法は、請求項２０記載の半導体装置パッケージの
製造方法の構成において、第１の電極と第１の接続パッ
ドとをフリップチップ方式により接続するステップは、
第１の接続パッド上にハンダを供給するステップと、第
１の電極上にＡｕを主成分とする金属からなるバンプを
形成するステップと、第１の接続パッド上に供給された
ハンダを加熱して溶融させることにより、第１の電極と
第１の接続パッドとを接続するステップとを含む。
【００４５】請求項２２記載の半導体装置パッケージの
製造方法は、請求項２１記載の半導体装置パッケージの
製造方法の構成において、第１の接続パッド上にハンダ
を供給するステップは、ハンダをボールボンディング法
により供給する。
【００４６】請求項２３記載の半導体装置パッケージの
製造方法は、請求項２１記載の半導体装置パッケージの
製造方法の構成において、第１の接続パッド上にハンダ
を供給するステップは、ハンダをウェッジボンディング
法により供給する。
【００４７】請求項２４記載の半導体装置パッケージの
製造方法は、請求項２１〜２３のいずれかに記載の半導
体装置パッケージの製造方法の構成に加えて、第１の接
続パッド上に供給されたハンダにフラックスを塗布した
後、リフロー炉に流し、ハンダの形状を半球状に整える
ステップをさらに含む。
【００４８】請求項２５記載の回路基板は、第１および
第２の素子面を有する半導体装置を搭載して半導体装置
パッケージを製造するための回路基板であって、第１お
よび第２の面を有し、少なくとも一つの貫通孔を有する
基材と、第１の素子面の周辺部に形成された第１の電極
との接続のために形成され、第１の面上に貫通孔を囲む
ように配置される第１の接続パッドと、第２の素子面の
周辺部に形成された第２の電極との接続のために、第１
の面上の第１の接続パッドよりも外側の部分に形成され
た第２の接続パッドと、第１の接続パッドに囲まれる領
域上に塗布された第１の樹脂とを備える。
【００４９】請求項２６記載の回路基板は、請求項２５
記載の回路基板の構成において、基材は、２００°Ｃ以
上のガラス転移温度を有する樹脂から成り、回路基板
は、第３の接続パッドと、第３の接続パッドの各々と、
対応する第１または第２の接続パッドとを接続する金属
配線とをさらに含む。
【００５０】
【発明の実施の形態】（実施の形態１）図１は、本発明
の実施の形態１の半導体装置パッケージの構造を示す断
面図である。
【００５１】図１を参照して、この半導体装置パッケー
ジにおいては、回路基板１９上に、第１のチップ１と第
２のチップ２とが搭載されている。この第１のチップ１
と第２のチップ２とは、その裏面どうしが接着剤１５に
より接着されている。なお、この半導体パッケージにお
いて、第１のチップ１と第２のチップ２との組合せの例
としては、１６Ｍ ＦＬＡＳＨメモリと２Ｍ ＳＲＡＭ
とを挙げることができる。
【００５２】第１のチップ１の周辺部には、複数の第１
の電極３が形成されている。第２のチップ２の周辺部に
は、複数の第２の電極４が形成されている。
【００５３】第１のチップ１に形成された電極３と、回
路基板の表面上の第１の接続パッド６とは、金属部材５
を介してフリップチップ方式により接続されている。第
２のチップ上に形成された電極４と、回路基板上の表面
上の第１の接続パッド６より外周に形成された第２の接
続パッド７とは、金属ワイヤ８を介してワイヤボンディ
ング方式により接続されている。第１および第２のチッ
プ１、２は、さらにその全体が覆われるように、第２の
樹脂１３によりモールドされている。
【００５４】また、回路基板１９の裏面には、第３の接
続パッド３０がマトリクス状に形成され、第３の接続パ
ッド３０上には、ハンダボール２６が形成されている。
【００５５】ここで、本実施の形態においては、その外
周部が、第１の接続パッド６が形成された領域より外側
で、かつ、第２の接続パッド７が形成された領域の内側
の領域まで広がるように、第１の樹脂９が、第１のチッ
プ１と回路基板１９との間隙に介在されている。
【００５６】図２は、図１に示す半導体装置パッケージ
が、厚膜基板２１上に実装された状態を示す断面図であ
る。図２を参照して、図１に示す半導体装置パッケージ
は、ハンダボール２６を介して厚膜基板２１と接続され
ている。
【００５７】次に、このように構成される半導体装置パ
ッケージの製造方法について、図面を用いて説明する。
【００５８】図３は、本願発明による半導体装置パッケ
ージに用いられる回路基板の一例を示す図であり、図３
（ａ）は平面図であり、図３（ｂ）は断面図である。図
３を参照して、この回路基板１９においては、その表面
上に、第１のチップの電極との接続のために、複数の第
１の接続パッド６が形成されている。さらに、第１の接
続パッド６の外周には、第２のチップの電極との接続の
ために、第２の接続パッド７が形成されている。
【００５９】この第１の接続パッド６と第２の接続パッ
ド７とは、たとえば、第１の接続パッド６ａと第２の接
続パッド７ａとのように、互いにつながっていてもよ
い。また、第１の接続パッド６と第２の接続パッド７と
の配列は、必ずしも図に示すものに限定されない。
【００６０】第１の接続パッドに囲まれる領域の基板上
には、第１の樹脂９が塗布されている。また、第１の接
続パッドに囲まれる領域の基板には、少なくとも１つの
貫通孔２７が形成されている。この貫通孔２７は、第１
の樹脂９が吸湿後のリフローにより膨張することを防止
する働きがある。
【００６１】図４は、図１に示す半導体装置パッケージ
を製造する工程の一例を示す図である。
【００６２】図４（ａ）に示すように、まず、図３に示
す回路基板１９の接続パッド６上に、金属部材５により
金属突起電極を形成する。本実施の形態においては、回
路基板としては、ガラス転移温度が２００℃以上のポリ
イミドと金属配線等によって構成される基板を用いる。
【００６３】また、φ２０μｍのＡｕワイヤを使用し、
ワイヤボンダを用いて、直径約８０μｍ程度の金属突起
電極を形成する。なお、金属突起電極の形成には、めっ
き法などを用いてもよい。
【００６４】また、本実施の形態では、第１のチップ１
と回路基板１９との間隙に第１の樹脂９を介在させる方
法として、第１の樹脂９をシート状にして、予め回路基
板１９の中央部に塗布する方法を用いる。
【００６５】このとき、この実施の形態では、第１の樹
脂シート９として、５．８ｍｍ角の鐘淵化学工業株式会
社製の熱可塑性ポリイミドフィルムＴＰ−Ｔを使用す
る。この樹脂は、ガラス転移温度（Ｔｇ）が１９０℃
で、接続温度（約３００℃）付近での引っ張り弾性率
（試験方法：ＡＳＴＭ Ｄ８８２）が０．１〜１０ＭＰ
ａという特性を有している。
【００６６】また、シートの厚みは、４０μｍである。
なお、第１の樹脂９の塗布方法は、これに限らず、液状
の第１の樹脂９を用いて、ディスペンサなどにより一定
量をポッティングしてもよい。
【００６７】ここで、この発明において、第１の素子面
と回路基板との間隙部分に第１の樹脂を介在させる方法
としては、たとえば、図１６に示すように、チップ１の
エッジに液状の封止樹脂９をポッティングし、毛管現象
を利用して、チップ１と回路基板１９の間隙に封止樹脂
９を浸透させる方法がある。この方法は、最も簡単では
あるが、回路基板１９にポッティング領域１０を確保す
る必要がある。回路基板１９に形成された第１の接続パ
ッド６と第２の接続パッド７とが離れていれば、ポッテ
ィング領域１０を十分に確保することができる。
【００６８】しかしながら、パッケージをより小さくチ
ップサイズに近づけたパッケージであるＣＳＰでは、チ
ップエッジとパッケージエッジとの距離２３が短いた
め、チップ１の電極３がチップ１の周辺部に形成されて
いる場合には、第１の接続パッド６と第２の接続パッド
７が近づいてしまう。したがって、第２の接続パッド７
が、ポッティング領域１０と重なってしまう。その結
果、図１７に示すように、第２の接続パッド７の上に第
１の樹脂９が被ってしまうという問題が生じる。
【００６９】他の樹脂封止方法として、この課題を解決
するためではなく、気泡の発生しない封止方法として考
案された先行技術として、特開平６−８９９１４に開示
された技術がある。
【００７０】この方法によれば、図１８に示すように、
回路基板１の中央部に熱可塑性樹脂９を塗布し、仮硬化
させる。その後、チップ１の電極３と回路基板１９の第
１の接続パッド６とを位置合わせする。さらに、チップ
１の電極３と回路基板１９の第１の接続パッド６とが接
触する方向に加圧し、熱可塑性樹脂９を加熱溶融して周
辺へ一様に拡散させる。この方法を利用すれば、ポッテ
ィング領域が十分に確保できなくても、樹脂封止が可能
であるとも考えられる。
【００７１】しかしながら、この先行技術では、樹脂の
封止領域の限定は行なわず、樹脂の塗布量や粘度の制御
は何ら行なっていないため、チップエッジの外周に樹脂
の流れ出しによる大きなフィレット１１が形成されるお
それがある。このため、前述の樹脂封止方法と同様に、
ＣＳＰのようなベアチップのサイズにより近いパッケー
ジでは、回路基板の大きさがチップ外径とほぼ等しいた
め、フィレットが回路基板のほぼ全周に形成されてしま
う。
【００７２】その結果、図１９に示すように、第２の接
続パッド７の上に第１の樹脂９が被ってしまうという問
題が生じる。
【００７３】また、図２０のように、図１７または図１
９に示すような状態のまま、さらに第２のチップ２が搭
載された回路基板を金型１２で押さえ、モールド樹脂１
３を流し込み成形する場合には、上記フィレット１１に
より金型１２の気密性が維持できず、モールド樹脂１３
が外部に流れ出てしまうという問題が生じる。加えて、
第１の樹脂９に熱膨張係数を小さくするためのＳｉＣな
どのフィラー２５が含有されている場合には、該フィラ
ー２５が固いので、金型１２を損傷する可能性も有す
る。
【００７４】つまり、回路基板１９に形成された第１の
接続パッド６と第２の接続パッド７とが、十分に離れて
いれば、上記の２種類のいずれの樹脂封止方法を利用し
てもよいのであるが、パッケージをより小さくチップサ
イズに近づけたパッケージであるＣＳＰに本発明を適用
する場合には、新たに上述のような課題が発生する。該
課題を解決するため、第１の樹脂の使用量を調整する必
要が生じる。
【００７５】本実施の形態では、樹脂の使用量を１．１
ｍｍ3 以上、１．６ｍｍ3 以下とし、たとえば１．２〜
１．４ｍｍ3 と制御して、塗布する。
【００７６】次に、図４（ｂ）に示すように、第１のチ
ップ１と第２のチップ２とを接着剤１５で裏面同士を接
続した状態で、回路基板１９上に搭載する。このとき、
第１の樹脂９は、中央から周辺に広がる。なお、後述の
実施の形態２のように、リペアを考慮して、第１の接続
パッド６を覆わないように、第１の樹脂９の塗布量や樹
脂特性を制御することもできる。
【００７７】チップのＫＧＤ（Known Good Die: 品質保
証されたチップ）が保証されていれば、リペアの可能性
が少なくなるので、この例のように第１の樹脂９の介在
領域を、その周辺部が回路基板１９に形成された第１の
接続パッド６より外側で、かつ、第２の接続パッド７が
形成された領域より内側の領域まで広がるように制御す
ることが好ましい。本実施の形態では、６．３ｍｍ角の
チップ１を使用し、回路基板１９との間隙を３０μｍと
する。
【００７８】また、本実施の形態では、回路基板の第１
の接続パッド上にＡｕからなる金属突起電極を形成す
る。
【００７９】ここで、第１のチップの電極の最表層は通
常Ａｌ−１％Ｓｉであることから、Ａｕ−Ａｌの熱圧着
を用いて、金属間の接合が行なわれることになる。その
ため、接続温度を低くすることができる。したがって、
この方法は、回路基板が薄く、熱による反りやうねりを
生じやすい場合に有効である。
【００８０】回路基板上の金属突起電極と、第１のチッ
プの電極との電気的接続を得るための他の接続方法とし
ては、第１の樹脂９として、熱硬化性で、かつ熱収縮性
を有する樹脂を用いた場合、該樹脂を硬化させることに
より、金属突起電極と電極とを圧接して、電気的接続を
得てもよい。
【００８１】なお、第１および第２のチップを回路基板
上に搭載する方法としては、たとえば、第１のチップを
基板上に搭載後、裏面にダイボンド剤（接着剤）を塗布
し、その上に第２のチップを搭載して加熱硬化する方法
がある。他に、予め第１のチップと第２のチップの裏面
どうしをダイボンド剤で接着しておいて、その後回路基
板上に搭載する方法を用いることも可能である。また、
ダイボンド剤としては、液状のもの、シート状のもの等
を用いることができる。さらに、加熱硬化方法として
は、ツール加熱、オーブン加熱等を用いることができ
る。
【００８２】次に、図４（ｃ）に示すように、第２のチ
ップの電極４と、回路基板１９の電極に対応する第２の
接続パッド７とを、金属ワイヤ８を介してワイヤボンド
法によって電気的に接続する。なお、電気的接続は、ワ
イヤを用いる他、リードを用いても行なうことができ
る。
【００８３】回路基板と第２のチップの電気的接続方法
の他の例として、図４（ｂ）の段階で第２のチップを搭
載せず、第２のチップをＴＣＰ（Tape Carrier Pakage
）とし、ＯＬＢ（Outer Lead Bonding）技術を用い
て、回路基板との電気接続を行なってもよい。
【００８４】次に、図４（ｄ）に示すように、図４
（ｃ）で形成されたワイヤ接続部を含む搭載面を、熱硬
化性の第２の樹脂１３でモールドする。本実施の形態に
おいて、モールドは、金型を被せ、第２の樹脂１３を約
１８０℃で注入し、１４０〜１５０℃のオーブンで４〜
５時間で硬化する。なお、モールドは、該方法に限ら
ず、全体に液状の封止樹脂をポッティングする方法を用
いてもよい。
【００８５】次に、図４（ｅ）に示すように、回路基板
の裏面上ににマトリクス状に形成された第３の接続パッ
ド３０上に、ハンダボール２６を形成する。外部入出力
端子をこのように回路基板の裏面に形成することによ
り、パッケージの周囲に外部入出力端子を配置するより
も、端子数を増やすことができる。なお、外部入出力端
子は、この構造に限らず、周辺にリードを配置した構造
でもよい。
【００８６】以上の工程で形成された本実施の形態の半
導体装置パッケージ（ＣＳＰ）の外径は、８ｍｍ角とな
る。
【００８７】（実施の形態２）図５は、半導体装置パッ
ケージを製造する工程の他の例を示す図である。
【００８８】図５（ａ）のように、まず、第１のチップ
１の電極３上に、金属部材５により金属突起電極を形成
する。
【００８９】本実施の形態においては、一例としてφ２
０μｍのＡｕワイヤを使用し、ワイヤボンダを用いて、
直径約８０μｍ程度の金属突起電極を形成する。なお、
金属突起電極の形成には、めっき法などを用いてもよ
い。
【００９０】本実施の形態では、第１のチップ１と回路
基板１９との間隙に第１の樹脂１９を介在させる方法と
して、第１の樹脂９をシート状にして、予め第１のチッ
プ１の中央部に塗布する方法を用いる。このとき、第１
の樹脂シート９としては、熱可塑性を有する４ｍｍ角の
樹脂を使用する。樹脂特性として、ガラス転移温度（Ｔ
ｇ）が２２３℃で、接続時温度（約４００℃）付近での
引っ張り弾性率が８〜９ＭＰａの樹脂を使用する。
【００９１】また、シートの厚みはたとえば４０μｍと
する。なお、樹脂の塗布方法は、これに限らず、液状の
第１の樹脂９を用いて、ディスペンサなどにより一定量
をポッティングしてもよい。
【００９２】本実施の形態では、第１の樹脂の使用量を
１ｍｍ3 以下とし、たとえば０．５〜０．７ｍｍ3 と制
御して、塗布する。
【００９３】次に、図５（ｂ）に示すように、第１のチ
ップと第２のチップ２とを接着剤１５で裏面同士が接着
された状態で、回路基板１９上に搭載する。
【００９４】このとき、第１の樹脂９は、中央から周辺
に広がるが、第１の接続パッド６を覆わないように、図
５（ａ）の塗布時に粘度などの樹脂特性を考慮して樹脂
量を制御する。
【００９５】本実施の形態では、６．３ｍｍ角のチップ
１を使用し、回路基板１９との間隙を３０μｍとする。
【００９６】また、本実施の形態では、回路基板１９と
しては、ＢＴレジン（ビスマレイミド トリアジン：シ
アネート樹脂またはその混合樹脂の三菱ガス化学（株）
の商品名）と金属配線からなるフレキシブル基板を用い
る。
【００９７】また、後述の図５（ｄ）の段階で、モール
ド樹脂硬化のため、回路基板１９には約１８０℃の温度
がかかる。したがって、基板のガラス転移温度は２００
℃以上とする。
【００９８】また、本実施の形態では、回路基板１９上
の第１の配線パッド６の最表面がＡｕであり、上記の金
属突起電極もＡｕであることから、Ａｕ−Ａｕの熱圧着
を用いて、金属間の接合により、金属部材５を介して電
極３と第１の配線パッド６との電気的接続を得る。他の
接続方法として、第１の樹脂９を熱硬化性でかつ熱収縮
性を有する樹脂とした場合には、該樹脂を硬化させるこ
とにより、金属部材５を介して電極３と第１の配線パッ
ド６とを圧接して、電気的接続を得ることもできる。
【００９９】次に、図５（ｃ）に示すように、第２のチ
ップ２の電極４と、回路基板１９の電極４に対応する第
２の接続パッド７とを、金属ワイヤ８を介してワイヤボ
ンド法によって電気的に接続する。
【０１００】回路基板と第２のチップの電気的接続方法
の他の例として、図５（ｂ）の段階で第２のチップを搭
載せず、第２のチップをＴＣＰ（Tape Carrier Pakage
）とし、ＯＬＢ（Outer Lead Bonding）技術を用い
て、回路基板との電気的接続を行なってもよい。
【０１０１】また、本実施の形態では、現段階でチップ
の電気的試験を行ない、不良であればリペアすることが
できる。リペア工程を図６（ａ）〜（ｆ）に示す。
【０１０２】図６（ａ）は、パッケージ前の図５（ｃ）
に示す段階で電気的試験で不良となった積層チップ１６
を示す図である。
【０１０３】この場合には、図６（ｂ）に示すように、
該不良の積層チップ１６を取り除く。このとき、この実
施の形態では、第１の樹脂は、第１の接続パッド６が形
成された領域よりも内側にのみ介在されている。そのた
め、積層チップ１６を取り除いても、第１の接続パッド
６が損傷を受けることがない。
【０１０４】次に、図６（ｃ）に示すように、図５
（ａ）に示す工程と同様に、第１のチップ１に対応する
交換用チップの電極上に、金属部材５により金属突起電
極を形成し、中央部に樹脂を塗布する。
【０１０５】次に、図６（ｄ）に示すように、図５
（ｂ）および（ｃ）に示す工程と同様に、交換用積層チ
ップ１７を回路基板１９上に搭載する。
【０１０６】図６（ｅ）および（ｆ）に示す工程は、以
下の図５（ｄ）および（ｅ）に示す工程と同様であるの
で、その説明は省略する。
【０１０７】次に、図５（ｄ）を参照して、第１のチッ
プ１に形成した金属突起電極５の周辺に存在する第１の
樹脂９の未充填部と、図５（ｃ）で形成されたワイヤ接
続部を含む搭載面を、熱硬化性の第２の樹脂１３でモー
ルドする。本実施の形態において、モールドは、金型を
被せ、第２の樹脂１３を約１８０℃で注入し、１４０〜
１５０℃のオーブンで４〜５時間硬化する。
【０１０８】なお、モールドは、該方法に限らず、全体
に液状の封止樹脂をポッティングする方法を用いてもよ
い。
【０１０９】次に、図５（ｅ）に示すように、回路基板
の裏面上にマトリクス状に形成された第３の接続パッド
３０上に、ハンダボール２６を形成する。外部入出力端
子をこのように回路基板の裏面に形成することにより、
パッケージの周囲に外部入出力端子を配置するよりも、
端子数を増やすことができる。なお、外部入出力端子
は、この構造に限らず、周辺にリードを配置した構造で
もよい。
【０１１０】以上の工程で形成された本実施の形態の半
導体装置パッケージ（ＣＳＰ）の外径は、８ｍｍ角とな
る。
【０１１１】（実施の形態３）図７は、半導体装置パッ
ケージを製造する工程のさらに他の例を示す図であり、
両面に素子を形成したチップを封止したパッケージの製
造方法を示す図である。
【０１１２】このように、２つのチップの代わりに、１
つのチップの表面と裏面に素子面を形成したチップを、
実施の形態１または２の工程に使用される２つのチップ
と置換え、本発明のパッケージの製造方法を用いること
により、該形態の特徴を損なうことなく、パッケージの
高さを低くすることができる。
【０１１３】図７（ａ）に示すように、まず、チップ１
８の片面の電極３上に、金属部材５により金属突起電極
を形成した。本実施の形態においては、φ２０μｍのＡ
ｕワイヤを使用し、ワイヤボンダを用いて、直径約８０
μｍ程度の金属突起電極を形成する。なお、金属突起電
極の形成は、めっき法などを用いてもよい。
【０１１４】本実施の形態では、実施の形態２と同様
に、チップ１８の中央部に樹脂を介在させる方法とし
て、第１の樹脂９をシート状にして、予めチップ１８の
中央部に塗布する。
【０１１５】このとき、第１の樹脂シート９としては、
たとえば熱可塑性を有する４ｍｍ角の樹脂を使用する。
樹脂特性として、たとえばガラス転移温度（Ｔｇ）が２
２３℃で、接続時温度（約４００℃）付近での引っ張り
弾性率が８〜９ＭＰａの樹脂を使用する。
【０１１６】本実施の形態では、シートの厚みはたとえ
ば４０μｍとする。なお、樹脂の塗布方法は、これに限
らず、液状の第１の樹脂９を用い、ディスペンサなどに
より一定量をポッティングしてもよい。本実施の形態で
は、樹脂量を１ｍｍ3 以下とし、たとえば０．５〜０．
７ｍｍ3 と制御して、塗布する。
【０１１７】次に、図７（ｂ）に示すように、チップ１
８を回路基板１９上に搭載した。このとき、上記の第１
の樹脂９は、中央から周辺に広がるが、第１の接続パッ
ド６を覆わないように、図７（ａ）の塗布時に粘度など
の樹脂特性を考慮して樹脂量を制御する。本実施の形態
では、６．３ｍｍ角のチップを使用し、回路基板との間
隙を３０μｍとする。
【０１１８】本実施の形態では、回路基板としては、ポ
リイミドと金属配線とからなるフレキシブル基板を用い
る。
【０１１９】後述する図７（ｄ）の段階で、モールド樹
脂硬化のため、回路基板１９には約１８０℃の温度がか
かる。したがって、基板のガラス転移温度は、２００℃
以上とする。
【０１２０】また、本実施の形態では、回路基板１９上
の第１の配線パッド６の最表面がＡｕであり、上記の金
属突起電極もＡｕであることから、Ａｕ−Ａｕの熱圧着
を用いて、金属間の接合により、金属部材５を介して、
電極３と第１の配線パッド６との電気的接続を得る。
【０１２１】他の接続方法として、第１の樹脂９を熱硬
化性でかつ熱収縮性を有する樹脂とした場合には、該樹
脂を硬化させることにより、金属部材５を介して電極３
と第１の配線パッド６とを圧接して、電気的接続を得る
こともできる。
【０１２２】次に、図７（ｃ）に示すように、チップ１
８の上面の電極４と、回路基板１９の電極４に対応する
第２の接続パッド７とを、金属ワイヤ８を介して、ワイ
ヤボンド法によって電気的に接続する。
【０１２３】回路基板とチップ１８の上面の電極との電
気的接続方法の他の例として、図７（ｂ）の段階で予め
チップ１８をＴＣＰ（Tape Carrier Pakage ）とし、金
属突起電極の接合と同時に、ＯＬＢ（Outer Lead Bondi
ng）技術を用いて、回路基板との電気的接続を行なって
もよい。
【０１２４】また、本実施の形態では、現段階で電気的
試験を行ない、不良であればリペアすることができる。
リペア工程は、実施の形態２で説明した図６（ａ）〜
（ｆ）とほぼ同様であるので、その説明は繰り返さな
い。
【０１２５】次に、図７（ｄ）に示すように、チップ１
８に形成した金属突起電極５の周辺に存在する第１の樹
脂９の未充填部と、図７（ｃ）で形成されたワイヤ接続
部を含む搭載面を、熱硬化性の第２の樹脂１３でモール
ドする。
【０１２６】本実施の形態において、モールドは、金型
を被せ、第２の樹脂１３をたとえば約１８０℃で注入
し、１４０〜１５０℃のオーブンで４〜５時間で硬化す
る。なお、モールドは、該方法に限らず、全体に液状の
封止樹脂をポッティングする方法を用いてもよい。
【０１２７】次に、図７（ｅ）に示すように、回路基板
の裏面上にマトリクス状に形成された第３の接続パッド
３０上に、ハンダボール２６を形成する。外部入出力端
子をこのように回路基板の裏面に形成することにより、
パッケージの周囲に外部入出力端子を配置するよりも、
端子数を増やすことができる。なお、外部入出力端子
は、この構造に限らず、周辺にリードを配置した構造で
もよい。
【０１２８】以上の工程で形成された本実施の形態の半
導体パッケージ（ＣＳＰ）の外径は、８ｍｍ角となる。
【０１２９】（実施の形態４）図８は、本発明の実施の
形態４の半導体装置パッケージの構造を示す断面図であ
る。
【０１３０】図８を参照して、この半導体装置パッケー
ジにおいては、回路基板１９に、複数の接続用の開口２
８がマトリクス状に形成されている。そして、この開口
２８にハンダボール２６が埋込まれている。
【０１３１】すなわち、開口２８を通してハンダボール
２６が、回路基板１９の表面上に形成された第１および
第２の接続パッド６、７と接続されることにより、外部
入出力端子が形成されている。
【０１３２】なお、他の構成については、図１に示す実
施の形態１の半導体装置パッケージと同様であるので、
その説明は省略する。
【０１３３】図９は、図８に示す半導体装置パッケージ
に用いられる回路基板を示す図であり、図９（ａ）は平
面図であり、図９（ｂ）は断面図である。
【０１３４】図９を参照して、この回路基板１９におい
ては、その表面上に、第１のチップの電極との接続のた
めに、複数の第１の接続パッド６が形成されている。さ
らに、第１の接続パッド６の外周には、第２のチップの
電極との接続のために、第２の接続パッド７が形成され
ている。
【０１３５】また、この回路基板１９においては、第１
の接続パッド６の内側に、さらに第３の接続パッド６７
が形成されている。この第３の接続パッド６７と第１の
接続パッド６とは、たとえば、第３の接続パッド６７ｂ
と第１の接続パッド６ｂとのように、互いにつながって
いてもよい。また、図示しないが、第２の接続パッドも
同様に第３の接続パッドにつながっていてもよく、この
場合、第１の接続パッドの間に配線が通ることになる。
【０１３６】また、第１、第２および第３の接続パッド
６、７、６７が形成された部分に対応する基板の部分に
は、接続用の開口２８が形成されている。この開口２８
にハンダボールが埋込まれて、図８に示すように外部入
出力端子が形成される。
【０１３７】ここで、第１の接続パッド６の内側に第３
の接続パッド６７を形成したのは、次の理由による、す
なわち、第１および第２の接続パッド６、７に対応する
部分にハンダボール２６を形成する際、形成されたハン
ダボールどうしが接近してしまう恐れがある。この場合
に、第１の接続パッド６と第３の接続パッド６７とをつ
なげば、ハンダボールを第３の接続パッド６７に対応し
た部分にさえ形成すれば、第１の接続パッド６には必ず
しもハンダボールを形成する必要がなくなる。その結
果、各ハンダボール間の距離を広くとることができる。
また、第２の接続パッドと第３の接続パッドとの関係も
同様である。
【０１３８】図８においては、第１の接続パッド６と第
３の接続パッド６７とがつながっている場合にも、いず
れの接続パッドに対応する部分にもハンダボールが形成
されている。しかしながら、第１および第３の接続パッ
ドがつながっている場合には、少なくとも一方の接続パ
ッドに対応する部分にのみハンダボールを形成すればよ
く、必ずしも両方の接続パッドに対応する部分にハンダ
ボールを形成する必要はない。
【０１３９】また、図９においては、接続パッドが形成
されたすべての部分に対応するように、基板に開口２８
が形成されている。しかしながら、たとえば、第１の接
続パッド６ｂと第３の接続パッド６７ｂとのように接続
パッドが互いにつながっている場合には、少なくとも一
方の接続パッドが形成された部分に対応する基板の部分
にのみ開口２８が形成されていればよい。
【０１４０】また、各接続パッドの配列は、必ずしも図
に示すものに限定されない。なお、他の構成について
は、図３に示す実施の形態１の回路基板と同様であるの
で、その説明は省略する。
【０１４１】（実施の形態５）図１０は、本発明の実施
の形態５の半導体装置パッケージの構造を示す断面図で
ある。
【０１４２】図１０を参照して、この半導体装置パッケ
ージにおいては、接着用金属部材５が、Ａｕを主成分と
する金属からなる第１部分５５と、ハンダからなる第２
部分６５という、２つの種類が異なる金属部分から構成
されている。また、第１の接続パッドに囲まれる領域の
基板には、複数の貫通孔２７が形成されている。
【０１４３】なお、他の構成については、図１に示す実
施の形態１の半導体装置パッケージと同様であるので、
その説明は省略する。
【０１４４】図１１は、図１０に示す半導体装置パッケ
ージに用いられる回路基板を示す図であり、図１１
（ａ）は平面図であり、図１１（ｂ）は断面図である。
【０１４５】図１１を参照して、この回路基板１９にお
いては、貫通孔２７が複数個形成されている。
【０１４６】なお、他の構成については、図３に示す実
施の形態１の回路基板と同様であるので、その説明は省
略する。
【０１４７】次に、このように構成される半導体装置パ
ッケージの製造方法について、図面を用いて説明する。
【０１４８】図１２は、図１０に示す半導体装置パッケ
ージを製造する工程の一例を示す断面図である。
【０１４９】図１２（ａ）に示すように、まず、図１０
に示す半導体装置パッケージの第１のチップ１上の第１
の電極３上に、接着用金属部材の第１部分５５として、
金属突起電極を形成する。本実施の形態においては、一
例としてφ２０μｍのＡｕワイヤを使用し、ワイヤボン
ダを用いて、直径約８０μｍ程度の金属突起電極を形成
する。なお、金属突起電極の形成には、めっき法などを
用いてもよい。
【０１５０】次に、図１２（ｂ）に示すように、図１１
に示す回路基板１９の第１の接続パッド６上に、ボール
ボンディング法によりハンダを供給し、接着用金属部材
の第２部分６５としてハンダ突起電極を形成する。本実
施の形態においては、回路基板としては、ガラス転移温
度が２００℃以上のポリイミドと金属配線等によって構
成される基板を用いる。また、ハンダの供給には、Ｓｎ
９７％−Ａｇ３％の組成で、融点２２１℃、φ４０μｍ
のハンダワイヤを使用し、ワイヤボンダを用いて行な
う。
【０１５１】ボールボンディング法では、ワイヤの先端
を放電により加熱してボールを形成し、酸化防止のた
め、Ａｒ−１０％Ｈ2 還元雰囲気中にて、回路基板１９
の第１の接続パッド６にボールを熱圧着後、そのボール
とワイヤを引きちぎり、底部６５ａの直径が約１２０〜
１４０μｍ程度となるハンダ突起電極６５を形成する。
【０１５２】一方、図１３は、ウェッジボンディング法
によりハンダ突起電極を形成する方法を説明するための
断面図であり、図１２（ｂ）に対応する工程を示す図で
ある。
【０１５３】図１３を参照して、ウェッジボンディング
法では、放電による加熱工程を必要とせず、また、還元
ガスを用いることもなく、ハンダワイヤをウェッジにて
直接第１の接続パッド６上につぶし、超音波によって圧
着後、ワイヤ切断し、底部６５ａの幅が８０μｍ、厚さ
が２０μｍ程度のハンダ突起電極６５を形成する。
【０１５４】ここで、図１２（ｂ）または図１３に示す
ハンダ突起電極６５のテイル６５ｂが著しく長く、ボン
ディング時に支障を来す場合には、ハンダ突起電極６５
に、ぬれ拡がりを小さくすることができるＲＭＡタイプ
のフラックスを塗布し、回路基板１９をピーク温度２３
０℃のリフロー炉に流すことにより、図１４に示すよう
にハンダ突起電極６５の形状をほぼ半球状に整えること
ができる。
【０１５５】なお、ハンダとしては、Ｓｎ９７％−Ａｇ
３％の組成のものに限らず、他の組成のＡｇとＳｎの合
金、あるいは、共晶ハンダなどの他の合金を用いること
もできる。
【０１５６】また、本実施の形態では、第１のチップ１
と回路基板１９との間隙に第１の樹脂９を介在させる方
法として、第１の樹脂９をシート状にして、予め回路基
板１９の中央部に配置する方法を用いる。また、この実
施の形態では、第１の樹脂シート１９として、厚みが３
０μｍのエポキシ系の接着シートを使用する。
【０１５７】次に、図１２（ｃ）に示すように、ハンダ
の融点以上に加熱してハンダ突起電極６５を溶融させた
回路基板１９上に、第１のチップ１を搭載して、第１の
電極３と第１の接続パッド６とを接続する。その後、第
１のチップ１の裏面にダイボンド剤（接着剤）１５を塗
布し、その上に第２のチップ２を搭載して加熱硬化す
る。
【０１５８】ここで、第１のチップ１を回路基板１９上
に搭載する際に、第１の樹脂９は中央から周辺に広がる
が、溶融したハンダ突起電極６５を押し流してしまうこ
とがないように、図１２（ｂ）の塗布時に粘度などの樹
脂特性を考慮して塗布量を制御することが好ましい。ま
た、回路基板１９が非常に薄く、基板１９の温度をハン
ダの融点以上に加熱すると、うねりや反りが大きくなる
場合には、第１のチップ１の方をハンダの融点以上に加
熱し、接着用金属部材の第１部分５５がハンダ突起電極
６５に接触する際にハンダを溶かし、第１の電極３と第
１の接続パッド６とを接続する。あるいは、回路基板１
９側の加熱温度をハンダの融点以下にしつつ、第１のチ
ップ１側も加熱して、最適な温度条件にて接続を行なう
こともできる。
【０１５９】次に、図１２（ｄ）に示すように、第２の
チップ２の第２の電極４と、その電極４に対応する回路
基板１９の第２の接続パッド７とを、金属ワイヤ８を介
してワイヤボンド法によって電気的に接続する。なお、
電気的接続は、このようにワイヤを用いる他、リードを
用いても行なうことができる。
【０１６０】次に、図１２（ｅ）に示すように、図１２
（ｄ）で形成されたワイヤ接続部を含む搭載面を、熱硬
化性の第２の樹脂１３でモールドする。本実施の形態に
おいて、モールドは、金型を被せ、第２の樹脂１３を約
１８０℃で注入し、１４０〜１５０℃のオーブンにて４
〜５時間で硬化する。なお、モールドは、該方法に限ら
ず、全体に液状の樹脂をポッティングする方法を用いて
もよい。
【０１６１】次に、図１２（ｆ）に示すように、回路基
板１９の裏面上にマトリックス状に形成された第３の接
続パッド３０上に、ハンダボール２６を形成する。外部
入出力端子をこのように回路基板１９の裏面に形成する
ことにより、パッケージの周囲に外部入出力端子を配置
するよりも、端子数を増やすことができる。なお、外部
入出力端子は、この構造に限らず、周辺にリードを配置
した構造でもよい。
【０１６２】この実施の形態によれば、第１のチップを
回路基板にフリップチップ方式にて接続する際の接着用
金属部材としてＡｕを用い、接合部をＡｕ−Ａｕ接合、
あるいはＡｕ−Ａｌ接合とした場合よりも、いずれもボ
ンディング温度を４００℃未満までさらに低くすること
ができる。
【０１６３】また、比較的低温にて接続するために接着
用金属部材にハンダを用いた場合、ハンダとＡｌは接合
が困難なので、第１のチップ１のＡｌ電極３の上に、た
とえば接着層としてＣｒ層を、さらにその上に拡散防止
層としてＣｕ、Ｎｉ層をめっき法や真空蒸着法にて形成
する必要が生ずる場合があるが、この実施の形態におい
ては、その必要がない。したがって、工程の増加を抑制
し、コストアップも生じない。
【０１６４】また、図１に示す実施の形態１の構造にお
いて、第１の接続パッド６にハンダを供給し、第１のチ
ップ１の第１の電極３にはボールボンディング法にてＡ
ｕを主成分とする金属突起電極を設け、それらをフリッ
プチップ方式にて接続し、Ａｕ−ハンダ接合にてボンデ
ィング温度を低くする方法があり、このときのハンダ供
給法としては、印刷法が考えられる。この場合、微細、
狭ピッチパッドに対し安定して精度よく微量のクリーム
ハンダを供給することは困難である。これに対して、こ
の実施の形態においては、ボールボンディング法または
ウェッジボンディング法によりハンダを供給するため、
安定した供給が可能となる。
【０１６５】また、スーパージャフィット法やスーパー
ソルダ法のように回路基板上にハンダをプリコートする
場合のように、第１のパッド上にのみハンダプリコート
を行なう必要がない。したがって、予め回路基板上の第
２のパッドや配線上にマスクを形成する必要もない。ま
た、ハンダ供給後にマスクを削除する必要もないため、
工程およびコストの増加をもたらさない。
【０１６６】
【発明の効果】請求項１の発明によれば、他のＳＭＤ
（Surface Mount Device）と同様、従来のＳＭＴ工程で
対応が可能となる。また、第２の素子面上の第２の電極
のワイヤボンディング時の荷重や超音波出力によって、
フリップチップ接続された第１の素子面上の第１の電極
の接続部が損傷して、電気的な接続ができなくなること
を防止することができる。また、第１の樹脂を介在させ
ることにより、半導体装置と回路基板との熱膨張係数の
差が大きい場合は、該熱膨張係数の違いから生じる熱応
力緩和の効果もある。特に、チップエッジとパッケージ
エッジの距離が短いパッケージであるＣＳＰに採用する
場合、この発明によれば、第２の素子面上の第２の電極
と接続するための第２の接続パッド上に第１の樹脂が被
ることが防止される。
【０１６７】また、この発明によれば、第１の樹脂が、
第２の素子面上の第２の電極と接続するための第２の接
続パッド上に被ることがないので、第２の素子面上の第
２の電極の電気的接続が良好に行なえる。また、第１の
素子面上の第１の電極の接続部と第２の素子面上の第２
の電極のワイヤ接続部との保護を目的とし、搭載面を第
２の樹脂でモールドするために回路基板を金型で押さえ
る場合、該金型の気密性を保つことができるため、第２
の樹脂の外部への流出を防ぐことができるとともに、第
１の樹脂である界面封止樹脂に含まれるフィラーによっ
て、金型を損傷する可能性もなくなる。
【０１６８】この発明においては、回路基板の第１の接
続パッド上に接着用金属部材を形成することができる。
たとえば、回路基板の第１の電極パッドの最表層がＡｕ
であり、第１の素子面上の第１の電極の最表層がＡｌ−
１％Ｓｉの場合、回路基板上の接着用金属部材として、
請求項７のようにＡｕを主成分としたものを用い、第１
の素子面上の第１の電極に接続する方法として、熱圧着
法を採用すると仮定する。この場合、ＡｕとＡｌ−１％
Ｓｉとの熱圧着となるので、比較的低温で接続できる。
【０１６９】一方、第１の素子面上の第１の電極に接着
用金属部材を形成すると、ＡｕとＡｕの接続になり、熱
圧着を行なうには比較的高温にしなくてはならない。そ
のため、先に接続されていたＡｕからなる接着用金属部
材と第１の素子面上の第１の電極のＡｌ−１％Ｓｉの拡
散が進みすぎる。したがって、チップ電極の最表層のバ
リアメタルを形成する工程が必要となる。これに対し
て、回路基板上に接着用金属部材を形成した場合には、
該バリアメタル形成工程を減らすという効果が現れる。
【０１７０】請求項３の発明によれば、２つのチップの
代わりに、１つの半導体装置の表面と裏面に素子が形成
された半導体装置が用いられるため、本願発明の効果を
損なうことなく、パッケージの高さを低くできる。
【０１７１】請求項４の発明によれば、第１の樹脂は、
その外周部が、回路基板に形成された第１の接続パッド
が形成された領域より外側で、かつ、第２の接続パッド
が形成された領域より内側の領域まで広がっている。そ
のため、金型の気密性を阻害する要因はなく、金型の損
傷の可能性もなくなる。たとえば、半導体装置のＫＧＤ
が保証されていて、リペアの可能性が少なければ、この
ように第１の接続パッドを第１の樹脂が覆う方式が有効
である。なぜなら、第１の樹脂が注入される面積が多く
なるので、該樹脂に、熱膨張係数を小さくするためのＳ
ｉＣ等のフィラーが含有されている場合は、半導体装置
と回路基板との熱膨張係数の差がより少なくなること
で、熱応力がより緩和できるという効果が現れるからで
ある。
【０１７２】請求項５の発明によれば、半導体装置の第
１の素子面と回路基板との間隙に第１の樹脂を介在させ
る際に、回路基板に形成された第１の接続パッドより内
側の領域にのみ介在させることで、第１の樹脂の広がり
を、第１の素子面周辺部の第１の電極まで到達させず
に、第１の素子面の中央部までで抑えている。そのため
に、回路基板の第１の接続パッドが第１の樹脂に覆われ
ることがないので、リペア用チップを搭載しやすい。
【０１７３】請求項１０または１１の発明によれば、外
部入出力端子が、半導体装置を搭載した回路基板の裏面
にマトリクス状に配置される。そのため、パッケージの
周囲に外部入出力端子を配置するよりも、端子数を増や
すことができ、従来のＳＭＴ工程で対応が可能となる。
【０１７４】請求項１３または１５の発明は、第１の樹
脂を効果的に介在させる方法である。たとえば、個々の
チップ状にダイシングされる前のウェハの場合は、ウェ
ハの全面に第１の樹脂を塗布し、不要部分を化学的また
は物理的に削除し、個々のチップにダイシングすれば、
請求項１１の発明のように第１の素子面上に予め第１の
樹脂を塗布した状態で利用でき、一方、個々に分けられ
た半導体装置を使用する場合、請求項１３のように第１
の樹脂を回路基板上に塗布するなど、使い分けが効果的
である。
【０１７５】また、請求項１４または１６の発明のよう
に、シート形状を有する第１の樹脂を用いることで、樹
脂の塗布量を一定にし、作業効率を向上させる効果があ
る。
【０１７６】請求項１９の発明によれば、第２の樹脂で
モールドしてパッケージ化する前に、電気的試験を行な
う。そのため、第１または第２のチップが不良の場合、
リペアすることで、良品率を上げることができる。
【０１７７】請求項２０の発明によれば、接着用金属部
材は第１の金属からなる第１部分と、第２の金属からな
る第２部分とを含んでいる。そのため、金属部材の一方
部分としてハンダ等の融点の低い金属を用いることによ
り、比較的低温にて第１のチップを回路基板にフリップ
チップ方式で接続でき、回路基板や半導体チップへの損
傷を抑えることができる。特に、回路基板にポリイミド
テープなど薄いフレキシブル基板を用いる場合には、加
熱による反りやうねりを抑えることができ、以後の第２
のチップと回路基板とのワイヤボンディング法による接
続から半導体装置全体をモールドするまでの工程を、さ
らに容易にすることができる。
【０１７８】請求項２２の発明によれば、ハンダを、第
２の接続パッドに掛かることなく、第１の接続パッドに
供給することができるため、スーパージャフィット法や
スーパーソルダ法によってハンダを供給するときのよう
なマスクの形成、削除の工程は必要なく、製造工程が削
減できる。また、印刷法では困難な微細、狭ピッチパッ
ドに対しても安定して精度よく微量のハンダを供給する
ことができる。
【０１７９】請求項２３の発明のよれば、ハンダを押し
つぶして超音波にて圧着するため、請求項２２のボール
ボンディング法の場合のような酸化防止のための還元雰
囲気は必要がなく、設備のコストが削減できる。また、
同径のハンダワイヤを用いた場合、ウェッジボンディン
グ方式の方が小さなハンダ突起電極を形成することがで
きるため、狭ピッチパッドに対し、フリップチップ接続
の際の加圧によりハンダが押しつぶされて隣接する金属
突起電極のハンダ等が短絡しないような微量なハンダ量
を制御し、供給することができる。
【０１８０】請求項２４の発明によれば、供給したハン
ダ突起電極のテイルが長くなってしまった場合でも、対
応することができる。
【０１８１】請求項２６の発明によれば、回路基板とし
て２００℃以上のガラス転移温度を有する樹脂、たとえ
ば、ポリイミドと金属配線等からなるフレキシブル基板
を採用する。そのため、耐熱性を有し、モールドの際の
作業性が向上する。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置パッケージ
の構造を示す断面図である。
【図２】図１に示す半導体装置パッケージが厚膜基板上
に実装された状態を示す断面図である。
【図３】本発明の実施の形態１の半導体装置パッケージ
に用いられる回路基板を示す図である。
【図４】本発明の実施の形態１の半導体装置パッケージ
の製造方法を示す断面図である。
【図５】本発明の実施の形態２の半導体装置パッケージ
の製造方法を示す断面図である。
【図６】本発明の実施の形態２でリペアする場合の工程
を説明するため断面図である。
【図７】本発明の実施の形態３の半導体装置パッケージ
の製造方法を示す断面図である。
【図８】本発明の実施の形態４の半導体装置パッケージ
の構造を示す断面図である。
【図９】本発明の実施の形態４の半導体装置パッケージ
に用いられる回路基板を示す図である。
【図１０】本発明の実施の形態５の半導体装置パッケー
ジの構造を示す断面図である。
【図１１】図１０に示す半導体装置パッケージに用いら
れる回路基板を示す図である。
【図１２】図１０に示す半導体装置パッケージを製造す
る工程の一例を示す断面図である。
【図１３】本願発明による半導体装置パッケージの製造
方法の一工程の一例を示す断面図である。
【図１４】本願発明による半導体装置パッケージの製造
方法の一工程の他の例を示す断面図である。
【図１５】従来の半導体装置の実装方法の一例を説明す
るための断面図である。
【図１６】本発明をＣＳＰに適用した場合、新たに発生
する課題を説明するための断面図である。
【図１７】本発明をＣＳＰに適用した場合、新たに発生
する課題を説明するための断面図である。
【図１８】本発明をＣＳＰに適用した場合、新たに発生
する課題を説明するための断面図である。
【図１９】本発明をＣＳＰに適用した場合、新たに発生
する課題を説明するための断面図である。
【図２０】本発明をＣＳＰに適用した場合、新たに発生
する課題を説明するための断面図である。
【符号の説明】
１ 第１のチップ ２ 第２のチップ ３ 第１の電極 ４ 第２の電極 ５ 接着用金属部材（金属突起電極） ６ 第１の接続パッド ７ 第２の接続パッド ８ 金属ワイヤ ９ 第１の樹脂 １０ ポッティング領域 １１ フィレット １２ 金型 １３ 第２の樹脂（モールド樹脂） １５ 接着剤（ダイボンディング剤） １６ 不良積層チップ １７ 交換用積層チップ １８ チップの表面と裏面に素子面を形成したチップ １９ 回路基板 ２１ 厚膜回路基板 ２３ 本発明を用いた積層型ＣＳＰのチップエッジから
パッケージエッジまでの長さ ２４ 従来技術を用いた積層型半導体装置のチップエッ
ジからモールド外周までの長さ ２５ フィラー ２６ ハンダボール ２７ 貫通孔 ２８ 開口 ５５ 接着用金属部材の第１部分 ６５ 接着用金属部材の第２部分 なお、各図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 25/065 25/07 25/18

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置パッケージであって、 第１および第２の素子面を有する半導体装置を備え、 前記半導体装置は、 前記第１の素子面の周辺部に形成された複数の第１の電
    極と、 前記第２の素子面の周辺部に形成された複数の第２の電
    極とを含み、 第１および第２の面を有し、前記半導体装置を搭載する
    回路基板をさらに備え、 前記回路基板は、 前記第１の面上に前記半導体装置の前記第１の電極にそ
    れぞれ対応して配置された、複数の第１の接続パッド
    と、 前記第１の面上の前記第１の接続パッド外周に形成され
    た、複数の第２の接続パッドと、 前記第１および第２の接続パッドとそれぞれ電気的に接
    続された複数の外部入出力端子とを含み、 前記第１の素子面と前記回路基板との間隙に設けられる
    第１の樹脂と、 前記第１の接続パッドと、対応する前記第１の電極とを
    それぞれフリップチップ方式で接続する複数の接着用金
    属部材と、 前記第２の接続パッドと、対応する前記第２の電極とを
    それぞれ接続する金属細線と、 前記半導体装置全体を覆うようにモールドされた第２の
    樹脂とをさらに備える、半導体装置パッケージ。
  2. 【請求項２】 前記半導体装置は、２つの半導体チップ
    の裏面どうしが合わさった状態で構成された、請求項１
    記載の半導体装置パッケージ。
  3. 【請求項３】 前記半導体装置は、１つの半導体チップ
    の両面に素子面が形成されて構成された、請求項１記載
    の半導体装置パッケージ。
  4. 【請求項４】 前記第１の樹脂は、その外周部が、前記
    第１の接続パッドが形成された領域より外側で、かつ、
    前記第２の接続パッドが形成された領域の内側の領域ま
    で広がるように、前記第１の素子面と前記回路基板の間
    隙に介在する、請求項１〜３のいずれかに記載の半導体
    装置パッケージ。
  5. 【請求項５】 前記第１の樹脂は、その外周部が、前記
    第１の接続パッドが形成された領域よりも内側におい
    て、前記第１の素子面と前記回路基板の間隙に介在す
    る、請求項１〜３のいずれかに記載の半導体装置パッケ
    ージ。
  6. 【請求項６】 前記第１の樹脂は熱可塑性樹脂であり、
    前記第２の樹脂は熱硬化性樹脂である、請求項１〜５の
    いずれかに記載の半導体装置パッケージ。
  7. 【請求項７】 前記接着用金属部材は、Ａｕを主成分と
    する、請求項１〜６のいずれかに記載の半導体装置パッ
    ケージ。
  8. 【請求項８】 前記接着用金属部材は、 第１の金属からなる第１部分と、 第２の金属からなる第２部分とを含む、請求項１〜６の
    いずれかに記載の半導体装置パッケージ。
  9. 【請求項９】 前記第１部分はＡｕを主成分とする金属
    からなり、 前記第２部分はハンダからなる、請求項８記載の半導体
    装置パッケージ。
  10. 【請求項１０】 前記外部入出力端子は、 前記回路基板の第２の面上にマトリクス状に配置され、 各前記外部入出力端子は、 前記第２の面上に設けられる第３の接続パッドと、 前記第３の接続パッド上に設けられるハンダボールによ
    り形成された、請求項１〜９のいずれかに記載の半導体
    装置パッケージ。
  11. 【請求項１１】 前記回路基板は、マトリクス状に配置
    された接続用の開口を有し、 前記外部入出力端子は、前記開口を通して前記第１およ
    び第２の接続パッドに接続されるハンダボールにより形
    成された、請求項１〜９のいずれかに記載の半導体装置
    パッケージ。
  12. 【請求項１２】 第１および第２の素子面を有する半導
    体装置が回路基板上に搭載されてなる半導体装置パッケ
    ージの製造方法であって、 前記第１の素子面の周辺部に形成された第１の電極と、
    前記回路基板の第１の面上に形成された第１の接続パッ
    ドとを、接着用金属部材を介してフリップチップ方式に
    より、かつ、前記第１の素子面と前記回路基板との間隙
    部分に第１の樹脂を介在して接続するステップと、 前記第２の素子面の周辺部に形成された第２の電極と、
    前記回路基板の第１の面上において、前記第１の接続パ
    ッドよりも外側の部分に形成された第２の接続パッドと
    を、金属細線を介してワイヤボンディング方式により、
    接続するステップと、 前記回路基板上に搭載された半導体装置全体を覆うよう
    に第２の樹脂をモールドするステップと、 前記回路基板に設けられた複数の第３の接続パッド上
    に、それぞれハンダボールを設けるステップとを備え
    る、半導体装置パッケージの製造方法。
  13. 【請求項１３】 前記第１の素子面と前記回路基板との
    間隙部分に第１の樹脂を介在して接続するステップは、 前記第１の素子面の中央部に前記第１の樹脂を塗布する
    ステップと、 前記第１の電極と前記第１の接続パッドとを接続するス
    テップとを含む、請求項１２記載の半導体装置パッケー
    ジの製造方法。
  14. 【請求項１４】 前記第１の樹脂を塗布するステップ
    は、 シート形状を有する前記第１の樹脂を前記第１の素子面
    の中央部に配置する、請求項１３記載の半導体装置パッ
    ケージの製造方法。
  15. 【請求項１５】 前記第１の素子面と前記回路基板との
    間隙部分に第１の樹脂を介在して接続するステップは、 前記回路基板の中央部に前記第１の樹脂を塗布した前記
    回路基板を準備するステップと、 前記第１の電極と前記第１の接続パッドとを接続するス
    テップとを含む、請求項１２記載の半導体装置パッケー
    ジの製造方法。
  16. 【請求項１６】 前記回路基板を準備するステップは、 シート形状を有する前記第１の樹脂を前記回路基板の中
    央部に配置する、請求項１５記載の半導体装置パッケー
    ジの製造方法。
  17. 【請求項１７】 前記第１の素子面と前記回路基板との
    間隙部分に第１の樹脂を介在して接続するステップにお
    いて、 前記第１の樹脂の外周部が、前記第１の接続パッドが形
    成された領域より外側で、かつ、前記第２の接続パッド
    が形成された領域の内側の領域まで広がって介在される
    ように、前記第１の樹脂の使用量を調整する、請求項１
    ２〜１６のいずれかに記載の半導体装置パッケージの製
    造方法。
  18. 【請求項１８】 前記第１の素子面と前記回路基板との
    間隙部分に第１の樹脂を介在して接続するステップにお
    いて、 前記第１の樹脂の外周部が、前記第１の接続パッドが形
    成された領域よりも内側に介在されるように、前記第１
    の樹脂の使用量を調整する、請求項１２〜１６のいずれ
    かに記載の半導体装置パッケージの製造方法。
  19. 【請求項１９】 前記第２の電極と前記第２の接続パッ
    ドとを接続した後であって、前記第２の樹脂をモールド
    する前に、前記半導体装置を試験して、不良であれば搭
    載した半導体装置を回路基板から取り外すステップと、 前記半導体装置を回路基板から取り外した場合には、前
    記半導体装置とは異なる他の半導体装置の前記第１の素
    子面の周辺部に形成された第１の電極と、前記回路基板
    の第１の面上に形成された第１の接続パッドとを、接着
    用金属部材を介してフリップチップ方式により、かつ、
    前記第１の素子面と前記回路基板との間隙部分に第１の
    樹脂を介在して接続するステップと、 前記半導体装置を回路基板から取り外した場合には、前
    記他の半導体装置の前記第２の素子面の周辺部に形成さ
    れた第２の電極と、前記回路基板の第１の面上におい
    て、前記第１の接続パッドよりも外側の部分に形成され
    た第２の接続パッドとを、金属細線を介してワイヤボン
    ディング方式により、接続するステップとをさらに備え
    る、請求項１８記載の半導体装置パッケージの製造方
    法。
  20. 【請求項２０】 前記接着用金属部材は、 第１の金属からなる第１部分と、 第２の金属からなる第２部分とを含む、請求項１２〜１
    ９のいずれかに記載の半導体装置パッケージの製造方
    法。
  21. 【請求項２１】 前記第１の電極と前記第１の接続パッ
    ドとをフリップチップ方式により接続するステップは、 前記第１の接続パッド上にハンダを供給するステップ
    と、 前記第１の電極上にＡｕを主成分とする金属からなるバ
    ンプを形成するステップと、 前記第１の接続パッド上に供給されたハンダを加熱して
    溶融させることにより、前記第１の電極と前記第１の接
    続パッドとを接続するステップとを含む、請求項２０記
    載の半導体装置パッケージの製造方法。
  22. 【請求項２２】 前記第１の接続パッド上にハンダを供
    給するステップは、ハンダをボールボンディング法によ
    り供給する、請求項２１記載の半導体装置パッケージの
    製造方法。
  23. 【請求項２３】 前記第１の接続パッド上にハンダを供
    給するステップは、ハンダをウェッジボンディング法に
    より供給する、請求項２１記載の半導体装置パッケージ
    の製造方法。
  24. 【請求項２４】 前記第１の接続パッド上に供給された
    ハンダにフラックスを塗布した後、リフロー炉に流し、
    前記ハンダの形状を半球状に整えるステップをさらに含
    む、請求項２１〜２３のいずれかに記載の半導体装置パ
    ッケージの製造方法。
  25. 【請求項２５】 第１および第２の素子面を有する半導
    体装置を搭載して半導体装置パッケージを製造するため
    の回路基板であって、 第１および第２の面を有し、少なくとも一つの貫通孔を
    有する基材と、 前記第１の素子面の周辺部に形成された第１の電極との
    接続のために形成され、前記第１の面上に前記貫通孔を
    囲むように配置される第１の接続パッドと、 前記第２の素子面の周辺部に形成された第２の電極との
    接続のために、前記第１の面上の前記第１の接続パッド
    よりも外側の部分に形成された第２の接続パッドと、 前記第１の接続パッドに囲まれる領域上に塗布された第
    １の樹脂とを備える、回路基板。
  26. 【請求項２６】 前記基材は、 ２００°Ｃ以上のガラス転移温度を有する樹脂から成
    り、 前記回路基板は、 第３の接続パッドと、 前記第３の接続パッドの各々と、対応する前記第１また
    は第２の接続パッドとを接続する金属配線とをさらに含
    む、請求項２５記載の回路基板。
JP10311095A 1997-11-06 1998-10-30 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 Pending JPH11219984A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10311095A JPH11219984A (ja) 1997-11-06 1998-10-30 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US09/186,339 US6157080A (en) 1997-11-06 1998-11-05 Semiconductor device using a chip scale package
DE69834702T DE69834702T2 (de) 1997-11-06 1998-11-05 Packung für eine Halbleiteranordnung, Verfahren zu ihrer Herstellung und Leiterplatte dafür
EP98120996A EP0915505B1 (en) 1997-11-06 1998-11-05 Semiconductor device package, manufacturing method thereof and circuit board therefor
TW087118510A TW406382B (en) 1997-11-06 1998-11-06 Semiconductor device package, manufacturing method thereof and circuit board therefor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30402197 1997-11-06
JP9-304021 1997-11-06
JP10311095A JPH11219984A (ja) 1997-11-06 1998-10-30 半導体装置パッケージおよびその製造方法ならびにそのための回路基板

Publications (1)

Publication Number Publication Date
JPH11219984A true JPH11219984A (ja) 1999-08-10

Family

ID=26563748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10311095A Pending JPH11219984A (ja) 1997-11-06 1998-10-30 半導体装置パッケージおよびその製造方法ならびにそのための回路基板

Country Status (5)

Country Link
US (1) US6157080A (ja)
EP (1) EP0915505B1 (ja)
JP (1) JPH11219984A (ja)
DE (1) DE69834702T2 (ja)
TW (1) TW406382B (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298039A (ja) * 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd 半導体装置
US6392950B2 (en) 2000-05-26 2002-05-21 Hitachi, Ltd. Semiconductor device including multi-chip
KR100374542B1 (ko) * 2000-11-02 2003-03-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
JP2003086758A (ja) * 2001-09-10 2003-03-20 Mitsubishi Electric Corp 半導体装置の製造方法、製造装置、及び、半導体装置
KR100387451B1 (ko) * 1999-10-14 2003-06-18 미쓰비시 덴끼 엔지니어링 가부시키가이샤 반도체 장치 및 그 제조방법
US6621172B2 (en) * 1999-09-03 2003-09-16 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US6841884B2 (en) 2002-11-12 2005-01-11 Oki Electric Industry Co., Ltd. Semiconductor device
JP2005191229A (ja) * 2003-12-25 2005-07-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US6951774B2 (en) 2001-04-06 2005-10-04 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US6992396B2 (en) 2002-12-27 2006-01-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2006504275A (ja) * 2002-10-29 2006-02-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 熱可塑性物質からなるアンダーフィル材を有する電子部品、およびその製造方法
JP2006066551A (ja) * 2004-08-25 2006-03-09 Renesas Technology Corp 半導体装置の製造方法
KR100708043B1 (ko) * 2001-08-17 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US7221041B2 (en) * 2003-07-29 2007-05-22 Advanced Semiconductor Engineering, Inc. Multi-chips module package and manufacturing method thereof
JP2007150346A (ja) * 1999-09-03 2007-06-14 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7239164B2 (en) 2004-08-04 2007-07-03 Sharp Kabushiki Kaisha Stack type semiconductor apparatus package and manufacturing method thereof
JP2007181091A (ja) * 2005-12-28 2007-07-12 Nippon Dempa Kogyo Co Ltd ２周波切替型の水晶発振器
JP2008069291A (ja) * 2006-09-15 2008-03-27 Shin Etsu Chem Co Ltd 半導体封止用液状エポキシ樹脂組成物及び半導体装置
JP2008258318A (ja) * 2007-04-03 2008-10-23 Sanyo Electric Co Ltd 半導体チップ及びその実装方法、半導体装置
JP2009016957A (ja) * 2007-06-29 2009-01-22 Kyocera Kinseki Corp 圧電発振器
JP2009092545A (ja) * 2007-10-10 2009-04-30 Panasonic Corp 角速度および加速度検出用複合センサ
JP2011066231A (ja) * 2009-09-17 2011-03-31 Sharp Corp 太陽電池モジュールおよび太陽電池モジュールの製造方法
JP2011082555A (ja) * 2010-12-20 2011-04-21 Renesas Electronics Corp 半導体装置
JP2014057107A (ja) * 2013-12-20 2014-03-27 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2015093475A (ja) * 2013-11-14 2015-05-18 株式会社デンソー モールドパッケージおよびその製造方法

Families Citing this family (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
JP3437107B2 (ja) * 1999-01-27 2003-08-18 シャープ株式会社 樹脂封止型半導体装置
WO2000048444A2 (de) * 1999-02-16 2000-08-24 Wichmann Workx Ag Information Technology Häusung für ein halbleiterchip
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
JP3955712B2 (ja) * 2000-03-03 2007-08-08 株式会社ルネサステクノロジ 半導体装置
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6683368B1 (en) 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
WO2002003465A2 (en) * 2000-06-29 2002-01-10 Advanced Micro Devices, Inc. Semiconductor package with stacked flip chip and wire bonded upper die
US7298031B1 (en) * 2000-08-09 2007-11-20 Micron Technology, Inc. Multiple substrate microelectronic devices and methods of manufacture
US6531763B1 (en) * 2000-08-15 2003-03-11 Micron Technology, Inc. Interposers having encapsulant fill control features
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
FR2813708B1 (fr) * 2000-09-01 2003-08-29 Orient Semiconductor Elect Ltd Procede ameliore de montage de pastilles dans des processus de technologie a pastilles a protuberances
JP3581086B2 (ja) * 2000-09-07 2004-10-27 松下電器産業株式会社 半導体装置
JP2002093831A (ja) * 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6465885B1 (en) * 2000-10-18 2002-10-15 Jiahn-Chang Wu Positioning of soldering pads in semiconductor diode package
US6689640B1 (en) * 2000-10-26 2004-02-10 National Semiconductor Corporation Chip scale pin array
US6885106B1 (en) * 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
JP2002208656A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6828663B2 (en) 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
SG100635A1 (en) * 2001-03-09 2003-12-26 Micron Technology Inc Die support structure
GB2374419B (en) * 2001-03-09 2004-12-29 Zellweger Analytics Ltd Electrochemical gas sensor
US6798055B2 (en) 2001-03-12 2004-09-28 Micron Technology Die support structure
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
KR100422343B1 (ko) * 2001-05-10 2004-03-10 주식회사 하이닉스반도체 적층 패키지 구조 및 제조방법
JP4790157B2 (ja) * 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
JP4126891B2 (ja) * 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
US7605479B2 (en) * 2001-08-22 2009-10-20 Tessera, Inc. Stacked chip assembly with encapsulant layer
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6946323B1 (en) 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
US6916682B2 (en) 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
TW529141B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Stacking type multi-chip package and its manufacturing process
US6858932B2 (en) 2002-02-07 2005-02-22 Freescale Semiconductor, Inc. Packaged semiconductor device and method of formation
US6982485B1 (en) 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
US7154171B1 (en) 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US6979904B2 (en) * 2002-04-19 2005-12-27 Micron Technology, Inc. Integrated circuit package having reduced interconnects
DE10240460A1 (de) 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
EP1556895A4 (en) * 2002-10-08 2009-12-30 Chippac Inc SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY
KR100618812B1 (ko) * 2002-11-18 2006-09-05 삼성전자주식회사 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
US6879047B1 (en) 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
WO2004077559A1 (en) * 2003-02-27 2004-09-10 Infineon Technologies Ag Integrated circuit package and method for producing it
DE10310617B4 (de) * 2003-03-10 2006-09-21 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
TWI220781B (en) * 2003-04-28 2004-09-01 Advanced Semiconductor Eng Multi-chip package substrate for flip-chip and wire bonding
US20040217488A1 (en) * 2003-05-02 2004-11-04 Luechinger Christoph B. Ribbon bonding
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
CN100413060C (zh) * 2003-09-04 2008-08-20 松下电器产业株式会社 半导体装置
DE10352946B4 (de) 2003-11-11 2007-04-05 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
FR2863390B1 (fr) * 2003-12-08 2006-03-24 Kingpak Tech Inc Petite carte memoire
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
JP2005197491A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
DE102004005586B3 (de) * 2004-02-04 2005-09-29 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben
US7126829B1 (en) 2004-02-09 2006-10-24 Pericom Semiconductor Corp. Adapter board for stacking Ball-Grid-Array (BGA) chips
CN1700467A (zh) * 2004-05-20 2005-11-23 株式会社东芝 半导体器件
US20050260789A1 (en) * 2004-05-21 2005-11-24 Texas Instruments Incorporated Method and system for applying an adhesive substance on an electronic device
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050269692A1 (en) 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
US7253511B2 (en) 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US7095096B1 (en) 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
TWI250592B (en) * 2004-11-16 2006-03-01 Siliconware Precision Industries Co Ltd Multi-chip semiconductor package and fabrication method thereof
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TWI442520B (zh) 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
JP2008535273A (ja) 2005-03-31 2008-08-28 スタッツ・チップパック・リミテッド 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7846775B1 (en) 2005-05-23 2010-12-07 National Semiconductor Corporation Universal lead frame for micro-array packages
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
TWI303873B (en) 2005-09-23 2008-12-01 Freescale Semiconductor Inc Method of making stacked die package
KR20070095504A (ko) * 2005-10-14 2007-10-01 인티그런트 테크놀로지즈(주) 적층형 집적회로 칩 및 패키지.
US7323968B2 (en) * 2005-12-09 2008-01-29 Sony Corporation Cross-phase adapter for powerline communications (PLC) network
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20070152314A1 (en) * 2005-12-30 2007-07-05 Intel Corporation Low stress stacked die packages
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) * 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7485502B2 (en) * 2006-01-31 2009-02-03 Stats Chippac Ltd. Integrated circuit underfill package system
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US20070200253A1 (en) * 2006-02-28 2007-08-30 Gogoi Bishnu P Electronic assembly and method for forming the same
JP4881044B2 (ja) * 2006-03-16 2012-02-22 株式会社東芝 積層型半導体装置の製造方法
US7462509B2 (en) * 2006-05-16 2008-12-09 International Business Machines Corporation Dual-sided chip attached modules
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8030761B2 (en) * 2007-05-23 2011-10-04 United Test And Assembly Center Ltd. Mold design and semiconductor package
JP4121543B1 (ja) * 2007-06-18 2008-07-23 新光電気工業株式会社 電子装置
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
CN101615587A (zh) * 2008-06-27 2009-12-30 桑迪士克股份有限公司 半导体装置中的导线层叠式缝线接合
US8923004B2 (en) * 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
WO2010029726A1 (ja) * 2008-09-11 2010-03-18 住友ベークライト株式会社 半導体装置および半導体装置に用いる樹脂組成物
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
US8022539B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Integrated circuit packaging system with increased connectivity and method of manufacture thereof
JP2010278318A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
CN102208396A (zh) * 2010-03-30 2011-10-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
JP5707902B2 (ja) * 2010-12-02 2015-04-30 ソニー株式会社 半導体装置及びその製造方法
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8969730B2 (en) * 2012-08-16 2015-03-03 Apple Inc. Printed circuit solder connections
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP2014170686A (ja) 2013-03-04 2014-09-18 Toshiba Corp 表示素子の製造方法、表示素子及び表示装置
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
TWI591352B (zh) 2013-06-07 2017-07-11 金士頓數位股份有限公司 測試裝置
US8981541B2 (en) * 2013-07-10 2015-03-17 Freescale Semiconductor, Inc. Quad flat semiconductor device with additional contacts
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
KR102311677B1 (ko) * 2014-08-13 2021-10-12 삼성전자주식회사 반도체소자 및 그 제조방법
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10834826B2 (en) * 2016-02-25 2020-11-10 Huawei Technologies Co., Ltd. Glue dispensing method and circuit board
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US20180088628A1 (en) * 2016-09-28 2018-03-29 Intel Corporation Leadframe for surface mounted contact fingers
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN107324274B (zh) * 2017-07-13 2024-04-05 中国工程物理研究院电子工程研究所 用于sip三维集成的封装载体
KR20210104364A (ko) 2020-02-17 2021-08-25 삼성전자주식회사 반도체 패키지
CN112786555A (zh) * 2021-01-12 2021-05-11 杰群电子科技（东莞）有限公司 一种功率模块封装结构及功率模块制造方法
CN115565893A (zh) * 2022-12-06 2023-01-03 深圳宏芯宇电子股份有限公司 封装方法、封装设备及塑封元件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987840A (ja) * 1982-11-10 1984-05-21 Toray Silicone Co Ltd 半導体装置
JPS6384128A (ja) * 1986-09-29 1988-04-14 Oki Electric Ind Co Ltd 混成集積回路装置
JPS63104343A (ja) * 1986-10-21 1988-05-09 Mitsubishi Electric Corp 半導体装置
JPH01122459A (ja) * 1987-11-07 1989-05-15 Alps Electric Co Ltd 光書込みヘッド
JPH0428260A (ja) * 1990-05-23 1992-01-30 Matsushita Electric Ind Co Ltd 半導体チップの実装方法
JPH04154157A (ja) * 1990-10-18 1992-05-27 Fujitsu Miyagi Electron:Kk 半導体装置の製造方法
JP3225062B2 (ja) * 1991-08-05 2001-11-05 ローム株式会社 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH0689914A (ja) * 1992-09-09 1994-03-29 Kawasaki Steel Corp 半導体装置の封止方法
JPH06177323A (ja) * 1992-12-02 1994-06-24 Nippon Chemicon Corp 半導体回路装置
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5385869A (en) * 1993-07-22 1995-01-31 Motorola, Inc. Semiconductor chip bonded to a substrate and method of making
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
GB9502178D0 (en) * 1995-02-03 1995-03-22 Plessey Semiconductors Ltd MCM-D Assemblies
JPH09213829A (ja) * 1995-06-06 1997-08-15 Circuit Components Inc Ｂｇａ型ｉ／ｏフォーマットを使用した高性能デジタルｉｃパッケージ及びバイメタル充填バイア技術による単層セラミックス基板
US5697148A (en) * 1995-08-22 1997-12-16 Motorola, Inc. Flip underfill injection technique
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150346A (ja) * 1999-09-03 2007-06-14 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6621172B2 (en) * 1999-09-03 2003-09-16 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
KR100387451B1 (ko) * 1999-10-14 2003-06-18 미쓰비시 덴끼 엔지니어링 가부시키가이샤 반도체 장치 및 그 제조방법
JP2001298039A (ja) * 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd 半導体装置
US8223578B2 (en) 2000-05-26 2012-07-17 Renesas Electronics Corporation Semiconductor device including multi-chip
US6587393B2 (en) 2000-05-26 2003-07-01 Hitachi, Ltd. Semiconductor device including multi-chip
US6411561B2 (en) 2000-05-26 2002-06-25 Hitachi, Ltd. Semiconductor device including multi-chip
US6847575B2 (en) 2000-05-26 2005-01-25 Renesas Technology Corp. Semiconductor device including multi-chip
US8711650B2 (en) 2000-05-26 2014-04-29 Renesas Electronics Corporation Semiconductor device including multi-chip
US6392950B2 (en) 2000-05-26 2002-05-21 Hitachi, Ltd. Semiconductor device including multi-chip
US7554872B2 (en) 2000-05-26 2009-06-30 Renesas Technology Corp. Semiconductor device including multi-chip
KR100374542B1 (ko) * 2000-11-02 2003-03-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
US6951774B2 (en) 2001-04-06 2005-10-04 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
KR100708043B1 (ko) * 2001-08-17 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
JP2003086758A (ja) * 2001-09-10 2003-03-20 Mitsubishi Electric Corp 半導体装置の製造方法、製造装置、及び、半導体装置
JP2006504275A (ja) * 2002-10-29 2006-02-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 熱可塑性物質からなるアンダーフィル材を有する電子部品、およびその製造方法
US6841884B2 (en) 2002-11-12 2005-01-11 Oki Electric Industry Co., Ltd. Semiconductor device
US6992396B2 (en) 2002-12-27 2006-01-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7221041B2 (en) * 2003-07-29 2007-05-22 Advanced Semiconductor Engineering, Inc. Multi-chips module package and manufacturing method thereof
JP2005191229A (ja) * 2003-12-25 2005-07-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US7239164B2 (en) 2004-08-04 2007-07-03 Sharp Kabushiki Kaisha Stack type semiconductor apparatus package and manufacturing method thereof
JP4565931B2 (ja) * 2004-08-25 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006066551A (ja) * 2004-08-25 2006-03-09 Renesas Technology Corp 半導体装置の製造方法
JP2007181091A (ja) * 2005-12-28 2007-07-12 Nippon Dempa Kogyo Co Ltd ２周波切替型の水晶発振器
JP2008069291A (ja) * 2006-09-15 2008-03-27 Shin Etsu Chem Co Ltd 半導体封止用液状エポキシ樹脂組成物及び半導体装置
JP2008258318A (ja) * 2007-04-03 2008-10-23 Sanyo Electric Co Ltd 半導体チップ及びその実装方法、半導体装置
JP2009016957A (ja) * 2007-06-29 2009-01-22 Kyocera Kinseki Corp 圧電発振器
JP2009092545A (ja) * 2007-10-10 2009-04-30 Panasonic Corp 角速度および加速度検出用複合センサ
US9069000B2 (en) 2007-10-10 2015-06-30 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration
US9453851B2 (en) 2007-10-10 2016-09-27 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration
JP2011066231A (ja) * 2009-09-17 2011-03-31 Sharp Corp 太陽電池モジュールおよび太陽電池モジュールの製造方法
JP2011082555A (ja) * 2010-12-20 2011-04-21 Renesas Electronics Corp 半導体装置
JP2015093475A (ja) * 2013-11-14 2015-05-18 株式会社デンソー モールドパッケージおよびその製造方法
JP2014057107A (ja) * 2013-12-20 2014-03-27 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
EP0915505A1 (en) 1999-05-12
DE69834702D1 (de) 2006-07-06
TW406382B (en) 2000-09-21
EP0915505B1 (en) 2006-05-31
DE69834702T2 (de) 2007-05-03
US6157080A (en) 2000-12-05

Similar Documents

Publication Publication Date Title
JPH11219984A (ja) 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US7075183B2 (en) Electronic device
JP3597754B2 (ja) 半導体装置及びその製造方法
JP5420505B2 (ja) 半導体装置の製造方法
US8710651B2 (en) Semiconductor device and method for manufacturing the same
US5847456A (en) Semiconductor device
JPH0888245A (ja) 半導体装置
WO1997020347A1 (en) Semiconductor device, process for producing the same, and packaged substrate
US6589812B2 (en) Pre-applied adhesion promoter
JP2004303861A (ja) 半導体装置およびその製造方法
JPH09237807A (ja) 放熱性樹脂封止型半導体装置の製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2000208675A (ja) 半導体装置およびその製造方法
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP3332555B2 (ja) 半導体装置およびその製造方法
JPWO2004030075A1 (ja) 半導体装置の製造方法
JPH0964080A (ja) 半導体装置及びその製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
JPH11260945A (ja) 半導体装置の実装構造及び実装方法
JP3063691B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
JP2002217232A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040615

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040630

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040730