JP2014170686A - 表示素子の製造方法、表示素子及び表示装置 - Google Patents

表示素子の製造方法、表示素子及び表示装置 Download PDF

Info

Publication number
JP2014170686A
JP2014170686A JP2013042249A JP2013042249A JP2014170686A JP 2014170686 A JP2014170686 A JP 2014170686A JP 2013042249 A JP2013042249 A JP 2013042249A JP 2013042249 A JP2013042249 A JP 2013042249A JP 2014170686 A JP2014170686 A JP 2014170686A
Authority
JP
Japan
Prior art keywords
layer
resin
region
peeling
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013042249A
Other languages
English (en)
Inventor
Kentaro Miura
健太郎 三浦
Tatsunori Sakano
竜則 坂野
Tomomasa Ueda
知正 上田
Nobumi Saito
信美 斉藤
Shintaro Nakano
慎太郎 中野
Yuya Maeda
雄也 前田
Hajime Yamaguchi
一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013042249A priority Critical patent/JP2014170686A/ja
Priority to US14/171,947 priority patent/US9640718B2/en
Priority to EP14154295.1A priority patent/EP2775544A2/en
Priority to TW103104407A priority patent/TW201448202A/zh
Priority to KR1020140021965A priority patent/KR20140109271A/ko
Priority to CN201410074883.0A priority patent/CN104037362A/zh
Publication of JP2014170686A publication Critical patent/JP2014170686A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】信頼性が高い表示素子の製造方法、表示素子及び表示装置を提供する。
【解決手段】
実施形態によれば、基体の主面の上に剥離層を形成する工程と、樹脂層を形成する工程と、バリア層を形成する工程と、配線層を形成する工程と、表示層を形成する工程と、剥離する工程と、を含む表示素子の製造方法が提供される。前記主面は、前記表示素子の表示領域に対応する第１領域と、前記第１領域の周りに設けられた第２領域と、前記第１領域と前記第２領域との間に設けられた第３領域と、を含む。前記樹脂層は、前記第１領域の上に形成された第１樹脂部と、前記第２領域の上に形成された第２樹脂部とを含む。前記樹脂層は、第１透水率を有する。前記バリア層は、前記第１透水率よりも低い第２透水率を有する。
【選択図】図１

Description

本発明の実施形態は、表示素子の製造方法、表示素子及び表示装置に関する。
モバイル機器の急速な広がりとともに、可撓性を持つシートタイプの表示素子へのニーズが高まっている。このような表示素子において、信頼性の向上が求められている。
特開２０１１−２４３５８３号公報
本発明の実施形態は、信頼性が高い表示素子の製造方法、表示素子及び表示装置を提供する。
本発明の実施形態によれば、剥離層を形成する工程と、樹脂層を形成する工程と、バリア層を形成する工程と、配線層を形成する工程と、表示層を形成する工程と、剥離する工程と、を含む表示素子の製造方法が提供される。前記剥離層を形成する工程においては、基体の主面の上に、第１線膨張係数を有する剥離層を形成する。前記主面は、前記表示素子の表示領域に対応する第１領域と、前記第１領域の周りに設けられた第２領域と、前記第１領域と前記第２領域との間に設けられた第３領域と、を含む。前記剥離層を形成する工程においては、前記第１領域の上に位置する第１剥離部と、前記第２領域の上に位置する第２剥離部と、前記第３領域の上に位置する第３剥離部と、を含む剥離層を形成する。前記樹脂層を形成する工程においては、前記剥離層の上に、前記第１剥離部の上に位置する第１樹脂部と、前記第２剥離部の上に位置する第２樹脂部と、を含み、第１透水率と、前記第１線膨張係数とは異なる第２線膨張係数と、を有する樹脂層を形成する。前記バリア層を形成する工程においては、前記第１樹脂部、前記第２樹脂部及び前記第３剥離部の上に、前記第１透水率よりも低い第２透水率を有するバリア層を形成する。前記配線層を形成する工程においては、前記バリア層の上に配線層を形成する。前記表示層を形成する工程においては、第１樹脂部上の前記配線層の少なくとも一部の上に表示層を形成する。前記剥離する工程においては、前記第１剥離部を前記第１樹脂部から剥離し、前記第２剥離部を前記第２樹脂部から剥離する。
図１（ａ）〜図１（ｃ）は、第１の実施形態に係る表示素子を示す模式図である。 図２（ａ）〜図２（ｄ）は、第１の実施形態に係る表示素子の製造方法を示す工程順模式的断面図である。 図３（ａ）〜図３（ｄ）は、第１の実施形態に係る表示素子の製造方法を示す工程順模式的断面図である。 図４（ａ）〜図４（ｄ）は、第１の実施形態に係る表示素子の製造方法を示す工程順模式的断面図である。 図５（ａ）及び図５（ｂ）は、第１の実施形態に係る表示素子の製造方法を示す工程順模式的平面図である。 図６（ａ）及び図６（ｂ）は、第１の実施形態に係る表示素子の製造方法を示す工程順模式的平面図である。 図７（ａ）〜図７（ｃ）は、第２の実施形態に係る表示装置及びその製造方法を示す工程順模式的断面図である。 図８（ａ）及び図８（ｂ）は、第２の実施形態に係る別の表示装置及びその製造方法を示す工程順模式的断面図である。 図９（ａ）〜図９（ｄ）は、第２の実施形態に係る別の表示装置及びその製造方法を示す工程順模式的断面図である。 図１０（ａ）〜図１０（ｄ）は、第２の実施形態に係る別の表示装置を示す模式図である。 第３の実施形態に係る表示素子を示す模式的断面図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）〜図１（ｃ）は、第１の実施形態に係る表示素子を例示する模式図である。 図１（ａ）は、表示素子１１０の模式的平面図である。図１（ｂ）は、図１（ａ）のＡ１−Ａ２線断面図である。図１（ｃ）は、図１（ｂ）の一部の拡大図である。
図１（ａ）に表したように、表示素子１１０は、表示領域Ｄａと、周辺領域Ｐａとを有する。表示領域Ｄａにおいて、表示が行われる。周辺領域Ｐａは、表示領域Ｄａの周りに設けられている。
図１（ｂ）に表したように、表示素子１１０は、樹脂層２０と、バリア層３１と、配線層４０と、表示層５０と、第１保護層３２と、を含む。樹脂層２０の上に、バリア層３１が設けられる。バリア層３１の上に、配線層４０が設けられる。配線層４０の一部の上に、表示層５０が設けられる。表示層５０及び配線層４０の一部の上に、第１保護層３２が設けられる。
本願明細書において、「上に設けられる」状態は、直接接して設けられる状態の他に、間に他の層が挿入される状態も含む。
樹脂層２０から表示層５０に向かう方向を積層方向（Ｚ軸方向）とする。Ｚ軸方向と直交する１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向と直交する方向をＹ軸方向とする。
樹脂層２０は、第１樹脂部２１と第２樹脂部２２とを含む。積層方向に対して垂直な平面に投影したときに、第１樹脂部２１は、表示領域Ｄａと重なる。第２樹脂部２２は、周辺領域Ｐａの一部に対応する位置に設けられる。
樹脂層２０は、例えば、耐熱性、耐薬品性、寸法安定性を有することが好ましい。樹脂層２０には、例えば、ポリイミド樹脂が用いられる。樹脂層２０には、例えば、アクリル、アラミド、エポキシ、環状ポリオレフィン、または、液晶ポリマーを用いてもよい。樹脂層２０には、高耐熱性樹脂を用いてもよい。この高耐熱性樹脂として、例えば、パラキシリレン系樹脂、フッ素系樹脂、ポリエーテルサルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、及び、ポリエーテルエーテルケトン（ＰＥＥＫ）の少なくともいずれかを用いることができる。
例えば、表示素子１１０において、樹脂層２０側から光を取り出す構造とする場合は、樹脂層２０は、可視光領域において透光性を有することが好ましい。この場合、樹脂層２０には、例えば、透明ポリイミド樹脂、または、透明アラミド樹脂が用いられる。
バリア層３１は、第１樹脂部２１及び第２樹脂部２２の上に設けられる。バリア層３１は、第１樹脂部２１の第１側面２１ｓを覆う。この例では、バリア層３１は、第２樹脂部２２の第２側面２２ｓも覆っている。バリア層３１は、例えば、第１樹脂部２１と第２樹脂部２２との間にも設けられる。
バリア層３１の透水率（第２透水率）は、樹脂層２０の透水率（第１透水率）よりも低い。バリア層３１は、例えば、樹脂層２０よりも酸素透過率が低い。バリア層３１には、無機材料が用いられる。この無機材料として、例えば、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯｘＮｙ）、シリコン酸化膜（ＳｉＯｘ）及びアルミ酸化膜（ＡｌＯｘ）の少なくともいずれかが用いられる。
バリア層３１は、例えば、無機膜と有機樹脂膜との積層膜を有してもよい。これにより、応力が緩和され、クラックの発生が抑制される。この有機樹脂膜には、例えば、ポリイミド、アクリル、または、パラキシリレン系樹脂などが用いられる。バリア層３１として積層膜を用いる場合には、バリア層３１の最上層には、シリコン酸化膜（ＳｉＯｘ）やアルミ酸化膜（ＡｌＯｘ）などの無機材料を用いることが好ましい。
表示層５０は、第１樹脂部２１の一部の上に設けられる。表示層５０は、例えば、有機発光層を含む。表示層５０は、例えば、配線層４０を介して供給される電圧及び電流の少なくともいずれかに応じて、透過率、反射率、散乱率、吸収率、及び、屈折率の少なくともいずれかを含む光学特性の変化、及び、光の放出の少なくともいずれかを生じる層を含んでもよい。表示層５０は、例えば、表示のための光を放出する。表示層５０は、光をスイッチングしても良い。例えば、表示層５０は、光を変調しても良い。
第１保護層３２には、例えば、無機材料が用いられる。無機材料には、例えば、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯｘＮｙ）、シリコン酸化膜（ＳｉＯｘ）及びアルミ酸化膜（ＡｌＯｘ）の少なくともいずれかが用いられる。第１保護層３２には、バリア層３１と同じ材料を用いてもよいし、異なる材料を用いてもよい。第１保護層３２の透水率（第３透水率）は、例えば、樹脂層２０の透水率（第１透水率）よりも低い。
図１（ｂ）に表したように、表示素子１１０においては、表示領域Ｄａに、樹脂層２０（第１樹脂部２１）と表示層５０とが設けられている。樹脂層２０は、水分や酸素の侵入を十分に抑制することができない場合がある。表示素子１１０においては、第１樹脂部２１の第１側面２１ｓを、バリア層３１で覆っているため、例えば、第１側面２１ｓから、水分や酸素が第１樹脂部２１に侵入することを抑制できる。従って、配線層４０や表示層５０に水分や酸素が浸入することが抑制されるので、表示素子１１０においては、高い信頼性が得られる。
この例では、表示素子１１０は、接着層６０と支持体７０とをさらに含んでいる。
接着層６０は、支持体７０と第１保護層３２との間に設けられる。この例では、支持体７０は、接着層６０により第１保護層３２に接着されている。
接着層６０には、例えば、感圧型の材料、熱硬化性材料、または、紫外線硬化性材料、などが用いられる。接着層６０には、透水率が低い材料を用いることが好ましい。接着層６０には、例えば、エポキシ樹脂やアクリル樹脂が用いられる。接着層６０に熱硬化性材料を用いる場合、１００℃程度の温度で硬化することが望ましい。これにより、表示層５０の劣化が抑制できる。
接着層６０の厚さは、例えば、５００ｎｍ以上５０μｍである。接着層６０の厚さをこの範囲とすることで、接着層６０に含まれる水や酸素が低減される。また、接着層６０からの水分や酸素の侵入を抑制できる。
接着層６０は、例えば、水分吸着剤または乾燥剤を含んでもよい。これにより、接着層６０の信頼性が高まる。
支持体７０には、例えば、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯｘＮｙ）、シリコン酸化膜（ＳｉＯｘ）及びアルミ酸化膜（ＡｌＯｘ）の少なくともいずれかが用いられる。支持体７０は、水分や酸素に対して高いバリア性を有することが好ましい。支持体７０は、例えば、可撓性を有していても良い。支持体７０には、例えば、フィルムが用いられる。このフィルムの厚さは、例えば、１０μｍ以上２５０μｍ以下である。ディスプレイの柔軟性が求められる用途では、１００μｍ以下が望ましい。
表示素子１１０においては、例えば、第１透水率を有する樹脂層２０と、樹脂層２０の上に設けられ第１透水率よりも低い第２透水率を有するバリア層３１と、バリア層３１の上に設けられた表示層５０と、が設けられている。また、樹脂層２０から表示層５０に向かう第１方向に対して交差する第２方向において離間する回路基板２２０と、回路基板２２０の上に設けられ第１透水率よりも低い第３透水率を有する第１保護層３２と、配線層４０と、がさらに設けられる。配線層４０は、例えば、バリア層３１と表示層４０との間に設けられた第１部分と、回路基板２２０と第１保護層３２との間に設けられた第２部分と、を含む。第２方向に対して垂直な平面に投影したときに、配線層４０の第２部分は、樹脂層２０と重なる。
表示装置１１０においては、例えば、配線層４０の第２部分が、第１部分よりも下側（積層方向と反対側）に位置する構造となっている。このため、実装時の歩留まりが向上する。
図１（ｃ）は、表示領域Ｄａを含む部分αを拡大した模式的断面図である。
図１（ｃ）に表したように、配線層４０は、例えば、薄膜トランジスタ９０（ＴＦＴ）を含む。薄膜トランジスタ９０は、ゲート電極９１、ゲート絶縁膜４１、チャネル層９２、チャネル保護層４２、ソース電極９３及びドレイン電極９４を含む。配線層４０は、さらに、パッシベーション層４３、平坦化層４４、画素電極４５及びバンク４６を含む。
例えば、バリア層３１の上に、ゲート電極９１が形成される。このときに、ゲート電極９１と接続されたゲート配線（図示しない）も形成される。ゲート電極９１及びゲート配線は、例えば、スパッタリング法等により金属薄膜を形成し、フォトリソグラフィ法等で形成したレジストパターンをマスクとして用い、金属薄膜の一部をエッチングすることで形成される。金属薄膜には、例えば、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ及びＡｇのいずれか、または、これらのいずれかを含む合金が用いられる。金属薄膜には、単層膜または積層膜を用いることができる。
ゲート電極９１及びバリア層３１の上に、ゲート絶縁膜４１が形成される。ゲート絶縁膜４１は、例えば、化学気相成長法（ＣＶＤ）、原子層堆積法（ＡＬＤ）、またはスパッタリング法により形成される。ゲート絶縁膜４１には、例えば、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯｘＮｙ）、シリコン酸化膜（ＳｉＯｘ）及びアルミ酸化膜（ＡｌＯｘ）の少なくともいずれかが用いられる。
ゲート絶縁膜４１の上に、チャネル層９２が形成される。チャネル層９２は、例えば、ゲート絶縁膜４１の上に、スパッタリング法等によってチャネル膜を形成し、フォトリソグラフィ法等でパターニングすることで形成される。
チャネル層９２となるチャネル膜には、例えば、酸化物半導体材料が用いられる。チャネル膜には、例えば、ＩｎＧａＺｎＯが用いられる。チャネル膜には、例えば、ＩｎＳｎＺｎＯ、ＩｎＯまたはＩｎＺｎＯを用いてもよい。チャネル膜には、例えば、有機半導体材料、ポリシリコンまたはアモルファスシリコンを用いてもよい。有機半導体材料には、例えば、ペンタセンを用いることができる。チャネル層９２にアモルファスシリコンを用いる場合、例えば、ソース電極９３及びドレイン電極９４とのコンタクトのためにｎ＋ａ−Ｓｉ層を形成する。
チャネル層９２及びゲート絶縁膜４１の上に、例えば、チャネル保護層４２が形成される。チャネル保護層４２には、例えば、シリコン酸化膜（ＳｉＯｘ）やアルミ酸化膜（ＡｌＯｘ）が用いられる。バリア性を高めるために、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯｘＮｙ）、シリコン酸化膜（ＳｉＯｘ）及びアルミ酸化膜（ＡｌＯｘ）の少なくとも２つの膜を含む積層膜を用いてもよい。例えば、スパッタリング法等によってチャネル保護層４２となるチャネル保護膜を形成し、そのチャネル保護膜にコンタクトホールを形成して、チャネル保護層４２が形成される。同時に、チャネル保護膜にゲート配線とのコンタクトホールを形成してもよい。裏面露光を用いたセルフアライン法によるパターニングを行ってチャネル保護層４２を形成してもよい。これにより、加工精度が向上し、例えば、微細な薄膜トランジスタ９０を得ることができる。
チャネル保護層４２を用いないバックチャネルカット型の薄膜トランジスタ９０を用いてもよい。チャネル層９２に酸化物半導体材料を用いる場合には、バックチャネル界面の特性が、ＴＦＴ特性に大きく影響する。このため、この場合にはチャネル保護層４２を用いることが望ましい。
ソース電極９３、ドレイン電極９４、ソースコンタクト９５、及び、ドレインコンタクト９６は、例えば、同時に形成される。例えば、チャネル保護層４２及びコンタクトホール内に、金属薄膜を形成する。金属薄膜を、フォトリソグラフィ法等でパターニングしてソース電極９３及びドレイン電極９４が形成される。予めマスクを形成した後で、金属薄膜を形成し、このマスクを除去してもよい。
ソース電極９３、ドレイン電極９４、ソースコンタクト９５、及び、ドレインコンタクト９６を、別々に形成してもよい。
金属薄膜には、例えば、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ及びＡｇの少なくともいずれか、またはこれらのいずれかを含む合金が用いられる。金属薄膜には、単層膜または積層膜を用いることができる。
これによって、薄膜トランジスタ９０が形成される。上記においては、ボトムゲート構造の薄膜トランジスタ９０の例について説明したが、他の構造の薄膜トランジスタ９０を用いてもよい。
ソース電極９３、ドレイン電極９４、及び、チャネル保護層４２の上に、パッシベーション層４３が形成される。パッシベーション層４３には、例えば、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯｘＮｙ）、シリコン酸化膜（ＳｉＯｘ）及びアルミ酸化膜（ＡｌＯｘ）の少なくともいずれかの無機材料が用いられる。パッシベーション層４３には、樹脂材料を用いてもよい。この樹脂材料として、例えば、アクリル、エポキシ、ポリイミド、または、パラキシリレン系樹脂が用いられる。
この例では、パッシベーション層４３の上に、平坦化層４４がさらに形成される。平坦化層４４には、例えば、樹脂材料が用いられる。この樹脂材料には、例えば、アクリル、エポキシ、ポリイミド、または、パラキシリレン系樹脂等が用いられる。
平坦化層４４は、着色層を含んでもよい。例えば、平坦化層４４として着色層を形成してもよい。平坦化層４４の一部となる膜と、着色層と、を積層しても良い。着色層は、例えば、フォトリソグラフィ法等で形成することができる。
着色層は、例えば、カラーフィルタとして機能する。画素毎に異なる色の着色層を設けても良い。
着色層は、遮光層（光減衰層）としても機能する。遮光層を設けることで、薄膜トランジスタ９０の特性変動（例えば光リークなど）が抑制される。表示層５０から放出される光が白色の場合、着色層として、例えば、４００ｎｍ程度の波長に対する透過率が低い層を用いてもよい。表示層５０から色光（赤、緑または青など）が放出される場合、着色層は、表示層５０から放出される色光と同じ色とすることが好ましい。薄膜トランジスタ９０と対向する位置に、遮光性（光を減衰させる、例えば黒色層）の着色層を設けてもよい。
パッシベーション層４３の一部、及び、平坦化層４４の一部を除去してコンタクトホールを形成し、ドレイン電極９４を露出させる。例えば、コンタクトホール内及び平坦化層４４の上に、画素電極４５（第１電極）が形成される。画素電極４５には、例えば、透光性の導電膜（例えば、酸化インジウム錫：ＩＴＯや酸化インジウム亜鉛：ＩＺＯ）が用いられる。画素電極４５の表面に、酸素プラズマやＵＶオゾン洗浄等の表面処理を行っても良い。これにより、例えば、正孔の注入効率を向上することができる。
例えば、表示層５０から放出される光が、支持体７０側から出射される場合、平坦化層４４の上にＡｌやＡｇの反射層を形成し、反射層の上にＩＴＯ膜を形成してもよい。
この例では、画素電極４５端部でのショートを防ぐために、バンク４６が形成されている。バンク４６は、平坦化層４４の一部の上において、画素電極４５の端部を覆う。バンク４６には、例えば、ポリイミドやアクリル等の樹脂が用いられる。バンク４６には、例えば、シリコン酸化膜（ＳｉＯｘ）やシリコン窒化膜（ＳｉＮｘ）等の無機材料を用いてもよい。
図１（ｃ）に表したように、表示層５０は、例えば、正孔注入層５１、正孔輸送層５２、有機発光層５３、電子輸送層５４、電子注入層５５、及び、陰極５６（第２電極）を含む。表示層５０は、画素電極４５及びバンク４６の上に、例えば、真空蒸着法により形成される。このとき、正孔注入層５１、正孔輸送層５２、有機発光層５３、電子輸送層５４、電子注入層５５及び陰極５６がこの順に形成される。表示層５０は、例えば、有機電界発光素子（ＯＬＥＤ）の発光部に対応する。
白色発光の有機発光層５３を用いる場合、配線層４０の一部（例えば平坦化層４４）に着色層を用いることで、カラー表示が得られる。例えば、赤、緑及び青の画素毎に、異なる色を発光する有機発光層５３を形成してもよい。この場合、異なる色の有機発光層５３は、例えば、マスク（メタルマスク）を用いて形成してもよい。
薄膜トランジスタ９０をオン状態にして、ソース電極９３と陰極５６とに電圧を印加することで、有機発光層５３に電流が供給され、有機発光層５３から光が放出される。有機発光層５３から放出された光は、例えば、光透過性の、画素電極４５、平坦化層４４、パッシベーション層４３、ゲート絶縁膜４１、バリア層３１、及び、樹脂層２０を通過して表示素子１１０から出射される。すなわち、この例では、下側面（樹脂層２０側の面）が、光出射面となる。
以下、表示素子１１０の製造方法の例について説明する。
図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｄ）及び図４（ａ）〜図４（ｄ）は、第１の実施形態に係る表示素子の製造方法を例示する工程順模式的断面図である。
図５（ａ）及び図５（ｂ）及び図６（ａ）及び図６（ｂ）は、第１の実施形態に係る表示素子の製造方法を例示する工程順模式的平面図である。
図５（ａ）は、図２（ａ）の平面図である。図５（ｂ）は、図２（ｂ）の平面図である。図６（ａ）は、図３（ａ）の平面図である。図６（ｂ）は、図４（ａ）の平面図である。
図２（ａ）及び図５（ａ）に表したように、基体５の主面５ｍｆの上に、剥離層１０を形成する。基体５には、例えば、ガラスが用いられる。ガラスとしては、例えば、耐熱性に優れ、金属汚染が少ないものを用いることができる。例えば、無アルカリガラスが用いられる。
図５（ａ）に表したように、基体５の主面５ｍｆは、第１領域５ａ、第２領域５ｂ及び第３領域５ｃを含む。この例では、主面５ｍｆは、第１領域５ａ〜第３領域５ｃをそれぞれ複数含んでいる。第２領域５ｂは、第１領域５ａの周りに設けられる。第３領域５ｃは、第１領域５ａと第２領域５ｂとの間に設けられる。第１領域５ａは、表示素子１１０の表示領域Ｄａに対応している。第２領域５ｂ及び第３領域５ｃは、表示素子１１０の周辺領域Ｐａに対応している。
図２（ａ）に表したように、この例では、剥離層１０は、複数の第１剥離部１１、複数の第２剥離部１２及び複数の第３剥離部１３を含む。第１剥離部１１は、第１領域５ａの上に設けられる。第２剥離部１２は、第２領域５ｂの上に設けられる。第３剥離部１３は、第３領域５ｃの上に設けられる。図５（ａ）に表したように、積層方向に対して垂直な平面に投影したときに、第３剥離部１３は、第１剥離部１１と第２剥離部１２との間に配置される。
剥離層１０は、第１線膨張係数を有している。第１線膨張係数は、樹脂層２０の第２線膨張係数とは異なる。剥離層１０には、例えば、樹脂層２０との線膨張係数の差が大きい材料が用いられる。例えば、第１線膨張係数は、第２線膨張係数よりも小さい。剥離層１０には、例えば、1μｍの波長の光の吸収が大きい材料を用いることが好ましい。剥離層１０には、例えば、金属、金属酸化物、及び、金属窒化物の少なくともいずれかが用いられる。剥離層１０には、例えば、Ｔｉが用いられる。剥離層１０には、例えば、Ｍｏ、Ｔａ、Ａｌ、Ｗ、Ｃｕ等の金属や、それらのいずれかを含む合金を用いてもよい。
図１（ｂ）及び図５（ｂ）に表したように、剥離層１０の上に、樹脂層２０を形成する。樹脂層２０の第１樹脂部２１は、第１剥離部１１の上に形成される。樹脂層２０の第２樹脂部２２は、第２剥離部１２の上に形成される。この例では、第１樹脂部２１及び第２樹脂部２２は、それぞれ複数形成される。
例えば、第１剥離部１１、第２剥離部１２、及び、第３剥離部１３の上に樹脂層２０となる樹脂膜を形成する。第３剥離部１３の上の樹脂膜を除去し、樹脂膜に溝２０ｄ（凹部）を形成する。これによって、第１樹脂部２１及び第２樹脂部２２が形成される。樹脂層２０は、例えば、第１剥離部１１及び第２剥離部１２の上に選択的に形成してもよい。
樹脂層２０（樹脂膜）の形成には、例えば、印刷法が用いられる。印刷法としては、例えば、スクリーン印刷、オフセット印刷、インクジェット印刷等を用いることができる。 樹脂層２０の形成には、フォトリソグラフィ法を用いてもよい。例えば、感光性樹脂を用いて、現像工程においてパターニングしてもよい。例えば、フォトレジストを用いて、エッチングによりパターニングしてもよい。
樹脂層２０（樹脂膜）の厚さは、例えば、１μｍ以上３０μｍ以下である。樹脂層２０の厚さを５μｍ以上とすることで、例えば、剥離層１０の剥離がより容易になる。樹脂層２０の厚さを２０μｍ以下とすると、例えば樹脂層２０から外部に光を出射する場合であっても、複屈折や吸収等の光学特性の劣化や、吸湿等による寸法安定性の低下を抑制することができる。樹脂膜の厚さが５μｍよりも大きくなるように形成しておき、基体５を剥離した後で、樹脂膜（樹脂層２０）の厚さが２０μｍ以下となるように加工してもよい。
図５（ｂ）に表したように、第１樹脂部２１の周りには第３剥離部１３が配置される。第３剥離部１３の周りには、第２樹脂部２２が配置される。例えば、樹脂層２０の溝２０ｄ（凹部）から、第３剥離部１３が露出している。
積層方向に対して垂直な平面に投影したときの第１樹脂部２１と第２樹脂部２２との間の距離ｄｒは、例えば、１μｍ以上１００μｍ以下である。距離ｄｒは、溝２０ｄ（凹部）の幅（積層方向に対して垂直な方向の長さ）に対応している。距離ｄｒを１μｍ以上とすることで、例えば、以降の工程において、第１樹脂部２１と第２樹脂部２２との間（溝２０ｄ内）へのバリア層３１による水分バリアの効果が十分発揮される。距離ｄｒが１００μｍ以下とすることで、後述するように、剥離層１０の剥離が容易になる。
図２（ｃ）に表したように、第１樹脂部２１、第２樹脂部２２、及び、第３剥離部１３の上に、バリア層３１となるバリア膜を形成する。バリア層３１は、第１樹脂部２１の第１側面２１ｓの上にも形成される。バリア層３１（バリア膜）は、例えば、第３剥離部に接している。
樹脂層２０の形成工程において、第３剥離部１３の上に、樹脂層２０となる有機物がわずかに存在する場合がある。例えば、印刷過程において、意図せずに第３剥離部１３上にわずかに有機物が存在する場合がある。または、エッチング工程において、第３剥離部１３上に樹脂層２０となる材料の残渣（有機物）が残る場合がある。第３剥離部１３上に、残渣などの有機物が存在する状態も、バリア層３１と第３剥離部１３とが接している状態に含まれる。残渣などの有機物は、例えば、電子顕微鏡等で観察されると観察されない場合がある。有機物は、元素分析等で検出される場合もある。
図２（ｄ）に表したように、バリア膜の上に、配線層４０となる配線膜が形成される。
図３（ａ）及び図６（ａ）に表したように、配線膜の一部の上に、表示層５０が形成される。図６（ａ）に表したように、積層方向に対して垂直な平面に投影したときに、表示層５０は、表示領域Ｄａと重なる。
なお、図６（ａ）において、バリア膜（バリア層３１）及び配線膜（配線層４０）は、省略されている。例えば、第１樹脂部２１の外縁は、表示層５０の外縁の外側に位置する。これにより、表示層５０の封止性が高まる。
図３（ｂ）に表したように、表示層５０の上及び配線膜（配線層４０）の上に、第１保護層３２となる第１保護膜が形成される。第１保護膜の形成には、例えば、ＣＶＤやＡＬＤ法を用いる。第１保護膜は、例えば、１００℃程度の温度で形成される。これにより、例えば、表示層５０の劣化が抑制できる。例えば、第１保護膜によって、表示層５０が封止される。
第１保護膜（第１保護層３２）には、例えば、シリコン窒化膜（ＳｉＮｘ）、または、アルミ酸化膜（ＡｌＯｘ）等の無機材料が用いられる。封止性能を向上させるために、第１保護膜として、有機膜と無機膜との積層膜を用いてもよい。この有機膜として、例えば、アクリル、パラキシリレン系樹脂、エポキシ、または、ポリイミドなどを用いることができる。有機層を形成することで、応力を緩和し無機膜のバリア性を向上しやすくなり、平坦化効果でごみによる不良を抑制でき、無機膜のピンホール起因の水、酸素の侵入を抑制する効果がある。
第１保護膜（第１保護層３２）の厚さは、例えば、１μｍ以上３０μｍ以下である。第１保護膜の厚さが１μｍ以上において、例えば、異物等が混入した場合であっても、十分な封止性能を確保することができる。
図３（ｃ）及び図３（ｄ）に表したように、第１保護膜の上に、接着層６０となる接着膜が形成される。接着膜の上に、支持体７０が形成される。
この例では、第１保護膜の全面に接着膜及び支持体７０が形成されている。例えば、後述する実装領域（第１保護層３２の上であって、基体５の第２領域５ｂの一部）を除く領域に、接着膜及び支持体７０を形成してもよい。
図４（ａ）及び図６（ｂ）は、基体５上の複数の表示素子１１０を個片化する工程を例示している。図６（ｂ）において、バリア膜（バリア層３１）、配線膜（配線層４０）、第１保護膜（第１保護層３２）、接着膜（接着層６０）、及び、支持体７０は、省略されている。
図４（ａ）に表したように、基体５の第２領域５ｂに対応する位置において、第２樹脂部２２、バリア膜（バリア層３１）、配線膜（配線層４０）、第１保護膜（第１保護層３２）、接着膜（接着層６０）、及び、支持体７０が分断される。基体５上で分断することで、分断精度が向上する。
図６（ｂ）においては、第２樹脂部２２等は、分断線ＤＬに沿って分断される。
分断においては、例えば、光(第１の光）が照射される。例えば、短パルスのレーザが用いられる。短パルスのレーザを用いることで、過度な熱の発生が抑制される。これにより、例えば、分断の精度が向上し、再現性が向上する。例えば、ピコ秒レーザやフェムト秒レーザを用いることができる。紫外線レーザを用いてもよい。
例えば、ダイシングソー等を用いて機械的に切断してもよい。
図４（ｂ）は、基体５の剥離工程を例示している。
図４（ｂ）に表したように、この例では、基体５を通して剥離層１０に、例えばレーザ等の光(第２の光）が照射される。剥離層１０が光照射により加熱され、例えば熱膨張係数の差により応力が発生する。この応力によって、剥離層１０が樹脂層２０から剥離される。剥離層１０は、例えば、基体５上に残存する。剥離層１０の一部は、加熱により蒸散する場合もある。
第２の光の光源には、例えば、安定して高出力を得られるレーザを用いることが好ましい。例えば、ＹＡＧ等の固体レーザを用い、線状のビームを照射してもよい。
剥離に赤外レーザを用いた場合、線状のビームを所定の照射間隔ｄｘで断続的に照射してもよい。照射間隔ｄｘは、例えば、１００μｍ以下である。照射間隔ｄｘを１００μｍ以下とすることで、レーザが照射されていない領域も同時に剥離される。連続的な照射と断続的な照射とを組み合わせてもよい。
この例では、基体５の第３領域５ｃ上には樹脂層２０が形成されていない。すなわち、積層方向に対して垂直な平面に投影したときに、第１樹脂部２１と第２樹脂部２２との間において、第３剥離部１３は、バリア層３１（バリア膜）と接している。第１樹脂部２１と第２樹脂部２２との間の距離ｄｒを１００μｍ以下とすることで、樹脂層２０が形成されていない部分においても、剥離層１０を剥離させることができる。
第２の光の光源には、例えば、ランプを用いても良い。剥離工程において、マイクロ波を用いてもよい。さらに、電磁波などを用いずに、剥離層１０を機械的に剥離してもよい。
図４（ｃ）に表したように、基体５が剥離されることによって、表示素子１１０が個片化される。バリア膜は、バリア層３１となる。配線膜は、配線層４０となる。第１保護膜は、第１保護層３２となる。接着膜は、接着層６０となる。これによって、表示素子１１０が形成される。
図４（ｄ）に表したように、例えば、剥離層１０が除去されて露出された樹脂層２０の表面上に、第２保護層３３を形成してもよい。第２保護層３３によって、例えば、水分や酸素の侵入が防止される。第２保護層３３には、例えば、シリコン窒化膜（ＳｉＮｘ）やアルミ酸化膜（ＡｌＯｘ）等の無機材料が用いられる。第２保護層３３には、無機膜と有機膜との積層膜を用いてもよい。
剥離層１０を樹脂層２０から剥離する工程、及び、第２保護層３３を形成する工程は、乾燥雰囲気中または減圧中（例えば真空中）で行うことが好ましい。これにより、水分等の侵入を抑制できる。
以上、基体５上に複数の表示素子を形成する例について説明した。基体５上に１つの表示素子を形成する場合にも、上記の製造方法を適用することができる。この場合、分断する工程を省略してもよい。
表示素子１１０の製造方法においては、積層方向に対して垂直な平面に投影したときに、第１樹脂部２１と第２樹脂部２２との間に、樹脂層２０が形成されない領域が設けられている。例えば、樹脂層２０において、第１樹脂部２１と第２樹脂部２２との間の樹脂膜を除去し、樹脂層２０に溝２０ｄ（凹部）形成する。溝２０ｄ内にもバリア層３１が形成されるため、第１樹脂部２１の第１側面２１ｓがバリア層３１で覆われる。これにより、樹脂層２０の側面（第１側面２１ｓ）から表示層５０への水分や酸素の侵入を抑制できる。工程数を大幅に増やすことなく、表示層５０を良好に封止できる。これにより、信頼性の高い表示素子を製造することができる。
表示素子１１０の製造方法においては、樹脂層２０、バリア層３１（バリア膜）、配線層４０（配線膜）、及び、第１保護層３２（第１保護膜）の分断が、基体５の上で実施される。このため、高精度な分断が可能となる。これにより、狭額縁化が可能となる。さらに、歩留まりが向上する。この方法においては、剥離層１０があるため、基体５は分断されない。そのため、除去後の基体５を再利用することができ、コストを削減できる。また、この製造方法においては、表示素子１１０に負荷がかかる工程がないので、信頼性の高い表示素子１１０を得ることができる。
（第２の実施形態）
本実施形態は、第１の実施形態に関して説明した表示素子を含む表示装置及びその製造方法に係る。
図７（ａ）〜図７（ｃ）は、第２の実施形態に係る表示装置及びその製造方法を例示する工程順模式的断面図である。
以下、本実施形態に係る表示装置２００の製造方法の例について説明する。以下に説明する製造方法においては、表示素子１１０の形成工程には、例えば、図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｄ）、及び、図４（ａ）〜図４（ｄ）に関して説明した方法を適用できる。
図７（ａ）に表したように、表示素子１１０において、基体５が除去されて露出したバリア層３１を除去する。これによって、配線層４０が露出する。バリア層３１の除去には、例えば、ＣＨ４やＯ２等を用いたＲＩＥなどのドライエッチングプロセスを用いることができる。
配線層４０を形成においてゲート電極９１を形成するときに、例えば、基体５の第３領域５ｃ上に接続パッドを形成してもよい。接続パッドには、例えば、ゲート電極９１と同じ材料を用いることができる。例えば、バリア層３１が除去されることで、配線層４０の接続パッドが露出する。予め接続パッドを形成しない場合には、例えば、バリア層３１を除去した後で、接続パッドを形成してもよい。
バリア層３１を除去する際に、第１樹脂部２１の一部及び第２樹脂部２２の一部または全部を除去してもよい。樹脂層２０の一部を除去することで、複屈折や吸収等の光学特性の劣化を防止できる。また、樹脂層２０の一部を除去して薄膜化することで、吸湿等による寸法安定性の低下が抑制できる。樹脂層２０の厚さは、例えば、３μｍ以下とすることが好ましい。なお、ボトムエミッション構造の場合、膜厚ｄ（μｍ）、樹脂層２０の垂直方向の複屈折ｘ（ｎｍ）として、ｄ×ｘを２０００以下とすることで、表面に円偏光板などの光学層を付けた時に、斜めから入射した光の反射を十分減らすことができる。
図７（ｂ）に表したように、接続パッドと回路基板２２０とを、接続部材２１０を介して電気的に接続する。接続部材２１０には、例えば、異方性導電膜（ＡＣＦ）が用いられる。回路基板２２０には、例えば、フレキシブルプリント基板（ＦＰＣ）が用いられる。回路基板２２０は、例えば、駆動部２３０と接続される。駆動部２３０等により、外部からの信号の入力（及び出力）が可能となる。これによって、表示装置２００が形成される。接続パッドのサイズは、例えば、１００μｍ以下とすることが好ましい。それによって、基板５からの剥離において、歩留まりを高くすることができる。
表示装置２００においては、基体５を除去した面に駆動部２３０を実装している。そのため、支持体７０を除去した面に駆動部２３０を実装する場合と比べて、支持体７０の接着工程が簡略化される。また、基体５を除去した面に駆動部２３０を実装しているため、設計の自由度が向上する。
図７（ｃ）に表したように、表示装置２００において、樹脂層２０側から光を外部に出射する場合において、表示層５０と対向する位置に光学層２４０を設けてもよい。光学層２４０には、例えば、円偏光板が用いられる。これにより外光の反射を抑制できる。この例では、光学層２４０は、回路基板２２０を覆うように設けられる。光学層２４０により、回路基板２２０の剥がれを抑制できる。光学層２４０として、水及び酸素に対するバリア性が高いものを用いる場合には、パネルの信頼性が向上する。また、接続部材２１０を実装した後でバリア層３１を形成する場合においても、パネルの信頼性が向上する。
図８（ａ）及び図８（ｂ）は、第２の実施形態に係る別の表示装置及びその製造方法を例示する工程順模式的断面図である。
以下に説明する、表示装置２０１の製造方法においても、表示素子１１０の形成工程には、例えば、図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｄ）、及び、図４（ａ）〜図４（ｄ）に関して説明した方法を適宜適用できる。
図８（ａ）に表したように、表示素子１１０の形成工程において、例えば、接着層６０（接着膜）及び支持体７０を、第２領域５ｂを除く領域に形成する。例えば、第２領域５ｂ上に設けられた第１保護層３２（第１保護膜）の少なくとも一部を除去して配線層４０（配線膜）を露出させる。第１保護層３２の除去には、例えば、ＣＨ４やＯ２等を用いたＲＩＥなどのドライエッチングプロセスを用いることができる。また、予めマスキングを行った後で、第１保護層３２を形成してもよい。
第１保護層３２の除去は、接着層６０及び支持体７０の形成前、または、形成後に行われる。または、第１保護層３２形成時に、第２領域５ｂを除く領域に、接着層６０及び支持体７０を形成してもよい。接着層６０及び支持体７０を第２領域５ｂ上にも形成し、例えば第１保護層３２を除去するときに、第２領域５ｂ上の接着層６０及び支持体７０を除去してもよい。
図８（ｂ）に表したように、露出した配線層４０と回路基板２２０とを、接続部材２１０を介して接続する。回路基板２２０は、例えば、駆動部２３０と接続される。
基体５を除去する。これによって、表示装置２０１が形成される。
この例では、接着層６０（接着膜）及び支持体７０を形成し、樹脂層２０等を分断した後で、接着層６０の一部、支持体７０の一部、及び、第１保護層３２の一部が除去される。
実施形態は、これに限らない。例えば、接着層６０（接着膜）及び支持体７０を形成する前に、第２領域５ｂ上に形成された第１保護層３２（第１保護膜）を除去し、第１領域５ａ及び第３領域５ｃの上に接着層６０（接着膜）及び支持体７０を形成してもよい。
また、樹脂層２０等の分断は、第１保護層３２の除去前、または除去後に実施できる。
この例では、駆動部２３０を実装した後、基体５が除去される。実施形態はこれに限らない。例えば、基体５を除去した後で、駆動部２３０を実装してもよい。
図９（ａ）〜図９（ｄ）は、第２の実施形態に係る別の表示装置及びその製造方法を例示する工程順模式的断面図である。
以下に説明する表示装置２０２の製造方法においては、表示素子１１０の形成工程には、例えば、図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｄ）、及び、図４（ａ）〜図４（ｄ）に関して説明した方法を適宜適用できる。
図９（ａ）に表したように、表示素子１１０の形成工程において、例えば、第１保護層３２（第１保護膜）を形成した後で、第２領域５ｂ上の第１保護層３２の上に、接続部材２１０を介して駆動部２３０を直接形成する。駆動部２３０には、例えば、薄型のドライバＩＣを用いることができる。ドライバＩＣの厚さは、例えば、１００μｍ以下である。厚さを１００μｍ以下にすることで、表示装置が変形しても割れにくくすることができる。
図９（ｂ）に表したように、第１保護層３２（第１保護膜）及び駆動部２３０の上に、接着層６０（接着膜）及び支持体７０を形成する。支持体７０、接着層６０（接着膜）、配線層４０（配線膜）、バリア層３１（バリア膜）、及び、第２樹脂部２２を分断する。
図９（ｃ）に表したように、基体５を除去し、接続部材２１０で外部回路との接続用の回路基板２２０を接続することで、表示装置２０２が形成される。また、図９（ｄ）に表したように、表示装置２０２において、光学層２４０を形成してもよい。ドライバＩＣを内蔵化しているため、回路基板２２０との接続点数を削減でき、断線等の配線における不良発生を抑制し、信頼性の高い表示装置を提供することができる。
駆動部２３０を支持体７０で覆うことで、駆動部２３０が薄くても割れにくくなる。接着層６０（接着膜）及び支持体７０を、駆動部２３０を除く領域に形成してもよい。
この例では、第１保護層３２（第１保護膜）の一部を除去し、駆動部２３０を実装した後で、接着層６０（接着膜）及び支持体７０を形成している。
実施形態はこれに限らない。例えば、基体５の第１領域５ａ、第２領域５ｂ及び第３領域５ｃの上に、第１保護層３２、接着層６０及び支持体７０を形成した後で、第２領域５ｂ上の第１保護層３２、接着層６０及び支持体７０を除去してもよい。
樹脂層２０等の分断は、駆動部２３０の実装後、または、実装前に実施できる。
図１０（ａ）〜図１０（ｄ）は、第２の実施形態に係る別の表示装置を例示する模式図である。
図１０（ａ）は、表示素子を例示する模式的平面図である。図１０（ａ）は、図６（ｂ）に対応する平面図である。図１０（ｂ）〜図１０（ｄ）は、パッド電極の配置の例を示している。なお、表示装置がパッド電極を含んでいてもよい。または、表示装置がパッド電極を含んでいてもよい。
図１０（ａ）に表したように、表示素子には、パッド領域８０が設けられる。このパッド領域８０において、例えば、表示素子と外部回路とが接続されて表示装置が形成される。
パッド領域８０は、例えば、第２領域５ｂの上（図８（ｂ）参照）、すなわち、第２樹脂部２２の上に設けられる。パッド領域８０は、第３領域５ｃと対応する位置（図７（ｂ）参照）に設けてもよい。
パッド領域８０には、例えば、パッド電極８１とパッド配線８２とが設けられる。図１０（ｂ）〜図１０（ｄ）は、パッド領域８０におけるパッド電極８１及びパッド配線８２の配置の例を示している。
図１０（ｂ）に表したように、パッド領域８０には、複数のパッド電極８１及び複数のパッド配線８２が設けられる。それぞれのパッド電極８１には、パッド配線８２のそれぞれが接続される。この例では、パッド電極８１からパッド配線８２に向かう方向における１つの位置に、複数のパッド電極８１が並んで配置されている。
図１０（ｃ）に表したように、この例では、複数のパッド電極８１のそれぞれは、パッド電極８１からパッド配線８２に向かう方向における２つの位置に配置されている。
図１０（ｄ）に表したように、パッド領域８０にパッド溝８３を設け、このパッド溝８３にパッド電極８１を配置してもよい。パッド溝８３の幅は、例えば、パッド電極８１の幅と同じであってもよいし、異なってもよい。この例では、パッド溝８３の幅は、パッド電極８１の幅と同じである。また、パッド電極８１の形状は、パッド溝８３の形状と同じであってもよいし、異なっていてもよい。この例では、１つのパッド溝８３に複数（３つ）のパッド電極８１が設けられている。例えば、パッド電極８１毎に異なるパッド溝８１を設けてもよい。
（第３の実施形態）
本実施形態は、表示素子１２０に係る。以下に説明する表示素子１２０においては、表示層５０以外の構成については、例えば、図１（ａ）に関して説明した構成を適用できる。ここでは、表示素子１２０の表示層５０について説明する。
図１１は、第３の実施形態に係る表示素子を例示する模式的断面図である。
図１１は、表示素子１２０の表示層５０を例示している。
表示素子１２０においては、表示層５０は、例えば、反射率制御層５７と上部電極５８とを含んでいる。反射率制御層５７は、例えば、マイクロカプセル５７ａを含む。この例では、マイクロカプセル５７ａは、例えば、第１粒子５７ｂと第２粒子５７ｃとを含む。第１粒子５７ｂ及び第２粒子５７ｃは、例えば、電荷を有している。例えば、第１粒子５７ｂと第２粒子５７ｃとは、異なる電荷を有する。第１粒子５７ｂと第２粒子５７ｃとは、異なる光反射率（波長依存性も含め）を有している。反射率制御層５７は、例えば、電気泳動層である。反射率制御層５７は、例えば、支持性を有するフィルムを含んでいてもよい。この場合、表示層５０の上の支持体７０を設けなくてもよい。
上部電極５８と画素電極４５とに印加される電圧により、第１粒子５７ｂ及び第２粒子５７ｃがマイクロカプセル５７ａ内で移動する。第１粒子５７ｂ及び第２粒子５７ｃのマイクロカプセル５７ａ内での分布に応じて、光反射率が変化する。これにより、表示が行われる。
表示素子１２０においては、第１樹脂部２１の第１側面２１ｓをバリア層３１で覆っているため、表示層５０への水分や酸素等の侵入を抑制できる。表示素子１２０においても、高い信頼性が得られる。
この表示素子１２０の製造方法には、図７（ａ）〜図７（ｃ）、図８（ａ）、図８（ｂ）、図９（ａ）、及び、図９（ｂ）に関して説明した製造方法を適用できる。
実施形態に係る製造方法によれば、信頼性が高い表示素子及び表示装置が提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、表示素子の製造方法、表示素子及び表示装置に含まれる、基体、剥離層、樹脂層、バリア層、配線層、表示層、第１保護層、接着層、支持体、第２保護層、接続部材、回路基板、駆動部及び光学層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した表示素子の製造方法、表示素子及び表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示素子の製造方法、表示素子及び表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
５…基体、 ５ａ…第１領域、 ５ｂ…第２領域、 ５ｃ…第３領域、 ５ｍｆ…主面、 １０…剥離層、 １１…第１剥離部、 １２…第２剥離部、 １３…第３剥離部、 ２０…樹脂層、 ２０ｄ…溝、 ２１…第１樹脂部、 ２１ｓ…第１側面、 ２２…第２樹脂部、 ２２ｓ…第２側面、 ３１…バリア層、 ３２…第１保護層、 ３３…第２保護層、 ４０…配線層、 ４１…ゲート絶縁層、 ４２…チャネル保護層、 ４３…パッシベーション層、 ４４…平坦化層、 ４５…画素電極、 ４６…バンク、 ５０…表示層、 ５１…正孔注入層、 ５２…正孔輸送層、 ５３…有機発光層、 ５４…電子輸送層、 ５５…電子注入層、 ５６…陰極、 ５７…反射率制御層、 ５７ａ…マイクロカプセル、 ５７ｂ…第１粒子、 ５７ｃ…第２粒子、 ５８…上部電極、 ６０…接着層、 ７０…支持体、 ９０…薄膜トランジスタ、 ８０…パッド領域、 ８１…パッド電極、 ８２…パッド配線、 ８３…パッド溝、 ９１…ゲート電極、 ９２…チャネル層、 ９３…ソース電極、 ９４…ドレイン電極、 α…部分、 １１０、１２０…表示素子、 ２００、２０１、２０２…表示装置、 ２１０…接続部材、 ２２０…回路基板、 ２３０…駆動部、 ２４０…光学層、 ＤＬ…分断線、 Ｄａ…表示領域、 Ｐａ…周辺領域、 ｄｒ…距離、 ｄｘ…照射間隔

Claims (12)

  1. 表示素子の表示領域に対応する第１領域と、前記第１領域の周りに設けられた第２領域と、前記第１領域と前記第２領域との間に設けられた第３領域と、を含む主面を有する基体の前記主面の上に、前記第１領域の上に位置する第１剥離部と、前記第２領域の上に位置する第２剥離部と、前記第３領域の上に位置する第３剥離部と、を含み第１線膨張係数を有する剥離層を形成する工程と、
    前記剥離層の上に、前記第１剥離部の上に位置する第１樹脂部と、前記第２剥離部の上に位置する第２樹脂部と、を含み第１透水率と、前記第１線膨張係数とは異なる第２線膨張係数と、を有する樹脂層を形成する工程と、
    前記第１樹脂部、前記第２樹脂部及び前記第３剥離部の上に、前記第１透水率よりも低い第２透水率を有するバリア層を形成する工程と、
    前記バリア層の上に配線層を形成する工程と、
    第１樹脂部上の前記配線層の少なくとも一部の上に表示層を形成する工程と、
    前記第１剥離部を前記第１樹脂部から剥離し、前記第２剥離部を前記第２樹脂部から剥離する工程と、
    を備えた表示素子の製造方法。
  2. 前記主面は、複数の前記第１領域を含み、
    前記表示層を形成する工程と、前記剥離する工程との間に、
    前記複数の第１領域の間の前記第２領域において、前記第２樹脂部、前記バリア層及び前記配線層に、前記基体から前記表示層に向かう積層方向に沿う溝を形成して、前記第２樹脂部、前記バリア層及び前記配線層を分断する工程をさらに備えた請求項１記載の表示素子の製造方法。
  3. 前記分断する工程において、前記第２樹脂部、前記バリア層及び前記配線層に、第１の光を照射して前記溝を形成する請求項２記載の表示素子の製造方法。
  4. 前記剥離層を剥離する工程において、第２の光を、前記基体を通して前記剥離層に照射する請求項１〜３のいずれか１つに記載の表示素子の製造方法。
  5. 前記樹脂層を形成する工程は、前記第１領域の上、前記第２領域の上、及び、前記第３領域の上に樹脂膜を形成し、前記第３領域の上の樹脂膜を除去することを含む請求項１〜４のいずれか１つに記載の表示素子の製造方法。
  6. 前記バリア層は、前記第３剥離部に接する請求項１〜５のいずれか１つに記載の表示素子の製造方法。
  7. 前記剥離層は、金属、金属酸化物、及び、金属窒化物の少なくともいずれかを含む請求項１〜６のいずれか１つに記載の表示素子の製造方法。
  8. 前記第１剥離部及び前記第２剥離部の剥離によって露出した前記バリア層の一部を除去して、前記配線層の一部を露出させる工程をさらに備えた請求項１〜７のいずれか１つに記載の表示素子の製造方法。
  9. 前記配線層は、前記第１領域の上に設けられた第１電極を含み、
    前記表示層は、第２電極と、前記第１電極と前記第２電極との間に設けられた有機発光層と、を含む請求項１〜８のいずれか１つに記載の表示素子の製造方法。
  10. 表示素子の表示領域に対応する第１領域と、前記第１領域の周りに設けられた第２領域と、前記第１領域と前記第２領域との間に設けられた第３領域と、を含む主面を有する基体の前記主面の上に、前記第１領域の上に位置する第１剥離部と、前記第２領域の上に位置する第２剥離部と、前記第３領域の上に位置する第３剥離部と、を含み第１線膨張係数を有する剥離層を形成する工程と、
    前記剥離層の上に、前記第１剥離部の上に位置する第１樹脂部と、前記第２剥離部の上に位置する第２樹脂部と、を含み第１透水率と、前記第１線膨張係数とは異なる第２線膨張係数と、を有する樹脂層を形成する工程と、
    前記第１樹脂部、前記第２樹脂部及び前記第３剥離部の上に、前記第１透水率よりも低い第２透水率を有するバリア層を形成する工程と、
    前記バリア層の上に配線層を形成する工程と、
    第１樹脂部上の前記配線層の少なくとも一部の上に表示層を形成する工程と、
    前記第１剥離部を前記第１樹脂部から剥離し、前記第２剥離部を前記第２樹脂部から剥離する工程と、
    を含む表示素子の製造方法によって製造された表示素子。
  11. 請求項１０記載の前記表示素子と、
    前記配線層と電気的に接続された駆動部と、を備えた表示装置。
  12. 第１透水率を有する樹脂層と、
    前記樹脂層の上に設けられ、前記第１透水率よりも低い第２透水率を有するバリア層と、
    前記バリア層の上に設けられた表示層と、
    前記樹脂層から前記表示層に向かう第１方向に対して交差する第２方向において離間する回路基板と、
    前記回路基板の上に設けられ、前記第１透水率よりも低い第３透水率を有する第１保護層と、
    前記バリア層と前記表示層との間に設けられた第１部分と、前記回路基板と前記第１保護層との間に設けられた第２部分と、を含み、
    前記第２方向に対して垂直な平面に投影したときに、前記第２部分が前記樹脂層と重なる配線層と、
    を備えた表示素子。
JP2013042249A 2013-03-04 2013-03-04 表示素子の製造方法、表示素子及び表示装置 Pending JP2014170686A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013042249A JP2014170686A (ja) 2013-03-04 2013-03-04 表示素子の製造方法、表示素子及び表示装置
US14/171,947 US9640718B2 (en) 2013-03-04 2014-02-04 Method for manufacturing display element, display element, and display device
EP14154295.1A EP2775544A2 (en) 2013-03-04 2014-02-07 Method for manufacturing display element, display element, and display device
TW103104407A TW201448202A (zh) 2013-03-04 2014-02-11 顯示元件的製造方法，顯示元件及顯示裝置
KR1020140021965A KR20140109271A (ko) 2013-03-04 2014-02-25 표시 소자의 제조 방법, 표시 소자 및 표시 장치
CN201410074883.0A CN104037362A (zh) 2013-03-04 2014-03-03 用于制造显示元件的方法、显示元件及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013042249A JP2014170686A (ja) 2013-03-04 2013-03-04 表示素子の製造方法、表示素子及び表示装置

Publications (1)

Publication Number Publication Date
JP2014170686A true JP2014170686A (ja) 2014-09-18

Family

ID=50072930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013042249A Pending JP2014170686A (ja) 2013-03-04 2013-03-04 表示素子の製造方法、表示素子及び表示装置

Country Status (6)

Country Link
US (1) US9640718B2 (ja)
EP (1) EP2775544A2 (ja)
JP (1) JP2014170686A (ja)
KR (1) KR20140109271A (ja)
CN (1) CN104037362A (ja)
TW (1) TW201448202A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397001B2 (en) 2014-12-11 2016-07-19 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing electronic device comprising a resin substrate and an electronic component
JP2016173944A (ja) * 2015-03-17 2016-09-29 株式会社ジャパンディスプレイ 表示装置
JP2017032956A (ja) * 2015-08-06 2017-02-09 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US9991326B2 (en) 2015-01-14 2018-06-05 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device comprising flexible substrate and light-emitting element
WO2019064591A1 (ja) * 2017-09-29 2019-04-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法
WO2019069352A1 (ja) * 2017-10-02 2019-04-11 シャープ株式会社 表示デバイスの製造方法、表示デバイスの製造装置
WO2019097849A1 (ja) * 2017-11-14 2019-05-23 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015072770A (ja) * 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス装置及びその製造方法
US9450203B2 (en) 2014-12-22 2016-09-20 Apple Inc. Organic light-emitting diode display with glass encapsulation and peripheral welded plastic seal
WO2017022754A1 (ja) * 2015-08-03 2017-02-09 創光科学株式会社 窒化物半導体ウェハ及びその製造方法、並びに、窒化物半導体紫外線発光素子及び装置
JP6352551B2 (ja) * 2015-10-27 2018-07-04 創光科学株式会社 窒化物半導体紫外線発光装置及びその製造方法
CN105374950A (zh) * 2015-10-30 2016-03-02 上海和辉光电有限公司 一种有机发光器件的制备方法
KR102532303B1 (ko) 2015-11-03 2023-05-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102461970B1 (ko) * 2015-11-27 2022-10-31 엘지디스플레이 주식회사 유기발광 표시장치
CN110164948B (zh) 2019-06-13 2021-12-28 京东方科技集团股份有限公司 一种像素界定层、制作方法和显示面板
US11889742B2 (en) * 2020-11-04 2024-01-30 Samsung Display Co., Ltd. Apparatus of manufacturing display device and method of manufacturing display device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326654B2 (ja) * 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP2001235735A (ja) * 2000-02-23 2001-08-31 Sharp Corp 液晶表示素子
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US7109653B2 (en) * 2002-01-15 2006-09-19 Seiko Epson Corporation Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element
US20040099926A1 (en) * 2002-11-22 2004-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and light-emitting device, and methods of manufacturing the same
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4247016B2 (ja) * 2003-03-10 2009-04-02 Ｔｄｋ株式会社 有機ｅｌ表示装置
JP2005011793A (ja) * 2003-05-29 2005-01-13 Sony Corp 積層構造の製造方法および積層構造、表示素子ならびに表示装置
JP2005085705A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 電気デバイス及びその製造方法、電子機器
JP4731840B2 (ja) 2004-06-14 2011-07-27 キヤノン株式会社 電界効果型トランジスタおよびその製造方法
JP2007027525A (ja) 2005-07-20 2007-02-01 Sony Corp 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
KR100751453B1 (ko) * 2006-06-14 2007-08-23 삼성전자주식회사 표시장치와 이의 제조방법
JP2008268713A (ja) 2007-04-24 2008-11-06 Canon Inc 表示装置およびその製造方法
JP2011023376A (ja) 2007-11-16 2011-02-03 Panasonic Corp フレキシブル半導体装置およびその製造方法
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
KR101617280B1 (ko) * 2009-10-21 2016-05-03 엘지디스플레이 주식회사 플라스틱 기판을 이용한 표시장치 제조 방법
JP5504221B2 (ja) 2011-08-05 2014-05-28 株式会社半導体エネルギー研究所 発光装置及びその作製方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397001B2 (en) 2014-12-11 2016-07-19 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing electronic device comprising a resin substrate and an electronic component
US9991326B2 (en) 2015-01-14 2018-06-05 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device comprising flexible substrate and light-emitting element
US10615243B2 (en) 2015-01-14 2020-04-07 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device comprising flexible substrate and light-emitting element
JP2016173944A (ja) * 2015-03-17 2016-09-29 株式会社ジャパンディスプレイ 表示装置
JP2017032956A (ja) * 2015-08-06 2017-02-09 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US10056438B2 (en) 2015-08-06 2018-08-21 Japan Display Inc. Display device and method of manufacturing the same
WO2019064591A1 (ja) * 2017-09-29 2019-04-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法
WO2019069352A1 (ja) * 2017-10-02 2019-04-11 シャープ株式会社 表示デバイスの製造方法、表示デバイスの製造装置
WO2019097849A1 (ja) * 2017-11-14 2019-05-23 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
EP2775544A2 (en) 2014-09-10
TW201448202A (zh) 2014-12-16
US9640718B2 (en) 2017-05-02
CN104037362A (zh) 2014-09-10
KR20140109271A (ko) 2014-09-15
US20140246685A1 (en) 2014-09-04

Similar Documents

Publication Publication Date Title
JP2014170686A (ja) 表示素子の製造方法、表示素子及び表示装置
US10312476B2 (en) Display device
WO2018179047A1 (ja) 表示装置およびその製造方法
JP5964807B2 (ja) フレキシブル有機電界発光装置及びその製造方法
JP6191260B2 (ja) 電気光学装置、及び電子機器
JP5409315B2 (ja) 表示装置
KR102084395B1 (ko) 유기전계 발광소자 및 이의 제조 방법
JP6113633B2 (ja) 有機ｅｌ表示装置及びその製造方法
TWI485858B (zh) 主動元件陣列基板及其製造方法
CN111512701B (zh) 有机el设备及其制造方法
JP2015060780A (ja) 表示装置の製造方法及び製造システム
US9166097B2 (en) Thin film transistor substrate and manufacturing method thereof, display
KR20170003297A (ko) 유기발광 표시장치
JP6538985B2 (ja) 有機ｅｌデバイスおよびその製造方法
KR20120061377A (ko) 표시 장치 및 표시 장치 제조 방법
JP2018022624A (ja) 表示装置、表示装置の製造方法
WO2019163009A1 (ja) 有機ｅｌデバイスおよびその製造方法
JP2017174641A (ja) 表示装置の製造方法
WO2018179175A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置、コントローラ
JP2020098792A (ja) 有機ｅｌデバイスおよびその製造方法
JP2019117783A (ja) 有機ｅｌデバイスおよびその製造方法
KR20240109332A (ko) 표시 장치 및 이의 제조 방법
KR20190130537A (ko) 유기전계 발광소자 및 이의 제조 방법