JP2007027525A - 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法 - Google Patents

半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法 Download PDF

Info

Publication number
JP2007027525A
JP2007027525A JP2005209410A JP2005209410A JP2007027525A JP 2007027525 A JP2007027525 A JP 2007027525A JP 2005209410 A JP2005209410 A JP 2005209410A JP 2005209410 A JP2005209410 A JP 2005209410A JP 2007027525 A JP2007027525 A JP 2007027525A
Authority
JP
Japan
Prior art keywords
insulating film
film
gate insulating
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005209410A
Other languages
English (en)
Inventor
Norio Kimura
典生 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005209410A priority Critical patent/JP2007027525A/ja
Publication of JP2007027525A publication Critical patent/JP2007027525A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】表面ラフネスを小さく抑えたゲート絶縁膜上に有機半導体材料からなる膜質の良好なチャネル層を形成することが可能で、半導体装置の高性能化を図ることが可能な製造方法を提供する。
【解決手段】基板1上にゲート電極3を形成する。一定方向に配向させた絶縁性配向膜5を、ゲート電極3を覆う状態で基板1上に形成する。絶縁性配向膜5上に絶縁膜7を形成し、絶縁性配向膜5上に絶縁膜7を積層してなるゲート絶縁膜9を形成する。ゲート絶縁膜9上にソース/ドレイン電極11を形成する。ソース/ドレイン電極11を覆う状態でゲート絶縁膜9上に有機半導体材料からなるチャネル層15を形成する。
【選択図】図1

Description

本発明は、有機半導体を利用した半導体装置に好適な半導体装置の製造方法および半導体装置、さらにはこの半導体装置のゲート絶縁膜として好適な絶縁膜の形成方法に関する。
薄膜トランジスタ(thin film transistor)は、電子回路、特にはアクティブマトリックス型のフラットパネルディスプレイにおける画素トランジスタとして広く用いられている。
現在、大部分の薄膜トランジスタは、半導体層(活性層)としてアモルファスシリコンまたは多結晶シリコンを用いるSi系無機半導体トランジスタである。これらの製造は、半導体層の形成に化学気相成長法(Chemical Vapor Deposition;CVD)などの真空処理室を必要とする成膜方法を用いるため、プロセスコストが高い。また、高温での熱処理が必要であることから、基板に耐熱性が要求される。
これに対して、有機半導体を利用した有機薄膜トランジスタは、活性層となる半導体薄膜を低温で塗布成膜することが可能である。このため、低コスト化に有利であると共に、プラスチック等の耐熱性はないがフレキシブルな基板上への形成も可能である。また、ゲート絶縁膜として有機絶縁膜を用いる構成も提案されており、これによりさらなる低コスト化が可能となる。
ここで、有機半導体を利用した薄膜トランジスタの製造工程として、以下の手順が例示される。先ず、基板上にゲート電極を形成した後、このゲート電極を覆う状態でゲート絶縁膜を形成する。ゲート絶縁膜の形成は、塗布法、スパッタ法、浸漬法などによって行われる。次に、ゲート絶縁膜上にソース/ドレイン電極を形成し、これらを覆う状態で有機半導体薄膜をチャネル層として塗布成膜する。
また、上記ゲート絶縁膜として用いられる有機絶縁膜の形成工程としては、以下の手順が例示される。先ず、ポリマー材料(ポリビニルフェノール:PVP)と架橋剤[poly(melamine-co-formaldehyde)methylated]とを有機溶剤(propylene glycol monomethyl ether acetate:PGMEA)中に混合させる。この際、ポリマー材料11wt%,架橋剤4wt%を、有機溶剤中に混合させる。その後、さらに酸化チタン(TiO2)からなるナノパーティクルを分散させ、塗布溶媒を調合する。次に、調合した塗布溶媒を基板上に回転塗布した後、加熱により有機溶剤を除去すると共に、ポリマー材料を架橋させる(以上、下記非特許文献1参照)。
「Applied Physics Letters」、2004年10月11日、第85巻、第15号、p3295−3297
ところで、上述したような有機半導体を用いてチャネル層が構成された半導体装置においては、チャネル層の膜質が下地の表面ラフネスに大きく依存する。つまり、上述したボトムゲート型の半導体装置においては、チャネル層の下地はゲート絶縁膜およびソース/ドレイン電極で構成される。このため、ゲート絶縁膜およびソース/ドレイン電極の表面ラフネスにより、チャネル層の膜質が左右されることになる。
例えば、スピンコート法によって有機半導体材料からなるチャネル層を形成する場合、表面ラフネスが大きなゲート絶縁膜上においては、溶媒を蒸発させる工程で有機半導体の核成長が均一に進み難くなる。したがって、キャリア移動度の低い有機半導体層がチャネル層として形成される。これは、有機半導体を用いた半導体装置の高性能化を妨げる要因となる。
そこで本発明は、表面ラフネスを小さく抑えたゲート絶縁膜上に有機半導体を用いた膜質の良好なチャネル層を形成することが可能で、これにより高性能化を図ることが可能な半導体装置の製造方法および半導体装置を提供すること、また表面ラフネスを小さく抑えることが可能な絶縁膜の形成方法を提供することを目的とする。
このような目的を達成するための本発明は、有機半導体を用いたチャネル層を有する半導体装置の製造方法であり、次の工程を行うことを特徴としている。
第1の製造方法では、先ず始めの工程で、基板上にゲート電極を形成する。そして、次の工程においては、一定方向に配向させた絶縁性配向膜をゲート電極を覆う状態で基板上に形成した後、この絶縁性配向膜上に絶縁膜を形成する。この絶縁膜は、例えば有機絶縁膜または自己組織化膜として形成する。これにより、絶縁性配向膜上に絶縁膜を積層してなるゲート絶縁膜を形成する。その後の工程では、このゲート絶縁膜上に、ソース/ドレイン電極を形成する。そして次の工程では、ソース/ドレイン電極を覆う状態でゲート絶縁膜上に、有機半導体からなるチャネル層を形成する。
このような第1の製造方法によれば、絶縁性配向膜上に形成される絶縁膜がゲート絶縁膜の表面層を構成することになる。このゲート絶縁膜の表面層を構成する絶縁膜は、下地の絶縁性配向膜の配向性を受け継いで形成されるため、その表面ラフネスは規則的でかつ小さく抑えられる。これにより、表面ラフネスが規則的でかつ小さく抑えられたゲート絶縁膜上に、有機半導体からなるチャネル層が形成されることになる。したがって、ゲート絶縁膜の表面上において均一に有機半導体を核成長させることができ、膜質の良好な有機半導体からなるチャネル層が形成される。
また、第2の製造方法では、先ず始めの工程で、一定方向に配向させた配向膜を転写基板上に形成した後、この配向膜上にゲート絶縁膜を形成する。その一方、素子基板上にゲート電極を形成する。そして次の工程においては、転写基板上に形成したゲート絶縁膜を、ゲート電極を覆う状態で素子基板上に転写する。その後の工程では、第1の製造方法と同様に、ゲート絶縁膜上に、ソース/ドレイン電極を形成し、さらにソース/ドレイン電極を覆う状態で、ゲート絶縁膜上に有機半導体からなるチャネル層を形成する。
このような第2の製造方法によれば、配向膜を介して転写基板上に形成したゲート絶縁膜が、転写基板上から素子基板側に転写される。このため、素子基板側に転写形成されたゲート絶縁膜は、配向膜の表面形状に追従した表面形状となる。これにより、表面ラフネスが規則的でかつ小さく抑えられたゲート絶縁膜上に、有機半導体からなるチャネル層が形成されることになる。このため、第1の方法と同様に、ゲート絶縁膜の表面上において均一に有機半導体を核成長させることができ、膜質の良好な有機半導体からなるチャネル層が形成される。
以上説明したように本発明によれば、表面ラフネスが規則的でかつ小さく抑えられたゲート絶縁膜が形成可能であるため、この上部に膜質の良好な有機半導体を用いたチャネル層を形成することができる。この結果、チャネル部におけるキャリアの移動度を高めることができ、半導体装置の高性能化を図ることが可能となる。
以下、本発明を適用した各実施の形態を、図面に基づいて詳細に説明する。尚、以下においては、本発明の半導体装置の製造方法および絶縁膜の形成方法を、薄膜トランジスタの作製に適用した各実施形態を説明する。
<第1実施形態>
図1は、第1実施形態の製造方法を説明するための断面工程図であり、この図に基づいて第1実施形態を説明する。
先ず図1(1)に示すように、基板1を用意し、この上部にゲート電極3を形成する。この基板1は、ポリイミド、ポリカーボネートなどのプラスチック基板、ガラス基板、石英基板、シリコン基板などを用いる。そして、基板1上へのゲート電極3の形成は、例えばマスクを用いた蒸着法により、金(Au)、導電性高分子、白金(Pt)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)等の導電性物質、またはこれらを組み合わせた材料をパターン成膜することにより行う。尚、ゲート電極3の形成方法は、蒸着法以外にも、リフトオフ法、シャドウマスク法、スクリーン印刷法、またはインクジェット印刷法等で形成しても良い。
次に、ゲート電極3が形成された基板1上に、このゲート電極3を覆う状態で絶縁性配向膜5を形成する。この絶縁性配向膜5は、例えばポリイミド、ポリメチルメタクリレート、またはポリビニルアルコールからなる。このような絶縁性配向膜5の形成は、先ず、ポリイミド、ポリメチルメタクリレート、ポリビニルアルコールを溶媒中に溶解させた溶液を基板1上に回転塗布し、次に塗布した材料膜に対してラビング法による配向処理を行い、その後、加熱硬化させることによって行う。
尚、絶縁性配向膜5の形成は、このようなラビング法による配向処理に限定されることはなく、光を照射することで配向性能が得られる材料を用いて行っても良い。また、斜方蒸着法によって、酸化シリコンなどの無機絶縁材料からなる絶縁性配向膜5を形成しても良い。
また、この絶縁性配向膜5は、下地を構成する基板1およびゲート電極3との密着性が良好な材料が選択して用いられることとする。例えば、基板1がガラス基板からなり、ゲート電極3が金(Au)からなる場合には、絶縁性配向膜5として例えばポリイミドを用いる。
次に、図1(2)に示すように、絶縁性配向膜5上に絶縁膜7を成膜し、絶縁性配向膜5と絶縁膜7とからなるゲート絶縁膜9を形成する。この絶縁膜7は、回転塗布法、スパッタ法、CVD法、浸漬法、キャスティング法等により形成する。また絶縁膜7の材料としては、例えば、ポリイミド(PI)、ポリメチルメタクリレート(PMMA)、さらには他の低分子系の有機絶縁膜、スピンオンガラス(SOG)、酸化ケイ素(SiO2)、窒化ケイ素(Si34)、金属酸化物高誘電絶縁膜等、またはこれらを組み合わせたものを用いることができる。
尚、この絶縁膜7は、下地である絶縁性配向膜5との密着性が良好な材料で、かつこの絶縁膜7によって構成されるゲート絶縁膜9として所望の特性が得られる材料を用いて構成されることとする。例えば絶縁性配向膜5が上述したポリイミドからなる場合、絶縁膜7として同様にポリイミドを用いることにより、絶縁性配向膜5との密着性が確実になる。ただし、絶縁膜7としてポリイミドを用いた場合、この絶縁膜7によってゲート絶縁膜9としての特性を確保することを目的として、絶縁性配向膜5を構成するポリイミドとは異なる組成とする。
次に、図1(3)に示すように、ゲート絶縁膜9上に、ソース/ドレイン電極11を形成する。ソース/ドレイン電極11の形成は、例えばマスクを用いた蒸着法により、金(Au)、パラジウム(Pd)、白金(Pt)、クロム(Cr)、ニッケル(Ni)、導電性高分子等の導電性物質、またはこれらを組み合わせた材料をパターン成膜することにより行う。尚、ソース/ドレイン電極11の形成方法は、蒸着法以外にも、リフトオフ法、シャドウマスク法、スクリーン印刷法、またはインクジェット印刷法等で形成しても良い。
次で、図1(4)に示すように、ゲート絶縁膜9上に、ソース/ドレイン電極11を覆う状態で、有機半導体材料からなるチャネル層13を形成する。このチャネル層13を構成する有機半導体材料としては、ペンタセン、フタロシアニン、ポリ3ヘキシルチオフェン(P3HT)等、一般的な有機半導体材料が用いられる。なかでも、平坦な膜上(すなわちゲート絶縁膜9上)で成長しやすい半導体材料が望ましく、例えばペンタセン、テトラセン、アントラセン、フタロシアニンが好適に用いられる。そして、チャネル層13は、これらの有機半導体材料を用いて、例えば蒸着法、スピンコート法、インクジェット法などにより薄膜状に成膜することにより形成する。
以上により、ボトムゲート型の半導体装置15を得る。この半導体装置15は、基板1上のゲート電極3を覆うゲート絶縁膜9が、一定方向に配向させた絶縁性配向膜5と、この上部に積層形成された絶縁膜7とで構成されたものとなる。
尚、上述した工程においては、各膜の成膜を、真空装置を用いない方法、すなわち回転塗布法、浸漬法、キャスティング法、リフトオフ法、スクリーン印刷法、またはインクジェット印刷法等の塗布法によって行うことにより、製造コストの削減が図られる。この場合、例えば配向性絶縁膜5および絶縁膜7は、有機絶縁膜として形成することにより、塗布法による成膜が可能となる。
そして、上述した第1実施形態の製造方法によれば、絶縁性配向膜5上に形成される絶縁膜7がゲート絶縁膜9の表面層を構成することになる。このゲート絶縁膜9の表面層を構成する絶縁膜7は、下地の絶縁性配向膜5の配向性を受け継いで形成されるため、その表面ラフネスは規則的でかつ小さく抑えられる。
これにより、図1(4)を用いて説明した工程では、表面ラフネスが規則的でかつ小さく抑えられたゲート絶縁膜9上に、有機半導体材料からなるチャネル層13が形成されることになる。したがって、チャネル層13の形成においては、ゲート絶縁膜9の表面上において均一に有機半導体を核成長させることができ、膜質の良好な有機半導体材料からなるチャネル層13が形成される。
この結果、チャネル層13において、ソース/ドレイン電極11間のゲート絶縁膜9と接するチャネル部分におけるキャリア移動度を高めることが可能になり、有機半導体材料からなるチャネル層13を用いた半導体装置の高性能化を図ることが可能となる。
また、絶縁性配向膜5上における絶縁膜7は、下地である絶縁性配向膜5の配向性を引き継いで成膜されるため、絶縁性配向膜5−絶縁膜7間の密着性は良好に保たれる。したがって、ゲート絶縁膜9とその下地との密着性は、絶縁性配向膜5によって確保すれば良いことになる。また、ゲート絶縁膜9としての特性は絶縁膜7によって確保すれば良い。このことから、絶縁性配向膜5の材質は、下地との密着性のみを考慮して選択して良く、これにより、密着性の違う構造(例えば基板1とゲート電極3)の上にも、膜剥がれ等の欠陥無くゲート絶縁膜9を形成することができる。
<第2実施形態>
図2は、第2実施形態の製造方法を説明するための断面工程図である。この図に示す第2実施形態が、上述した第1実施形態と異なるところは、ゲート絶縁膜の上層部分を構成する絶縁膜として、自己組織化膜(self-assembled monolayer:SAM)を形成するところにあり、他の工程は同様であることとする。
すなわち、図2(1)に示すように、基板1上にゲート電極3を形成し、これを覆う状態で絶縁性配向膜5を形成する。この工程は、第1実施形態において図1(1)を用いて説明したと同様に行う。
次に、図2(2)に示すように、絶縁性配向膜5上に、絶縁性の自己組織化膜(以下、自己組織化絶縁膜と記す)7’を成膜し、絶縁性配向膜5と自己組織化絶縁膜7’とからなるゲート絶縁膜9’を形成する。この自己組織化絶縁膜7’は、オクタデシルトリクロロシラン(OTS)、ヘキサメチルジシラン(HMDS)等からなり、自然沈降法、引き上げ法等、微粒子を自己組織化的に集合させて規則的に配列させる種々の方法によって形成される。
その後、図2(3)に示す工程では、自己組織化絶縁膜7’を最表面としたゲート絶縁膜9’上に、ソース-ドレイン電極11を形成する。この工程は、第1実施形態において図1(3)を用いて説明したと同様に行う。
次に、図2(4)に示す工程では、ゲート絶縁膜9’上に、ソース/ドレイン電極11を覆う状態で、有機半導体材料からなるチャネル層13を形成する。この工程は、第1実施形態において図1(4)を用いて説明したと同様に行う。
以上により、ボトムゲート型の半導体装置15’を得る。この半導体装置15’は、基板1上のゲート電極3を覆うゲート絶縁膜9’が、一定方向に配向させた絶縁性配向膜5と、この上部に積層形成された自己組織化絶縁膜7’とで構成されたものとなる。
そして、このような第2実施形態の製造方法では、絶縁性配向膜5上に形成される自己組織化絶縁膜7’がゲート絶縁膜9’の表面層を構成することになる。このゲート絶縁膜9’の表面層を構成する自己組織化絶縁膜7’は、下地の絶縁性配向膜5の配向性を受け継いで形成されるため、その表面ラフネスは規則的でかつ小さく抑えられる。
したがって、このような第2実施形態の製造方法であっても、第1実施形態と同様に、膜質の良好な有機半導体からなるチャネル層13が形成され、チャネル部分におけるキャリア移動度を高めることが可能になるため、有機半導体材料からなるチャネル層13を用いた半導体装置の高性能化を図ることが可能となる。また、ゲート絶縁膜9’を構成する材料の選択性を広めることもできる。また、ゲート絶縁膜9’の表面層が、自己組織化絶縁膜7’からなるため、表面処理と同等の効果を得られるため、半導体の結晶性の向上と言った効果を得ることもできる。
<第3実施形態>
図3は、第3実施形態の製造方法を説明するための断面工程図であり、この図に基づいて第3実施形態を説明する。
先ず、図3(1)に示すように、第1の基板となる転写基板31上に、配向膜33を形成する。この転写基板31は、ポリイミド、ポリカーボネートなどのプラスチック基板、ガラス基板、石英基板、シリコン基板などからなる。この中でも、以下に説明するゲート絶縁膜の形成において、高温でのアニール処理を行う場合には、耐熱性の良好な材料基板が用いられることとする。また、配向膜33の形成は、第1実施形態において図1(1)を用いて説明した絶縁性配向膜(5)と同様に形成して良い。ただし、この配向膜33は、次に形成するゲート絶縁膜35に対して選択的に除去可能である材料を用いることとし、ここではポリビニルアルコー(PVA)で構成されることとする。尚、この配向膜33は、絶縁性であることに限定されることはない。
次に、この配向膜33上に、ゲート絶縁膜35を形成する。このゲート絶縁膜35は、回転塗布法、スパッタ法、浸漬法、キャスティング法等により形成する。またゲート絶縁膜35の材料としては、例えば、ポリイミド(PI)、ポリメチルメタクリレート(PMMA)、スピンオンガラス(SOG)、酸化ケイ素(SiO2)、窒化ケイ素(Si34)、金属酸化物高誘電絶縁膜等、またはこれらを組み合わせたものを用いることができる。
尚、このゲート絶縁膜35は、配向膜33の選択的な除去に対して耐性を有する材料で構成されることとする。また、ゲート絶縁膜35として所望の特性が得られる材料を用いて構成されることとする。例えば配向膜5が上述したポリビニルアルコール(PVA)からなる場合、ゲート絶縁膜35を構成する材料としてポリイミドが用いられる。
次に、アニール処理を行うことにより、ゲート絶縁膜35の高性能化を図る。例えば、ゲート絶縁膜35がポリイミドで構成されている場合、アニール処理を180℃以上の高温で行うことにより、ゲート絶縁膜35を構成するポリイミドの溶存溶媒を除去し、膜を緻密化させて高機能化を図る。
次に、図3(2)に示すように、第2の基板となる素子基板37上に、ゲート電極39を形成する。この素子基板37は、プラスチック基板、ガラス基板、石英基板、シリコン基板などからなる。この中でも特に、ポリイミド(PI)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)等のプラスチック基板を用いることで、フレキシブルに屈曲する半導体装置が得られる。またさらには、先の転写基板31側に形成したゲート絶縁膜35との密着性が良好な材料を選択して用いることとする。尚、ゲート電極39の形成は、第1実施形態において図1(1)を用いて説明したと同様に行う。
そして、先にゲート絶縁膜35が形成された転写基板31を、ゲート電極39を形成した素子基板37に対して対向配置させる。この際、ゲート絶縁膜35とゲート電極39とを内側に向けた状態とする。
そしてこの状態で、転写基板31と素子基板37とを互いに押し圧する。これにより、転写基板31側のゲート絶縁膜35を素子基板37に対して接着させる。
その後、図3(3)に示すように、素子基板37側から転写基板(31)を剥ぎ取るとことにより、素子基板37上にゲート電極39を覆う状態で、ゲート絶縁膜35を転写させる。
この際、ゲート絶縁膜35と共に、配向膜(33)も素子基板37側に転写される。そこで、ゲート絶縁膜35を転写した後に、純水にてポリビニルアルコール(PVA)からなる配向膜(33)をエッチング除去する。これにより、ゲート電極39が形成された素子基板37上にゲート絶縁膜35のみを残す。
その後、図3(4)に示すように、ゲート絶縁膜35上にソース-ドレイン電極41を形成し、さらにこれらのソース/ドレイン電極41を覆う状態で、ゲート絶縁膜35上にチャネル層43を形成する。これらの工程は、第1実施形態において図1(3)および図1(4)を用いて説明したと同様に行う。ただし、チャネル層43は、配向している絶縁膜、すなわちゲート絶縁膜35上に成長しやすい半導体材料を用いる事が望ましく、例えばペンタセンが好適に用いられる。
以上により、ボトムゲート型の半導体装置45が得られる。
尚、上述した工程においては、各膜の成膜を、真空装置を用いない方法、すなわち回転塗布法、浸漬法、キャスティング法、リフトオフ法、スクリーン印刷法、またはインクジェット印刷法等の塗布法によって行うことにより、製造コストの削減が図られる。この場合、例えば配向膜33およびゲート絶縁膜35は、有機絶縁膜として形成することにより、塗布法による成膜が可能となる。
そして、上述した第3実施形態の製造方法によれば、配向膜33を介して転写基板31上に形成したゲート絶縁膜35が、転写基板31上から素子基板37側に転写される。このため、素子基板37側に転写形成されたゲート絶縁膜35は、配向膜33の表面形状に追従した表面形状となる。
これにより、図3(4)を用いて説明した工程では、表面ラフネスが規則的でかつ小さく抑えられたゲート絶縁膜35上に、有機半導体からなるチャネル層43が形成されることになる。したがって、このような第3実施形態の製造方法であっても、第1実施形態および第2実施形態と同様に、膜質の良好な有機半導体からなるチャネル層43が形成され、チャネル部分におけるキャリア移動度を高めることが可能になるため、有機半導体材料からなるチャネル層43を用いた半導体装置の高性能化を図ることが可能となる。
また、図3(1)を用いて説明したように、耐熱性の良好な材料からなる転写基板31上に形成したゲート絶縁膜35に対して高温でのアニール処理を行うことで高性能化を図った後、このゲート絶縁膜35を素子基板37に転写することにより、耐熱性の低いプラスチック基板からなる素子基板37上にも、高性能なゲート絶縁膜35を形成することが可能になる。これにより、フレキシブルに屈曲する素子基板37を用いて形成された半導体装置45のさらなる高性能化を図ることが可能になる。
<第4実施形態>
図4は、第4実施形態の製造方法を説明するための断面工程図である。この図に示す第4実施形態が、上述した第3実施形態と異なるところは、ゲート絶縁膜として、自己組織化膜(self-assembled monolayer:SAM)を形成するところにあり、他の工程は同様であることとする。
すなわち、図4(1)に示すように、転写基板31上に配向膜33を形成し、次にこの配向膜33上に自己組織化膜からなるゲート絶縁膜35’を形成する。配向膜33の形成は、第3実施形態において図3(1)を用いて説明したと同様に行う。また、この上部の自己組織化膜からなるゲート絶縁膜35’は、オクタデシルトリクロロシラン(OTS)、ヘキサメチルジシラン(HMDS)等からなり、自然沈降法、引き上げ法等、微粒子を自己組織化的に集合させて規則的に配列させる種々の方法によって形成される。
次に、図4(2)に示す工程では、第2の基板となる素子基板37上にゲート電極39を形成する。そして、先にゲート絶縁膜35’が形成された転写基板31を、ゲート電極39を形成した素子基板37に対して対向配置させた状態で、転写基板31と素子基板37とを互いに押し圧し、ゲート絶縁膜35’を素子基板37に対して接着させる。この工程は、第3実施形態において図3(2)を用いて説明したと同様に行う。
次に、図4(3)に示す工程では、素子基板37側から転写基板(31)を剥ぎ取るとことにより、素子基板37上にゲート電極39を覆う状態でゲート絶縁膜35’を転写させる。また、ゲート絶縁膜35’と共に素子基板37側に転写された配向膜(33)は、ゲート絶縁膜35’に対して選択的にエッチング除去する。この工程は、第3実施形態において図3(3)を用いて説明したと同様に行う。
その後、図4(4)に示すように、ゲート絶縁膜35’上にソース-ドレイン電極41を形成し、さらにこれらのソース/ドレイン電極41を覆う状態で、ゲート絶縁膜35’上にチャネル層43を形成する。これらの工程は、第1実施形態において図1(3)および図1(4)を用いて説明したと同様に行う。
以上により、ボトムゲート型の半導体装置45’が得られる。
そして、上述した第4実施形態の製造方法によれば、配向膜33を介して転写基板31上に形成した自己組織化膜からなるゲート絶縁膜35’が、転写基板31上から素子基板37側に転写される。このため、素子基板37側に転写形成されたゲート絶縁膜35’は、配向膜33の表面形状に追従した表面形状となる。
したがって、このような第4実施形態の製造方法であっても、第3実施形態と同様に、膜質の良好な有機半導体からなるチャネル層43が形成され、チャネル部分におけるキャリア移動度を高めることが可能になるため、有機半導体材料からなるチャネル層43を用いた半導体装置の高性能化を図ることが可能となる。また、ゲート絶縁膜35’が自己組織化膜からなるため、表面処理と同等の効果を得られるため、半導体の結晶性の向上と言った効果を得ることもできる。
第1実施形態の製造方法を示す断面工程図である。 第2実施形態の製造方法を示す断面工程図である。 第3実施形態の製造方法を示す断面工程図である。 第4実施形態の製造方法を示す断面工程図である。
符号の説明
1…基板、3,39…ゲート電極、5…絶縁性配向膜、7…絶縁膜、7’…自己組織化絶縁膜、9,9’,35、35’…ゲート絶縁膜、11,41…ソース/ドレイン電極、13,43…チャネル層、15,15’,45,45’…半導体装置、31…転写基板(第1基板)、33…配向膜、37…素子基板(第2基板)

Claims (10)

  1. 基板上にゲート電極を形成する工程と、
    一定方向に配向させた絶縁性配向膜を、前記ゲート電極を覆う状態で前記基板上に形成する工程と、
    前記絶縁性配向膜上に絶縁膜を形成し、当該絶縁性配向膜上に絶縁膜を積層してなるゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にソース/ドレイン電極を形成する工程と、
    前記ソース/ドレイン電極を覆う状態で前記ゲート絶縁膜上に有機半導体材料からなるチャネル層を形成する工程とを行う
    ことを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記絶縁膜として有機絶縁膜を形成する
    ことを特徴とする半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、
    前記絶縁膜として自己組織化膜を形成する
    ことを特徴とする半導体装置の製造方法。
  4. 一定方向に配向させた配向膜を転写基板上に形成し、当該配向膜上にゲート絶縁膜を形成する工程と、
    素子基板上にゲート電極を形成する工程と、
    前記転写基板上のゲート絶縁膜を、前記ゲート電極を覆う状態で前記素子基板上に転写する工程と、
    前記素子基板上に転写された前記ゲート絶縁膜上にソース/ドレイン電極を形成する工程と、
    前記ソース/ドレイン電極を覆う状態で前記ゲート絶縁膜上に有機半導体材料からなるチャネル層を形成する工程とを行う
    ことを特徴とする半導体装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法において、
    前記ゲート絶縁膜として有機絶縁膜を形成する
    ことを特徴とする半導体装置の製造方法。
  6. 請求項5記載の半導体装置の製造方法において、
    前記ゲート絶縁膜を形成した後、当該ゲート電極を前記素子基板上に転写する前に、熱処理によって当該ゲート絶縁膜の高性能化を図る工程を行う
    ことを特徴とする半導体装置の製造方法。
  7. 請求項4記載の半導体装置の製造方法において、
    前記ゲート絶縁膜として自己組織化膜を形成する
    ことを特徴とする半導体装置の製造方法。
  8. 基板上に形成されたゲート電極と、
    一定方向に配向させた絶縁性配向膜と当該絶縁性配向膜上に積層形成された絶縁膜とからなり、前記ゲート電極を覆う状態で前記基板上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたソース/ドレイン電極と、
    前記ソース/ドレイン電極を覆う状態で前記ゲート絶縁膜上に設けられた有機半導体材料からなるチャネル層とを備えた
    ことを特徴とする半導体装置。
  9. 基板上に一定方向に配向させた配向膜を形成し、当該配向膜上に絶縁膜を形成する
    ことを特徴とする絶縁膜の形成方法。
  10. 一定方向に配向させた配向膜を第1の基板上に形成した後、当該配向膜上に絶縁膜を形成する工程と、
    前記配向膜上の絶縁膜を、当該配向膜上から第2の基板上に転写する工程とを行う
    ことを特徴とする絶縁膜の形成方法。

JP2005209410A 2005-07-20 2005-07-20 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法 Pending JP2007027525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005209410A JP2007027525A (ja) 2005-07-20 2005-07-20 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005209410A JP2007027525A (ja) 2005-07-20 2005-07-20 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JP2007027525A true JP2007027525A (ja) 2007-02-01

Family

ID=37787870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005209410A Pending JP2007027525A (ja) 2005-07-20 2005-07-20 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JP2007027525A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009063583A1 (ja) * 2007-11-16 2009-05-22 Panasonic Corporation フレキシブル半導体装置の製造方法及びフレキシブル半導体装置
WO2010070759A1 (ja) * 2008-12-18 2010-06-24 株式会社島津製作所 光マトリックスデバイスの製造方法
WO2011058611A1 (ja) * 2009-11-13 2011-05-19 株式会社島津製作所 薄膜トランジスタの製造方法
JP5360431B2 (ja) * 2008-12-18 2013-12-04 株式会社島津製作所 光マトリックスデバイスの製造方法
JP2015170757A (ja) * 2014-03-07 2015-09-28 富士フイルム株式会社 有機薄膜トランジスタ
US9640718B2 (en) 2013-03-04 2017-05-02 Kabushiki Kaisha Toshiba Method for manufacturing display element, display element, and display device
CN110416290A (zh) * 2019-07-30 2019-11-05 中国电子科技集团公司第十三研究所 金刚石晶体管制备方法
WO2020049956A1 (ja) * 2018-09-03 2020-03-12 富士フイルム株式会社 有機薄膜トランジスタ、および、有機薄膜トランジスタの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120761A (ja) * 1993-10-22 1995-05-12 Nippon Petrochem Co Ltd 光学素子の製造方法
JPH08292432A (ja) * 1995-04-20 1996-11-05 Nippon Oil Co Ltd 光学フィルムの製造方法
JP2001142058A (ja) * 1999-11-11 2001-05-25 Nitto Denko Corp 液晶ポリマーの配向方法
JP2005072200A (ja) * 2003-08-22 2005-03-17 Canon Inc 電界効果型有機トランジスタ
JP2005520668A (ja) * 2001-07-09 2005-07-14 プラスティック ロジック リミテッド 溶液に影響される整列

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120761A (ja) * 1993-10-22 1995-05-12 Nippon Petrochem Co Ltd 光学素子の製造方法
JPH08292432A (ja) * 1995-04-20 1996-11-05 Nippon Oil Co Ltd 光学フィルムの製造方法
JP2001142058A (ja) * 1999-11-11 2001-05-25 Nitto Denko Corp 液晶ポリマーの配向方法
JP2005520668A (ja) * 2001-07-09 2005-07-14 プラスティック ロジック リミテッド 溶液に影響される整列
JP2005072200A (ja) * 2003-08-22 2005-03-17 Canon Inc 電界効果型有機トランジスタ

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009063583A1 (ja) * 2007-11-16 2009-05-22 Panasonic Corporation フレキシブル半導体装置の製造方法及びフレキシブル半導体装置
JP5360431B2 (ja) * 2008-12-18 2013-12-04 株式会社島津製作所 光マトリックスデバイスの製造方法
WO2010070759A1 (ja) * 2008-12-18 2010-06-24 株式会社島津製作所 光マトリックスデバイスの製造方法
WO2010070802A1 (ja) * 2008-12-18 2010-06-24 株式会社島津製作所 光マトリックスデバイスの製造方法
JP5445590B2 (ja) * 2009-11-13 2014-03-19 株式会社島津製作所 薄膜トランジスタの製造方法
JPWO2011058611A1 (ja) * 2009-11-13 2013-03-28 株式会社島津製作所 薄膜トランジスタの製造方法
WO2011058611A1 (ja) * 2009-11-13 2011-05-19 株式会社島津製作所 薄膜トランジスタの製造方法
US9640718B2 (en) 2013-03-04 2017-05-02 Kabushiki Kaisha Toshiba Method for manufacturing display element, display element, and display device
JP2015170757A (ja) * 2014-03-07 2015-09-28 富士フイルム株式会社 有機薄膜トランジスタ
WO2020049956A1 (ja) * 2018-09-03 2020-03-12 富士フイルム株式会社 有機薄膜トランジスタ、および、有機薄膜トランジスタの製造方法
US20210184142A1 (en) * 2018-09-03 2021-06-17 Fujifilm Corporation Organic thin film transistor and method of manufacturing organic thin film transistor
JPWO2020049956A1 (ja) * 2018-09-03 2021-08-12 富士フイルム株式会社 有機薄膜トランジスタ、および、有機薄膜トランジスタの製造方法
JP7083396B2 (ja) 2018-09-03 2022-06-10 富士フイルム株式会社 有機薄膜トランジスタ、および、有機薄膜トランジスタの製造方法
CN110416290A (zh) * 2019-07-30 2019-11-05 中国电子科技集团公司第十三研究所 金刚石晶体管制备方法
CN110416290B (zh) * 2019-07-30 2022-11-15 中国电子科技集团公司第十三研究所 金刚石晶体管制备方法

Similar Documents

Publication Publication Date Title
JP4831406B2 (ja) 半導体装置の製造方法
JP2007027525A (ja) 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
JP2005086147A (ja) 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
EP2110856A1 (en) Thin film semiconductor device fabrication method and thin film semiconductor device
JP4951878B2 (ja) 電界効果型トランジスタの製造方法
JP2007067390A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2007005698A (ja) 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法
JP2004288836A (ja) 有機薄膜トランジスタおよびその製造方法
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
Li et al. Precise Patterning of Large‐Scale TFT Arrays Based on Solution‐Processed Oxide Semiconductors: A Comparative Study of Additive and Subtractive Approaches
JP2007311677A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ
CN103733319A (zh) 晶体管的制造方法及晶体管
JP2004266267A (ja) 保護層を含む有機半導体電界効果トランジスタ及びその製造方法
Peng et al. A Transfer Method for High‐Mobility, Bias‐Stable, and Flexible Organic Field‐Effect Transistors
US9263686B2 (en) Method of manufacturing organic thin film transistor having organic polymer insulating layer
WO2017041435A1 (zh) 显示基板及其制作方法和显示装置
JP2010171165A (ja) 有機半導体装置およびその製造方法
JP2008205284A (ja) 有機電界効果トランジスタおよびその製造方法
JP5504564B2 (ja) 半導体装置の製造方法
JP5398910B2 (ja) 有機半導体膜及びその製造方法、並びにコンタクトプリント用スタンプ
JP2007073857A (ja) 半導体装置の製造方法および半導体装置
KR100538542B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법
JP2007073856A (ja) 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
JP2009239033A (ja) 有機薄膜トランジスタまたは/および有機薄膜トランジスタアレイの製造方法と有機薄膜トランジスタ、有機薄膜トランジスタアレイ
JP2010205848A (ja) 平坦な導電性膜の製造方法及び半導体装置の製造方法並びに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080710

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306