TWI485858B - 主動元件陣列基板及其製造方法 - Google Patents

主動元件陣列基板及其製造方法 Download PDF

Info

Publication number
TWI485858B
TWI485858B TW102127981A TW102127981A TWI485858B TW I485858 B TWI485858 B TW I485858B TW 102127981 A TW102127981 A TW 102127981A TW 102127981 A TW102127981 A TW 102127981A TW I485858 B TWI485858 B TW I485858B
Authority
TW
Taiwan
Prior art keywords
hole
layer
active device
inorganic
protective layer
Prior art date
Application number
TW102127981A
Other languages
English (en)
Other versions
TW201445747A (zh
Inventor
Tsungying Ke
Pinfan Wang
Tsihsuan Hsu
Weite Lee
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Publication of TW201445747A publication Critical patent/TW201445747A/zh
Application granted granted Critical
Publication of TWI485858B publication Critical patent/TWI485858B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Description

主動元件陣列基板及其製造方法
本發明是有關於一種主動元件陣列基板及其製造方法。
近來，業界推出了一種以軟質材料作為基板材質的顯示器，由於這種顯示器本身具有一定程度的可撓性，因此可用來取代傳統的紙張或廣告看板。但是，也因為基板的材質為軟質材料，因此為了方便製程進行，製造者大多需先將基板固定在載板上，以適用於現有的機台，待製程完成後，再將基板自載板上剝離下來。
一般來說，目前剝離基板與載板的方式有雷射取下與光氧化兩種。雷射取下的成本高昂，且不易降低。在光氧化技術中，基板與載板之間具有感光離型膜。待製程完成後，製造者會以紫外光照射感光離型膜，藉此光氧化感光離型膜，以降低基板與載板之間的黏著力。然而，由於一般基板上大多會覆蓋一層無機阻障層，這層無機阻障層會阻障氧氣接觸感光離型膜，使得氧氣只能接觸感光離型膜暴露出來的側面部分，因此感光離型膜光氧化的速度極 慢，不利於實際應用。
本發明之一技術態樣是在提供一種主動元件陣列基板，用以解決或改善以上先前技術所提到的問題。
根據本發明一實施方式，一種主動元件陣列基板包含軟質基板、無機阻障層與至少一主動元件。無機阻障層覆蓋軟質基板。上述之無機阻障層具有至少一貫穿孔於其中，此貫穿孔暴露出軟質基板。主動元件位於無機阻障層上。
在本發明一或多個實施方式中，上述之主動元件可包含閘極、閘介電層、通道層、源極與汲極。閘極位於無機阻障層上。閘介電層至少覆蓋閘極。通道層位於閘極上方之閘介電層上。源極與汲極分別位於通道層的兩側。
在本發明一或多個實施方式中，上述之閘介電層覆蓋閘極與無機阻障層，且此閘介電層具有至少一貫穿孔於其中，其中閘介電層之貫穿孔連通於無機阻障層之貫穿孔。
在本發明一或多個實施方式中，上述之無機阻障層之貫穿孔與閘極之間具有一間距。
在本發明一或多個實施方式中，上述之主動元件陣列基板更可包含無機保護層、有機保護層與畫素電極。無機保護層覆蓋該主動元件，且此無機保護層具有至少一貫穿孔於其中，其中無機保護層之貫穿孔與閘介電層之貫穿孔以及無機阻障層之貫穿孔至少部分重疊。有機保護層覆 蓋於無機保護層。畫素電極位於有機保護層上，並電性連接主動元件。
在本發明一或多個實施方式中，上述之主動元件陣列基板更可包含無機保護層，此無機保護層覆蓋主動元件，且具有至少一貫穿孔於其中，其中無機保護層之貫穿孔與無機阻障層之貫穿孔至少部分重疊。
在本發明一或多個實施方式中，上述之主動元件陣列基板更可包含有機保護層，此有機保護層覆蓋於主動元件。
在本發明一或多個實施方式中，上述之有機保護層可具有至少一貫穿孔於其中，其中有機保護層之貫穿孔與無機阻障層之貫穿孔至少部分重疊。
在本發明一或多個實施方式中，至少部分之有機保護層可填充於無機阻障層之貫穿孔中。
在本發明一或多個實施方式中，上述之主動元件陣列基板更可包含畫素電極，此畫素電極位於主動元件上，並電性連接主動元件。
在本發明一或多個實施方式中，上述之畫素電極可具有至少一貫穿孔於其中，其中畫素電極之貫穿孔與無機阻障層之貫穿孔至少部分重疊。
在本發明一或多個實施方式中，上述之畫素電極可覆蓋無機阻障層之貫穿孔。
在本發明一或多個實施方式中，上述之主動元件陣列基板更可包含至少一無機填充材，此無機填充材共形地 覆蓋無機阻障層之貫穿孔。
在本發明一或多個實施方式中，上述之主動元件陣列基板更可包含一感光離型膜，此感光離型膜設置於軟質基板相反於無機阻障層之一表面。
本發明之另一技術態樣是在提供一種主動元件陣列基板的製造方法。
根據本發明另一實施方式，一種主動元件陣列基板的製造方法包含下列步驟(應瞭解到，在本實施方式中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。)：
(1)以感光離型膜將軟質基板黏著於載板上。
(2)形成無機阻障層覆蓋軟質基板。
(3)在無機阻障層上形成至少一主動元件。
(4)於無機阻障層中形成至少一貫穿孔，以暴露出軟質基板。
(5)以光源照射感光離型膜。
(6)剝離感光離型膜與載板。
在本發明一或多個實施方式中，上述之步驟(3)可包含下列子步驟：
(3.1)於無機阻障層上形成閘極。
(3.2)形成閘介電層至少覆蓋閘極。
(3.3)於閘極上方之閘介電層上形成通道層。
(3.4)於通道層的兩側形成源極與汲極。
在本發明一或多個實施方式中，上述之主動元件陣 列基板的製造方法更可包含：形成貫穿孔於閘介電層中，其中閘介電層之貫穿孔與無機阻障層之貫穿孔構成連通之通氣孔，以暴露出軟質基板。
在本發明一或多個實施方式中，上述之主動元件陣列基板的製造方法更可包含：形成貫穿孔於閘介電層中。形成無機保護層，此無機保護層覆蓋主動元件，且此無機保護層具有至少一貫穿孔於其中，其中無機保護層之貫穿孔連通於閘介電層之貫穿孔以及無機阻障層之貫穿孔，以構成通氣孔。形成有機保護層於無機保護層上。形成畫素電極於有機保護層上，並電性連接主動元件。
在本發明一或多個實施方式中，上述之主動元件陣列基板的製造方法更可包含：形成無機保護層覆蓋主動元件，其中無機保護層具有至少一貫穿孔於其中，此無機保護層之貫穿孔與無機阻障層之貫穿孔構成連通之通氣孔，以暴露出軟質基板。
在本發明一或多個實施方式中，上述之主動元件陣列基板的製造方法更可包含：於無機阻障層之貫穿孔中形成無機填充材。
100‧‧‧主動元件陣列基板
110‧‧‧軟質基板
120‧‧‧無機阻障層
122‧‧‧貫穿孔
130‧‧‧主動元件
132‧‧‧閘極
134‧‧‧閘介電層
135‧‧‧貫穿孔
136‧‧‧通道層
138‧‧‧源極
139‧‧‧汲極
140‧‧‧無機保護層
142‧‧‧貫穿孔
150‧‧‧有機保護層
152‧‧‧貫穿孔
160‧‧‧畫素電極
162‧‧‧貫穿孔
170‧‧‧無機填充材
200‧‧‧載板
300‧‧‧感光離型膜
TH‧‧‧畫素電極連通孔
GH‧‧‧通氣孔
I-I‧‧‧線段
G1‧‧‧間距
G2‧‧‧間距
第1圖繪示依照本發明第一實施方式之主動元件陣列基板的俯視圖。
第2A~2L圖繪示第1圖之主動元件陣列基板的製造流程剖面圖，其剖面位置如第1圖之線段I-I所示。
第3A~3D圖繪示依照本發明第二實施方式之主動元件陣列基板的製造流程剖面圖，其剖面位置與第2A~2J圖相同。
第4A~4G圖繪示依照本發明第三實施方式之主動元件陣列基板的製造流程剖面圖，其剖面位置與第2A~2G圖相同。
第5A~5E圖繪示依照本發明第四實施方式之主動元件陣列基板的製造流程剖面圖，其剖面位置與第4A~4B圖相同。
第6A~6E圖繪示依照本發明第五實施方式之主動元件陣列基板的製造流程剖面圖，其剖面位置與第5A圖相同。
第7A~7E圖繪示依照本發明第六實施方式之主動元件陣列基板的製造流程剖面圖，其剖面位置與第2A~2H圖相同。
第8圖繪示本發明之比較例的荷重對位移曲線。
第9圖繪示本發明之實施例的荷重對位移曲線。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣 用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖繪示依照本發明第一實施方式之主動元件陣列基板100的俯視圖。第2A~2L圖繪示第1圖之主動元件陣列基板100的製造流程剖面圖，其剖面位置如第1圖之線段I-I所示。應了解到，第1圖之主動元件陣列基板100的俯視設計僅用以說明，並不限於上述的圖式，本發明所屬技術領域中具有通常知識者，可依照實際需求適當變化設計。
請先參照第2A圖。如圖所示，製造者在此時可先以感光離型膜300將軟質基板110黏著於載板200上，以利進行後續製程。具體而言，製造者可先以化學氣相沉積法將感光離型膜300形成於載板200上，然後再以旋塗法將軟質基板110形成於感光離型膜300上。當然，如果條件許可，製造者亦可選擇以對貼的方式藉由感光離型膜300將軟質基板110黏著於載板200上。
在本實施方式中，上述之載板200的材質可為任何硬質材料，例如透明玻璃。載板200的厚度可為約0.7mm(毫米；millimeter)。感光離型膜300的材質可為對紫外光敏感或對特定波段之光線敏感的有機材料，例如聚對二甲苯(Poly(p-xylylene)或Parylene)。感光離型膜300的厚度可為約300nm(奈米；nanometer)。軟質基板110的材質可為任何具有可撓性的材料，例如聚醯亞胺(Polyimide；PI)、聚對苯二甲酸乙二酯(Polyethylene terephthalate；PET)、聚2，6-萘二酸乙二醇酯(Polyethylene Naphthalate；PEN) 或上述之任意組合。軟質基板110的厚度可為約10~100μm(微米；micrometer)。
接著請參照第2B圖。如圖所示，製造者在此時可形成無機阻障層120，此無機阻障層120覆蓋軟質基板110。上述之無機阻障層120的材質可為任何能夠阻隔水氧的無機介電材料，例如：氮化矽、氧化矽、氮氧化矽或上述之任意組合。無機阻障層120的厚度可為約10~1000nm(奈米；nanometer)。無機阻障層120的形成方式可為例如化學氣相沉積法。
接著請參照第2C圖。如圖所示，製造者在此時可在無機阻障層120上形成閘極132。具體而言，製造者可先在無機阻障層120上形成第一導電層，並隨之圖案化此第一導電層，以形成閘極132。
在本實施方式中，上述之第一導電層(或者說，閘極132)的材質可為鈦、鉬、鉻、銥、鋁、銅、銀、金或上述之任意組合或合金。第一導電層(或者說，閘極132)的厚度可為約10~500nm(奈米；nanometer)。第一導電層的形成方式可為物理氣相沉積法，例如濺鍍法。圖案化第一導電層的方式可為例如微影及蝕刻法。
接著請參照第2D圖。如圖所示，製造者在此時可形成閘介電層134，此閘介電層134覆蓋閘極132與無機阻障層120。上述之閘介電層134的材質可為任何介電材料，例如：氮化矽、氧化矽、氮氧化矽或上述之任意組合。閘介電層134的厚度可為約100~1000nm(奈米； nanometer)。閘介電層134的形成方式可為例如化學氣相沉積法。
接著請參照第2E圖。如圖所示，製造者在此時可於閘極132上方之閘介電層134上形成通道層136。具體而言，製造者可先在閘介電層134上形成半導體層，並隨之圖案化此半導體層，以形成通道層136。
上述之半導體層(或者說，通道層136)的材質可為任何半導體材料，例如：非晶矽、複晶矽、單晶矽、氧化物半導體(oxide semiconductor)或上述之任意組合。半導體層(或者說，通道層136)的厚度可為約10~500nm(奈米；nanometer)。半導體層的形成方式可為例如化學氣相沉積法。圖案化半導體層的方式可為例如微影及蝕刻法。
接著請參照第2F圖。如圖所示，製造者在此時可於通道層136的兩側形成源極138與汲極139。具體而言，製造者可先在通道層136及閘介電層134上形成第二導電層，並隨之圖案化此第二導電層，以形成源極138與汲極139。
在本實施方式中，上述之第二導電層(或者說，源極138與汲極139)的材質可為鈦、鉬、鉻、銥、鋁、銅、銀、金或上述之任意組合或合金。第二導電層(或者說，源極138與汲極139)的厚度可為約10~500nm(奈米；nanometer)。第二導電層的形成方式可為物理氣相沉積法，例如濺鍍法。圖案化第二導電層的方式可為例如微影及蝕刻法。
在此步驟完成後，閘極132、閘介電層134、通道層136、源極138與汲極139將共同構成主動元件130。應了解到，本實施方式雖然將主動元件130繪示為底閘型薄膜電晶體，但此並不限制本發明，實際上主動元件130亦可為其他形式的主動元件，例如頂閘型薄膜電晶體，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇主動元件130的實施方式。
接著請參照第2G圖。如圖所示，製造者在此時可形成無機保護層140，此無機保護層140覆蓋主動元件130。上述之無機保護層140的材質可為任何無機介電材料，例如：氮化矽、氧化矽、氮氧化矽或上述之任意組合。無機保護層140的厚度可為約100~1000nm(奈米；nanometer)。無機保護層140的形成方式可為例如化學氣相沉積法。
接著請參照第2H圖。如圖所示，製造者在此時可形成有機保護層150，此有機保護層150覆蓋於主動元件130。在本實施方式中，有機保護層150覆蓋無機保護層140，但此並不限制本發明，若主動元件130或無機保護層140上方具有其他疊層，例如其他介電層或阻障層，有機保護層150亦可覆蓋這些疊層。亦即，有機保護層150可直接或間接覆蓋無機保護層140。
上述之有機保護層150的材質可為任何有機介電材料，例如：丙烯酸類聚合物(acrylic polymer)。有機保護層150的厚度可為約3μm(微米；micromerer)。有機保 護層150的形成方式可為例如旋塗法。
接著請參照第2I圖。如圖所示，製造者在此時可形成畫素電極160，此畫素電極160電性連接主動元件130。具體而言，製造者可先形成畫素電極連通孔TH，此畫素電極連通孔TH貫穿汲極139上方的疊層，讓汲極139暴露出來。在本實施方式中，由於汲極139上方的疊層包含無機保護層140與有機保護層150，因此畫素電極連通孔TH將貫穿無機保護層140與有機保護層150，讓汲極139暴露出來。
然後，製造者可形成第三導電層覆蓋有機保護層150與畫素電極連通孔TH，並隨之圖案化此第三導電層，以形成畫素電極160。所形成之畫素電極160將藉由畫素電極連通孔TH，與汲極139電性連接。
上述之第三導電層(或者說，畫素電極160)的材質可為任何導電材料。在本實施方式中，第三導電層(或者說，畫素電極160)的材質可為透明導電材料，例如：氧化銦錫、氧化銦鋅、氧化鋅鋁或其他導電氧化物或上述任意之組合。或者，第三導電層(或者說，畫素電極160)的材質亦可為其他不透明的導電材料，例如：鈦、鉬、鉻、銥、鋁、銅、銀、金或上述之任意組合或合金。第三導電層(或者說，畫素電極160)的厚度可為約10~500nm(奈米；nanometer)。第三導電層的形成方式可為例如物理氣相沉積法或化學氣相沉積法。形成畫素電極連通孔TH及圖案化第三導電層的方式可為例如微影及蝕刻法。
接著請參照第2J圖。如圖所示，製造者在此時可形成至少一通氣孔GH，此通氣孔GH至少貫穿無機阻障層120，以暴露出軟質基板110。具體而言，在本實施方式中，通氣孔GH的位置可選擇主動元件130周邊之位置，亦即在軟質基板110上不需要穿過閘極132、通道層136、源極138與汲極139的位置。至於通氣孔GH所需貫穿的疊層則視該位置上軟質基板110上方的疊層而定。
在本實施方式中，通氣孔GH將貫穿畫素電極160、有機保護層150、無機保護層140、閘介電層134與無機阻障層120，使得軟質基板110暴露出來。亦即，本步驟將在畫素電極160、有機保護層150、無機保護層140、閘介電層134與無機阻障層120中分別形成貫穿孔162、152、142、135、122，且這些貫穿孔162、152、142、135、122將構成連通之通氣孔GH。形成通氣孔GH的方式可為例如微影及蝕刻法。
接著請參照第2K圖。如圖所示，製造者在此時可以光源照射感光離型膜300，使得光氧化後的感光離型膜300與載板200之間的黏著力降低。具體而言，製造者可將光源架設於載板200相對於感光離型膜300的背側，使得光源所發出的光線穿過載板200而照射感光離型膜300。在傳統製程中，由於無機阻障層不能透氧而且也不存在通氣孔，因此縱使軟質基板的材質能夠透氧，氧氣也會因為無法透過無機阻障層，而無法接觸感光離型膜鄰接軟質基板的正面，而只能接觸感光離型膜暴露出來的側面部分。但 在本實施方式中，由於通氣孔GH的存在，因此氧氣除了能夠接觸感光離型膜300暴露出來的側面部分外，也可以透過通氣孔GH與軟質基板110而接觸感光離型膜300的正面，使得感光離型膜300光氧化的速度變快，減少製程所需要的時間。
上述之光源可為紫外光燈，例如：長波紫外光燈(Ultraviolet A Light；UVA Light)、中波紫外光燈(Ultraviolet B Light；UVB Light)或短波紫外光燈(Ultraviolet C Light；UVC Light)，或其他能夠讓感光離型膜300光氧化的光源。此外，若將光源架設於載板200的背側以背曝的方式照射感光離型膜300，則載板200的材質可選擇為能夠透過光源所發出之光線的材料，例如：透明玻璃。
接著請參照第2L圖。如圖所示，製造者在此時可剝離感光離型膜300與載板200，以獲得主動元件陣列基板100。從結構上來看，第2L圖之主動元件陣列基板100包含軟質基板110、無機阻障層120與至少一主動元件130。無機阻障層120覆蓋軟質基板110。上述之無機阻障層120具有至少一貫穿孔122於其中，且此貫穿孔122暴露出軟質基板110。主動元件130位於無機阻障層120上。此外，主動元件陣列基板100更包含感光離型膜300，此感光離型膜300設置於軟質基板110上，且係設置於相反於無機阻障層120之軟質基板110的表面上。
在第2L圖中，主動元件130可包含閘極132、閘 介電層134、通道層136、源極138與汲極139。閘極132位於無機阻障層120上。閘介電層134覆蓋閘極132與無機阻障層120。閘介電層134具有至少一貫穿孔135於其中，其中閘介電層134之貫穿孔135連通於無機阻障層120之貫穿孔122。亦即，閘介電層134之貫穿孔135在軟質基板110上的垂直投影，與無機阻障層120之貫穿孔122在軟質基板110上的垂直投影至少部分重疊。通道層136位於閘極132上方之閘介電層134上。源極138與汲極139分別位於通道層136的兩側。
在本實施方式中，無機阻障層120之貫穿孔122為通氣孔GH的一部分，且由於通氣孔GH的位置可選擇在軟質基板110上不需要穿過閘極132、通道層136、源極138與汲極139的位置，因此上述之無機阻障層120之貫穿孔122與閘極132之間具有一間距(如間距G1所標示)。更具體地說，無機阻障層120之貫穿孔122在軟質基板110上的垂直投影，與閘極132、通道層136、源極138與汲極139在軟質基板110上的垂直投影均不重疊。
此外，閘介電層134之貫穿孔135亦為通氣孔GH的一部分，且由於通氣孔GH的位置可選擇在軟質基板110上不需要穿過閘極132、通道層136、源極138與汲極139的位置，因此閘介電層134之貫穿孔135與閘極132之間亦具有一間距(如間距G1所標示)。更具體地說，閘介電層134之貫穿孔135在軟質基板110上的垂直投影，與閘極132、通道層136、源極138與汲極139在軟質基板110上 的垂直投影均不重疊。
在第2L圖中，主動元件陣列基板100更可包含無機保護層140，此無機保護層140覆蓋主動元件130，且具有至少一貫穿孔142於其中。無機保護層140之貫穿孔142亦為通氣孔GH的一部分，因此無機保護層140之貫穿孔142亦連通於閘介電層134之貫穿孔135與無機阻障層120之貫穿孔122。或者說，無機保護層140之貫穿孔142在軟質基板110上的垂直投影，與無機阻障層120之貫穿孔122在軟質基板110上的垂直投影至少部分重疊。此外，無機保護層140之貫穿孔142在軟質基板110上的垂直投影，與閘介電層134之貫穿孔135在軟質基板110上的垂直投影亦至少部分重疊。
在本實施方式中，由於通氣孔GH的位置可選擇在軟質基板110上不需要穿過閘極132、通道層136、源極138與汲極139的位置，因此上述之無機保護層140之貫穿孔142與主動元件130之汲極139之間具有一間距(如間距G2所標示)。更具體地說，無機保護層140之貫穿孔142在軟質基板110上的垂直投影，與閘極132、通道層136、源極138與汲極139在軟質基板110上的垂直投影均不重疊。
在第2L圖中，主動元件陣列基板100更可包含有機保護層150，此有機保護層150覆蓋於主動元件130。在本實施方式中，有機保護層150覆蓋無機保護層140，且具有至少一貫穿孔152於其中。有機保護層150之貫穿孔152亦為通氣孔GH的一部分，因此有機保護層150之貫穿孔 152亦連通於無機保護層140之貫穿孔142、閘介電層134之貫穿孔135與無機阻障層120之貫穿孔122。或者說，有機保護層150之貫穿孔152在軟質基板110上的垂直投影，與無機阻障層120之貫穿孔122在軟質基板110上的垂直投影至少部分重疊。此外，有機保護層150之貫穿孔152在軟質基板110上的垂直投影，與閘介電層134之貫穿孔135在軟質基板110上的垂直投影至少部分重疊。再者，有機保護層150之貫穿孔152在軟質基板110上的垂直投影，與無機保護層140之貫穿孔142在軟質基板110上的垂直投影至少部分重疊。
在本實施方式中，由於通氣孔GH的位置可選擇在軟質基板110上不需要穿過閘極132、通道層136、源極138與汲極139的位置，因此上述之有機保護層150之貫穿孔152與主動元件130之汲極139之間具有一間距(如間距G2所標示)。更具體地說，有機保護層150之貫穿孔152在軟質基板110上的垂直投影，與閘極132、通道層136、源極138與汲極139在軟質基板110上的垂直投影均不重疊。
在第2L圖中，主動元件陣列基板100更可包含畫素電極160，此畫素電極160位於主動元件130上，並電性連接主動元件130。在本實施方式中，畫素電極160位於有機保護層150上，且具有至少一貫穿孔162於其中。畫素電極160之貫穿孔162亦為通氣孔GH的一部分，因此畫素電極160之貫穿孔162亦連通於有機保護層150之貫穿孔152、無機保護層140之貫穿孔142、閘介電層134之貫 穿孔135與無機阻障層120之貫穿孔122。或者說，畫素電極160之貫穿孔162在軟質基板110上的垂直投影，與無機阻障層120之貫穿孔122在軟質基板110上的垂直投影至少部分重疊。此外，畫素電極160之貫穿孔162在軟質基板110上的垂直投影，與閘介電層134之貫穿孔135在軟質基板110上的垂直投影至少部分重疊。再者，畫素電極160之貫穿孔162在軟質基板110上的垂直投影，與無機保護層140之貫穿孔142在軟質基板110上的垂直投影至少部分重疊。另外，畫素電極160之貫穿孔162在軟質基板110上的垂直投影，與有機保護層150之貫穿孔152在軟質基板110上的垂直投影至少部分重疊。
在本實施方式中，由於通氣孔GH的位置可選擇在軟質基板110上不需要穿過閘極132、通道層136、源極138與汲極139的位置，因此畫素電極160之貫穿孔162在軟質基板110上的垂直投影，與閘極132、通道層136、源極138與汲極139在軟質基板110上的垂直投影均不重疊。
第3A~3D圖繪示依照本發明第二實施方式之主動元件陣列基板100的製造流程剖面圖，其剖面位置與第2A~2J圖相同。本實施方式與第一實施方式的不同點在於：本實施方式在光氧化感光離型膜300後，會在通氣孔GH內形成無機填充材170，以保護被通氣孔GH暴露出來的疊層。
請先參照第3A圖。如圖所示，製造者在此時可先進行如第2A~2J圖所繪示的製程。由於這些製程、材料與 結構細節，均與第一實施方式相同，因此不再重複贅述之。
接著請參照第3B圖。如圖所示，製造者在此時可以光源照射感光離型膜300，使得光氧化後的感光離型膜300與載板200之間的黏著力降低。同樣地，由於通氣孔GH的存在，因此氧氣除了能夠接觸感光離型膜300暴露出來的側面部分外，也可以透過通氣孔GH與軟質基板110而接觸感光離型膜300的正面，使得感光離型膜300光氧化的速度變快，減少製程所需要的時間。
接著請參照第3C圖。如圖所示，製造者在此時可於通氣孔GH中形成無機填充材170。具體而言，製造者可先形成無機填充材170，此無機填充材170覆蓋有機保護層150與畫素電極160，並共形地覆蓋通氣孔GH。然後，製造者可去除位於通氣孔GH外的無機填充材170，以形成第3C圖所繪示之無機填充材170。
由於在形成無機填充材170時，感光離型膜300已經光氧化，因此無機填充材170的形成方式可選擇低溫製程，例如：電漿增強化學氣相沉積法(Plasma-Enhanced CVD；PECVD)或低溫真空濺鍍。上述之無機填充材170的材質可為無機介電材料(例如：氮化矽、氧化矽、氮氧化矽或上述之任意組合)或金屬(例如：鈦、鉬、鉻、銥、鋁、銅、銀、金或上述之任意組合或合金)。去除位於通氣孔GH外之無機填充材170的方式可為例如蝕刻法。
接著請參照第3D圖。如圖所示，製造者在此時可剝離感光離型膜300與載板200，以獲得主動元件陣列基板 100。從結構上來看，第3D圖之主動元件陣列基板100與第一實施方式主要的不同點在於：第3D圖之主動元件陣列基板100更包含無機填充材170，此無機填充材170至少共形地覆蓋無機阻障層120之貫穿孔122(繪示於第3B圖)。在本實施方式中，無機填充材170共形地覆蓋整個通氣孔GH。亦即，無機填充材170共形地覆蓋無機阻障層120之貫穿孔122(繪示於第3B圖)、閘介電層134之貫穿孔135(繪示於第3B圖)、無機保護層140之貫穿孔142(繪示於第3B圖)、有機保護層150之貫穿孔152(繪示於第3B圖)與畫素電極160之貫穿孔162(繪示於第3B圖)。此外，在部分實施方式中，無機填充材170亦可僅共形地覆蓋部分之通氣孔GH，例如僅共形地覆蓋無機阻障層120之貫穿孔122(繪示於第3B圖)。本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇無機填充材170的實施方式。
第4A~4G圖繪示依照本發明第三實施方式之主動元件陣列基板100的製造流程剖面圖，其剖面位置與第2A~2G圖相同。本實施方式與第一實施方式的不同點在於：本實施方式在形成無機保護層140後就形成通氣孔GH，並隨之光氧化感光離型膜300，然後再進行後續製程。
請先參照第4A圖。如圖所示，製造者在此時可先進行如第2A~2G圖所繪示的製程。由於這些製程、材料與結構細節，均與第一實施方式相同，因此不再重複贅述之。
接著請參照第4B圖。如圖所示，製造者在此時可 形成至少一通氣孔GH。與第一實施方式不同的是，在本實施方式中，由於在通氣孔GH形成的位置上，軟質基板110上方的疊層僅包含無機保護層140、閘介電層134與無機阻障層120，因此通氣孔GH只需要貫穿無機保護層140、閘介電層134與無機阻障層120，就能夠將軟質基板110暴露出來。
接著請參照第4C圖。如圖所示，製造者在此時可以光源照射感光離型膜300，使得光氧化後的感光離型膜300與載板200之間的黏著力降低。同樣地，由於通氣孔GH的存在，因此氧氣除了能夠接觸感光離型膜300暴露出來的側面部分外，也可以透過通氣孔GH與軟質基板110而接觸感光離型膜300的正面，使得感光離型膜300光氧化的速度變快，減少製程所需要的時間。
接著請參照第4D圖。如圖所示，製造者在此時可在通氣孔GH中形成無機填充材170。具體而言，製造者可先形成無機填充材170，此無機填充材170覆蓋無機保護層140，並共形地覆蓋通氣孔GH。然後，製造者可去除位於通氣孔GH外的無機填充材170，以形成第4D圖所繪示之無機填充材170。
同樣地，由於在形成無機填充材170時，感光離型膜300已經光氧化，因此無機填充材170的形成方式可選擇低溫製程，例如：電漿增強化學氣相沉積法(Plasma-Enhanced CVD；PECVD)或低溫真空濺鍍。上述之無機填充材170的材質可為無機介電材料(例如：氮化 矽、氧化矽、氮氧化矽或上述之任意組合)或金屬(例如：鈦、鉬、鉻、銥、鋁、銅、銀、金或上述之任意組合或合金)。去除位於通氣孔GH外之無機填充材170的方式可為例如蝕刻法。
接著請參照第4E圖。如圖所示，製造者在此時可形成有機保護層150，此有機保護層150覆蓋無機保護層140與無機填充材170。由於與此有機保護層150相關的其他製程、材料與結構細節，均與第一實施方式相同，因此不再重複贅述之。
接著請參照第4F圖。如圖所示，製造者在此時可形成畫素電極160，此畫素電極160位於主動元件130上，並電性連接主動元件130。具體而言，製造者可先形成畫素電極連通孔TH，此畫素電極連通孔TH貫穿汲極139上方的疊層，讓汲極139暴露出來。在本實施方式中，由於汲極139上方的疊層包含無機保護層140與有機保護層150，因此畫素電極連通孔TH將貫穿無機保護層140與有機保護層150，讓汲極139暴露出來。
然後，製造者可形成第三導電層覆蓋有機保護層150與畫素電極連通孔TH，並隨之圖案化此第三導電層，以形成畫素電極160。所形成之畫素電極160將藉由畫素電極連通孔TH，與汲極139電性連接。
由於在形成第三導電層時，感光離型膜300已經光氧化，因此第三導電層的形成方式可選擇低溫製程，例如：電漿增強化學氣相沉積法(Plasma-Enhanced CVD； PECVD)、低溫真空濺鍍。上述之第三導電層(或者說，畫素電極160)的材質可為透明導電材料，例如：氧化銦錫、氧化銦鋅、氧化鋅鋁或其他導電氧化物或上述任意之組合。或者，第三導電層(或者說，畫素電極160)的材質亦可為其他不透明的導電材料，例如：鈦、鉬、鉻、銥、鋁、銅、銀、金或上述之任意組合或合金。第三導電層(或者說，畫素電極160)的厚度可為約10~500nm(奈米；nanometer)。形成畫素電極連通孔TH及圖案化第三導電層的方式可為例如微影及蝕刻法。
接著請參照第4G圖。如圖所示，製造者在此時可剝離感光離型膜300與載板200，以獲得主動元件陣列基板100。從結構上來看，第4G圖之主動元件陣列基板100與第一實施方式主要的不同在於：第4G圖之通氣孔GH僅貫穿無機阻障層120、閘介電層134與無機保護層140，而未貫穿有機保護層150與畫素電極160。此外，第4G圖之主動元件陣列基板100更包含無機填充材170，此無機填充材170共形地覆蓋通氣孔GH。
由於無機填充材170共形地覆蓋通氣孔GH，因此有機保護層150與畫素電極160將均覆蓋通氣孔GH的上方。亦即，有機保護層150與畫素電極160將均覆蓋無機阻障層120之貫穿孔122、閘介電層134之貫穿孔135與無機保護層140之貫穿孔142的上方。
第5A~5E圖繪示依照本發明第四實施方式之主動元件陣列基板100的製造流程剖面圖，其剖面位置與第4A ~4B圖相同。本實施方式與第三實施方式的不同點在於：本實施方式在光氧化感光離型膜300後，不會在通氣孔GH中形成無機填充材170，而直接將至少部分之有機保護層150填充於通氣孔GH中。
請先參照第5A圖。如圖所示，製造者在此時可先進行如第4A~4B圖所繪示的製程。由於這些製程、材料與結構細節，均與第三實施方式相同，因此不再重複贅述之。
接著請參照第5B圖。如圖所示，製造者在此時可以光源照射感光離型膜300，使得光氧化後的感光離型膜300與載板200之間的黏著力降低。同樣地，由於通氣孔GH的存在，因此氧氣除了能夠接觸感光離型膜300暴露出來的側面部分外，也可以透過通氣孔GH與軟質基板110而接觸感光離型膜300的正面，使得感光離型膜300光氧化的速度變快，減少製程所需要的時間。
接著請參照第5C圖。如圖所示，製造者在此時可形成有機保護層150，此有機保護層150覆蓋無機保護層140，且至少部分之有機保護層150將填充於通氣孔GH中。
上述之有機保護層150的材質可為任何有機介電材料，例如：丙烯酸類聚合物(acrylic polymer)。有機保護層150的厚度可為約3μm(微米；micrometer)。有機保護層150的形成方式可為例如旋塗法。
接著請參照第5D圖。如圖所示，製造者在此時可形成畫素電極160，此畫素電極160位於主動元件130上，並電性連接主動元件130。由於與此畫素電極160相關的其 他製程、材料與結構細節，均與第三實施方式相同，因此不再重複贅述之。
接著請參照第5E圖。如圖所示，製造者在此時可剝離感光離型膜300與載板200，以獲得主動元件陣列基板100。從結構上來看，第5E圖之主動元件陣列基板100與第三實施方式主要的不同在於：第5E圖之通氣孔GH中沒有無機填充材170，且至少部分之有機保護層150將填充於通氣孔GH中。亦即，無機阻障層120之貫穿孔122、閘介電層134之貫穿孔135與無機保護層140之貫穿孔142中將沒有無機填充材170，且至少部分之有機保護層150將填充於無機阻障層120之貫穿孔122、閘介電層134之貫穿孔135與無機保護層140之貫穿孔142中。
第6A~6E圖繪示依照本發明第五實施方式之主動元件陣列基板100的製造流程剖面圖，其剖面位置與第5A圖相同。本實施方式與第四實施方式的不同點在於：本實施方式在有機保護層150與畫素電極160形成後，才光氧化感光離型膜300。
請先參照第6A圖。如圖所示，製造者在此時可先進行如第5A圖所繪示的製程。由於這些製程、材料與結構細節，均與第四實施方式相同，因此不再重複贅述之。
接著請參照第6B圖。如圖所示，製造者在此時可形成有機保護層150，此有機保護層150覆蓋無機保護層140，且至少部分之有機保護層150將填充於通氣孔GH中。在本實施方式中，有機保護層150的材質可為能夠透 氧的有機介電材料，例如：丙烯酸類聚合物(acrylic polymer)。由於與此有機保護層150相關的其他製程與結構細節，均與第四實施方式相同，因此不再重複贅述之。
接著請參照第6C圖。如圖所示，製造者在此時可形成畫素電極160，此畫素電極160位於主動元件130上，並電性連接主動元件130。在本實施方式中，畫素電極160的材質可為能夠透氧的導電材料，例如：氧化銦錫、氧化銦鋅、氧化鋅鋁或其他導電氧化物或上述任意之組合。由於與此畫素電極160相關的其他製程與結構細節，均與第四實施方式相同，因此不再重複贅述之。
接著請參照第6D圖。如圖所示，製造者在此時可以光源照射感光離型膜300，使得光氧化後的感光離型膜300與載板200之間的黏著力降低。此時由於有機保護層150與畫素電極160的材質能夠透氧，因此氧氣將能穿過畫素電極160、有機保護層150與軟質基板110，而接觸感光離型膜300的正面，以加速感光離型膜300光氧化的速度。
接著請參照第6E圖。如圖所示，製造者在此時可剝離感光離型膜300與載板200，以獲得主動元件陣列基板100。從結構上來看，第6E圖之主動元件陣列基板100的結構與第5E圖之主動元件陣列基板100的結構大致相同。
第7A~7E圖繪示依照本發明第六實施方式之主動元件陣列基板100的製造流程剖面圖，其剖面位置與第2A~2H圖相同。本實施方式與第一實施方式的不同點在於：本實施方式在形成有機保護層150後，會先形成畫素電極 連通孔TH與通氣孔GH，使得後續形成的畫素電極160覆蓋通氣孔GH。
請先參照第7A圖。如圖所示，製造者在此時可先進行如第2A~2H圖所繪示的製程。由於這些製程、材料與結構細節，均與第一實施方式相同，因此不再重複贅述之。
接著請參照第7B圖。如圖所示，製造者在此時可形成畫素電極連通孔TH與通氣孔GH。畫素電極連通孔TH貫穿無機保護層140與有機保護層150，讓汲極139暴露出來，而通氣孔GH則貫穿無機阻障層120、閘介電層134、無機保護層140與有機保護層150，讓軟質基板110暴露出來。在本實施方式中，形成畫素電極連通孔TH與通氣孔GH的方式可為例如微影及蝕刻法。
接著請參照第7C圖。如圖所示，製造者在此時可以光源照射感光離型膜300，使得光氧化後的感光離型膜300與載板200之間的黏著力降低。同樣地，由於通氣孔GH的存在，因此氧氣除了能夠接觸感光離型膜300暴露出來的側面部分外，也可以透過通氣孔GH與軟質基板110而接觸感光離型膜300的正面，使得感光離型膜300光氧化的速度變快，減少製程所需要的時間。
接著請參照第7D圖。如圖所示，製造者在此時可形成畫素電極160，此畫素電極160位於主動元件130上，並電性連接主動元件130。具體而言，製造者可形成第三導電層覆蓋有機保護層150、畫素電極連通孔TH與通氣孔 GH，並隨之圖案化此第三導電層，以形成畫素電極160。所形成之畫素電極160將藉由畫素電極連通孔TH，與汲極139電性連接，並覆蓋通氣孔GH。
由於在形成第三導電層時，感光離型膜300已經光氧化，因此第三導電層的形成方式可選擇低溫製程，例如：電漿增強化學氣相沉積法(Plasma-Enhanced CVD；PECVD)、低溫真空濺鍍。上述之第三導電層(或者說，畫素電極160)的材質可為透明導電材料，例如：氧化銦錫、氧化銦鋅、氧化鋅鋁或其他導電氧化物或上述任意之組合。或者，第三導電層(或者說，畫素電極160)的材質亦可為其他不透明的導電材料，例如：鈦、鉬、鉻、銥、鋁、銅、銀、金或上述之任意組合或合金。第三導電層(或者說，畫素電極160)的厚度可為約10~500nm(奈米；nanometer)。圖案化第三導電層的方式可為例如微影及蝕刻法。
接著請參照第7E圖。如圖所示，製造者在此時可剝離感光離型膜300與載板200，以獲得主動元件陣列基板100。從結構上來看，第7E圖之主動元件陣列基板100與第一實施方式主要的不同在於：本實施方式之畫素電極160覆蓋通氣孔GH。亦即，本實施方式之畫素電極160覆蓋有機保護層150之貫穿孔152、無機保護層140之貫穿孔142、閘介電層134之貫穿孔135與無機阻障層120之貫穿孔122。
以上各實施方式所提供的主動元件陣列基板100 可應用於各種顯示器中，其包含但不限於：液晶顯示器(Liquid Crystal Display；LCD)、電泳顯示器(Electro-Phoretic Display；EPD)與主動矩陣有機發光二極體顯示器(Active-Matrix Organic Light-Emitting Diode Display；AMOLED Display)。應了解到，以上所舉之主動元件陣列基板100的應用範圍僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要彈性選擇主動元件陣列基板100的應用方式。
以下將揭露本發明之實施例，藉此說明上述實施方式之通氣孔，確實能夠增加感光離型膜光氧化的速度。應瞭解到，在以下敘述中，已經在上述實施方式中提到的參數將不再重複贅述，僅就需進一步界定者加以補充，合先敘明。
在以下比較例及實施例中，將提供材質為透明玻璃的載板，尺寸為320mm(毫米；millimeter)X 400mm(毫米；millimeter)X 0.7mm(毫米；millimeter)。載板上形成有感光離型膜，此感光離型膜的材質為聚對二甲苯(Poly(p-xylylene)或Parylene)，厚度為300nm(奈米；nanometer)。感光離型膜上形成有軟質基板，此軟質基板的材質為聚醯亞胺(Polyimide；PI)，厚度為10μm(微米；micrometer)。軟質基板上形成有無機阻障層，此無機阻障層的材質為氮化矽，厚度為200nm(奈米；nanometer)。 比較例與實施例的不同點在於，比較例沒有形成通氣孔，實施例形成有貫穿無機阻障層，且暴露出軟質基板的通氣 孔，這些通氣孔均勻分布於無機阻障層中，通氣孔的直徑為5μm(微米；micrometer)，且任兩相鄰之通氣孔之間的間距為250μm(微米；micrometer)。
接著，從載板相對於感光離型膜之背側照射紫外光10分鐘。然後，測試感光離型膜與軟質基板之間之連接介面的荷重對位移關係，並將結果記錄第8圖與第9圖中，其中第8圖繪示比較例的測試結果，第9圖繪示實施例的測試結果。從第8圖可以看得出來，在紫外光照射10分鐘後，要破壞比較例之感光離型膜與軟質基板之間的連接介面，仍要約950gf的力量。相對地，從第9圖可以看得出來，在紫外光照射10分鐘後，要破壞實施例之感光離型膜與軟質基板之間的連接介面，只要約1gf的力量。
100‧‧‧主動元件陣列基板
110‧‧‧軟質基板
120‧‧‧無機阻障層
122‧‧‧貫穿孔
130‧‧‧主動元件
132‧‧‧閘極
134‧‧‧閘介電層
135‧‧‧貫穿孔
136‧‧‧通道層
138‧‧‧源極
139‧‧‧汲極
140‧‧‧無機保護層
142‧‧‧貫穿孔
150‧‧‧有機保護層
152‧‧‧貫穿孔
160‧‧‧畫素電極
162‧‧‧貫穿孔
300‧‧‧感光離型膜
TH‧‧‧畫素電極連通孔
GH‧‧‧通氣孔
G1‧‧‧間距
G2‧‧‧間距

Claims (20)

  1. 一種主動元件陣列基板，包含：一軟質基板；一無機阻障層，覆蓋該軟質基板，該無機阻障層具有至少一貫穿孔於其中，該貫穿孔暴露出該軟質基板；以及至少一主動元件，位於該無機阻障層上。
  2. 如請求項1所述之主動元件陣列基板，其中該主動元件包含：一閘極，位於該無機阻障層上；一閘介電層，至少覆蓋該閘極；一通道層，位於該閘極上方之該閘介電層上；以及一源極與一汲極，分別位於該通道層的兩側。
  3. 如請求項2所述之主動元件陣列基板，其中該閘介電層覆蓋該閘極與該無機阻障層，且該閘介電層具有至少一貫穿孔於其中，其中該閘介電層之該貫穿孔連通於該無機阻障層之該貫穿孔。
  4. 如請求項3所述之主動元件陣列基板，其中該無機阻障層之該貫穿孔與該閘極之間具有一間距。
  5. 如請求項3所述之主動元件陣列基板，更包含：一無機保護層，覆蓋該主動元件，該無機保護層具有 至少一貫穿孔於其中，其中該無機保護層之該貫穿孔與該閘介電層之該貫穿孔以及該無機阻障層之該貫穿孔至少部分重疊；一有機保護層，覆蓋於該無機保護層；以及一畫素電極，位於該有機保護層上，並電性連接該主動元件。
  6. 如請求項1所述之主動元件陣列基板，更包含：一無機保護層，覆蓋該主動元件，該無機保護層具有至少一貫穿孔於其中，其中該無機保護層之該貫穿孔與該無機阻障層之該貫穿孔至少部分重疊。
  7. 如請求項1所述之主動元件陣列基板，更包含：一有機保護層，覆蓋於該主動元件。
  8. 如請求項7所述之主動元件陣列基板，其中該有機保護層具有至少一貫穿孔於其中，其中該有機保護層之該貫穿孔與該無機阻障層之該貫穿孔至少部分重疊。
  9. 如請求項7所述之主動元件陣列基板，其中至少部分之該有機保護層填充於該無機阻障層之該貫穿孔中。
  10. 如請求項1所述之主動元件陣列基板，更包含：一畫素電極，位於該主動元件上，並電性連接該主動 元件。
  11. 如請求項10所述之主動元件陣列基板，其中該畫素電極具有至少一貫穿孔於其中，其中該畫素電極之該貫穿孔與該無機阻障層之該貫穿孔至少部分重疊。
  12. 如請求項10所述之主動元件陣列基板，其中該畫素電極覆蓋該無機阻障層之該貫穿孔。
  13. 如請求項1所述之主動元件陣列基板，更包含：至少一無機填充材，共形地覆蓋該無機阻障層之該貫穿孔。
  14. 如請求項1所述之主動元件陣列基板，更包含：一感光離型膜，設置於該軟質基板相反於該無機阻障層之一表面。
  15. 一種主動元件陣列基板的製造方法，包含：以一感光離型膜將一軟質基板黏著於一載板上；形成一無機阻障層覆蓋該軟質基板；在該無機阻障層上形成至少一主動元件；於該無機阻障層中形成至少一貫穿孔，以暴露出該軟質基板；以一光源照射該感光離型膜；以及 剝離該感光離型膜與該載板。
  16. 如請求項15所述之主動元件陣列基板的製造方法，其中形成該主動元件之步驟包含：於該無機阻障層上形成一閘極；形成一閘介電層至少覆蓋該閘極；於該閘極上方之該閘介電層上形成一通道層；以及於該通道層的兩側形成一源極與一汲極。
  17. 如請求項16所述之主動元件陣列基板的製造方法，更包含：形成一貫穿孔於該閘介電層中，其中該閘介電層之該貫穿孔與該無機阻障層之該貫穿孔構成一連通之通氣孔，以暴露出該軟質基板。
  18. 如請求項16所述之主動元件陣列基板的製造方法，更包含：形成一貫穿孔於該閘介電層中；形成一無機保護層，覆蓋該主動元件，該無機保護層具有至少一貫穿孔於其中，其中該無機保護層之該貫穿孔連通於該閘介電層之該貫穿孔以及該無機阻障層之該貫穿孔，以構成一連通之通氣孔；形成一有機保護層於該無機保護層上；以及形成一畫素電極於該有機保護層上，並電性連接該主 動元件。
  19. 如請求項15所述之主動元件陣列基板的製造方法，更包含：形成一無機保護層覆蓋該主動元件，其中該無機保護層具有至少一貫穿孔於其中，該無機保護層之該貫穿孔與該無機阻障層之該貫穿孔構成一連通之通氣孔，以暴露出該軟質基板。
  20. 如請求項15所述之主動元件陣列基板的製造方法，更包含：於該無機阻障層之該貫穿孔中形成一無機填充材。
TW102127981A 2013-05-24 2013-08-05 主動元件陣列基板及其製造方法 TWI485858B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310198732.1A CN103337500B (zh) 2013-05-24 2013-05-24 主动元件阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
TW201445747A TW201445747A (zh) 2014-12-01
TWI485858B true TWI485858B (zh) 2015-05-21

Family

ID=49245635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127981A TWI485858B (zh) 2013-05-24 2013-08-05 主動元件陣列基板及其製造方法

Country Status (5)

Country Link
US (2) US9159744B2 (zh)
KR (1) KR101564171B1 (zh)
CN (1) CN103337500B (zh)
TW (1) TWI485858B (zh)
WO (1) WO2014186988A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI518405B (zh) 2014-01-24 2016-01-21 友達光電股份有限公司 顯示面板及其製作方法
TWI584703B (zh) 2014-08-22 2017-05-21 友達光電股份有限公司 顯示模組基板及其製造方法
CN104882449A (zh) * 2015-04-01 2015-09-02 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
US10083989B2 (en) * 2015-12-10 2018-09-25 Industrial Technology Research Institute Semiconductor device
TWI682516B (zh) * 2018-08-28 2020-01-11 元太科技工業股份有限公司 線路結構
US10607932B2 (en) 2016-07-05 2020-03-31 E Ink Holdings Inc. Circuit structure
US10103201B2 (en) 2016-07-05 2018-10-16 E Ink Holdings Inc. Flexible display device
CN110233207B (zh) * 2018-03-05 2020-12-08 上海和辉光电股份有限公司 显示面板制作方法、显示面板及显示装置
KR20190108212A (ko) 2018-03-13 2019-09-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치의 제조 방법
CN111092099A (zh) * 2018-10-23 2020-05-01 宸鸿光电科技股份有限公司 有机发光二极管显示装置
TWI743899B (zh) * 2020-07-22 2021-10-21 友達光電股份有限公司 元件陣列基板及其製作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287068A (ja) * 2005-04-01 2006-10-19 Seiko Epson Corp 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法
TW200832624A (en) * 2007-01-29 2008-08-01 Au Optronics Corp Substrate module and manufacturing method of flexible active matrix devices
US20100210055A1 (en) * 2008-04-29 2010-08-19 Min-Ho Yoon Method of fabricating a flexible display device
US20100265239A1 (en) * 2002-04-24 2010-10-21 E Ink Corporation Processes for forming backplanes for electro-optic displays
US20110316059A1 (en) * 2010-06-29 2011-12-29 Sungkyunkwan University Foundation For Corporate Collaboration Flexible ferroelectric memory device and manufacturing method for the same
TW201200942A (en) * 2010-06-24 2012-01-01 Au Optronics Corp Flexible display panel and method of fabricating the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4796221B2 (ja) 1998-11-26 2011-10-19 三星電子株式会社 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100679096B1 (ko) * 1999-12-30 2007-02-05 엘지.필립스 엘시디 주식회사 액정표시장치
KR100499371B1 (ko) 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN1321347C (zh) * 2003-04-07 2007-06-13 统宝光电股份有限公司 转印薄膜元件于塑料基板上及制造柔性显示器装置的方法
US20060207967A1 (en) 2003-07-03 2006-09-21 Bocko Peter L Porous processing carrier for flexible substrates
JP2005136214A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7736964B2 (en) 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
GB0620955D0 (en) * 2006-10-20 2006-11-29 Speakman Stuart P Methods and apparatus for the manufacture of microstructures
KR101300183B1 (ko) 2006-11-20 2013-08-26 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101443188B1 (ko) * 2007-03-21 2014-09-29 삼성디스플레이 주식회사 유기발광장치의 제조방법 및 유기발광장치
US8216876B2 (en) * 2008-02-20 2012-07-10 Sharp Kabushiki Kaisha Method for manufacturing flexible semiconductor substrate
CN101271905B (zh) * 2008-05-06 2010-06-09 友达光电股份有限公司 像素结构与主动元件阵列基板
JP5216716B2 (ja) * 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2012021197A2 (en) * 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
TWI402012B (zh) * 2010-09-01 2013-07-11 Ind Tech Res Inst 圖案化可撓式基板的方法
TWI539414B (zh) * 2011-09-21 2016-06-21 友達光電股份有限公司 可撓式顯示器的製作方法
US20130105089A1 (en) * 2011-10-28 2013-05-02 Industrial Technology Research Institute Method for separating substrate assembly
CN102522420A (zh) * 2011-11-16 2012-06-27 友达光电股份有限公司 具可挠性基板的显示装置及其制造方法
TWI492373B (zh) * 2012-08-09 2015-07-11 Au Optronics Corp 可撓式顯示模組的製作方法
US20140342148A1 (en) * 2013-05-15 2014-11-20 Corning Incorporated Glass structures and methods of creating and processing glass structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100265239A1 (en) * 2002-04-24 2010-10-21 E Ink Corporation Processes for forming backplanes for electro-optic displays
JP2006287068A (ja) * 2005-04-01 2006-10-19 Seiko Epson Corp 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法
TW200832624A (en) * 2007-01-29 2008-08-01 Au Optronics Corp Substrate module and manufacturing method of flexible active matrix devices
US20100210055A1 (en) * 2008-04-29 2010-08-19 Min-Ho Yoon Method of fabricating a flexible display device
TW201200942A (en) * 2010-06-24 2012-01-01 Au Optronics Corp Flexible display panel and method of fabricating the same
US20110316059A1 (en) * 2010-06-29 2011-12-29 Sungkyunkwan University Foundation For Corporate Collaboration Flexible ferroelectric memory device and manufacturing method for the same

Also Published As

Publication number Publication date
CN103337500B (zh) 2015-12-23
KR20140138047A (ko) 2014-12-03
CN103337500A (zh) 2013-10-02
US9520418B2 (en) 2016-12-13
US9159744B2 (en) 2015-10-13
US20150380444A1 (en) 2015-12-31
US20140346519A1 (en) 2014-11-27
WO2014186988A1 (zh) 2014-11-27
TW201445747A (zh) 2014-12-01
KR101564171B1 (ko) 2015-10-28

Similar Documents

Publication Publication Date Title
TWI485858B (zh) 主動元件陣列基板及其製造方法
US10658612B2 (en) Display panel having passivation layer with protruding portions in peripheral area for sealant
US9698166B2 (en) Thin film transistor, method for manufacturing thin film transistor, array substrate, method for manufacturing array substrate, and display device
US9640718B2 (en) Method for manufacturing display element, display element, and display device
US20170179159A1 (en) Display device
US9166097B2 (en) Thin film transistor substrate and manufacturing method thereof, display
US10871688B2 (en) Array substrate, manufacturing method thereof, and display device
TWI565380B (zh) 顯示裝置及其製造方法
JP6538985B2 (ja) 有機ｅｌデバイスおよびその製造方法
WO2019127203A1 (zh) 显示屏及其制作方法，以及显示设备
WO2019085080A1 (zh) 双面oled显示面板及其制造方法
WO2016106876A1 (zh) 薄膜晶体管阵列基板及其制造方法、显示装置
KR101997073B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8582073B2 (en) Method of manufacturing liquid crystal panel, glass substrate for liquid crystal panel, and liquid crystal panel including the same
JP2011082419A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
KR20170112416A (ko) 유기발광 표시장치 및 제조방법
US8749747B2 (en) Method of manufacturing liquid crystal panel, glass substrate for liquid crystal panel, and liquid crystal panel including the same
KR101888941B1 (ko) 표시장치 및 이의 제조 방법
JP2012038574A (ja) 表示装置の製造方法
JP2010034217A (ja) 有機薄膜トランジスタの製造方法
JP2009031393A (ja) 電子装置及び光共振器
US20210184006A1 (en) Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor
CN107179644B (zh) 一种显示基板、其制作方法及显示装置
TW201526718A (zh) 可撓性元件基板以及其製作方法
JP2010135378A (ja) 半導体装置、半導体装置の製造方法、および電子機器