KR20140138047A - 능동 어레이 기판 및 그 제조 방법 - Google Patents

능동 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20140138047A
KR20140138047A KR1020140060462A KR20140060462A KR20140138047A KR 20140138047 A KR20140138047 A KR 20140138047A KR 1020140060462 A KR1020140060462 A KR 1020140060462A KR 20140060462 A KR20140060462 A KR 20140060462A KR 20140138047 A KR20140138047 A KR 20140138047A
Authority
KR
South Korea
Prior art keywords
hole
layer
inorganic
protective layer
inorganic barrier
Prior art date
Application number
KR1020140060462A
Other languages
English (en)
Other versions
KR101564171B1 (ko
Inventor
청잉 케
핀팬 왕
치수안 수
웨이테 리
Original Assignee
에이유 오프트로닉스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이유 오프트로닉스 코퍼레이션 filed Critical 에이유 오프트로닉스 코퍼레이션
Publication of KR20140138047A publication Critical patent/KR20140138047A/ko
Application granted granted Critical
Publication of KR101564171B1 publication Critical patent/KR101564171B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

능동 어레이 기판은 플렉서블 기판, 무기 배리어 층 및 적어도 하나의 능동 컴포넌트를 포함한다. 무기 배리어 층은 플렉서블 기판을 커버한다. 무기 배리어 층은 내부에 쓰루 홀을 갖는다. 무기 배리어 층의 쓰루 홀은 플렉서블 기판을 노출시킨다. 능동 컴포넌트는 무기 배리어 층 상에 배치된다.

Description

능동 어레이 기판 및 그 제조 방법 {ACTIVE ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREOF}
이 출원은 2013년 5월 24일자로 출원된 중국 특허 일련번호 201310198732.1호에 대한 우선권을 주장하며, 상기 중국 특허는 본 명세서에 인용에 의해 통합된다.
본 개시물은 능동 어레이 기판 및 그 제조 방법에 관한 것이다.
최근에, 플렉서블 재료로 만들어진 기판을 갖는 디스플레이 디바이스가 업계에서 개발되었다. 이 디스플레이 디바이스는 특히 플렉서빌리티를 갖추기 때문에, 전통적인 종이 또는 광고 보드는 이 디스플레이 디바이스로 교체될 수 있다. 그러나 기판이 플렉서블하기 때문에, 기판은 먼저 종래의 제조 장비에 적응될 캐리어 상에 고정되어, 제조 프로세스가 용이하게 수행될 수 있다. 제조 프로세스가 달성된 이후에, 기판은 캐리어로부터 스트립핑된다.
일반적으로, 캐리어로부터 기판을 스트립핑하는 2개의 방법들이 존재한다. 하나의 방법은 레이저 스트립핑이고, 다른 방법은 광산화(photooxidation)이다. 레이저 스트립핑의 비용은 높고, 감소시키기 힘들다. 광산화 기술에서, 감광성 스트립핑 층이 기판과 캐리어 사이에 배치된다. 제조 프로세스가 달성된 이후, 감광성 스트립핑 층은 자외선 광에 노출되고, 산화되어, 기판과 캐리어 사이의 접착력이 감소된다. 그러나 기판은 대개 무기 배리어 층에 의하여 커버되고, 이는 감광성 스트립핑 층이 산소와 접촉하는 것을 방지하기 때문에, 감광성 스트립핑 층은 단지 노출된 측면 부분들에서 산소와 접촉할 수 있다. 따라서, 감광성 스트립핑 층의 광산화는 상당히 느리고, 따라서 현재로서는 실용적이지 않다.
본 발명의 일 실시예에 따라, 능동 어레이 기판은 플렉서블 기판, 무기 배리어 층 및 적어도 하나의 능동 컴포넌트를 포함한다. 무기 배리어 층은 플렉서블 기판을 커버한다. 무기 배리어 층은 내부에 쓰루 홀을 갖는다. 무기 배리어 층의 쓰루 홀은 플렉서블 기판을 노출시킨다. 능동 컴포넌트는 무기 배리어 상에 배치된다.
본 발명의 하나 이상의 실시예들에서, 능동 컴포넌트는 게이트 전극, 게이트 유전체 층, 채널 층, 소스 및 드레인을 포함할 수 있다. 게이트 전극은 무기 배리어 층 상에 배치된다. 게이트 유전체 층은 적어도 게이트 전극을 커버한다. 채널 층은 게이트 유전체 층의 적어도 일부 상에 배치되며, 게이트 전극 상에 있다. 소스 및 드레인은 채널 층의 반대면들 상에 각각 위치된다.
본 발명의 하나 이상의 실시예들에서, 게이트 유전체 층은 게이트 전극 및 무기 배리어 층을 커버한다. 게이트 유전체 층은 내부에 적어도 하나의 쓰루 홀을 갖는다. 게이트 유전체 층의 홀은 무기 배리어 층의 쓰루 홀에 연결된다.
본 발명의 하나 이상의 실시예들에서, 무기 배리어 층의 쓰루 홀과 게이트 전극 사이에 공간이 존재한다.
본 발명의 하나 이상의 실시예들에서, 능동 어레이 기판은 무기 보호 층, 유기 보호 층 및 픽셀 전극을 더 포함한다. 무기 보호 층은 능동 컴포넌트를 커버한다. 무기 보호 층은 내부에 적어도 하나의 쓰루 홀을 갖는다. 무기 보호 층의 쓰루 홀은 게이트 유전체 층의 쓰루 홀 및 무기 배리어 층의 쓰루 홀과 중첩한다. 유기 보호 층은 무기 보호 층을 커버한다. 픽셀 전극은 유기 보호 층 상에 배치되고, 능동 컴포넌트에 전기적으로 연결된다.
본 발명의 하나 이상의 실시예들에서, 능동 어레이 기판은 무기 보호 층을 더 포함한다. 무기 보호 층은 능동 컴포넌트를 커버하고, 내부에 적어도 하나의 쓰루 홀을 갖는다. 무기 보호 층의 쓰루 홀은 무기 배리어 층의 쓰루 홀과 중첩한다.
본 발명의 하나 이상의 실시예들에서, 능동 어레이 기판은 유기 보호 층을 더 포함한다. 유기 보호 층은 능동 컴포넌트를 커버한다.
본 발명의 하나 이상의 실시예들에서, 유기 보호 층은 내부에 적어도 하나의 쓰루 홀을 갖는다. 유기 보호 층의 쓰루 홀은 무기 배리어 층의 쓰루 홀과 중첩한다.
본 발명의 하나 이상의 실시예들에서, 유기 보호 층의 적어도 일부가 무기 배리어 층의 쓰루 홀 내에 채워진다.
본 발명의 하나 이상의 실시예들에서, 능동 어레이 기판은 픽셀 전극을 더 포함한다. 픽셀 전극은 능동 컴포넌트 상에 배치되고, 능동 컴포넌트에 전기적으로 연결된다.
본 발명의 하나 이상의 실시예들에서, 픽셀 전극은 내부에 적어도 하나의 쓰루 홀을 가질 수 있다. 픽셀 전극 쓰루 홀은 무기 배리어 층의 쓰루 홀과 중첩한다.
본 발명의 하나 이상의 실시예들에서, 픽셀 전극은 무기 배리어 층의 쓰루 홀을 커버할 수 있다.
본 발명의 하나 이상의 실시예들에서, 능동 어레이 기판은 적어도 하나의 무기 충진 재료를 더 포함하며, 무기 충진 재료는 무기 배리어 층의 쓰루 홀을 컨포멀하게 커버한다.
본 발명의 하나 이상의 실시예들에서, 능동 어레이 기판은 감광성 스트립핑 층을 더 포함한다. 감광성 스트립핑 층은 무기 배리어 층의 반대편에 있는 플렉서블 기판의 표면 상에 배치된다.
본 발명의 다른 실시예에 따라, 능동 어레이 기판의 제조 방법은 다음 단계들을 포함한다(달리 지시되지 않는 한, 시퀀스는 요구에 따라 정렬될 수 있는 것으로 이해되어야 한다. 심지어 단계들의 전부 또는 일부가 동시에 수행될 수도 있다.):
(1) 캐리어와의 사이에 감광성 스트립핑 층을 갖도록, 캐리어 상에 플렉서블 기판을 형성하는 단계;
(2) 플렉서블 기판을 커버하기 위하여 무기 배리어 층을 형성하는 단계;
(3) 무기 배리어 층 상에 적어도 하나의 능동 컴포넌트를 형성하는 단계;
(4) 플렉서블 기판을 노출시키기 위하여 무기 배리어 층 내에 쓰루 홀을 형성하는 단계;
(5) 광원으로 감광성 스트립핑 층을 조사하는(irradiating) 단계; 및
(6) 캐리어로부터 감광성 스트립핑 층을 스트립핑하는 단계
본 발명의 하나 이상의 실시예들에서, 단계 (3)은 다음의 단계들을 더 포함한다:
(3.1) 무기 배리어 층 상에 게이트 전극을 형성하는 단계;
(3.2) 적어도 게이트 전극을 커버하는 게이트 유전체 층을 형성하는 단계;
(3.3) 게이트 유전체 층의 적어도 일부 상에 채널 층을 형성하는 단계 ― 채널 층은 게이트 전극 위에 있음 ― ; 및
(3.4) 채널 층의 반대면들 상에 소스 및 드레인을 형성하는 단계
본 발명의 하나 이상의 실시예들에서, 능동 어레이 기판의 제조 방법은 게이트 유전체 층에 쓰루 홀을 형성하는 단계를 더 포함한다. 게이트 유전체 층의 쓰루 홀은 무기 배리어 층의 쓰루 홀에 연결되어, 플렉서블 기판을 노출시키는 가스 홀을 형성한다.
본 발명의 하나 이상의 실시예들에서, 능동 어레이 기판의 제조 방법은, 게이트 유전체 층 내에 쓰루 홀을 형성하는 단계; 및 능동 컴포넌트를 커버하기 위하여 무기 보호 층을 형성하는 단계를 더 포함한다. 무기 보호 층은 내부에 적어도 하나의 쓰루 홀을 갖는다. 무기 보호 층의 쓰루 홀은 게이트 유전체 층의 쓰루 홀 및 무기 배리어 층의 쓰루 홀에 연결되어, 가스 홀을 형성한다. 유기 보호 층은 무기 보호 층 상에 형성된다. 픽셀 전극은 유기 보호 층 상에 형성되고, 능동 컴포넌트에 전기적으로 연결된다.
본 발명의 하나 이상의 실시예들에서, 능동 어레이 기판의 제조 방법은 능동 컴포넌트를 커버하기 위하여 무기 보호 층을 형성하는 단계를 더 포함한다. 무기 보호 층은 내부에 적어도 하나의 쓰루 홀을 갖는다. 무기 보호 층의 쓰루 홀은 무기 배리어 층의 쓰루 홀에 연결되어, 플렉서블 기판을 노출시키는 가스 홀을 형성한다.
본 발명의 하나 이상의 실시예들에서, 능동 어레이 기판의 제조 방법은 무기 배리어 층의 쓰루 홀 내에 무기 충진 재료를 형성하는 단계를 더 포함한다.
도 1은 본 발명의 제1 실시예에 따른 능동 어레이 기판의 상부도이다.
도 2a-2l는 도 1의 라인(I-I)을 따라 취해진, 능동 어레이 기판의 제조 방법의 단면도들이다.
도 3a-3d는 본 발명의 제2 실시예에 따른, 도 2a-2j와 동일한 단면을 이용한 능동 어레이 기판의 제조 방법의 단면도들이다.
도 4a-4g는 본 발명의 제3 실시예에 따른, 도 2a-2g와 동일한 단면을 이용한 능동 어레이 기판의 제조 방법의 단면도들이다.
도 5a-5e는 본 발명의 제4 실시예에 따른, 도 4a-4b와 동일한 단면을 이용한 능동 어레이 기판의 제조 방법의 단면도들이다.
도 6a-6e는 본 발명의 제5 실시예에 따른, 도 5a와 동일한 단면을 이용한 능동 어레이 기판의 제조 방법의 단면도들이다.
도 7a-7e는 본 발명의 제6 실시예에 따른, 도 2a-2h와 동일한 단면을 이용한 능동 어레이 기판의 제조 방법의 단면도들이다.
도 8은 본 발명의 비교 예에 따른, 중랑 부하(weight load) 및 변위(displacement)의 곡선이다.
도 9는 본 발명의 작동 예에 따른, 중랑 부하 및 변위의 곡선이다.
이제 본 발명의 실시예들에 대한 참고가 상세히 이루어질 것이며, 발명의 예들은 첨부 도면들에 예시된다. 본 발명을 명료하게 하기 위하여, 몇몇 실제 세부사항들이 몇몇 실시예들에서 설명될 수 있다. 그러나, 본 기술분야의 당업자는 이들 세부 사항들이 몇몇 다른 실시예들에 대해 반드시 필수적이지는 않을 수 있어서, 이들이 본 발명을 제한해서는 안된다는 것을 이해해야 한다. 게다가, 도면들을 간락화하기 위해, 몇몇 종래의 구조물들 또는 엘리먼트들이 간단한 방식으로 예시될 수 있다. 가능한 어디든간에, 동일한 참조 번호들이 동일한 또는 유사한 부분들을 지칭하기 위해 도면들 및 설명에서 사용된다.
도 1은 본 발명의 제1 실시예에 따른 능동 어레이 기판(100)의 상부도이다. 도 2a-2l는 도 1의 라인(I-I)을 따라 취해진, 능동 어레이 기판(100)의 제조 방법의 단면도들이다. 도 1의 능동 어레이 기판(100)의 설계는 단지 예시를 위한 것이며, 청구된 범위를 제한하도록 의도된 것이 아님이 이해되어야 한다. 본 기술분야의 당업자는 요구되는 바에 따라 설계를 변경할 수 있다.
이제 도 2a에 대한 참조가 이루어진다. 플렉서블 기판(110)은 후속 프로세스들을 수행하도록, 플렉서블 기판(110)과 캐리어(200) 사이에 감광성 스트립핑 층(300)을 갖게끔 캐리어(200) 상에 형성될 수 있다. 실제로, 감광성 스트립핑 층(300)은 먼저 화학 기상 증착(CVD, chemical vapor deposition)에 의하여 캐리어(200) 상에 형성될 수 있다. 그 후, 플렉서블 기판(110)은 스핀-온 코팅에 의해 감광성 스트립핑 층(300) 상에 형성될 수 있다. 물론, 조건이 적절하다면, 플렉서블 기판(110) 및 감광성 스트립핑 층(300)은 라미네이션(lamination)에 의하여 캐리어(200)에 부착될 수 있다.
이 실시예에서, 캐리어(200)는 임의의 강성 재료, 예를 들어, 투과성 유리로 만들어질 수 있다. 캐리어(200)의 두께는 약 0.7 mm일 수 있다. 감광성 스트립핑 층(300)은 자외선 광 또는 특정 주파대를 갖는 광에 민감한 유기 재료, 예를 들어, 폴리(p-자일릴렌) 또는 파릴렌으로 이루어질 수 있다. 감광성 스트립핑 층(300)의 두께는 약 300 nm일 수 있다. 플렉서블 기판(110)은 임의의 플렉서블 재료, 예를 들어, 폴리이미드, 폴리에틸렌, 테레프탈레이트, 폴리에틸렌 나프탈레이트, 또는 이들의 임의의 조합물로 이루어질 수 있다. 플렉서블 기판(110)의 두께는 약 10 μm 내지 약 100μm 범위일 수 있다.
도 2b에 대한 참고가 이루어진다. 플렉서블 기판(110)을 커버하기 위하여 무기 배리어 층(120)이 형성된다. 무기 배리어 층(120)은 물 및 산소를 차단할 수 있는 임의의 무기 유전체 재료, 예를 들어, 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 또는 이들의 임의의 조합물로 이루어질 수 있다. 무기 배리어 층(120)의 두께는 약 10 nm 내지 약 1000 nm의 범위일 수 있다. 무기 배리어 층(120)은 예를 들어, 화학 기상 증착(CVD, chemical vapor deposition)에 의하여 형성될 수 있다.
도 2c에 대한 참고가 이루어진다. 무기 배리어 층(120) 상에 게이트 전극(132)이 형성된다. 실제로, 제1 도전성 층이 무기 배리어 층(120) 상에 형성되고, 그 후 제1 도전성 층은 게이트 전극(132)을 형성하기 위하여 패터닝된다.
이 실시예에서, 제1 도전성 층 (즉, 게이트 전극(132))은 티타늄, 몰리브덴, 크로뮴, 이리듐, 알루미늄, 구리, 은, 금 또는 이들의 임의의 조합물 또는 합금으로 이루어질 수 있다. 제1 도전성 층 (즉, 게이트 전극(132))의 두께는 약 10 nm 내지 약 500 nm의 범위일 수 있다. 제1 도전성 층은 물리 기상 증착(PVD, physical vapor deposition), 예를 들어, 스퍼터링에 의하여 형성될 수 있다. 제1 도전성 층은 포토리소그래피 및 에칭에 의하여 패터닝될 수 있다.
도 2d에 대한 참조가 이루어진다. 게이트 전극(132) 및 무기 배리어 층(120)을 커버하기 위하여 게이트 유전체 층(134)이 형성된다. 게이트 유전체 층(134)은 예를 들어, 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 또는 이들의 임의의 조합물로 이루어질 수 있다. 게이트 유전체 층(134)의 두께는 약 100 nm 내지 약 1000 nm의 범위일 수 있다. 게이트 유전체 층(134)은 예를 들어, 화학 기상 증착(CVD)에 의하여 형성될 수 있다.
도 2e에 대한 참조가 이루어진다. 채널 층(136)은 게이트 전극(132) 상에 있는 게이트 유전체 층(134)의 적어도 일부 상에 형성된다. 실제로, 먼저 반도체층이 게이트 유전체 층(134) 상에 형성되며, 그 후 반도체 층은 채널 층(136)을 형성하기 위하여 패터닝된다.
반도체 층(즉, 채널 층(136))은 임의의 반도체 재료, 예를 들어, 비정질 실리콘, 폴리실리콘, 단결정 실리콘, 산화물 반도체 또는 이들의 임의의 조합물로 이루어질 수 있다. 반도체 층(즉, 채널 층(136))의 두께는 약 10 nm 내지 약 500 nm의 범위일 수 있다. 반도체 층은 예를 들어, 화학 기상 증착(CVD)에 의하여 형성될 수 있다. 반도체 층은 포토리소그래피 및 에칭에 의하여 패터닝될 수 있다.
도 2f에 대한 참조가 이루어진다. 소스(138) 및 드레인(139)이 채널 층(136)의 반대면들 상에 형성된다. 실제로, 먼저 제2 도전성 층이 채널 층(136) 및 게이트 유전체 층(134) 상에 형성되고, 그 후 제2 도전성 층은 소스(138) 및 드레인(139)을 형성하기 위하여 패터닝된다.
이 실시예에서, 제2 도전성 층 (즉, 소스(138) 및 드레인(139))은 티타늄, 몰리브덴, 크로뮴, 이리듐, 알루미늄, 구리, 은, 금, 또는 이들의 임의의 조합물 또는 합금으로 이루어질 수 있다. 제2 도전성 층 (즉, 소스(138) 및 드레인(139))의 두께는 약 10 nm 내지 약 500 nm일 수 있다. 제2 도전성 층은 물리 기상 증착(PVD), 예를 들어, 스퍼터링에 의하여 형성될 수 있다. 제2 도전성 층은 포토리소그래피 및 에칭에 의하여 패터닝될 수 있다.
전술한 단계들이 완수된 이후, 게이트 전극(132), 게이트 유전체 층(134), 채널 층(136), 소스(138) 및 드레인(139)을 갖는 능동 컴포넌트(130)가 형성된다. 능동 컴포넌트(130)는 이 실시예에서 바닥부 게이트 박막 트랜지스터로서 예시되나, 청구되는 범위는 이러한 타입의 트랜지스터로 제한되지 않는다는 점이 유념되어야 한다. 실제로, 능동 컴포넌트(130)는 다른 타입의 트랜지스터, 예를 들어, 상단 게이트 박막 트랜지스터일 수 있다. 본 기술분야의 당업자는 요구되는 바에 따라 적절한 능동 컴포넌트를 선정할 수 있다.
도 2g에 대한 참조가 이루어진다. 능동 컴포넌트(130)를 커버하기 위하여 무기 보호 층(140)이 형성된다. 무기 보호 층(140)은 임의의 무기 유전체 재료, 예를 들어, 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 또는 이들의 임의의 조합물로 이루어질 수 있다. 무기 보호 층(140)의 두께는 약 100 nm 내지 약 1000 nm의 범위일 수 있다. 무기 보호 층(140)은 예를 들어, 화학 기상 증착(CVD)에 의하여 형성될 수 있다.
도 2h에 대한 참조가 이루어진다. 능동 컴포넌트(130)를 커버하기 위하여 유기 보호 층(150)이 형성된다. 이 실시예에서, 유기 보호 층(150)은 무기 보호 층(140)을 커버하지만, 이것은 청구되는 범위를 제한하도록 의도하지 않는다. 능동 컴포넌트(130) 또는 무기 보호 층(140) 상에 임의의 다른 층들, 예를 들어, 다른 유전체 층들 또는 배리어 층들이 존재하는 경우, 유기 보호 층(150)은 또한 이들 층들을 커버할 수 있다. 즉, 유기 보호 층(150)은 무기 보호 층(140)을 직접 또는 간접적으로 커버할 수 있다.
유기 보호 층(150)은 임의의 유기 유전체 재료, 예를 들어, 아크릴 폴리머로 이루어질 수 있다. 유기 보호 층(150)의 두께는 약 3 μm일 수 있다. 유기 보호 층(150)은 스핀-온 코팅에 의하여 형성될 수 있다.
도 2i에 대한 참조가 이루어진다. 픽셀 전극(160)이 형성되고, 픽셀 전극(160)은 능동 컴포넌트(130)에 전기적으로 연결된다. 실제로, 드레인(139) 상의 층들을 통한 픽셀 전극 쓰루 홀(TH)이 먼저 드레인(139)을 노출시키기 위해 형성된다. 이 실시예에서, 드레인(139) 상의 층들은 무기 보호 층(140) 및 유기 보호 층(150)을 포함하기 때문에, 픽셀 전극 쓰루 홀(TH)은 무기 보호 층(140) 및 유기 보호 층(150)을 관통하여, 드레인(139)을 노출시킨다.
그 후, 유기 보호 층(150) 및 픽셀 전극 쓰루 홀(TH)을 커버하기 위하여 제3 도전성 층이 형성된다. 제3 도전성 층은 픽셀 전극(160)을 형성하기 위하여 패터닝된다. 픽셀 전극(160)은 픽셀 전극 쓰루 홀(TH)을 통해 드레인(139)에 전기적으로 연결된다.
제3 도전성 층(즉, 픽셀 전극(160))은 임의의 도전성 재료로 이루어질 수 있다. 이 실시예에서, 제3 도전성 층(즉, 픽셀 전극(160))은 투과성 도전 재료, 예를 들어, 인듐 주석 산화물, 인듐 아연 산화물, 알루미늄 아연 산화물, 다른 도전성 산화물, 또는 이들의 임의의 조합물로 이루어질 수 있다. 그렇지 않으면, 제3 도전성 층(즉, 픽셀 전극(160))은 다른 비투과성 도전 재료, 예를 들어, 티타늄, 몰리브덴, 크로뮴, 이리듐, 알루미늄, 구리, 은, 금, 또는 이들의 임의의 조합물 또는 합금으로 이루어질 수 있다. 제3 도전성 층(즉, 픽셀 전극(160))의 두께는 약 10 nm 내지 약 500 nm의 범위일 수 있다. 제3 도전성 층은 물리 기상 증착(PVD) 또는 화학 기상 증착(CVD)에 의하여 형성될 수 있다. 픽셀 전극 쓰루 홀(TH)의 형성 방법 및 제3 도전성 층의 패터닝 방법은 예를 들어, 포토리소그래피 및 에칭엘 수 있다.
도 2j에 대한 참조가 이루어진다. 적어도 하나의 가스 홀(GH)이 형성된다. 가스 홀(GH)은 적어도 무기 배리어 층(120)을 관통하여, 플렉서블 기판(110)을 노출시킨다. 실제로, 이 실시예에서, 가스 홀(GH)의 위치는 능동 컴포넌트의 주변부에 있을 수 있는데, 즉, 게이트 전극(132), 채널 층(136), 소스(138) 및 드레인(139) 외부에 위치되는 플렉서블 기판(110) 상의 위치에 있을 수 있다. 가스 홀(GH)은 플렉서블 기판(110)의 상기 위치 위에 위치된 층들을 관통한다.
이 실시예에서, 가스 홀(GH)은 픽셀 전극(160), 유기 보호 층(150), 무기 보호 층(140), 게이트 유전체 층(134) 및 무기 배리어 층(120)을 관통하여, 플렉서블 기판(110)을 노출시킬 수 있다. 즉, 쓰루 홀들(162, 152, 142, 135, 122)은 이 단계에서 각각 픽셀 전극(160), 유기 보호 층(150), 무기 보호 층(140), 게이트 유전체 층(134) 및 무기 배리어 층(120)에 형성된다. 가스 홀(GH)은 쓰루 홀들(162, 152, 142, 135, 122)을 포함한다. 가스 홀(GH)은 예를 들어, 포토리소그래피 및 에칭에 의하여 형성될 수 있다.
도 2k에 대한 참조가 이루어진다. 감광성 스트립핑 층(300)은 광원에 의하여 조사되어, 감광성 스트립핑 층(300)이 광산화된 이후, 감광성 스트립핑 층(300)과 캐리어(200) 사이의 접착력이 감소된다. 실제로, 감광성 스트립핑 층(300) 반대편의 캐리어(200)의 면 상에 광원이 배치되어, 광이 캐리어를 관통하여 감광성 스트립핑 층(300)에 도달한다. 전통적 프로세스에서, 무기 배리어 층은 산소 불투과성이고 가스 홀이 없기 때문에, 산소는 무기 배리어 층을 관통하지 않고, 심지어 산소 투과성인 플렉서블 기판에 인접한 감광성 스트립핑 층의 표면에 도달하지 않을 수 있다. 따라서, 산소는 노출된 측면 부분에서만 감광성 스트립핑 층과 접촉할 수 있다. 그러나 이 실시예에서, 가스 홀(GH)로 인하여, 산소는 노출된 측면 부분들에서뿐 아니라 가스 홀(GH) 및 플렉서블 기판(110)을 통해 플렉서블 기판(110)에 인접한 표면 상에서도 감광성 스트립핑 층(300)과 접촉할 수 있다. 따라서, 감광성 스트립핑 층(300)의 광산화는 더 빨라지고, 따라서 능동 어레이 기판(100)을 제조하는데 요구되는 시간은 감소된다.
광원은 자외선 광원, 예를 들어, 자외선 A(UVA) 광원, 자외선 B(UVB) 광원, 자외선 C(UVC) 광원 또는 감광성 스트립핑 층(300)을 광산화시킬 수 있는 다른 광원일 수 있다. 또한, 광원이 캐리어(200)의 후면 상에 배치되고 후면 노출에 의해 감광성 스트립핑 층(300)을 조사하는 경우, 캐리어(200)는 광원, 예를 들어, 투명 유리에 대해 투과성일 수 있다.
도 2l에 대한 참조가 이루어진다. 플렉서블 기판(110) 및 감광성 스트립핑 층(300)은 캐리어(200)로부터 스트립핑되어, 능동 어레이 기판(100)이 획득된다. 구조의 관점에서, 도 2l의 능동 어레이 기판(100)은 플렉서블 기판(110), 무기 배리어 층(120) 및 적어도 하나의 능동 컴포넌트(130)를 포함한다. 무기 배리어 층(120)은 플렉서블 기판(110)을 커버한다. 무기 배리어 층(120)은 내부에 적어도 하나의 쓰루 홀(122)을 갖는다. 무기 배리어 층(120)의 쓰루 홀(122)은 플렉서블 기판(110)을 노출시킨다. 능동 컴포넌트(130)는 무기 배리어 층(120) 상에 배치된다. 뿐만 아니라, 능동 어레이 기판(100)은 감광성 스트립핑 층(300)을 더 포함한다. 감광성 스트립핑 층(300)은 무기 배리어 층(120) 반대편의 플렉서블 기판(110)의 표면 상에 배치된다.
도 2l에서, 능동 컴포넌트(130)는 게이트 전극(132), 게이트 유전체 층(134), 채널 층(136), 소스(138) 및 드레인(139)을 포함할 수 있다. 게이트 전극(132)은 무기 배리어 층(120) 상에 배치된다. 게이트 유전체 층(134)은 게이트 전극(132) 및 무기 배리어 층(120)을 커버한다. 게이트 유전체 층(134)은 내부에 쓰루 홀(135)을 갖고, 게이트 유전체 층(134)의 쓰루 홀(135)은 무기 배리어 층(120)의 쓰루 홀(122)에 연결된다. 즉, 플렉서블 기판(110) 상의 쓰루 홀(135)의 수직 돌출부는 플렉서블 기판(110) 상의 쓰루 홀(122)의 수직 돌출부와 중첩한다. 채널 층(136)은 게이트 전극(132) 상에 있는 게이트 유전체 층(134)의 적어도 일부 상에 배치된다. 소스(138) 및 드레인(139)은 각각 채널 층(136)의 반대면들 상에 위치된다.
이 실시예에서, 무기 배리어 층(120)의 쓰루 홀(122)은 가스 홀(GH)의 일부이다. 가스 홀(GH)의 위치는 게이트 전극(132), 채널 층(136), 소스(138) 및 드레인(139) 외부에 위치된 플렉서블 기판(110) 상의 위치에 있을 수 있다. 따라서 무기 배리어 층(120)의 쓰루 홀(122)과 게이트 전극(132) 사이에 (공간(G1)에 의해 표시된 바와 같이) 공간이 존재한다. 실제로, 플렉서블 기판(110) 상의 쓰루 홀(122)의 수직 돌출부는 게이트 전극(132), 채널 층(136), 소스(138) 및 드레인(139)의 수직 돌출부와 중첩하지 않는다.
또한, 게이트 유전체 층(134)의 쓰루 홀(135) 또한 가스 홀(GH)의 일부이다. 가스 홀(GH)의 위치는 게이트 전극(132), 채널 층(136), 소스(138) 및 드레인(139) 외부에 위치된 플렉서블 기판(110) 상의 위치에 있을 수 있다. 따라서, 게이트 유전체 층(134)의 쓰루 홀(135)과 게이트 전극(132) 사이에 (공간(G1)에 의해 표시된 바와 같이) 공간이 존재한다. 실제로, 플렉서블 기판(110) 상의 쓰루 홀(135)의 수직 돌출부는 게이트 전극(132), 채널 층(136), 소스(138) 및 드레인(139)의 수직 돌출부들과 중첩하지 않는다.
도 2l에서, 능동 어레이 기판(100)은 무기 보호 층(140)을 더 포함한다. 무기 보호 층(140)은 능동 컴포넌트(130)는 커버하며, 내부에 적어도 하나의 쓰루 홀(142)을 갖는다. 무기 보호 층(140)의 쓰루 홀(142) 또한 가스 홀(GH)의 일부이다. 따라서, 무기 보호 층(140)의 쓰루 홀(142)은 게이트 유전체 층(134)의 쓰루 홀(135) 및 무기 배리어 층(120)의 쓰루 홀(122)에 연결된다. 다시 말해, 플렉서블 기판(110) 상의 쓰루 홀(142)의 수직 돌출부는 플렉서블 기판(110) 상의 쓰루 홀(122)의 수직 돌출부와 중첩한다. 뿐만 아니라, 플렉서블 기판(110) 상의 쓰루 홀(142)의 수직 돌출부는 플렉서블 기판(110) 상의 쓰루 홀(135)의 수직 돌출부와 중첩한다.
이 실시예에서, 가스 홀(GH)의 위치는 게이트 전극(132), 채널 층(136), 소스(138) 및 드레인(139) 외부에 위치된 플렉서블 기판(110) 상의 위치에 있을 수 있다. 따라서, 무기 보호 층(140)의 쓰루 홀(142)과 능동 컴포넌트(130)의 드레인(139) 사이에 (공간(G2)에 의해 표시된 바와 같이) 공간이 존재한다. 실제로, 플렉서블 기판(110) 상의 쓰루 홀(142)의 수직 돌출부는 게이트 전극(132), 채널 층(136), 소스(138) 및 드레인(139)의 수직 돌출부들과 중첩하지 않는다.
도 2l에서, 능동 어레이 기판(100)은 유기 보호 층(150)을 더 포함한다. 유기 보호 층(150)은 능동 컴포넌트(130)를 커버한다. 이 실시예에서, 유기 보호 층(150)은 무기 보호 층(140)을 커버하고, 내부에 쓰루 홀(152)을 갖는다. 유기 보호 층(150)의 쓰루 홀(152) 또한 가스 홀(GH)의 일부이다. 따라서, 유기 보호 층(150)의 쓰루 홀(152)은 무기 보호 층(140)의 쓰루 홀(142), 게이트 유전체 층(134)의 쓰루 홀(135) 및 무기 배리어 층(120)의 쓰루 홀(122)에 연결된다. 다시 말해, 플렉서블 기판(110) 상의 쓰루 홀(152)의 수직 돌출부는 플렉서블 기판(110) 상의 쓰루 홀(122)의 수직 돌출부와 중첩한다. 뿐만 아니라, 플렉서블 기판(110) 상의 쓰루 홀(152)의 수직 돌출부는 플렉서블 기판(110) 상의 쓰루 홀(135)의 수직 돌출부와 중첩한다. 플렉서블 기판(110) 상의 쓰루 홀(152)의 수직 돌출부는 플렉서블 기판(110) 상의 쓰루 홀(142)의 수직 돌출부와 중첩한다.
이 실시예에서, 가스 홀(GH)의 위치는 게이트 전극(132), 채널 층(136), 소스(138) 및 드레인(139) 외부에 위치된 플렉서블 기판(110) 상의 위치에 있을 수 있다. 따라서, 유기 보호 층(150)의 쓰루 홀(152)과 능동 컴포넌트(130)의 드레인(139) 사이에 (공간(G2)에 의해 표시된 바와 같이) 공간이 존재한다. 실제로, 플렉서블 기판(110) 상의 쓰루 홀(152)의 수직 돌출부는 게이트 전극(132), 채널 층(136), 소스(138) 및 드레인(139)의 수직 돌출부들과 중첩하지 않는다.
도 2l에서, 능동 어레이 기판(100)은 픽셀 전극(160)을 더 포함한다. 픽셀 전극(160)은 능동 컴포넌트(130) 상에 배치되고, 능동 컴포넌트(130)에 전기적으로 연결된다. 이 실시예에서, 픽셀 전극(160)은 유기 보호 층(150)을 커버하며, 내부에 쓰루 홀(162)을 갖는다. 픽셀 전극(160)의 쓰루 홀(162) 또한 가스 홀(GH)의 일부이다. 따라서, 픽셀 전극(160)의 쓰루 홀(162)은 유기 보호 층(150)의 쓰루 홀(152), 무기 보호 층(140)의 쓰루 홀(142), 게이트 유전체 층(134)의 쓰루 홀(135) 및 무기 배리어 층(120)의 쓰루 홀(122)에 연결된다. 다시 말해, 플렉서블 기판(110) 상의 쓰루 홀(162)의 수직 돌출부는 플렉서블 기판(110) 상의 쓰루 홀(122)의 수직 돌출부와 중첩한다. 뿐만 아니라, 플렉서블 기판(110) 상의 쓰루 홀(162)의 수직 돌출부는 플렉서블 기판(110) 상의 쓰루 홀(135)의 수직 돌출부와 중첩한다. 플렉서블 기판(110) 상의 쓰루 홀(162)의 수직 돌출부는 플렉서블 기판(110) 상의 쓰루 홀(142)의 수직 돌출부와 중첩한다. 플렉서블 기판(110) 상의 쓰루 홀(162)의 수직 돌출부는 플렉서블 기판(110) 상의 쓰루 홀(152)의 수직 돌출부와 중첩한다.
이 실시예에서, 가스 홀(GH)의 위치는 게이트 전극(132), 채널 층(136), 소스(138) 및 드레인(139) 외부에 위치된 플렉서블 기판(110) 상의 위치에 있을 수 있다. 따라서, 플렉서블 기판(110) 상의 쓰루 홀(162)의 수직 돌출부는 게이트 전극(132), 채널 층(136), 소스(138) 및 드레인(139)의 수직 돌출부들과 중첩하지 않는다.
도 3a-3d는 본 발명의 제2 실시예에 따른 도 2a-2j와 동일한 단면을 이용한 능동 어레이 기판(100)의 제조 방법의 단면도들이다. 이 실시예와 제1 실시예 간의 차이는, 감광성 스트립핑 층(300)이 광산화된 이후, 무기 충진 재료(170)가 가스 홀(GH) 내에 형성되어, 가스 홀(GH)에 의해 노출된 층들을 보호한다는 것이다.
먼저 도 3a에 대한 참조가 이루어진다. 도 2a-2j에 도시된 단계들이 수행된다. 프로세스, 재료 및 세세한 구조는 제1 실시예에서의 것들과 동일하기 때문에, 이들은 여기서 반복되지 않는다.
도 3b에 대한 참조가 이루어진다. 감광성 스트립핑 층(300)은 광원에 의해 조사되어, 감광성 스트립핑 층(300)이 광산화된 이후, 감광성 스트립핑 층(300)과 캐리어(200) 사이의 접착력은 감소된다. 유사하게, 가스 홀(GH)로 인하여, 산소는 노출된 측면 부분에서뿐 아니라, 플렉서블 기판(110) 및 가스 홀(GH)을 통해 플렉서블 기판(110)에 인접한 표면 상에서도 감광성 스트립핑 층(300)과 접촉할 수 있다. 따라서, 감광성 스트립핑 층(300)의 광산화는 더 빨라지고, 따라서 능동 어레이 기판(100)을 제조하는데 요구되는 시간은 감소된다.
도 3c에 대한 참조가 이루어진다. 무기 충진 재료(170)가 가스 홀(GH) 내에 형성된다. 실제로, 무기 충진 재료(170)가 먼저 형성되고, 유기 보호 층(150) 및 픽셀 전극(160)을 커버한다. 무기 충진 재료(170)는 가스 홀(GH)을 컨포멀하게 커버한다. 그 후, 가스 홀(GH) 외부의 무기 충진 재료(170)의 부분은 제거되어 도 3c에 도시된 바와 같이 무기 충진 재료(170)를 형성한다.
무기 충진 재료(170)의 형성 동안에, 감광성 스트립핑 층(300)은 광산화되어, 무기 충진 재료(170)는 저온 프로세스, 예를 들어, 플라즈마 강화 CVD 또는 저온 진공 스퍼터링에 의하여 형성될 수 있다. 무기 충진 재료(170)는 무기 유전체 재료(예를 들어, 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 또는 이들의 임의의 조합물) 또는 금속(예를 들어, 티타늄, 몰리브덴, 크로뮴, 이리듐, 알루미늄, 구리, 은, 금, 또는 이들의 조합물 또는 합금)으로 이루어질 수 있다. 가스 홀(GH) 외부의 무기 충진 재료(170)의 부분은 에칭에 의해 제거될 수 있다.
도 3d에 대한 참조가 이루어진다. 플렉서블 기판(110) 및 감광성 스트립핑 층(300)은 캐리어(200)로부터 스트립핑되어, 능동 어레이 기판(100)이 획득된다. 구조의 관점에서, 도 3d의 능동 어레이 기판(100)과 제1 실시예의 능동 어레이 기판(100) 간의 차이는, 도 3d의 능동 어레이 기판(100)이 무기 배리어 층(120)의 쓰루 홀(122)(도 3b에 도시된 바와 같은)을 적어도 컨포멀하게 커버하는 무기 충진 재료(170)를 더 포함한다는 점이다. 이 실시예에서, 무기 충진 재료(170)는 가스 홀(GH)을 컨포멀하게 커버하는데, 즉, 무기 충진 재료(170)는 (도 3b에 도시된 바와 같이) 무기 배리어 층(120)의 쓰루 홀(122)을, (도 3b에 도시된 바와 같이) 게이트 유전체 층(134)의 쓰루 홀(135)을, (도 3b에 도시된 바와 같이) 무기 보호 층(140)의 쓰루 홀(142)을, (도 3b에 도시된 바와 같이) 유기 보호 층(150)의 쓰루 홀(152)을, 그리고 (도 3b에 도시된 바와 같이) 픽셀 전극(160)의 쓰루 홀(162)을 컨포멀하게 커버한다. 또한, 몇몇 실시예들에서, 무기 충진 재료(170)는 가스 홀(GH)의 일부를 단지 컨포멀하게 커버할 수 있다. 예를 들어, 무기 충진 재료(170)는 (도 3b에 도시된 바와 같이) 무기 배리어 층(120)의 쓰루 홀(122)을 단지 컨포멀하게 커버할 수 있다. 본 기술분야의 당업자는 요구되는 바에 따라 무기 충진 재료(170)의 적절한 구현을 선택할 수 있다.
도 4a-4g는 본 발명의 제3 실시예에 따른, 도 2a-2g와 동일한 단면을 이용한 능동 어레이 기판(100)의 제조 방법의 단면들이다. 이 실시예와 제1 실시예 간의 차이는 무기 보호 층(140)을 형성하는 단계에 가스 홀(GH)을 형성하는 단계가 후속하고, 그 후 감광성 스트립핑 층(300)이 광산화되고, 그 후 후속 프로세스들이 수행된다는 점이다.
도 4a에 대한 참조가 이루어진다. 도 2a-2g에 도시된 바와 같은 단계들이 수행된다. 프로세스, 재료 및 세부적인 구조는 제1 실시예의 것들과 동일하기 때문에, 이들은 여기서 반복되지 않는다.
도 4b에 대한 참조가 이루어진다. 적어도 하나의 가스 홀(GH)이 형성된다. 제1 실시예와의 차이는, 이 실시예에서, 가스 홀(GH)이 단지 무기 보호 층(140), 게이트 유전체 층(134) 및 무기 배리어 층(120)를 관통하여 플렉서블 기판(110)을 노출시킨다는 것인데, 이는 플렉서블 기판(110) 상의 층들이 단지 무기 보호 층(140), 게이트 유전체 층(134) 및 무기 배리어 층(120)을 포함하기 때문이다.
도 4c에 대한 참조가 이루어진다. 감광성 스트립핑 층(300)은 광원에 의해 조사되어, 감광성 스트립핑 층(300)이 광산화된 이후, 감광성 스트립핑 층(300)과 캐리어(200) 사이의 접착력은 감소된다. 유사하게, 가스 홀(GH)로 인하여, 산소는 노출된 측면 부분들에서뿐 아니라, 플렉서블 기판(110) 및 가스 홀(GH)을 통해 플렉서블 기판(110)에 인접한 표면 상에서도 감광성 스트립핑 층(300)과 접촉할 수 있다. 따라서, 감광성 스트립핑 층(300)의 광산화는 더 빨라지고, 따라서 능동 어레이 기판(100)을 제조하는데 요구되는 시간은 감소된다.
도 4d에 대한 참조가 이루어진다. 무기 충진 재료(170)가 가스 홀(GH) 내에 형성된다. 실제로, 먼저 무기 충진 재료(170)가 형성되고, 무기 보호 층(140)을 커버한다. 무기 충진 재료(170)는 가스 홀(GH)을 컨포멀하게 커버한다. 그 후, 가스 홀(GH) 외부의 무기 충진 재료(170)의 부분은 제거되어, 도 4d에 도시된 바와 같이, 무기 충진 재료(170)를 형성한다.
유사하게, 무기 충진 재료(170)의 형성 동안에, 감광성 스트립핑 층(300)은 광산화되어, 무기 충진 재료(170)는 저온 프로세스, 예를 들어, 플라즈마 강화 CVD 또는 저온 진공 스퍼터링에 의하여 형성될 수 있다. 무기 충진 재료(170)는 무기 유전체 재료(예를 들어, 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 또는 이들의 임의의 조합물) 또는 금속(예를 들어, 티타늄, 몰리브덴, 크로뮴, 이리듐, 알루미늄, 구리, 은, 금, 또는 이들의 조합물 또는 합금)으로 이루어질 수 있다. 가스 홀(GH) 외부의 무기 충진 재료(170)의 부분은 에칭에 의해 제거될 수 있다.
도 4e에 대한 참조가 이루어진다. 유기 보호 층(150)이 형성된다. 유기 보호 층(150)는 무기 보호 층(140) 및 무기 충진 재료(170)를 커버한다. 유기 보호 층(150)과 관련된 프로세스, 재료 및 세부적 구조는 제1 실시예의 것들과 동일하기 때문에, 이들은 여기서 반복되지 않는다.
도 4f에 대한 참조가 이루어진다. 픽셀 전극(160)는 능동 컴포넌트(130) 상에 형성되며, 능동 컴포넌트(130)에 전기적으로 연결된다. 실제로, 먼저 픽셀 전극 쓰루 홀(TH)가 형성되고, 픽셀 전극 쓰루 홀(TH)은 드레인(139) 상의 층들을 관통하여, 드레인(139)을 노출시킨다. 이 실시예에서, 드레인(139) 상의 층들은 무기 보호 층(140) 및 유기 보호 층(150)을 포함하기 때문에, 픽셀 전극 쓰루 홀(TH)은 무기 보호 층(140) 및 유기 보호 층(150)을 관통하여, 드레인(139)을 노출시킨다.
그 후, 유기 보호 층(150) 및 픽셀 전극 쓰루 홀(TH)을 커버하기 위하여 제3 도전성 층이 형성된다. 제3 도전성 층은 픽셀 전극(160)기 위하여 패터닝된다. 픽셀 전극(160)은 픽셀 전극 쓰루 홀(TH)을 통해 드레인(139)에 전기적으로 연결된다.
제3 도전성 층의 형성 동안에, 감광성 스트립핑 층(300)은 광산화되어, 제3 도전성 층은 저온 프로세스, 예를 들어, 플라즈마 강화 CVD 또는 저온 진공 스퍼터링에 의하여 형성될 수 있다. 제3 도전성 층(즉, 픽셀 전극(160))은 투과성 도전 재료, 예를 들어, 인듐 주석 산화물, 인듐 아연 산화물, 알루미늄 아연 산화물, 다른 도전성 산화물, 또는 이들의 임의의 조합물로 이루어질 수 있다. 그렇지 않으면, 제3 도전성 층(즉, 픽셀 전극(160))은 다른 비투과성 도전 재료, 예를 들어, 티타늄, 몰리브덴, 크로뮴, 이리듐, 알루미늄, 구리, 은, 금, 또는 이들의 조합물 또는 합금으로 이루어질 수 있다. 제3 도전성 층(즉, 픽셀 전극(160))의 두께는 약 10 nm 내지 약 500 nm의 범위일 수 있다. 픽셀 전극 쓰루 홀(TH)의 형성 방법 및 제3 도전성 층의 패터닝 방법은 예를 들어, 포토리소그래피 및 에칭일 수 있다.
도 4g에 대한 참조가 이루어진다. 플렉서블 기판(110) 및 감광성 스트립핑 층(300)은 캐리어(200)로부터 스트립핑되어, 능동 어레이 기판(100)이 획득된다. 구조의 관점에서, 도 4g의 능동 어레이 기판(100)과 제1 실시예의 능동 어레이 기판(100) 간의 차이는, 도 4g의 가스 홀(GH)이 무기 배리어 층(120), 게이트 유전체 층(134) 및 무기 보호 층(140)만을 관통하고, 유기 보호 층(150) 및 픽셀 전극(160)은 관통하지 않는다는 것이다. 게다가, 도 4g의 능동 어레이 기판(100)은 무기 충진 재료(170)를 더 포함한다. 무기 충진 재료(170)는 가스 홀(GH)을 컨포멀하게 커버한다.
무기 충진 재료(170)는 가스 홀(GH)을 컨포멀하게 커버하기 때문에, 유기 보호 층(150) 및 픽셀 전극(160) 양자 모두는 가스 홀(GH)을 커버한다. 즉, 유기 보호 층(150) 및 픽셀 전극(160) 양자 모두는 무기 배리어 층(120)의 쓰루 홀(122), 게이트 유전체 층(134)의 쓰루 홀(135) 및 무기 보호 층(140)의 쓰루 홀(142)을 커버한다.
도 5a-5e는 본 발명의 제4 실시예에 따른, 도 4a-4b와 동일한 단면을 이용한 능동 어레이 기판(100)의 제조 방법의 단면들이다. 이 실시예와 제3 실시예 간의 차이는, 감광성 스트립핑 층(300)이 광산화된 이후, 무기 충진 재료(170)는 가스 홀(GH) 내에 형성되지 않을 수 있으나, 유기 보호 층(150)의 적어도 일부가 가스 홀(GH) 내에 채워진다는 점이다.
도 5a에 대한 참조가 이루어진다. 도 4a-4b에 도시된 바와 같은 단계들이 수행된다. 프로세스, 재료 및 세부적 구조는 제3 실시예의 것들과 동일하기 때문에, 이들은 여기서 반복되지 않는다.
그 후, 도 5b에 대한 참조가 이루어진다. 감광성 스트립핑 층(300)은 광원에 의하여 조사되어, 감광성 스트립핑 층(300)이 광산화된 이후, 감광성 스트립핑 층(300)과 캐리어(200) 사이의 접착력은 감소된다. 유사하게, 가스 홀(GH)로 인하여, 산소는 노출된 측면 부분들에서뿐 아니라 플렉서블 기판(110) 및 가스 홀(GH)을 통해 플렉서블 기판(110)에 인접한 표면 상에서 감광성 스트립핑 층(300)과 접촉할 수 있다. 따라서, 감광성 스트립핑 층(300)의 광산화는 더 빨라지고, 따라서 능동 어레이 기판(100)의 제조에 요구되는 시간은 감소된다.
도 5c에 대한 참조가 이루어진다. 유기 보호 층(150)이 형성된다. 유기 보호 층(150)은 무기 보호 층(140)을 커버하고, 유기 보호 층(150)의 적어도 일부가 가스 홀(GH) 내에 채워진다.
유기 보호 층(150)은 임의의 유기 유전체 재료, 예를 들어, 아크릴 폴리머로 이루어질 수 있다. 유기 보호 층(150)의 두께는 약 3 μm일 수 있다. 유기 보호 층(150)은 스핀-온 코팅에 의하여 형성될 수 있다.
도 5d에 대한 참조가 이루어진다. 픽셀 전극(160)은 능동 컴포넌트(130) 상에 형성되며, 능동 컴포넌트(130)에 전기적으로 연결된다. 픽셀 전극(160)과 관련된 프로세스, 재료 및 세부적 구조는 제3 실시예의 것들과 동일하기 때문에, 이들은 여기서 반복되지 않는다.
도 5e에 대한 참조가 이루어진다. 플렉서블 기판(110) 및 감광성 스트립핑 층(300)은 캐리어(200)로부터 스트립핑되어, 능동 어레이 기판(100)이 획득된다. 구조의 관점에서, 도 5e의 능동 어레이 기판(100)과 제3 실시예의 능동 어레이 기판(100) 간의 차이는, 도 5e의 가스 홀(GH)에는 무기 충진 재료(170)가 존재하지 않고, 유기 보호 층(150)의 적어도 일부가 가스 홀(GH) 내에 채워진다는 점이다. 즉, 무기 배리어 층(120)의 쓰루 홀(122), 게이트 유전체 층(134)의 쓰루 홀(135) 및 무기 보호 층(140)의 쓰루 홀(142) 내에 무기 충진 재료(170)가 존재하지 않는다. 유기 보호 층(150)의 적어도 일부가 무기 배리어 층(120)의 쓰루 홀(122), 게이트 유전체 층(134)의 쓰루 홀(135) 및 무기 보호 층(140)의 쓰루 홀(142) 내에 채워진다.
도 6a-6e는 본 발명의 제5 실시예에 따른, 도 5a와 동일한 단면을 이용한 능동 어레이 기판(100)의 제조 방법의 단면도들이다. 이 실시예와 제4 실시예 간의 차이는, 유기 보호 층(150) 및 픽셀 전극(160)이 형성된 이후, 감광성 스트립핑 층(300)이 광산화된다는 점이다.
먼저 도 6a에 대한 참조가 이루어진다. 도 5a에 도시된 바와 같은 단계들이 수행된다. 프로세스, 재료 및 세부적 구조는 제3 실시예의 것들과 동일하기 때문에, 이들은 여기서 반복되지 않는다.
도 6b에 대한 참조가 이루어진다. 유기 보호 층(150)이 형성된다. 유기 보호 층(150)은 무기 보호 층(140)을 커버하고, 유기 보호 층(150)의 적어도 일부가 가스 홀(GH) 내에 채워진다. 이 실시예에서, 유기 보호 층(150)은 산소 투과성인 임의의 유기 유전체 재료, 예를 들어, 아크릴 폴리머로 이루어질 수 있다. 유기 보호 층(150)과 관련된 프로세스, 재료 및 세부적 구조는 제4 실시예의 것들과 동일하기 때문에, 이들은 여기서 반복되지 않는다.
도 6c에 대한 참조가 이루어진다. 픽셀 전극(160)은 능동 컴포넌트(130) 상에 형성되고, 능동 컴포넌트(130)에 전기적으로 연결된다. 이 실시예에서, 픽셀 전극(160)은 산소 투과성인 도전성 재료, 예를 들어, 인듐 주석 산화물, 인듐 아연 산화물, 알루미늄 아연 산화물, 다른 도전성 산화물 또는 이들의 임의의 조합물로 이루어질 수 있다. 픽셀 전극(160)과 관련된 프로세스, 재료 및 세부적 구조는 제4 실시예의 것들과 동일하기 때문에, 이들은 여기서 반복되지 않는다.
도 6d에 대한 참조가 이루어진다. 감광성 스트립핑 층(300)은 광원에 의하여 조사되어, 감광성 스트립핑 층(300)이 광산화된 이후, 감광성 스트립핑 층(300)과 캐리어(200) 사이의 접착력은 감소된다. 유기 보호 층(150) 및 픽셀 전극(160)은 산소 투과성이기 때문에, 산소는 유기 보호 층(150), 픽셀 전극(160) 및 플렉서블 기판(110)을 관통하여, 감광성 스트립핑 층(300)의 표면에 도달할 수 있다. 따라서, 감광성 스트립핑 층(300)의 광산화는 더 빨라지고, 따라서 능동 어레이 기판(100)을 제조하는데 요구되는 시간은 감소된다.
도 6e에 대한 참조가 이루어진다. 플렉서블 기판(110) 및 감광성 스트립핑 층(300)은 캐리어(200)로부터 스트립핑되어, 능동 어레이 기판(100)이 획득된다. 구조의 관점에서, 도 6e의 능동 어레이 기판(100)의 구조는 도 5e의 구조와 실질적으로 동일하다.
도 7a-7e 는 본 발명의 제6 실시예에 따른, 도 2a-2h와 동일한 단면을 이용한 능동 어레이 기판(100)의 제조 방법의 단면도들이다. 이 실시예와 제1 실시예 간의 차이는, 유기 보호 층(150)이 형성된 이후, 먼저 픽셀 전극 쓰루 홀(TH) 및 가스 홀(GH)이 형성되어, 픽셀 전극(160)이 가스 홀(GH)을 커버한다는 점이다.
먼저 도 7a에 대한 참조가 이루어진다. 도 2a-2h에 도시된 단계들이 수행된다. 프로세스, 재료 및 세부적 구조는 제1 실시예의 것들과 동일하기 때문에, 이들은 여기서 반복되지 않는다.
도 7b에 대한 참조가 이루어진다. 픽셀 전극 쓰루 홀(TH) 및 가스 홀(GH)이 형성된다. 픽셀 전극 쓰루 홀(TH)은 무기 보호 층(140) 및 유기 보호 층(150)을 관통하여, 드레인(139)을 노출시킨다. 가스 홀(GH)은 무기 배리어 층(120), 게이트 유전체 층(134), 무기 보호 층(140) 및 유기 보호 층(150)을 관통하여, 플렉서블 기판(110)을 노출시킨다. 이 실시예에서, 픽셀 전극 쓰루 홀(TH) 및 가스 홀(GH)의 형성 방법은 예를 들어, 포토리소그래피 및 에칭이다.
도 7c에 대한 참조가 이루어진다. 감광성 스트립핑 층(300)은 광원에 의하여 조사되어, 감광성 스트립핑 층(300)이 광산화된 이후, 감광성 스트립핑 층(300) 및 캐리어(200) 사이의 접착력은 감소된다. 유사하게, 가스 홀(GH)로 인하여, 산소는 노출된 측면 부분들에서뿐 아니라 플렉서블 기판(110) 및 가스 홀(GH)을 통해 플렉서블 기판(110)에 인접한 표면 상에서 감광성 스트립핑 층(300)과 접촉할 수 있다. 따라서, 감광성 스트립핑 층(300)의 광산화는 더 빨라지고, 따라서 능동 어레이 기판(100)의 제조에 요구되는 시간은 감소된다.
도 7d에 대한 참조가 이루어진다. 픽셀 전극(160)은 능동 컴포넌트(130) 상에 형성되고, 능동 컴포넌트(130)에 전기적으로 연결된다. 실제로, 유기 보호 층(150), 픽셀 전극 쓰루 홀(TH) 및 가스 홀(GH)을 커버하기 위하여 제3 도전성 층이 형성된다. 제3 도전성 층은 픽셀 전극(160)을 커버하기 위하여 패터닝된다. 픽셀 전극(160)은 픽셀 전극 쓰루 홀(TH)을 통해 드레인(139)에 전기적으로 연결되며, 가스 홀(GH)을 커버한다.
제3 도전성 층의 형성 동안, 감광성 스트립핑 층(300)은 광산화되어, 제3 도전성 층은 저온 프로세스, 예를 들어, 플라즈마 강화 CVD 또는 저온 진공 스퍼터링에 의하여 형성될 수 있다. 제3 도전성 층(즉, 픽셀 전극(160))은 투과성 도전 재료, 예를 들어, 인듐 주석 산화물, 인듐 아연 산화물, 알루미늄 아연 산화물, 다른 도전성 산화물 또는 이들의 임의의 조합물로 이루어질 수 있다. 그렇지 않으면, 제3 도전성 층(즉, 픽셀 전극(160))은 다른 비투과성 도전 재료, 예를 들어, 티타늄, 몰리브덴, 크로뮴, 이리듐, 알루미늄, 구리, 은, 금, 또는 이들의 조합물 또는 합금으로 이루어질 수 있다. 제3 도전성 층(즉, 픽셀 전극(160))의 두께는 약 10 nm 내지 약 500 nm의 범위일 수 있다. 제3 도전성 층의 패터닝 방법은, 예를 들어, 포토리소그래피 및 에칭일 수 있다.
도 7e에 대한 참조가 이루어진다. 플렉서블 기판(110) 및 감광성 스트립핑 층(300)이 캐리어(200)로부터 스트립핑되어, 능동 어레이 기판(100)이 획득된다. 구조의 관점에서, 도 7e의 능동 어레이 기판(100)과 제1 실시예의 능동 어레이 기판(100) 간의 차이는 픽셀 전극(160)이 가스 홀(GH)을 커버한다는 점이다. 즉, 이 실시예의 픽셀 전극(160)은 유기 보호 층(150)의 쓰루 홀(152), 무기 보호 층(140)의 쓰루 홀(142), 게이트 유전체 층(134)의 쓰루 홀(135) 및 무기 배리어 층(120)의 쓰루 홀(122)을 커버한다.
전술한 실시예들에서 설명된 능동 어레이 기판(100)은 액정 디스플레이(liquid crystal displays, LCDs), 전기 영동 디스플레이(electro-phoretic displays, EPDs) 및 능동 매트릭스 유기 발광 다이오드(active-matrix organic light-emitting diode displays, AMOLEDs)를 포함하는(그러나 이에 제한되는 것은 아님) 다양한 디스플레이 디바이스들에서 이용될 수 있다. 능동 어레이 기판(100)의 전술한 애플리케이션들은 단지 예시들이며, 청구되는 범위를 제한하도록 의도된 것이 아님이 이해되어야 한다. 본 기술분야의 당업자는 요구되는 바에 따라 능동 어레이 기판(100)의 적절한 애플리케이션을 선택할 수 있다.
이 발명의 하기의 작동 예들은 전술한 실시예들에서의 가스 홀이 감광성 스트립핑 층의 산화 속도를 확실히 증가시킬 수 있음을 설명하기 위하여 개시된다. 하기의 설명에서, 전술한 실시예들에서 언급된 파라미터들은 반복되지 않으며, 추가로 정의될 필요가 있는 파라미터들만이 하기에 설명됨이 유념되어야 한다.
하기의 상대 및 작동 예시들에서, 캐리어는 투과성 유리로 이루어지며, 캐리어의 사이즈는 320 mm * 400 mm * 0.7 mm였다. 감광성 스트립핑 층은 캐리어 상에 형성되었다. 감광성 스트립핑 층은 폴리(p-자일릴렌), 즉, 파릴렌으로 이루어졌으여, 감광성 스트립핑 층의 두께는 300 nm였다. 플렉서블 기판은 감광성 스트립핑 층 상에 형성되었다. 플렉서블 기판은 폴리이미드로 이루어졌으며, 플렉서블 기판의 두께는 10 μm였다. 무기 배리어 층은 플렉서블 기판 상에 형성되었다. 무기 배리어 층은 실리콘 질화물로 이루어졌으며, 무기 배리어 층의 두께는 200 nm였다. 상대 예와 작동 예 간의 차이는 상대 예에서는 가스 홀이 존재하지 않은 반면, 작동 예에서는 무기 배리어 층을 관통하고 플렉서블 기판을 노출시키기 위하여 가스 홀이 형성되었다는 점이다. 이들 가스 홀들은 무기 배리어 층에서 균일하게 분포되었다. 가스 홀의 직경은 5 μm였으며, 2개의 인접한 가스 홀들 간의 공간은 250 μm였다.
그 후, 감광성 스트립핑 층 반대편의 캐리어의 후면에 10분 동안 자외선 광이 조사되었다. 플렉서블 기판과 캐리어 사이의 결합은 중량 부하(weight load)와 변위(displacement)의 관계를 획득하기 위하여 측정되었다. 결과들은 도 8-9에 레코딩되었다. 도 8은 본 발명의 상대 예에 따른 중량 부하와 변위의 곡선이고, 도 9는 본 발명의 작동 예에 따른 중량 부하와 변위의 곡선이다. 도 8에 도시된 바와 같이, 10분 동안의 자외선 광의 조사 이후에, 플렉서블 기판과 캐리어를 분리시키기 위한 중량 부하는 약 950 gf이다. 상응하여, 도 9로부터, 10분 동안의 자외선 광의 조사 이후에, 플렉서블 기판과 캐리어를 분리시키기 위한 중량 부하는 겨우 1 gf이다.
본 발명은 발명의 특정 실시예들을 참고하여 상당히 상세히 설명되었으나, 다른 실시예들도 가능하다. 따라서, 첨부된 청구항들의 진의 및 범위는 본 명세서에 포함된 실시예들에 대한 설명으로 제한되어서는 안 된다.
발명의 범위 및 진의를 벗어나지 않고 본 발명의 구조에 대한 다양한 변형들 및 변경들이 이루어질 수 있음이 본 기술분야의 당업자들에게 명백할 것이다. 전술한 내용의 관점에서, 본 발명은 그들이 하기의 청구항 및 그 동등물의 범위 내에 있다면, 본 발명의 변형들 및 변경들을 커버하는 것으로 의도된다.

Claims (20)

  1. 능동 어레이 기판에 있어서,
    플렉서블 기판;
    상기 플렉서블 기판을 커버하고, 내부에 적어도 하나의 쓰루 홀(through hole)을 갖는 무기 배리어 층 ― 상기 쓰루 홀은 상기 플렉서블 기판을 노출시킴 ― ; 및
    상기 무기 배리어 층 상에 배치된 적어도 하나의 능동 컴포넌트
    를 포함하는, 능동 어레이 기판.
  2. 제1항에 있어서, 상기 능동 컴포넌트는,
    상기 무기 배리어 층 상에 배치된 게이트 전극;
    적어도 상기 게이트 전극을 커버하는 게이트 유전체 층;
    상기 게이트 전극 상에 있는 상기 게이트 유전체 층의 적어도 일부 상에 배치되는 채널 층; 및
    상기 채널 층의 반대면들 상에 각각 위치되는 소스 및 드레인
    을 포함하는 것인, 능동 어레이 기판.
  3. 제2항에 있어서,
    상기 게이트 유전체 층은 상기 게이트 전극 및 상기 무기 배리어 층을 커버하며, 상기 게이트 유전체 층은 내부에 적어도 하나의 쓰루 홀을 가지고, 상기 게이트 유전체 층의 쓰루 홀은 상기 무기 배리어 층의 쓰루 홀에 연결되는 것인, 능동 어레이 기판.
  4. 제3항에 있어서,
    상기 게이트 전극과 상기 무기 배리어 층의 쓰루 홀 사이에 공간이 존재하는 것인, 능동 어레이 기판.
  5. 제3항에 있어서,
    상기 능동 컴포넌트를 커버하고, 내부에 적어도 하나의 쓰루 홀을 갖는 무기 보호 층 ― 상기 무기 보호 층의 쓰루 홀은 상기 게이트 유전체 층의 쓰루 홀 및 상기 무기 배리어 층의 쓰루 홀과 중첩함 ― ;
    상기 무기 보호 층을 커버하는 유기 보호 층; 및
    상기 유기 보호 층 상에 배치되고, 상기 능동 컴포넌트에 전기적으로 연결되는 픽셀 전극
    을 더 포함하는, 능동 어레이 기판.
  6. 제1항에 있어서,
    상기 능동 컴포넌트를 커버하고, 내부에 적어도 하나의 쓰루 홀을 갖는 무기 보호 층을 더 포함하며,
    상기 무기 보호 층의 쓰루 홀은 상기 무기 배리어 층의 쓰루 홀과 중첩하는 것인, 능동 어레이 기판.
  7. 제1항에 있어서,
    상기 능동 컴포넌트를 커버하는 유기 보호 층을 더 포함하는, 능동 어레이 기판.
  8. 제7항에 있어서,
    상기 유기 보호 층은 내부에 적어도 하나의 쓰루 홀을 가지며, 상기 유기 보호 층의 쓰루 홀은 상기 무기 배리어 층의 쓰루 홀과 중첩하는 것인, 능동 어레이 기판.
  9. 제7항에 있어서,
    상기 유기 보호 층의 적어도 일부는 상기 무기 배리어 층의 쓰루 홀 내에 채워지는 것인, 능동 어레이 기판.
  10. 제1항에 있어서,
    상기 능동 컴포넌트 상에 배치되고, 상기 능동 컴포넌트에 전기적으로 연결되는 픽셀 전극을 더 포함하는, 능동 어레이 기판.
  11. 제10항에 있어서,
    상기 픽셀 전극은 내부에 적어도 하나의 쓰루 홀을 가지며, 상기 픽셀 전극의 쓰루 홀은 상기 무기 배리어 층의 쓰루 홀과 중첩하는 것인, 능동 어레이 기판.
  12. 제10항에 있어서,
    상기 픽셀 전극은 상기 무기 배리어 층의 쓰루 홀을 커버하는 것인, 능동 어레이 기판.
  13. 제1항에 있어서,
    상기 무기 배리어 층의 쓰루 홀을 컨포멀하게 커버하는 적어도 하나의 무기 충진 재료를 더 포함하는, 능동 어레이 기판.
  14. 제1항에 있어서,
    상기 무기 배리어 층 반대편의 상기 플렉서블 기판의 표면 상에 배치된 감광성 스트립핑 층(photosensitive stripping layer)을 더 포함하는, 능동 어레이 기판.
  15. 능동 어레이 기판의 제조 방법에 있어서,
    캐리어와의 사이에 감광성 스트립핑 층을 갖도록, 상기 캐리어 상에 플렉서블 기판을 형성하는 단계;
    상기 플렉서블 기판을 커버하기 위하여 무기 배리어 층을 형성하는 단계;
    상기 무기 배리어 층 상에 적어도 하나의 능동 컴포넌트를 형성하는 단계;
    상기 플렉서블 기판을 노출시키기 위하여 상기 무기 배리어 층 내에 쓰루 홀을 형성하는 단계;
    광원으로 상기 감광성 스트립핑 층을 조사하는(irradiating) 단계; 및
    상기 캐리어로부터 상기 감광성 스트립핑 층을 스트립핑하는 단계
    를 포함하는, 능동 어레이 기판의 제조 방법.
  16. 제15항에 있어서, 상기 능동 컴포넌트를 형성하는 단계는,
    상기 무기 배리어 층 상에 게이트 전극을 형성하는 단계;
    적어도 상기 게이트 전극을 커버하는 게이트 유전체 층을 형성하는 단계;
    상기 게이트 전극 상에 있는 상기 게이트 유전체 층의 적어도 일부 상에 채널 층을 형성하는 단계; 및
    상기 채널 층의 반대면들 상에 소스 및 드레인을 형성하는 단계
    를 더 포함하는 것인, 능동 어레이 기판의 제조 방법.
  17. 제16항에 있어서,
    상기 게이트 유전체 층 내에 쓰루 홀을 형성하는 단계를 더 포함하며,
    상기 게이트 유전체 층의 쓰루 홀은 상기 무기 배리어 층의 쓰루 홀에 연결되어, 상기 플렉서블 기판을 노출시키는 가스 홀을 형성하는 것인, 능동 어레이 기판의 제조 방법.
  18. 제16항에 있어서,
    상기 게이트 유전체 층 내에 쓰루 홀을 형성하는 단계;
    상기 능동 컴포넌트를 커버하기 위하여 무기 보호 층을 형성하는 단계 ― 상기 무기 보호 층은 내부에 적어도 하나의 쓰루 홀을 갖고, 상기 무기 보호 층의 쓰루 홀은 상기 게이트 유전체 층의 쓰루 홀 및 상기 무기 배리어 층의 쓰루 홀에 연결되어, 가스 홀을 형성함 ― ;
    상기 무기 보호 층 상에 유기 보호 층을 형성하는 단계; 및
    상기 유기 보호 층 상에 픽셀 전극을 형성하는 단계 ― 상기 픽셀 전극은 상기 능동 컴포넌트에 전기적으로 연결됨 ―
    를 더 포함하는, 능동 어레이 기판의 제조 방법.
  19. 제15항에 있어서,
    상기 능동 컴포넌트를 커버하기 위하여 무기 보호 층을 형성하는 단계를 더 포함하며,
    상기 무기 보호 층은 내부에 적어도 하나의 쓰루 홀을 가지고, 상기 무기 보호 층의 쓰루 홀은 상기 무기 배리어 층의 쓰루 홀과 연결되어, 상기 플렉서블 기판을 노출시키는 가스 홀을 형성하는 것인, 능동 어레이 기판의 제조 방법.
  20. 제15항에 있어서,
    상기 무기 배리어 층의 쓰루 홀 내에 무기 충진 재료를 형성하는 단계를 더 포함하는, 능동 어레이 기판의 제조 방법.
KR1020140060462A 2013-05-24 2014-05-20 능동 어레이 기판 및 그 제조 방법 KR101564171B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310198732.1A CN103337500B (zh) 2013-05-24 2013-05-24 主动元件阵列基板及其制造方法
CN201310198732.1 2013-05-24

Publications (2)

Publication Number Publication Date
KR20140138047A true KR20140138047A (ko) 2014-12-03
KR101564171B1 KR101564171B1 (ko) 2015-10-28

Family

ID=49245635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140060462A KR101564171B1 (ko) 2013-05-24 2014-05-20 능동 어레이 기판 및 그 제조 방법

Country Status (5)

Country Link
US (2) US9159744B2 (ko)
KR (1) KR101564171B1 (ko)
CN (1) CN103337500B (ko)
TW (1) TWI485858B (ko)
WO (1) WO2014186988A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220126263A (ko) * 2018-03-13 2022-09-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치의 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI518405B (zh) 2014-01-24 2016-01-21 友達光電股份有限公司 顯示面板及其製作方法
TWI584703B (zh) 2014-08-22 2017-05-21 友達光電股份有限公司 顯示模組基板及其製造方法
CN104882449A (zh) * 2015-04-01 2015-09-02 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
US10083989B2 (en) * 2015-12-10 2018-09-25 Industrial Technology Research Institute Semiconductor device
TWI682516B (zh) * 2018-08-28 2020-01-11 元太科技工業股份有限公司 線路結構
US10607932B2 (en) 2016-07-05 2020-03-31 E Ink Holdings Inc. Circuit structure
US10103201B2 (en) 2016-07-05 2018-10-16 E Ink Holdings Inc. Flexible display device
CN110233207B (zh) * 2018-03-05 2020-12-08 上海和辉光电股份有限公司 显示面板制作方法、显示面板及显示装置
CN111092099A (zh) * 2018-10-23 2020-05-01 宸鸿光电科技股份有限公司 有机发光二极管显示装置
TWI743899B (zh) * 2020-07-22 2021-10-21 友達光電股份有限公司 元件陣列基板及其製作方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4796221B2 (ja) 1998-11-26 2011-10-19 三星電子株式会社 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100679096B1 (ko) * 1999-12-30 2007-02-05 엘지.필립스 엘시디 주식회사 액정표시장치
KR100499371B1 (ko) 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7223672B2 (en) * 2002-04-24 2007-05-29 E Ink Corporation Processes for forming backplanes for electro-optic displays
CN1321347C (zh) * 2003-04-07 2007-06-13 统宝光电股份有限公司 转印薄膜元件于塑料基板上及制造柔性显示器装置的方法
US20060207967A1 (en) 2003-07-03 2006-09-21 Bocko Peter L Porous processing carrier for flexible substrates
JP2005136214A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7736964B2 (en) 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
JP4650066B2 (ja) * 2005-04-01 2011-03-16 セイコーエプソン株式会社 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法
GB0620955D0 (en) * 2006-10-20 2006-11-29 Speakman Stuart P Methods and apparatus for the manufacture of microstructures
KR101300183B1 (ko) 2006-11-20 2013-08-26 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
TWI343636B (en) * 2007-01-29 2011-06-11 Au Optronics Corp Substrate module and manufacturing method of flexible active matrix devices
KR101443188B1 (ko) * 2007-03-21 2014-09-29 삼성디스플레이 주식회사 유기발광장치의 제조방법 및 유기발광장치
WO2009104371A1 (ja) * 2008-02-20 2009-08-27 シャープ株式会社 フレキシブル半導体基板の製造方法
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
CN101271905B (zh) * 2008-05-06 2010-06-09 友达光电股份有限公司 像素结构与主动元件阵列基板
JP5216716B2 (ja) * 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2012021197A2 (en) * 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
TWI432835B (zh) * 2010-06-24 2014-04-01 Au Optronics Corp 可撓性顯示面板及其製造方法
US8729614B2 (en) * 2010-06-29 2014-05-20 Sungkyunkwan University Foundation For Corporate Collaboration Flexible ferroelectric memory device and manufacturing method for the same
TWI402012B (zh) * 2010-09-01 2013-07-11 Ind Tech Res Inst 圖案化可撓式基板的方法
TWI539414B (zh) * 2011-09-21 2016-06-21 友達光電股份有限公司 可撓式顯示器的製作方法
US20130105089A1 (en) * 2011-10-28 2013-05-02 Industrial Technology Research Institute Method for separating substrate assembly
CN102522420A (zh) * 2011-11-16 2012-06-27 友达光电股份有限公司 具可挠性基板的显示装置及其制造方法
TWI492373B (zh) * 2012-08-09 2015-07-11 Au Optronics Corp 可撓式顯示模組的製作方法
US20140342148A1 (en) * 2013-05-15 2014-11-20 Corning Incorporated Glass structures and methods of creating and processing glass structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220126263A (ko) * 2018-03-13 2022-09-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치의 제조 방법

Also Published As

Publication number Publication date
CN103337500A (zh) 2013-10-02
KR101564171B1 (ko) 2015-10-28
US9520418B2 (en) 2016-12-13
TW201445747A (zh) 2014-12-01
US9159744B2 (en) 2015-10-13
TWI485858B (zh) 2015-05-21
CN103337500B (zh) 2015-12-23
US20150380444A1 (en) 2015-12-31
WO2014186988A1 (zh) 2014-11-27
US20140346519A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
KR101564171B1 (ko) 능동 어레이 기판 및 그 제조 방법
US11844231B2 (en) Display device
JP6807178B2 (ja) 表示装置、表示装置の製造方法
US9638976B2 (en) Liquid crystal display device, thin film transistor array substrate and method of fabricating the same
US9640718B2 (en) Method for manufacturing display element, display element, and display device
JP2008262796A (ja) 表示装置およびその製造方法
EP3113241A1 (en) Organic light emitting display device
KR20170115437A (ko) 박리 방법 및 플렉시블 디바이스의 제작 방법
US9070897B2 (en) Display panel
JP4625443B2 (ja) 有機薄膜トランジスタの製造方法
US9166097B2 (en) Thin film transistor substrate and manufacturing method thereof, display
JP7199357B2 (ja) アレイ基板、表示パネルおよび表示装置
JP6142359B2 (ja) 表示パネルの製造方法および表示パネル
US20120223308A1 (en) Thin-film transistor, process for production of same, and display device equipped with same
JP5927520B2 (ja) 表示パネルの製造方法
CN110729334A (zh) 电致发光显示基板和显示装置
JP2015055767A (ja) 液晶表示パネル
WO2020195181A1 (ja) 表示装置、および表示装置の製造方法
US20230123636A1 (en) Display device and method of manufacturing display device
KR20120095543A (ko) 엑스레이 디텍터 패널 및 이의 제조방법
JP2005026690A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2009031393A (ja) 電子装置及び光共振器
CN107179644B (zh) 一种显示基板、其制作方法及显示装置
KR20150026406A (ko) 표시 기판의 제조 방법
KR20110083825A (ko) 표시 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5