CN101271905B - 像素结构与主动元件阵列基板 - Google Patents

Abstract

一种像素结构，配置于一基板上，并与一扫描线以及一数据线电性连接，像素结构包括主动元件、下电容电极、绝缘层以及像素电极。主动元件配置于基板上，其中主动元件具有栅极、源极以及漏极，且主动元件与扫描线以及数据线电性连接。下电容电极与栅极彼此分离地配置于基板上。绝缘层覆盖主动元件以及下电容电极，其中绝缘层是由单一膜层所组成。像素电极与主动元件电性连接，且至少部分像素电极延伸至下电容电极上方的绝缘层上。

Description

像素结构与主动元件阵列基板

技术领域

本发明涉及一种像素以及液晶显示面板，且尤其涉及一种具有储存电容的像素结构以及主动元件阵列基板。

背景技术

液晶显示器具有高画质、体积小、重量轻、低电压驱动、低消耗功率及应用范围广等优点，因此已取代阴极射线管(Cathode Ray Tube，CRT)成为新一代显示器的主流。一般而言，液晶显示面板主要由主动元件阵列基板、彩色滤光基板和液晶层所构成。

更详细地说，主动元件阵列基板例如是由多个阵列排列的薄膜晶体管以及与每一个薄膜晶体管对应配置的像素电极(pixel electrode)所组成，其中薄膜晶体管用来作为液晶显示单元的开关元件。此外，为了控制个别的像素结构，通常会经由扫描线(scan line)与数据配线(date line)以选取特定的像素结构，并通过提供适当的操作电压，以显示对应此像素结构的显示数据。实务上，为了保持(holding)像素结构的操作电压，以增进显示质量，通常在各像素结构将像素电极的部分区域覆盖于扫描线或是共享配线(common line)上，以形成储存电容。

图1A绘示为现有技术的一种像素结构的上视图，而图1B为图1A沿A-B剖面线的示意图。请同时参照图1与图1B，在此现有技术的像素结构10中，储存电容C主要是通过共享配线30与其上方的像素电极40耦合而成，且在共享配线30与像素电极40之间配置栅绝缘层50以及保护层60而形成一种第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容C。储存电容C主要用以稳定像素结构10的数据电压，提升液晶显示器的显示质量，储存电容值Cst越大，其稳定像素结构10的数据电压的效果越好。

请继续参考图1B，一种增加像素结构10的储存电容值Cst的方法为增加共享配线30与像素电极40的重迭面积，然而，此种方法容易导致像素(pixel)的开口率(aperture ratio)减少，使得液晶显示器所显示的影像容易产生亮度不足的问题。

承上述，另一种增加像素结构10的储存电容值Cst的方法会从增加电极面积以及减少绝缘层厚度方面着手。详言之，通过增加共享配线30与像素电极40的重迭面积可以增加储存电容值Cst，然而，势必会导致像素(pixel)的开口率(aperture ratio)减少，因而对影像的显示效果与质量造成影响。

承上述，在现有技术的像素结构10中，若要在不影响开口率的前提下增加储存电容值Cst，则必须缩减栅绝缘层50及保护层60的总厚度，来提高像素结构10中的储存电容值Cst。在现有技术的另一种提高像素结构10的储存电容C值的方法中，利用通道层的蚀刻工艺同时缩减栅绝缘层50的厚度。然而，此种作法容易使得储存电容C中的栅绝缘层50面临蚀刻不均匀的问题，使得储存电容C的元件特性不佳。

发明内容

本发明所要解决的技术问题在于提供一种像素结构，其可提升数据电压的稳定效果。

本发明所要解决的另一技术问题在于提供一种主动元件阵列基板，其可提升像素结构的数据电压的稳定效果。

为实现上述目的，本发明提出一种像素结构，此像素结构配置于一基板上，并与一扫描线以及一数据线电性连接，像素结构包括主动元件、下电容电极、绝缘层以及像素电极。主动元件配置于基板上，其中主动元件具有栅极、源极以及漏极，且主动元件与扫描线以及数据线电性连接。下电容电极与栅极彼此分离地配置于基板上。绝缘层覆盖主动元件以及下电容电极，其中绝缘层是由单一膜层所组成。像素电极直接配置于绝缘层上，并与主动元件电性连接，且至少部分像素电极延伸至下电容电极上方的绝缘层上。

而且，为实现上述目的，本发明提出一种主动元件阵列基板，此主动元件阵列基板包括基板、共享配线、多条扫描线与多条数据线以及多个像素结构。共享配线、多条扫描线与多条数据线配置于基板上。多个像素结构配置于基板上，且与对应的扫描线与数据线电性连接，其中各像素结构包括主动元件、下电容电极、绝缘层以及像素电极。主动元件配置于基板上，其中主动元件具有栅极、源极以及漏极，且主动元件与对应的扫描线以及数据线电性连接。下电容电极与栅极彼此分离地配置于基板上。绝缘层覆盖主动元件以及下电容电极，其中绝缘层是由单一膜层所组成。像素电极直接配置于绝缘层上，并与主动元件电性连接，且至少部分像素电极延伸至下电容电极上方的绝缘层上。

在本发明的一实施例中，绝缘层具有一暴露出部分漏极的开口，且像素电极通过开口与漏极电性连接。

在本发明的一实施例中，栅极与下电容电极属于同一薄膜。

在本发明的一实施例中，栅极为第一导电层，源极与漏极为第二导电层，下电容电极的组成为第一导电层以及第二导电层所构成的迭层。

在本发明的一实施例中，像素电极与基板直接接触。

在本发明的一实施例中，绝缘层与基板直接接触，且像素电极配置于绝缘层上。

在本发明的一实施例中，主动元件包括底栅型薄膜晶体管。

在本发明的一实施例中，栅极为第一导电层，源极与漏极为第二导电层，且第一导电层与第二导电层在暴露于一特定蚀刻剂下具有不同的蚀刻选择比。在一实施例中，第二导电层与第一导电层的蚀刻选择比大于9∶1。

在本发明的一实施例中，主动元件还包括一覆盖栅极的栅绝缘层，其中栅绝缘层与绝缘层属于不同膜层。

在本发明的一实施例中，其中下电容电极为共享配线的一部份。

而且，本发明提出一种主动元件阵列基板，此主动元件阵列基板包括基板、共享配线、多条扫描线与多条数据线以及多个像素结构。共享配线、多条扫描线与多条数据线配置于基板上。多个像素结构配置于基板上，且与对应的扫描线与数据线电性连接，各像素结构包括主动元件、下电容电极、绝缘层以及像素电极。主动元件配置于基板上，其中主动元件具有栅极、源极以及漏极，且主动元件与对应的扫描线以及数据线电性连接。下电容电极与栅极彼此分离地配置于基板上。绝缘层直接覆盖主动元件以及下电容电极，其中绝缘层与基板直接接触。像素电极直接配置于绝缘层上，并与主动元件电性连接。

而且，本发明另提出一种主动元件阵列基板，此主动元件阵列基板包括基板、共享配线、多条扫描线与多条数据线以及多个像素结构。共享配线、多条扫描线与多条数据线配置于基板上。多个像素结构配置于基板上，且与对应的扫描线与数据线电性连接，各像素结构包括主动元件、下电容电极、绝缘层以及像素电极。主动元件配置于基板上，其中主动元件具有栅极、源极以及漏极，且主动元件与对应的扫描线以及数据线电性连接。下电容电极与栅极彼此分离地配置于基板上。绝缘层直接覆盖主动元件以及下电容电极。像素电极与主动元件电性连接并直接覆盖绝缘层，其中像素电极与基板直接接触。

在本发明的一实施例中，绝缘层的材质包括氮化硅、氧化硅或氮氧化硅。

在本发明的一实施例中，栅极为第一导电层，源极与漏极为第二导电层，下电容电极的组成为第一导电层以及第二导电层所构成的迭层。

本发明的像素结构以及主动元件阵列基板中的储存电容，选择单一膜层作为上电容电极以及下电容电极之间的绝缘层，并且此绝缘层无须经由蚀刻工艺，因此相较于现有技术的增加储存电容值的方法，本发明可以避免蚀刻不均匀所造成储存电容元件特性下降的问题，并且在提高储存电容值的同时，保持原有像素结构的开口率及主动元件阵列基板的开口率，提升液晶显示器的显示质量。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1A绘示为现有技术的一种像素结构的上视图；

图1B为图1A沿A-B剖面线的示意图；

图2为本发明的一实施例的像素结构示意图；

图3A为图2中所绘示的像素结构沿A-B剖面线的一种剖面示意图；

图3B为图2中所绘示的像素结构沿A-B剖面线的一种剖面示意图；

图3C为图2中所绘示的像素结构沿A-B剖面线的一种剖面示意图；

图3D为图2中所绘示的像素结构沿A-B剖面线的一种剖面示意图；

图4A～图4D绘示为依照图3A的一种像素结构的制造流程剖面示意图；

图5为图2中所绘示的像素结构沿A-B剖面线的另一种剖面示意图；

图6为本发明的一种主动元件阵列基板的示意图。

其中，附图标记：

10、200、300：像素结构                30、230、310：共享配线

40、280：像素电极                50、254：栅绝缘层

60：保护层                       210：基板

220、320：扫描线                 240、330：数据线

250、250’：主动元件             252：栅极

256：通道层                      257：欧姆接触层

258S：源极                       258D：漏极

260：下电容电极                  270：绝缘层

H：开口                          C、C1、C2：储存电容

Cst：储存电容值                  M1：第一导电层

M2：第二导电层                   Vd：数据电压

Vcom：共通电压                   S：半导体层

T：穿透区

具体实施方式

图2为本发明的一实施例的像素结构示意图，而图3A为图2中所绘示的像素结构沿A-B剖面线的一种剖面示意图。请参照图2与图3A，本实施例的像素结构200配置于一基板210上，其中基板210例如为玻璃基板、塑料基板或是其它材质的基板。像素结构200与扫描线220以及数据线240电性连接，且像素结构200主要是由主动元件250、下电容电极260、绝缘层270以及像素电极280所构成，在本实施例中，像素结构200还包括一共享配线230，而下电容电极260属于共享配线230的一部份。

如图2与图3A所示，主动元件250通过对应的扫描线220以及数据线240驱动。更详细的说，主动元件250例如是底栅型薄膜晶体管，且主动元件250主要是由栅极252、一覆盖栅极252的栅绝缘层254、一位于栅极252上方的通道层256、源极258S以及漏极258D所构成，其中栅极252以及源极258S分别与扫描线220以及数据线240电性连接，而漏极258D与像素电极280电性连接。在本实施例中，下电容电极260与栅极252属于同一薄膜，但彼此电性分离。此外，在本实施例中，更可于通道层256与源极258S之间以及通道层256与漏极258D之间选择性地形成欧姆接触层257，以降低通道层256与源极258S之间以及通道层256与漏极258D之间的接触阻抗。

请继续参照图3A，下电容电极260与栅极252彼此分离地配置于基板210上，且绝缘层270覆盖主动元件250以及下电容电极260，需特别注意的是，在本实施例中，绝缘层270直接覆盖下电容电极260，其中绝缘层270的材质包括氮化硅、氧化硅或氮氧化硅。值得一提的是，此处覆盖主动元件250的绝缘层270与主动元件250中覆盖栅极252的栅绝缘层254分属不同的膜层，而且绝缘层270是由单一膜层所组成。此外，绝缘层270中具有一暴露出部分漏极258D的开口H，使得配置于其上的像素电极280通过开口H与漏极258D电性连接，并且像素电极280的至少部分区域会延伸至下电容电极260上方的绝缘层270上。

如图3A所示，像素电极280的部分区域与下电容电极260通过绝缘层270而耦合为一储存电容C1，而此储存电容C1属于一种金属层-绝缘层-铟锡氧化物层(MII)型态的电容器。具体而言，位于下电容电极260上方的像素电极280的部分区域作为储存电容C1的上电容电极，当像素结构200应用于液晶显示面板时，像素电极280的电压位准通过主动元件250的控制而自数据线240通常输入一数据电压Vd，另一方面，下电容电极260的电压位准通常可通过共享配线230输入一共通电压Vcom。据此，像素电极280的部分区域、绝缘层270以及下电容电极260可以构成一储存电容C1。

值得注意的是，本发明的像素电极280与下电容电极260之间仅具有单一膜层的绝缘层270，因此相较于现有技术(绘示于图1B)，像素电极280与下电容电极260之间的厚度较近，本发明的储存电容C1结构可在相同耦合面积的条件下，获得较大的储存电容C1值。此外，储存电容C1中的绝缘层270并非使用现有技术中的栅绝缘层50(绘示于图1B)，因此可以有效避免在进行通道层256的蚀刻工艺时，同时破坏绝缘层270，进而维持储存电容C1的操作特性。

请同时参照图2与图3A，像素结构200中具有一穿透区T，且在本实施例中，绝缘层270直接接触于穿透区T内的基板210上，而像素电极280则直接配置于绝缘层270上，而有关于此种像素结构200的制造方法将详述于后(图4A至图4D)。为了进一步提高像素结构200的穿透率，像素结构200中位于穿透区T的膜层剖面结构也可以如图3B所示，图3B为图2中所绘示的像素结构沿A-B剖面线的另一种剖面示意图。请同时参照图2与图3B，像素电极280也可以直接位于穿透区T的基板210上，意即，位于穿透区T上的绝缘层270被移除，使得像素电极280直接接触于基板210上。

当然，本发明的像素结构200中的储存电容C1主要通过单一绝缘层270使得上电容电极与下电容电极260电性绝缘，其中上电容电极主要是由像素电极280的部分区域所构成，值得留意的是，下电容电极260的架构可以如上述图3A、图3B使用单一导电层，当然也可以使用多层导电层堆栈而成。图3C绘示为图2中所绘示的像素结构沿A-B剖面线的另一种剖面示意图。请参照图3C，下电容电极260的组成可以与栅极252、源极258S以及漏极258D的组成相同。详言之，在本实施例中，栅极252为第一导电层M1，源极258S与漏极258D为第二导电层M2，而下电容电极260的组成为第一导电层M1以及第二导电层M2所构成的迭层，此时像素电极280的部分区域、绝缘层270以及下电容电极260可以形成另一储存电容C2。其中，导电迭层所构成的下电容电极260将有助于信号的传递，例如上述电压位准为Vcom的共通电压。

值得一提的是，在图3C的像素结构200中，于穿透区T内的绝缘层270是直接接触于基板210上，而像素电极280则直接配置于绝缘层270上。当然，像素结构200中的穿透区T的剖面结构也可以如图3D所示，图3D为图2中所绘示的像素结构200沿A-B剖面线的再一种剖面示意图。请同时参照图2与图3D，像素电极280也可以直接位于穿透区T的基板210上，以进一步提升像素结构200的穿透率。

本发明提出了如上述图3A～图3D的像素结构200剖面示意图，其在不影响开口率的情形下具有较大的储存电容C1、C2值，此储存电容C1、C2中的绝缘层270为单一膜层且不同于栅绝缘层254。为了能够清楚的解释本发明，以图3A的像素结构200为例，特举图3A的像素结构200的制造流程剖面示意图作为实施例说明的，然其并非用以限定本发明的制作方式的态样。

图4A～图4D绘示为依照图3A的一种像素结构的制造流程剖面示意图。请参照图4A，首先提供一基板210，基板210的材质例如为玻璃、塑料等硬质或软质材料。接着，于基板210上形成栅极252以及下电容电极260，其中形成栅极252以及下电容电极260的方法可先于基板210上全面形成第一导电层M1，再图案化第一导电层M1，以形成栅极252以及下电容电极260，其中图案化导电层例如是通过微影蚀刻工艺来进行。

接着，请参照图4B，于基板210上形成覆盖栅极252以及下电容电极260的栅绝缘层254、半导体层S以及欧姆接触层257，其中栅绝缘层254例如是通过化学气相沉积法(chemical vapor deposition，CVD)或其它合适的薄膜沉积技术所形成，而栅绝缘层254的材质例如是氧化硅、氮化硅或氮氧化硅等介电材料。此外，半导体层S的材质例如是非晶硅(amorphous silicon)或其它半导体材料，且欧姆接触层257例如是利用离子掺杂(ion doping)的方式对非晶硅进行掺杂，使其形成为N型重掺杂的非晶硅。

之后，请继续参照图4B，图案化半导体层S以及欧姆接触层257，以于栅极252上方形成通道层256。接着，再移除薄膜晶体管的预定形成区域以外的栅绝缘层254、半导体层S以及欧姆接触层257，其中移除栅绝缘层254、半导体层S以及欧姆接触层257的方法例如是经由一干蚀刻工艺。值得注意的是，不同于现有，本发明于图案化栅绝缘层254后，会暴露出穿透区T的基板210表面以及下电容电极260。

接着，请继续参照图4C，于栅极252两侧的通道层256上形成源极258S以及漏极258D，其中形成源极258S以及漏极258D的方法包括先形成第二导电层M2于通道层256与栅绝缘层254上，再图案化第二导电层M2，其中图案化第二导电层M2的方法例如为先经微影工艺，再进行一湿式蚀刻工艺。特别的是，在本实施例中，第二导电层M2的材质可以依据第一导电层M1(绘示于图4A)的材质选用蚀刻选择比差异较大的材料。详言之，第二导电层M2的材质可以依照蚀刻工艺中所使用的蚀刻剂，而选用一相较于第一导电层M1(绘示于图4A)的材质具有较高的蚀刻选择比的材料，其中第二导电层M2与第一导电层M1的蚀刻选择比例如实质上大于9∶1。更具体而言，当第一导电层M1的材质例如为铬或钛时，第二导电层M2的材质则选自铝或铝钕合金(AlNd)，或者当第一导电层M1的材质例如为铝或铝钕合金时，第二导电层M2的材质则选自铬或钛。上述的栅极252、通道层256、源极258S以及漏极258D构成一薄膜晶体管，即为前述的主动元件250。

之后，请继续参照图4C，于主动元件250与下电容电极260上覆盖绝缘层270，并且此绝缘层270具有一暴露出部分漏极258D的开口H，其中绝缘层270的材质可以是氮化硅、氧化硅或氮氧化硅等无机介电材料所组成，而其形成的方法通常可以利用物理气相沉积法或化学气相沉积法全面性地沉积在基板210上。

接着，请参照图4D，于绝缘层270上形成像素电极280，像素电极280的至少部分区域延伸至下电容电极260上方的绝缘层270上，使得下电容电极260、绝缘层270以及像素电极280构成一种金属层/绝缘层/铟锡氧化物层(Metal-Insulator-ITO，MII)型态的储存电容C1。上述形成像素电极280的方法例如先于基板210上全面形成电极材料层(未绘示)，再图案化电极材料层(未绘示)，其中形成电极材料层的方法例如是通过溅镀形成一铟锡氧化物层或一铟锌氧化物层。

值得一提的是，本发明并不限定主动元件的类型，举例而言，本发明的主动元件可以如上述图3A～图3D中所绘示的薄膜晶体管，当然，本发明的主动元件的型态也可以如图5所示。更具体而言，图3A～图3D中的薄膜晶体管的源极258S以及漏极258D在远离栅极252的一侧边缘与通道层256的边缘切齐。而在图5中所绘示的主动元件250’中，其通道层256位于栅极252所涵盖的范围内，且源极258S与漏极258D覆盖通道层256远离栅极252的侧边层并延伸至栅绝缘层254上，换言的，在本实施例中，通道层256属于一种内岛状结构(Island-in structure)，但不以此为限。

图6为本发明的一种主动元件阵列基板的示意图。请参照图6，此主动元件阵列基板主要由共享配线310、多条扫描线320与多条数据线330以及多个像素结构300所构成，其中多个像素结构300以阵列方式排列于基板210上。像素结构300可以是前述像素结构200的任一实施例型态。值得注意的是，在上述实施例中的像素结构200中，储存电容C1器以实质上呈现π型的方式布局(如图2所示)，然而，本领域技术人员在参照本发明上述内容之后，当可针对储存电容器的布局形状、配置位置以及薄膜晶体管的组成型态作适当的更动，本发明并不以此为限。

综上所述，本发明的像素结构以及主动元件阵列基板至少具有下列优点：

1.本发明的像素结构以及主动元件阵列基板中，储存电容以及开口率(aperture ratio)都可获得进一步的提升。

2.本发明的像素结构以及主动元件阵列基板的制造方法与现有工艺兼容，在不大幅修改工艺的前提下，可有效增加单位面积的储存电容值。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (20)

1.一种像素结构，配置于一基板上，并与一扫描线以及一数据线电性连接，其特征在于，该像素结构包括：

一主动元件，配置于该基板上，其中该主动元件具有一栅极、一源极以及一漏极，且该主动元件与该扫描线以及该数据线电性连接；

一下电容电极，与该栅极彼此分离地配置于该基板上；

一绝缘层，覆盖该主动元件以及该下电容电极，其中该绝缘层是由单一膜层所组成；以及

一像素电极，直接配置于该绝缘层上，该像素电极与该主动元件电性连接，且至少部分该像素电极延伸至该下电容电极上方的该绝缘层上，其中该像素电极，该由单一膜层所组成的绝缘层，以及该下电容电极形成一存储电容。

2.根据权利要求1所述的像素结构，其特征在于，该绝缘层具有一开口，该开口暴露出部分该漏极，且该像素电极通过该开口与该漏极电性连接，该栅极与该下电容电极属于同一薄膜。

3.根据权利要求1所述的像素结构，其特征在于，该栅极为一第一导电层，该源极与该漏极为一第二导电层，该下电容电极的组成为该第一导电层以及该第二导电层所构成的迭层。

4.根据权利要求1所述的像素结构，其特征在于，该像素电极与该基板直接接触。

5.根据权利要求1所述的像素结构，其特征在于，该绝缘层与该基板直接接触，且该像素电极配置于该绝缘层上。

6.根据权利要求1所述的像素结构，其特征在于，该栅极为一第一导电层，该源极与该漏极为一第二导电层，且该第一导电层与第二导电层在暴露于一特定蚀刻剂下具有不同的蚀刻选择比，该第二导电层与该第一导电层的蚀刻选择比大于9∶1。

7.根据权利要求1所述的像素结构，其特征在于，该主动元件还包括一覆盖该栅极的栅绝缘层，该栅绝缘层与该绝缘层属于不同膜层。

8.一种主动元件阵列基板，其特征在于，包括：

一基板；

一共享配线，配置于该基板上；

多条扫描线与多条数据线，配置于该基板上；以及

多个像素结构，配置于该基板上，且与对应的扫描线与数据线电性连接，各像素结构包括：

一主动元件，配置于该基板上，该主动元件具有一栅极、一源极以及一漏极，且该主动元件与对应的该扫描线以及该数据线电性连接；

一下电容电极，与该栅极彼此分离地配置于该基板上；

一绝缘层，覆盖该主动元件以及该下电容电极，该绝缘层是由单一膜层所组成；以及

一像素电极，直接配置于该绝缘层上，该像素电极与该主动元件电性连接，且至少部分该像素电极延伸至该下电容电极上方的该绝缘层上，其中该像素电极，该由单一膜层所组成的绝缘层，以及该下电容电极形成一存储电容。

9.根据权利要求8所述的主动元件阵列基板，其特征在于，各该像素结构的该绝缘层具有一开口，各该开口暴露出部分各该漏极，且各该像素电极通过该开口与各该漏极电性连接，该些栅极与该些下电容电极属于同一薄膜。

10.根据权利要求8所述的主动元件阵列基板，其特征在于，该些栅极为一第一导电层，该些源极与该些漏极为一第二导电层，该些下电容电极为该第一导电层以及该第二导电层所构成的迭层。

11.根据权利要求8所述的主动元件阵列基板，其特征在于，各该像素电极与该基板直接接触。

12.根据权利要求8所述的主动元件阵列基板，其特征在于，各该绝缘层与该基板直接接触，且各该像素电极配置于各该绝缘层上。

13.根据权利要求8所述的主动元件阵列基板，其特征在于，该些栅极为一第一导电层，该些源极与该些漏极为一第二导电层，且该第一导电层与第二导电层在暴露于一特定蚀刻剂下具有不同的蚀刻选择比，该第二导电层与该第一导电层的蚀刻选择比大于9∶1。

14.根据权利要求8所述的主动元件阵列基板，其特征在于，该些主动元件还包括一覆盖该些栅极的栅绝缘层，该栅绝缘层与该绝缘层属于不同膜层。

15.一种主动元件阵列基板，其特征在于，包括：

一基板；

一共享配线，配置于该基板上；

多条扫描线与多条数据线，配置于该基板上；以及

多个像素结构，配置于该基板上，且与对应的扫描线与数据线电性连接，各像素结构包括：

一主动元件，配置于该基板上，该主动元件具有一栅极、一源极以及一漏极，且该主动元件与对应的该扫描线以及该数据线电性连接；

一下电容电极，与该栅极彼此分离地配置于该基板上；

一绝缘层，直接覆盖该主动元件以及该下电容电极，该绝缘层与该基板直接接触；以及

一像素电极，直接配置于该绝缘层上，且与该主动元件电性连接，其中该像素电极，该由单一膜层所组成的绝缘层，以及该下电容电极形成一存储电容。

16.根据权利要求15所述的主动元件阵列基板，其特征在于，该绝缘层的材质包括氮化硅、氧化硅或氮氧化硅。

17.根据权利要求15所述的主动元件阵列基板，其特征在于，该栅极为一第一导电层，该源极与该漏极为一第二导电层，该下电容电极的组成为该第一导电层以及该第二导电层所构成的迭层。

18.一种主动元件阵列基板，其特征在于，包括：

一基板；

一共享配线，配置于该基板上；

多条扫描线与多条数据线，配置于该基板上；以及

多个像素结构，配置于该基板上，且与对应的扫描线与数据线电性连接，各像素结构包括：

一主动元件，配置于该基板上，该主动元件具有一栅极、一源极以及一漏极，且该主动元件与对应的该扫描线以及该数据线电性连接；

一下电容电极，与该栅极彼此分离地配置于该基板上；

一绝缘层，直接覆盖该主动元件以及该下电容电极；以及

一像素电极，与该主动元件电性连接并直接覆盖该绝缘层，该像素电极与该基板直接接触，其中该像素电极，该由单一膜层所组成的绝缘层，以及该下电容电极形成一存储电容。

19.根据权利要求18所述的主动元件阵列基板，其特征在于，该绝缘层的材质包括氮化硅、氧化硅或氮氧化硅。

20.根据权利要求18所述的主动元件阵列基板，其特征在于，该栅极为一第一导电层，该源极与该漏极为一第二导电层，该下电容电极的组成为该第一导电层以及该第二导电层所构成的迭层。

Images