CN103943631A - 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 - Google Patents
一种薄膜晶体管阵列基板及其制备方法、液晶显示器 Download PDFInfo
- Publication number
- CN103943631A CN103943631A CN201310732669.5A CN201310732669A CN103943631A CN 103943631 A CN103943631 A CN 103943631A CN 201310732669 A CN201310732669 A CN 201310732669A CN 103943631 A CN103943631 A CN 103943631A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- pixel electrode
- active layer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 239000010409 thin film Substances 0.000 title claims abstract description 21
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 12
- 238000002360 preparation method Methods 0.000 title description 5
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000009413 insulation Methods 0.000 claims description 37
- 238000002161 passivation Methods 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000012528 membrane Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000004062 sedimentation Methods 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- OPCPDIFRZGJVCE-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) titanium(4+) Chemical compound [O-2].[Zn+2].[In+3].[Ti+4] OPCPDIFRZGJVCE-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 241000931705 Cicada Species 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种薄膜晶体管阵列基板，包括：基板；位于所述基板上方的多个像素单元，所述像素单元包括TFT、像素电极和公共电极，所述TFT包括形成在所述基板上的栅极以及形成在栅极上方的栅绝缘层，形成在所述栅绝缘层上方的有源层；形成在所述有源层上方的第一绝缘层；形成在所述像素电极上方的第二绝缘层，所述像素电极与所述有源层互相绝缘，其中，所述有源层与像素电极位于不同层。采用本发明的结构能完全避免现有技术在刻蚀形成像素电极时对有源层产生影响，进而薄膜晶体管器件更优异。
Description
技术领域
本发明涉及平板显示技术领域，尤其涉及一种薄膜晶体管阵列基板及其制备方法、液晶显示面板。
背景技术
通常，液晶显示器包括彩膜基板、阵列基板以及填充于所述彩膜基板和薄膜晶体管阵列基板之间的液晶。在彩膜基板上和/或薄膜晶体管阵列基板上包括有公共电极和像素电极，通过公共电极和像素电极产生的电场可以驱动液晶分子进行旋转，同时利用液晶的光学各向异性和偏振特点，以此显示图像信息。
现有技术常规的薄膜晶体管阵列基板如图1所示，包括：一基板201；形成在基板201上方的栅极20214；形成在栅极20214上方的栅绝缘层20215；形成在栅绝缘层20215上方的有源层20211；形成在栅绝缘层20215上方且分别与有源层20211电连接的源极20218和漏极20219；形成在栅绝缘层20215上方，且与漏极20219电连接的像素电极2022，形成在源极20218、漏极20219和像素电极2022上方的钝化层20212b；以及形成在钝化层层20212b上，且位于像素电极2022上方的公共电极层2023。
该薄膜晶体管结构存在的问题是刻蚀形成像素电极的步骤中，有源层也会被进一步刻蚀，且有源层和栅绝缘层之间的截面会受到形成像素电极所用蚀刻夜的刻蚀，导致该截面缺陷增加，从而影响氧化物半导体器件的性能。
发明内容
本发明为了解决上述问题，提供了一种薄膜晶体管阵列基板，包括：
基板；
位于所述基板上方的多个像素单元，所述像素单元包括TFT、像素电极和公共电极，所述TFT包括形成在所述基板上的栅极以及形成在栅极上方的栅绝缘层，形成在所述栅绝缘层上方的有源层；
形成在所述有源层上方的第一绝缘层，所述第一绝缘层为形成在所述有源层上方的钝化层，且所述第一绝缘层设有第一过孔；
形成在所述像素电极上方的第二绝缘层，所述第二绝缘层为依次形成在所述像素电极上方的栅绝缘层和钝化层，且所述第二绝缘层设有第二过孔，所述像素电极与所述有源层互相绝缘；
形成在所述第一和第二过孔之间的第一跨桥，以使所述像素电极与有源层电连接；
所述公共电极形成在第二绝缘层上，且与所述第一跨桥位于同层
其中，所述栅极与像素电极位于不同层。
可选地，所述像素电极与所述有源层同层设置。
可选地，所述有源层可选自铟镓锌氧化物、铟铝锌氧化物，铟钛锌氧化物和铟锌氧化物中的一种或几种。
可选地，所述有源层的厚度为300～2000埃。
可选地，所述公共电极为条状电极。
采用上述本发明的技术方案得到的阵列基板，相较现有技术可省一道光罩。
本发明还提供了一种阵列基板的制造方法：包括：
步骤A：提供一基板：
步骤B：在所述基板上形成图案化的栅极以及像素电极，并在所述栅极和像素电极上方沉积第一绝缘材料，形成栅绝缘层；
步骤C：在所述栅绝缘层上沉积半导体材料，并图案化形成位于栅极上 方的有源层；
步骤D：在所述有源层上方沉积第二金属层，并图案化形成与所述有源层电连接的第一导电电极和第二导电电极；
步骤E：在所述有源层和栅绝缘层上方沉积第二绝缘材料，形成钝化层；
步骤F：在位于第一或第二导电电极以及像素电极上方，分别刻蚀形成第一过孔和第二过孔，所述第一过孔暴露部分第一或第二导电电极，上述第二过孔暴露部分像素电极；并在钝化层上沉积第二透明导电材料，并图案化形成第一跨桥以及公共电极，其中，所述第一跨桥通过所述第一过孔和第二过孔使所述有源层和像素电极层电连接。
本发明还提供了一种阵列基板的制造方法：包括：
步骤A：提供一基板：
步骤B：在所述基板上形成图案化的栅极以及像素电极，并在所述栅极和像素电极上方沉积第一绝缘材料，形成栅绝缘层；
步骤C：在所述栅绝缘层上方沉积第二金属层，并图案化形成第一导电电极和第二导电电极；
步骤D：在所述第一和第二导电电极上沉积氧化物半导体材料，并图案化形成位于栅极正上方的有源层，所述有源层与所述第一和第二导电电极电连接；
步骤E：在所述有源层和栅绝缘层上方沉积第二绝缘材料，形成钝化层；
步骤F：在位于第一或第二导电电极以及像素电极上方，分别刻蚀形成第一过孔和第二过孔，所述第一和第二过孔分别暴露部分第一或第二导电电极和像素电极；并在钝化层上沉积第二透明氧化物材料，并图案化形成跨桥以及公共电极，其中，所述跨桥能使所述有源层和像素电极层电连接。
本发明还提供了一种液晶显示器，包括：
上述任一项所述的TFT阵列基板；
与所述TFT阵列基板相对设置的彩膜基板，以及
设置于所述TFT阵列基板和彩膜基板之间的液晶层。
综上所述：采用上述本发明技术方案得到的阵列基板，可具备如下技术效果：能完全避免现有技术在刻蚀形成像素电极时对有源层产生影响，进而薄膜晶体管器件更优异。
附图说明
图1为现有技术一种薄膜晶体管阵列基板的结构示意图；
图2为本发明实施例一薄膜晶体管阵列基板的结构示意图；
图3为图2中AA'位置的横截面示意图；
图4为制造实施例一的TFT阵列基板的工艺流程图；
图5为本发明实施例三薄膜晶体管阵列基板的截面图；
图6为制造实施例三的TFT阵列基板的工艺流程图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例还提供了一种阵列基板，该阵列基板像素区域的结构示意图可以如图2所示，图3为图2中AA’位置的横截面示意图，下面结合图2和图3对本实施例一提供的薄膜晶体管阵列基板进行说明。
在本实施例中，薄膜晶体管阵列基板40包括基板401；位于基板401上方的像素单元，像素单元包括TFT4021、像素电极4022和公共电极4023。
其中，TFT4021包括形成在基板401上的栅极40214以及像素电极4022，形成在栅极40214和像素电极4022上方的栅绝缘层40215，以及形成在栅绝缘层40215上方的有源层40211；形成在栅绝缘层40215上且分 别与有源层40215电连接的第一导电电极（如源极）40218和第二导电电极（如漏极）40219；形成在有源层40211上的第一绝缘层40212（如钝化层40212b），以及形成在像素电极4022上的第二绝缘层4024（如依次形成的栅绝缘层40215和钝化层40212b），其中，第一绝缘层40212设有第一过孔40213暴露第二导电电极40219；第二绝缘层4024设有第二过孔4025暴露像素电极4022；形成在第一过孔40213和第二过孔4025之间的第一跨桥4026，以使像素电极4022与有源层40211电连接；公共电极4023形成在钝化层40212b上，且可与第一跨桥4026同层设置，可使用同一种材料以及同一种工艺制成。
其中，基板通常采用玻璃、石英等透明材料；基板也可以由采用玻璃、石英等透明材料及其上的其他结构（如缓冲层等）构成。栅极通常采用金属材料，如Cr、Mo、Al、Ti和Cu中的一种或多种金属的合金。
有源层的形状通常为岛状，材料可以为非晶硅、多晶硅、氧化物半导体材料等，具体地，可选铟镓锌氧化物、铟铝锌氧化物，铟钛锌氧化物和铟锌氧化物中的一种或几种，有源层的厚度一般为300～2000埃。
刻蚀阻挡层通常覆盖整个基板范围，材料为有机感光材料。刻蚀阻挡层覆盖有源层，这样在后续刻蚀制备薄膜晶体管的源极、漏极时能防止对有源层造成刻蚀，因此称作刻蚀阻挡层。
钝化层一般可采用SiNx层，或SiO2和SiNx的复合层材料，也可选择有机感光材料，一方面由于其本身具有感光特性，在其内部形成第一过孔和第二过孔时，只需要曝光、显影等步骤即可，不需要刻蚀步骤，工艺可以简化。
像素电极和公共电极通常采用透明导电材料，如ITO等。
本实施例相较现有技术薄膜晶体管的结构，将像素电极至于栅绝缘层的下方，如此，能完全避免现有技术在刻蚀形成像素电极时对有源层产生影响，进而薄膜晶体管器件更优异。
可选地，本领域技术人员也可在不付出创造性劳动的情况下，根据上述实施例得到的技术方案，对像素电极层的位置进行更替在与有源层位于不同层的位置，从而也可达到本发明的技术效果，在此不做赘述，这些变换方式都包含在本发明的保护范围中。
实施例二
本发明实施例二提供上述实施例一的TFT阵列基板的工艺流程图，如图4所示。从图4中可以看出，本发明实施例二提供的TFT阵列基板的制备工艺步骤如下：
步骤A：提供一基板401：
步骤B：在所述基板401上形成图案化的栅极40214以及像素电极4022，并在所述栅极40214和像素电极4022上方沉积第一绝缘材料，形成栅绝缘层40215，其中，形成栅极40214以及像素电极4022的工艺可以是连续沉积第一金属层、第一透明导电层或者连续沉积第一透明导电层、第一金属层，之后在同一刻蚀工艺中分别形成所述栅极40214以及像素电极4022的图案，也可以是首先沉积第一金属层，刻蚀形成所述图案的栅极40214；再沉积第一透明导电层，刻蚀形成所述图案的像素电极4022；或者，首先沉积第一透明导电层，刻蚀形成所述图案的像素电极4022；再沉积第一金属层，刻蚀形成所述图案的栅极40214。
步骤C：在所述栅绝缘层40215上沉积半导体材料，并图案化形成位于栅极40214上方的有源层40211；
步骤D：在所述有源层40211和栅绝缘层40215上方沉积第二金属层，并图案化形成与所述有源层40211电连接的第一导电电极（如源极）40218和第二导电电极（如漏极）40219；
步骤E：在所述有源层40211和栅绝缘层40215上方沉积第二绝缘材料，形成钝化层40212b；
步骤F：在第二导电电极40219以及像素电极4022上方，分别刻蚀形成第一过孔40213和第二过孔4025，所述第一过孔40213暴露部分第二导电电极40219，上述第二过孔4025暴露部分像素电极4022；
步骤G：在钝化层40212b上沉积第二透明导电材料，并图案化形成第一跨桥4026以及公共电极4023，其中，所述第一跨桥4026通过所述第一过孔40213和第二过孔4025使所述有源层40211和像素电极4022层电连接。
实施例三
本发明实施例还提供了一种阵列基板，该阵列基板像素区域的结构示意图可以如图5所示，下面结合图5对本实施例六提供的薄膜晶体管阵列基板进行说明。与实施例四相同的部分不再重述，其区别之处阐述如下：
本实施例的阵列基板，采用的是底栅底接触结构，具体地说，第一导电电极50218和第二导电电极50219形成在有源层50211与栅绝缘层50215之间，且分别与所述有源层50211电连接，形成如图5所示的薄膜晶体管结构。
实施例四
本发明实施例四提供了上述实施例三的TFT阵列基板的工艺流程图，如图6所示。从图6中可以看出，本发明实施例四提供的TFT阵列基板的制备工艺步骤如下：
步骤A：提供一基板501：
步骤B：在所述基板501上形成图案化的栅极50214以及像素电极5022，并在所述栅极50214和像素电极5022上方沉积第一绝缘材料，形成栅绝缘层50215；
步骤C：在所述栅绝缘层50215上方沉积第二金属层，并图案化形成第一导电电极50218和第二导电电极50219（如分别为源极和漏极）；
步骤D：在所述第一导电电极50218和第二导电电极50219上沉积氧化物半导体材料，并图案化形成位于栅极50214正上方的有源层50211，所述有源层50211与所述第一导电电极50218和第二导电电极50219电连接；
步骤E：在所述有源层50211和栅绝缘层50215上方沉积第二绝缘材料，形成钝化层50212b；
步骤F：在位于第一导电电极50218或第二导电电极50219以及像素电极5022上方，分别刻蚀形成第一过孔50213和第二过孔5025，所述第一和第二过孔1025分别暴露部分第一或第二导电电极和像素电极5022；
步骤G：并在钝化层50212b上沉积第二透明氧化物材料，并图案化形成跨桥5026以及公共电极51023，其中，所述跨桥5026能使所述有源层10211和像素电极1022层电连接。
实施例五
本发明还提供了一液晶显示器的实施例，包括上述任一种的阵列基板，以及与阵列基板相对设置的彩膜基板，以及设置于所述TFT阵列基板和彩膜基板之间的液晶层。
如上根据本发明的薄膜晶体管以及使用如上根据本发明的方法制造的薄膜晶体管可用于例如LCD等常规的平板显示器中。
以上实施例是为更好的说明本发明技术方案，本领域技术人员所知，本发明也包括以上实施例所述技术方案实质等效或等同的方案，并不应以实施例所述具体情形作为对本发明权利要求的限制。此外，尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本 申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (15)
1.一种薄膜晶体管阵列基板，包括：
基板；
位于所述基板上方的多个像素单元，所述像素单元包括TFT、像素电极和公共电极，所述TFT包括形成在所述基板上的栅极以及形成在栅极上方的栅绝缘层，形成在所述栅绝缘层上方的有源层；
形成在所述有源层上方的第一绝缘层，所述第一绝缘层为形成在所述有源层上方的钝化层，且所述第一绝缘层设有第一过孔；
形成在所述像素电极上方的第二绝缘层，所述第二绝缘层为依次形成在所述像素电极上方的栅绝缘层和钝化层，且所述第二绝缘层设有第二过孔，所述像素电极与所述有源层互相绝缘；
形成在所述第一和第二过孔之间的第一跨桥，以使所述像素电极与有源层电连接；
所述公共电极形成在第二绝缘层上，且与所述第一跨桥位于同层
其中，所述有源层与像素电极位于不同层。
2.如权利要求1所述的阵列基板，其特征在于：所述TFT还包括在所述有源层与钝化层之间，且与所述有源层电连接的第一导电电极和第二导电电极。
3.如权利要求1所述的阵列基板，其特征在于：所述TFT还包括在所述有源层与栅绝缘层之间，且与所述有源层电连接的第一导电电极和第二导电电极。
4.如权利要求2或3所述的阵列基板，其特征在于：所述第一导电电极为源极，所述第二导电电极为漏极；或者，所述第一导电电极为漏极，所述第二导电电极为源极。
5.如权利要求1所述的阵列基板，其特征在于：所述像素电极与所述栅极同层设置。
6.如权利要求1所述的阵列基板，其特征在于：所述钝化层的材料为SiNx层，或SiO2和SiNx的复合层，所述栅极的材料为Cr、Mo、Al、Ti和Cu中的一种或多种金属的合金，所述公共电极和跨桥的材料为ITO；所述有源层为氧化物半导体材料。
7.一种阵列基板的制造方法：包括：
步骤A：提供一基板：
步骤B：在所述基板上形成图案化的栅极以及像素电极，并在所述栅极和像素电极上方沉积第一绝缘材料，形成栅绝缘层；
步骤C：在所述栅绝缘层上沉积半导体材料，并图案化形成位于栅极上方的有源层；
步骤D：在所述有源层上方沉积第二金属层，并图案化形成与所述有源层电连接的第一导电电极和第二导电电极；
步骤E：在所述有源层和栅绝缘层上方沉积第二绝缘材料，形成钝化层；
步骤F：在位于第一或第二导电电极以及像素电极上方，分别刻蚀形成第一过孔和第二过孔，所述第一过孔暴露部分第一或第二导电电极，上述第二过孔暴露部分像素电极；并在钝化层上沉积第二透明导电材料，并图案化形成第一跨桥以及公共电极，其中，所述第一跨桥通过所述第一过孔和第二过孔使所述有源层和像素电极层电连接。
8.如权利要求7所述的制造方法，其特征在于：在所述步骤B中，连续沉积第一透明导电层、第一金属层，之后在两次刻蚀工艺中分别形成所述栅极以及像素电极的图案。
9.如权利要求7所述的制造方法，其特征在于：在所述步骤B中，首先沉积第一金属层，刻蚀形成所述图案的栅极；再沉积第一透明导电层，刻蚀形成所述图案的像素电极；或者，首先沉积第一透明导电层，刻蚀形成所述图案的像素电极；再沉积第一金属层，刻蚀形成所述图案的栅极。
10.如权利要求7所述的制造方法，其特征在于：所述第一导电电极为源极，所述第二导电电极为漏极；或者，所述第一导电电极为漏极，所述第二导电电极为源极。
11.一种阵列基板的制造方法：包括：
步骤A：提供一基板：
步骤B：在所述基板上形成图案化的栅极以及像素电极，并在所述栅极和像素电极上方沉积第一绝缘材料，形成栅绝缘层；
步骤C：在所述栅绝缘层上方沉积第二金属层，并图案化形成第一导电电极和第二导电电极；
步骤D：在所述第一和第二导电电极上沉积氧化物半导体材料，并图案化形成位于栅极正上方的有源层，所述有源层与所述第一和第二导电电极电连接；
步骤E：在所述有源层和栅绝缘层上方沉积第二绝缘材料，形成钝化层；
步骤F：在位于第一或第二导电电极以及像素电极上方，分别刻蚀形成第一过孔和第二过孔，所述第一和第二过孔分别暴露部分第一或第二导电电极和像素电极；并在钝化层上沉积第二透明氧化物材料，并图案化形成跨桥以及公共电极，其中，所述跨桥能使所述有源层和像素电极层电连接。
12.如权利要求11所述的制造方法，其特征在于：在所述步骤B中，连续沉积第一金属层、第一透明导电层或者连续沉积第一透明导电层、之后在两次刻蚀工艺中分别形成所述栅极以及像素电极的图案。
13.如权利要求12所述的制造方法，其特征在于：在所述步骤B中，首先沉积第一金属层，刻蚀形成所述图案的栅极；再沉积第一透明导电层，刻蚀形成所述图案的像素电极；或者，首先沉积第一透明导电层，刻蚀形成所述图案的像素电极；再沉积第一金属层，刻蚀形成所述图案的栅极。
14.如权利要求12所述的制造方法，其特征在于：所述第一导电电极为源极，所述第二导电电极为漏极；或者，所述第一导电电极为漏极，所述第二导电电极为源极。
15.一种液晶显示器，包括：
如权利要求1-14任一项所述的TFT阵列基板；
与所述TFT阵列基板相对设置的彩膜基板，以及
设置于所述TFT阵列基板和彩膜基板之间的液晶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310732669.5A CN103943631A (zh) | 2013-12-26 | 2013-12-26 | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310732669.5A CN103943631A (zh) | 2013-12-26 | 2013-12-26 | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103943631A true CN103943631A (zh) | 2014-07-23 |
Family
ID=51191224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310732669.5A Pending CN103943631A (zh) | 2013-12-26 | 2013-12-26 | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103943631A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617039A (zh) * | 2015-01-27 | 2015-05-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| WO2020052019A1 (zh) * | 2018-09-13 | 2020-03-19 | 惠科股份有限公司 | 一种阵列基板及显示面板 |
| CN111223814A (zh) * | 2018-11-23 | 2020-06-02 | 群创光电股份有限公司 | 面板及其制造方法 |
| CN114721194A (zh) * | 2022-04-25 | 2022-07-08 | 广州华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614054B1 (en) * | 2000-11-27 | 2003-09-02 | Lg.Philips Lcd Co., Ltd. | Polysilicon thin film transistor used in a liquid crystal display and the fabricating method |
| CN1992291A (zh) * | 2005-12-30 | 2007-07-04 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管基板及其制造方法 |
| CN102033376A (zh) * | 2009-10-06 | 2011-04-27 | 乐金显示有限公司 | 用于边缘场开关模式液晶显示器件的阵列基板及其制造方法 |
| CN102446925A (zh) * | 2010-09-30 | 2012-05-09 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示器及阵列基板的制造方法 |
| CN102645803A (zh) * | 2011-10-17 | 2012-08-22 | 京东方科技集团股份有限公司 | 像素单元，阵列基板、液晶面板、显示装置及其制造方法 |
| CN103474434A (zh) * | 2013-09-16 | 2013-12-25 | 京东方科技集团股份有限公司 | 阵列基板、制备方法以及显示装置 |
-
2013
- 2013-12-26 CN CN201310732669.5A patent/CN103943631A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614054B1 (en) * | 2000-11-27 | 2003-09-02 | Lg.Philips Lcd Co., Ltd. | Polysilicon thin film transistor used in a liquid crystal display and the fabricating method |
| CN1992291A (zh) * | 2005-12-30 | 2007-07-04 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管基板及其制造方法 |
| CN102033376A (zh) * | 2009-10-06 | 2011-04-27 | 乐金显示有限公司 | 用于边缘场开关模式液晶显示器件的阵列基板及其制造方法 |
| CN102446925A (zh) * | 2010-09-30 | 2012-05-09 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示器及阵列基板的制造方法 |
| CN102645803A (zh) * | 2011-10-17 | 2012-08-22 | 京东方科技集团股份有限公司 | 像素单元，阵列基板、液晶面板、显示装置及其制造方法 |
| CN103474434A (zh) * | 2013-09-16 | 2013-12-25 | 京东方科技集团股份有限公司 | 阵列基板、制备方法以及显示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617039A (zh) * | 2015-01-27 | 2015-05-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| WO2020052019A1 (zh) * | 2018-09-13 | 2020-03-19 | 惠科股份有限公司 | 一种阵列基板及显示面板 |
| US11735639B2 (en) | 2018-09-13 | 2023-08-22 | HKC Corporation Limited | Array substrate and display panel |
| CN111223814A (zh) * | 2018-11-23 | 2020-06-02 | 群创光电股份有限公司 | 面板及其制造方法 |
| CN114721194A (zh) * | 2022-04-25 | 2022-07-08 | 广州华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| CN114721194B (zh) * | 2022-04-25 | 2024-06-04 | 广州华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101957529B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN103904086B (zh) | 一种薄膜晶体管阵列基板 | |
| CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102629585B (zh) | 一种显示装置、薄膜晶体管、阵列基板及其制造方法 | |
| CN102566172B (zh) | 用于面内切换模式的液晶显示器件的阵列基板及其制作方法 | |
| CN103354218B (zh) | 阵列基板及其制作方法和显示装置 | |
| CN104217994B (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN102768992B (zh) | 一种薄膜晶体管驱动背板的制作方法 | |
| CN102654698B (zh) | 液晶显示器阵列基板及其制造方法、液晶显示器 | |
| WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| JP2015525000A (ja) | 薄膜トランジスタ、アレイ基板及びその製作方法、ディスプレイ | |
| CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
| CN104393000A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN105470269A (zh) | Tft阵列基板及其制作方法 | |
| CN103489826A (zh) | 阵列基板、制备方法以及显示装置 | |
| CN1612344A (zh) | 用于显示器件的薄膜晶体管基板及其制造方法 | |
| CN104317097A (zh) | 一种coa基板及其制作方法和显示装置 | |
| CN103018977B (zh) | 一种阵列基板及其制造方法 | |
| CN102543754A (zh) | 氧化物薄膜晶体管及其制造方法 | |
| CN102088025A (zh) | 薄膜晶体管基板及其制造方法 | |
| WO2015035832A1 (zh) | 阵列基板及其制备方法和显示装置 | |
| CN103219284A (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| CN103309105A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN101436601A (zh) | 薄膜晶体管阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140723 |
|
| RJ01 | Rejection of invention patent application after publication |