CN102955312B - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN102955312B
CN102955312B CN201210458462.9A CN201210458462A CN102955312B CN 102955312 B CN102955312 B CN 102955312B CN 201210458462 A CN201210458462 A CN 201210458462A CN 102955312 B CN102955312 B CN 102955312B
Authority
CN
China
Prior art keywords
substrate
layer
cushion
patterning processes
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210458462.9A
Other languages
English (en)
Other versions
CN102955312A (zh
Inventor
刘翔
王刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210458462.9A priority Critical patent/CN102955312B/zh
Publication of CN102955312A publication Critical patent/CN102955312A/zh
Priority to US14/079,134 priority patent/US9054195B2/en
Application granted granted Critical
Publication of CN102955312B publication Critical patent/CN102955312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Abstract

本发明公开了一种阵列基板及其制作方法、显示装置，用以提高阵列基板的工作性能，提高显示装置的图像画质。本发明提供的阵列基板包括：基板、形成在所述基板上的多个薄膜晶体管；还包括：形成所述基板上位于基板与薄膜晶体管之间的缓冲层；其中，所述缓冲层为金属氧化物膜层。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
在显示技术领域，平板显示装置，如液晶显示器（Liquid Crystal Display，LCD）和有机电致发光显示器（Organic Light Emitting Display，OLED），因其具有轻、薄、低功耗、高亮度，以及高画质等优点，在平板显示领域占据重要的地位。尤其是大尺寸、高分辨率，以及高画质的平板显示装置，如液晶电视，在当前的平板显示器市场已经占据了主导地位。
目前，图像信号的延迟成为制约大尺寸、高分辨率及高画质平板显示装置的关键因素之一。具体地，图像信号的延迟主要由基板上的栅极、栅极线，或数据线等信号电阻R和相关电容C决定。随着显示装置尺寸的不断增大，分辨率不断提高，驱动电路施加的信号频率也不断提高，图像信号的延迟越来越严重。在图像显示阶段，栅极线打开，像素充电，由于图像信号的延迟，某些像素充电不充分，导致图像显示画面的亮度不均匀，严重影响图像的显示质量。降低栅极、栅极线，数据线等的电阻可以减小图像信号的延迟，改善图像的画质。
目前，降低栅极线和数据线的电阻的方法为：采用电阻较低的金属Cu制作栅极线和数据线。但是存在以下缺点：
Cu金属在基板上的附着力差需要形成一层缓冲层，一般使用的缓冲层为钛Ti或者钛合金，由于钛金属难以刻蚀，在刻蚀的过程中，一般需要使用酸液HF，如果基板使用玻璃基板，HF会对玻璃基板造成一定程度的腐蚀，影响阵列基板的工作性能。
另外，现有技术在制作阵列基板各膜层的过程中，首先通过一次构图工艺，如镀膜、掩膜、曝光、显影、光刻刻蚀等过程形成包括缓冲层的图形，其次，在形成有所述缓冲层的基板上通过再一次构图工艺，形成TFT各膜层的图形，构图工艺较复杂，阵列基板的制作成本较高。
发明内容
本发明实施例提供一种阵列基板及其制作方法、显示装置，用以提高阵列基板的工作性能，提高图像的画质。
为实现上述目的，本发明实施例提供的阵列基板，包括：基板、形成在所述基板上的多个薄膜晶体管；还包括：
形成在所述基板上位于所述基板与薄膜晶体管之间的缓冲层；
其中，所述缓冲层为金属氧化物膜层。
较佳地，所述缓冲层为铟锡氧化物膜层或铟锌氧化物膜层。
较佳地，所述阵列基板还包括像素电极和公共电极，像素电极设置于公共电极下方，所述缓冲层与所述像素电极同层设置。
较佳地，所述公共电极与薄膜晶体管中的源漏极同层设置。
较佳地，所述阵列基板还包括像素电极和公共电极，像素电极设置于公共电极上方，所述缓冲层与所述公共电极同层设置。
较佳地，所述阵列基板还包括栅极线和数据线，所述缓冲层位于与所述栅极线、数据线，以及薄膜晶体管中至少之一相对应的区域。
较佳地，栅极线和数据线同层设置，与栅极线交叉处的数据线断开，通过过孔搭桥的方式连接。
较佳地，薄膜晶体管的栅极绝缘层为双层或三层结构；
双层结构的薄膜晶体管，与栅极相接触的一层为氮化硅层，与半导体层相接触的一层为氧化硅层；
三层结构的薄膜晶体管，与栅极相接触的一层为氮化硅层，与半导体层相接触的一层为氧化硅层，氮化硅层和氧化硅层之间为氮氧化硅层。
本发明实施例还提供一种显示装置，包括所述阵列基板。
本发明实施例还提供一种阵列基板制作方法，包括：
在基板上形成包括缓冲层的图形；
在形成有所述缓冲层的基板上形成包括栅极、源漏极和半导体层的图形；以及形成包括栅极绝缘层和刻蚀阻挡层的图形；所述栅极绝缘层位于所述栅极与半导体层之间，所述刻蚀阻挡层位于所述半导体层与源漏极之间；
其中，所述缓冲层为金属氧化物膜层。
较佳地，在形成有缓冲层图形的基板上形成包括栅极、源漏极和半导体层的图形；以及形成包括栅极绝缘层和刻蚀阻挡层的图形，具体为：
采用构图工艺在形成有所述缓冲层的基板上形成包括栅极的图形；
采用一次构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层和半导体层的图形；
采用构图工艺在形成有所述半导体层图形的基板上形成包括刻蚀阻挡层的图形；
采用同一次构图工艺在形成有刻蚀阻挡层图形的基板上形成包括源漏极的图形。
较佳地，在形成有缓冲层图形的基板上形成包括栅极、源漏极和半导体层的图形；以及形成包括栅极绝缘层和刻蚀阻挡层的图形，具体为：
采用同一次构图工艺在形成有缓冲层图形的基板上形成包括源漏极的图形；
采用构图工艺在形成有所述源漏极的基板上形成包括刻蚀阻挡层的图形；
采用构图工艺在形成有所述刻蚀阻挡层图形的基板上形成包括半导体层的图形；
采用构图工艺在形成有所述半导体层图形的基板上形成包括栅极绝缘层和栅极的图形。
较佳地，在采用同一次构图工艺形成包括所述缓冲层图形的同时，还形成包括像素电极的图形。
较佳地，在采用同一次构图工艺形成包括源漏极图形的同时，还形成包括公共电极的图形。
较佳地，在形成所述栅极图形的同时，还包括：形成栅极线和数据线的图形；
采用构图工艺在基板上形成缓冲层的图形，具体为：采用构图工艺在基板上形成与所述栅极、栅极线、数据线中至少之一相对应的缓冲层图形。
较佳地，在采用同一次构图工艺形成包括所述缓冲层图形的同时，还形成包括公共电极的图形。
具体为：采用同一次构图工艺在基板上同时形成包括缓冲层和公共电极的图形。
本发明实施例提供的阵列基板，在形成TFT各膜层之前，在基板上形成金属氧化物缓冲层，提高TFT中的金属膜层在基板上的附着力，提高阵列基板的工作性能，从而提高显示装置的图像画质。
附图说明
图1为本发明实施例提供的底栅型TFT阵列基板结构示意图；
图2为本发明实施例提供的具有像素电极的阵列基板结构示意图；
图3为本发明实施例提供的形成有栅极、栅极线，数据线和像素电极的阵列基板俯视示意图；
图4为本发明实施例提供的具有公共电极的阵列基板结构示意图；
图5为本发明实施例提供的顶栅型TFT阵列基板结构示意图；
图6为本发明实施例提供的阵列基板制作方法整体流程示意图；
图7为本发明实施例提供的底栅型TFT阵列基板的制作方法流程示意图；
图8为本发明实施例提供的顶栅型TFT阵列基板的制作方法流程示意图；
图9为本发明实施例提供的形成有缓冲层的底栅型TFT阵列基板俯视示意图；
图10为包括多条栅极线和数据线的TFT阵列基板俯视示意图；
图11为图9提供的TFT阵列基板上形成有半导体层图像的阵列基板结构示意图；
图12为本发明实施例提供的刻蚀阻挡层上形成各接触过孔的阵列基板俯视示意图；
图13为本发明实施例提供的形成有源极漏极和连接数据线的连接线的阵列基板俯视示意图。
具体实施方式
本发明实施例提供了一种阵列基板及其制作方法、显示装置，用以提高阵列基板的工作性能，提高图像的画质。
本发明实施例通过在阵列基板上形成TFT之前制作一层金属氧化物缓冲层，用以提高TFT中的金属膜层在基板上的附着力；并且，该缓冲层可以为透明导电金属氧化物膜层。该缓冲层可以与像素电极或公共电极同层设置，且在同一次构图工艺中形成，节约工艺流程，降低阵列基板的成本。
本发明实施例提供的阵列基板可以但不限于适用于扭曲向列型（TwistedNematic，TN）模式的液晶显示屏的阵列基板，或适用于ADS（ADvanced SuperDimension Switch,高级超维场转换技术）模式的液晶显示屏的阵列基板。ADS技术主要是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。
本发明实施例提供的阵列基板包括：
基板、形成在所述基板上的多个薄膜晶体管（Thin Film Transistor，TFT）；还包括：形成所述基板上位于基板与TFT之间的缓冲层；其中，所述缓冲层为金属氧化物膜层。
下面通过附图具体说明本发明实施例提供的阵列基板及其制作方法。
本发明实施例提供的TFT可以是底栅型或顶栅型结构，下面通过附图具体说明本发明实施例提供的底栅型或顶栅型TFT阵列基板。
实施例一：底栅型TFT阵列基板。
参见图1，本发明实施例提供的阵列基板，包括：
基板1；
形成在基板1上与栅极对应的缓冲层2；
形成在缓冲层2上的栅极3；
形成在栅极3上的栅极绝缘层4；
形成在栅极绝缘层4上的半导体层5；
形成在半导体层5上的刻蚀阻挡层6；
形成在刻蚀阻挡层6上的源极7和漏极8。
源极7和漏极8可以称简称为源漏极。
下面详细介绍本发明所述缓冲层。
较佳地，缓冲层可以为金属氧化物膜层，具体可以为透明导电膜层如铟锡氧化物（Indium Tin Oxide，ITO）膜层、铟锌氧化物（Indium Zinc Oxide，IZO）膜层或其他。
较佳地，为了简化阵列基板的结构，简化制作工艺流程，本发明实施例提供的缓冲层可以和现有阵列基板上的同一材料制作的功能膜层同层设置。例如，像素电极或公共电极。
本发明所述缓冲层可以提高基板上的膜层与基板的附着力，提高TFT阵列基板的工作性能。另外，透明导电膜层作为缓冲层，透明导电膜层比较致密，可以阻止以铜金属为栅极的栅极金属离子的扩散，提高阵列基板的工作性能，尤其是TFT的工作性能。并且，透明导电膜层相比较有色导电膜层可以提高显示装置光线的透过率，提高图像亮度和画质。
较佳地，基板1可以为玻璃基板、石英或柔性塑料基板。
较佳地，栅极绝缘层4可以为双层，例如与栅极相接触的一层为SiNx，与半导体层5相接触的一层为SiOx，双层栅极绝缘层可以进一步阻止栅极的金属离子扩散。较佳地，为了进一步阻止栅极的金属离子扩散，栅极绝缘层4可以为三层，例如：与栅极相接触的一层为氮化硅层，与半导体层5相接触的一层为氧化硅层，氮化硅层和氧化硅层之间为氮氧化硅层。。
较佳地，所述阵列基板还包括，与栅极相连的栅极线，以及与源极相连的数据线，所述底栅型TFT阵列基板的栅极线与栅极同层设置，所述数据线可以与栅极同层设置也可以与源极同层设置。当数据线与栅极同层设置时，栅极线与数据线横纵交叉排列，与某一列像素对应的数据线在与栅极线交叉的位置断开，通过过孔搭桥的方式连接。
较佳地，缓冲层可以设置在与栅极、栅极线、数据线中至少之一相对应的区域，用于增加各功能膜层在基板上的附着力。
参见图2，本发明实施例提供的阵列基板，还包括：像素电极9，像素电极9与缓冲层2位于同一层，且二者采用一次构图工艺制作。
参见图3，为本发明栅极3、栅极线31，数据线71在基板1上同层设置的阵列基板结构示意图。图3中还包括在形成栅极3、栅极线31，数据线71之前形成的像素电极9。
需要说明的是，位于不同层的像素电极和漏极之间通过过孔相连。
当然，缓冲层2不限于与像素电极9同层设置，例如：还可以与公共电极或公共电极线同层设置。
本发明实施例阵列基板还包括公共电极，图2所示的阵列基板，像素电极9位于基板上与缓冲层2同层设置，则公共电极位于基板上TFT的上方相应的位置。
ADS型液晶显示面板，其中一种情况为，阵列基板的公共电极还可以设置在像素电极下方，较佳地，本发明实施例缓冲层2也可以与公共电极位于同一层，且二者采用一次构图工艺制作。
ADS型液晶显示面板，其中另一种情况为，阵列基板上与公共电极相连的公共电极线形成在基板上；因此，本发明实施例提供的缓冲层还可以是与公共电极线同层设置的导电膜层。
也就是说，当像素电极与缓冲层不同层设置时，本发明实施例提供的阵列基板还包括：公共电极，所述公共电极与所述缓冲层同层设置。
本发明实施例提供的阵列基板还包括：公共电极线，所述公共电极线与所述缓冲层同层设置。
由于公共电极、公共电极线或像素电极等都是用透明导电膜层制作而成，因此，本发明实施例通过将缓冲层与公共电极、公共电极线或像素电极同层设置，且采用同一次构图工艺制作而成，简化阵列基板的结构，节约工艺流程。
上述仅是以公共电极、公共电极线和像素电极为例说明在制作阵列基板上功能膜层的同时，可以通过一次构图工艺将缓冲层，不增加工艺流程。其他任何可以与缓冲层同一次构图工艺制作出来的膜层都包含在本发明的发明旨意中，这里就不一一列举。
需要说明的是，当像素电极位于公共电极的下方时，公共电极与源漏极可以通过同一次制作工艺形成。公共电极一般为透明金属氧化物膜层，例如ITO或IZO。因此，源漏极也为透明金属氧化物导电电极。源漏极与公共电极同一次制作工艺可以简化器件结构，简化器件工艺流程。
图4所示的阵列基板，在图3的基础上，还包括公共电极12，公共电极12与源极7和漏极8同层设置。
本发明实施例仅是以像素电极和公共电极为例说明，本发明实施例提供的缓冲层可以与任何金属氧化物膜层设置于同一层。
实施例二：顶栅型TFT阵列基板。
与实施例一所述的阵列基板结构类似，不同之处在于，阵列基板上TFT各膜层与基板的相对位置发生变化。
参见图5，本发明实施例提供的阵列基板，包括：
基板1；
形成在基板1上的缓冲层2；
形成在缓冲层2上的源极7和漏极8；
形成在源极7和漏极8上的刻蚀阻挡层6；
形成在刻蚀阻挡层6上的半导体层5；
形成在半导体层5上的栅极绝缘层4；
形成在栅极绝缘层4上的栅极3；
形成在栅极3上的钝化层11；以及
形成在钝化层11上的公共电极12。
由于顶栅型TFT阵列基板，源漏极先形成，半导体层后形成，刻蚀阻挡层可有可无，图4中没有示出刻蚀阻挡层。
较佳地，实施例二提供的阵列基板还包括，与栅极相连的栅极线，以及与源极相连的数据线，所述数据线与源极同层设置，所述栅极线可以与栅极同层设置也可以与源极同层设置。当栅极线与栅极位于不同层时，通过过孔电连接。
其他结构与上述实施例一所述的结构类似，这里不再赘述。
本发明实施例一和实施例二提供的公共电极可以为透明导电电极，如ITO或IZO。
本发明所有实施例提供的半导体层可以是金属氧化物，例如：可以是铟镓锌氧化物（indium gallium zinc oxide，IGZO）、铪铟锌氧化物（hafnium indiumzinc oxide，HIZO）、铟锌氧化物（indium zinc oxide，IZO）、非晶铟锌氧化物a-InZnO、非晶氧化锌掺杂氟氧化物ZnO:F、氧化铟掺杂锡氧化物In2O3:Sn、非晶氧化铟掺杂钼氧化物In2O3:Mo、铬锡氧化物Cd2SnO4、非晶氧化锌掺杂铝氧化物ZnO:Al、非晶氧化钛掺杂铌氧化物TiO2:Nb、铬锡氧化物Cd-Sn-O或其他金属氧化物。
本发明实施例提供的栅极可以是金属膜层，例如可以为金属铬Cr、金属钨W、金属钛Ti、金属钽Ta、金属钼Mo等，或者是上述至少两种金属的合金。
上述实施例一和实施例二，较佳地，为了提高TFT中的半导体层的导电性能，所述TFT还包括：位于半导体层的上下两侧与半导体层相接触的第一欧姆接触层和第二欧姆接触层。第一欧姆接触层位于栅极绝缘层和半导体层之间，第二欧姆接触层位于半导体层和源极漏极之间。
该第一欧姆接触层和第二欧姆接触层可以是导电性能更好的掺杂半导体层。
需要说明的是，本发明中实施例所涉及的阵列基板或TFT只是表明本发明的发明点，在具体实施过程中，阵列基板除本发明的结构之外，还包括诸多其他功能膜层。例如包括显示区域的功能膜层结构以及显示区域周边的引线区域的膜层结构。显示区域周边的引线区域的各个膜层结构都是在进行显示区域制作时同时在周边形成的。而显示区域的膜层顺序可以有很多种变化，只要制作出面板驱动必要的元素（比如栅极、源极、漏极和像素电极等），确保面板正常驱动即可。所以，周边的膜层结构也相应的有很多变化。
本发明实施例中提到的各绝缘层，例如栅极绝缘层、刻蚀阻挡层，钝化层等不限于为一层、两层、三层或多层。各绝缘层的制作材料可以是氮化硅膜层、氧化硅膜层或氮氧化硅膜层或氧化铝膜层等。本发明实施例的结构中，只要确保各金属膜层之间彼此绝缘，且具有连接到外部的可导电部件（比如ITO材料制作的连接电极）即可。
下面具体说明本发明实施例提供的制作上述阵列基板的方法。
参见图6，本发明实施例提供的制作阵列基板的方法包括：
S11、在基板上形成包括缓冲层的图形；
S12、在形成有缓冲层的基板上形成包括栅极、源漏极和半导体层的图形；以及形成栅极绝缘层和刻蚀阻挡层的图形；所述栅极绝缘层位于所述栅极与半导体层之间，所述刻蚀阻挡层位于所述半导体层与源漏极之间；其中，所述缓冲层为金属氧化物膜层。
在具体实施过程中上述各膜层都是通过构图工艺形成。所述构图工艺指制作图形的掩膜、曝光、显影、光刻，刻蚀等过程。形成膜层的方式通常有沉积、涂敷、溅射等多种方式，下面均以其中的一种或几种方式举例进行说明。
举例来说，采用构图工艺在基板上形成包括栅极的图形，具体为：首先在基板上沉积栅极膜层，然后涂布光刻胶，利用掩膜板对光刻胶进行曝光和显影处理来形成光刻胶图案，接着利用该光刻胶图案作为蚀刻掩模，通过刻蚀等工艺去除相应的膜层，并且去除剩余的光刻胶，最终在基板上形成栅极图形。
参见图7，本发明实施例提供的制作底栅型TFT阵列基板的方法，具体包括：
S21、采用构图工艺在基板上形成包括缓冲层的图形，该缓冲层图形至少与栅极图形相对应；
S22、采用构图工艺在形成有缓冲层图形的基板上形成包括栅极的图形；
S23、在基板上先后沉积绝缘层和金属氧化物膜层，采用一次构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层和半导体层的图形；
S24、采用构图工艺在形成有所述半导体层图形的基板上形成包括刻蚀阻挡层的图形；
S25、采用同一次构图工艺在形成有刻蚀阻挡层图形的基板上依次形成包括源漏极的图形。
较佳地，步骤S21中，缓冲层还可以与栅极线、数据线对应。相应地，步骤S22在形成栅极的同时还形成栅极线和数据线，数据线在与栅极线交叉的位置断开。栅极、栅极线和数据线采用同一次构图工艺形成。
较佳地，步骤S21中，形成缓冲层的同时还形成像素电极，二者采用同一次构图工艺形成。
较佳地，步骤S25在形成源漏极的同时，还形成公共电极，以及连接断开的数据线的连接线。源漏极和公共电极形成材料相同，源漏极和公共电极可以为透明导电膜层。
较佳地，步骤S24形成刻蚀阻挡层的同时还形成源极与数据线和半导体层的接触过孔、漏极与半导体层和像素电极的接触过孔，以及形成断开的数据线和连接断开的数据线之间的连接线的接触过孔。
参见图8，本发明实施例提供的制作顶栅型TFT阵列基板的方法，具体包括：
S31、采用构图工艺在基板上形成包括缓冲层的图形，该缓冲层图像至少与源漏极图形对应；
S32、采用同一次构图工艺在形成有缓冲层的基板上形成包括源漏极的图形；
S33、在基板上先后沉积绝缘层和金属氧化物膜层，采用同一次构图工艺在形成有所述源漏极图形的基板上形成包括刻蚀阻挡层和半导体层的图形；
S34、采用构图工艺在形成有所述半导体层图形的基板上形成包括栅极绝缘层的图形；
S35、采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括栅极的图形。
图7和图8所示的制作TFT阵列基板的过程，在基板上形成包括所述缓冲层图形的同时，该方法还包括形成包括像素电极的图形；具体为：采用同一次构图工艺在基板上同时形成包括缓冲层和像素电极图形。
较佳地，在形成所述缓冲层图形的同时，该方法还包括形成公共电极的图形；具体为：采用同一次构图工艺在基板上同时形成缓冲层和公共电极图形。
对于底栅型TFT，在形成栅极的同时，可以形成栅极线和数据线。
对于顶栅型TFT，在形成源漏极的同时，可以形成栅极线和数据线。
当栅极与栅极线在不同工艺流程中制作而成时，可以通过合适位置的过孔电连接。
当源极与数据线在不同工艺流程中制作而成时，可以通过合适位置的过孔电连接。
当漏极与像素电极在不同工艺流程中制作而成时，可以通过合适位置的过孔电连接。
需要说明的是，本发明实施例提供的TFT可以是非晶硅TFT也可以是金属氧化物TFT。
需要说明的是，与缓冲层同层设置的公共电极或像素电极形成之后，还包括在基板上形成像素电极或公共电极图形。
下面以制作图4所示的阵列基板，且数据线和栅极设置于同一层为例，说明制作TFT或阵列基板的具体构图工艺；
本发明实施例所示的阵列基板制作方法包括：
步骤一、参见图4，缓冲层2和像素电极9的图形的形成。
所述缓冲层与栅极、栅极线，以及数据线对应，也就是说，缓冲层形成在栅极、栅极线，以及数据线的正下方。
具体地，在透明玻璃基板或者石英上，采用溅射或热蒸发的方法沉积厚度约为的透明金属氧化物膜层，通过构图工艺，如掩膜、曝光、显影、光刻，刻蚀等过程，形成像素电极图形和与栅极、栅极线、数据线相对应的缓冲层图形。形成的缓冲层2和像素电极9的俯视图如图9所示。
透明金属氧化物膜层可以是ITO膜层或者IZO膜层，或者其他的透明金属氧化物膜层。通过一次普通的光刻工艺形成像素电极、栅极和栅极线的缓冲层图形、数据线的缓冲层图形，相比较现有技术未增加工艺流程。形成的缓冲层2与像素电极9如图9所示。
步骤二、栅极、栅极线和数据线图形的形成。
在基板上采用溅射或热蒸发的方法，沉积厚度为的金属膜层。通过一次掩膜、曝光显影、光刻和刻蚀工艺形成栅极、栅极线和数据线图形。
形成的栅极、栅极线和数据线的图形和位置与现有技术相同这里不再赘述。
所述用以形成栅极、栅极线和数据线的金属膜层可以为金属铬Cr、金属钨W、金属钛Ti、金属钽Ta、金属钼Mo等，或者是上述至少两种金属的合金。形成的栅极、栅极线和数据线图形图3所示。
图3中仅仅示出一个像素对应的栅极线和数据线。每一条呈纵向分布的数据线在与栅极线相交的部分断开，后续通过过孔搭桥的方式连接。
如图10所示，为多个像素对应的栅极线和数据线的设置方式。
步骤三、栅极绝缘4和半导体层5图形的形成。
在完成步骤二的基板上通过化学气相沉积法（PECVD）连续沉积厚度为的第一绝缘层，该第一绝缘层为SiNx膜层。紧接着采用相同的沉积法在SiNx膜层上沉积一层第二绝缘层，该第二绝缘层为SiOx膜层。紧接着通过溅射方法连续沉积厚度为金属氧化物膜层。通过一次曝光显影光刻刻蚀工艺形成半导体层图形。形成的半导体层图形5如图11所示。
形成SiNx膜层的反应气体可以是硅烷SiH4，氨气NH3，氮气N2的混合物，或者为二氯化硅SiH2Cl2，氨气NH3，和氮气N2的混合物。形成SiOx膜层的反应气体可以是硅烷SiH4，氨气NH3，氧气O2的混合物，或者为二氯化硅SiH2Cl2，氨气NH3，和氧气O2的混合物。
双层栅极绝缘层相比较单层栅极绝缘层可以进一步阻止栅极或栅极线金属离子的扩散，提高了TFT的性能，提高显示装置图像的画质。
所述金属氧化物可以是铟镓锌氧化物IGZO、铪铟锌氧化物HIZO、铟锌氧化物IZO、非晶铟锌氧化物a-InZnO、非晶氧化锌掺杂氟氧化物ZnO:F、氧化铟掺杂锡氧化物In2O3:Sn、非晶氧化铟掺杂钼氧化物In2O3:Mo、铬锡氧化物Cd2SnO4、非晶氧化锌掺杂铝氧化物ZnO:Al、非晶氧化钛掺杂铌氧化物TiO2:Nb、铬锡氧化物Cd-Sn-O或其他金属氧化物。
步骤四、参见图4，刻蚀阻挡层图形6的形成。
在完成步骤三的基板上通过PECVD方法连续沉积厚度为的绝缘层，绝缘层为刻蚀阻挡层，刻蚀阻挡层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2，为了提高氧化物TFT的性能，和实现栅极绝缘层的过程类似，刻蚀阻挡层可设计为两层，第一层为SiNx，第二层为SiOx。在形成两层绝缘层的基础上通过一次曝光显影光刻刻蚀工艺形成如图12所示的漏极与像素电极9的接触孔14，漏极和半导体层5的接触孔15。源极与半导体层5的接触孔16，源极与数据线的接触孔17，用于连接位于纵向断开的数据线的过孔18和过孔19，过孔18和过孔19下的数据线通过搭桥方式连接。图12所示为各过孔的设置位置。
需要说明的是，该步骤还形成用于连接漏极和像素电极的过孔、连接源极和半导体层的过孔、连接漏极与半导体层的过孔，以及连接源极与数据线的过孔。
步骤五、源极7、漏极8，以及公共电极12图形的形成。
通过溅射或热蒸发的方法，在基板上沉积厚度约为的金属膜层。通过构图工艺，如掩膜、曝光、显影、光刻，刻蚀等过程，形成如图13所示的源极7、漏极8和公共电极（图13中未示出），和连接断开的数据线的连接线72。
连接断开的数据线的连接线72可以覆盖部分断开的数据线，也可以覆盖整个数据线。当覆盖整个数据线时，可以起到保护数据线的作用，阻挡数据线的金属离子的扩散。
连接断开的数据线的连接线72还可以覆盖栅极线，可以起到保护栅极线的作用，阻挡栅极线的金属离子的扩散。
形成顶栅型TFT阵列基板构图工艺和上述步骤一至步骤五形成底栅型TFT阵列基板构图工艺类似，这里不再赘述。
本发明实施例还提供一种显示装置，包括上述阵列基板，该显示装置可以为液晶面板、液晶显示器、液晶电视、OLED面板、OLED显示器、OLED电视或电子纸等显示装置。
该显示装置的一个示例为液晶显示装置，其中，阵列基板与对置基板彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个像素单元的像素电极用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。在一些示例中，该液晶显示器还包括为阵列基板提供背光的背光源。
该显示装置的另一个示例为有机电致发光（OLED）显示装置，其中，阵列基板的每个像素单元的薄膜晶体管连接有机电致发光装置的阳极或阴极，用于驱动有机发光材料发光以进行显示操作。
综上所述，本发明实施例提供了一种阵列基板，在形成TFT各膜层之前，在基板上形成金属氧化物缓冲层，提高TFT中的金属膜层在基板上的附着力，提高阵列基板的工作性能，从而提高显示装置的图像画质。该缓冲层与阵列基板上的透明金属氧化物膜层设置在同一层，且采用同一次制图工艺完成，节约构图工艺，节约原料，提高阵列基板的工作性能，且降低了阵列基板的制作成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种阵列基板，包括：基板、形成在所述基板上的多个薄膜晶体管；其特征在于，还包括：
形成在所述基板上位于所述基板与薄膜晶体管之间的缓冲层；其中，所述缓冲层为金属氧化物膜层；
像素电极和公共电极；其中，像素电极设置于公共电极下方，所述缓冲层与所述像素电极同层设置，或者，像素电极设置于公共电极上方，所述缓冲层与所述公共电极同层设置。
2.根据权利要求1所述的阵列基板，其特征在于，所述缓冲层为铟锡氧化物膜层或铟锌氧化物膜层。
3.根据权利要求1所述的阵列基板，其特征在于，像素电极设置于公共电极下方，所述公共电极与薄膜晶体管中的源漏极同层设置。
4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括栅极线和数据线，所述缓冲层位于与所述栅极线、数据线，以及薄膜晶体管中至少之一相对应的区域。
5.根据权利要求4所述的阵列基板，其特征在于，栅极线和数据线同层设置，与栅极线交叉处的数据线断开，通过过孔搭桥的方式连接。
6.根据权利要求1所述的阵列基板，其特征在于，薄膜晶体管的栅极绝缘层为双层或三层结构；
双层结构的薄膜晶体管，与栅极相接触的一层为氮化硅层，与半导体层相接触的一层为氧化硅层；
三层结构的薄膜晶体管，与栅极相接触的一层为氮化硅层，与半导体层相接触的一层为氧化硅层，氮化硅层和氧化硅层之间为氮氧化硅层。
7.一种显示装置，其特征在于，包括权利要求1-6任一权项所述的阵列基板。
8.一种阵列基板制作方法，其特征在于，包括：
在基板上形成包括缓冲层的图形；
在形成有所述缓冲层的基板上形成包括栅极、源漏极和半导体层的图形；以及形成包括栅极绝缘层和刻蚀阻挡层的图形；所述栅极绝缘层位于所述栅极与半导体层之间，所述刻蚀阻挡层位于所述半导体层与源漏极之间；
在采用同一次构图工艺形成包括所述缓冲层图形的同时，还形成包括像素电极的图形；或者，在采用同一次构图工艺形成包括所述缓冲层图形的同时，还形成包括公共电极的图形，具体为：采用同一次构图工艺在基板上同时形成包括缓冲层和公共电极的图形；
其中，所述缓冲层为金属氧化物膜层。
9.根据权利要求8所述的方法，其特征在于，在形成有缓冲层图形的基板上形成包括栅极、源漏极和半导体层的图形；以及形成包括栅极绝缘层和刻蚀阻挡层的图形，具体为：
采用构图工艺在形成有所述缓冲层的基板上形成包括栅极的图形；
采用一次构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层和半导体层的图形；
采用构图工艺在形成有所述半导体层图形的基板上形成包括刻蚀阻挡层的图形；
采用同一次构图工艺在形成有刻蚀阻挡层图形的基板上形成包括源漏极的图形。
10.根据权利要求8所述的方法，其特征在于，在形成有缓冲层图形的基板上形成包括栅极、源漏极和半导体层的图形；以及形成包括栅极绝缘层和刻蚀阻挡层的图形，具体为：
采用同一次构图工艺在形成有缓冲层图形的基板上形成包括源漏极的图形；
采用构图工艺在形成有所述源漏极的基板上形成包括刻蚀阻挡层的图形；
采用构图工艺在形成有所述刻蚀阻挡层图形的基板上形成包括半导体层的图形；
采用构图工艺在形成有所述半导体层图形的基板上形成包括栅极绝缘层和栅极的图形。
11.根据权利要求9所述的方法，其特征在于，在采用同一次构图工艺形成包括所述缓冲层图形的同时，还形成包括像素电极的图形；在采用同一次构图工艺形成包括源漏极图形的同时，还形成包括公共电极的图形。
12.根据权利要求8所述的方法，其特征在于，在形成所述栅极图形的同时，还包括：形成栅极线和数据线的图形；
采用构图工艺在基板上形成缓冲层的图形，具体为：采用构图工艺在基板上形成与所述栅极、栅极线、数据线中至少之一相对应的缓冲层图形。
CN201210458462.9A 2012-11-14 2012-11-14 一种阵列基板及其制作方法、显示装置 Active CN102955312B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210458462.9A CN102955312B (zh) 2012-11-14 2012-11-14 一种阵列基板及其制作方法、显示装置
US14/079,134 US9054195B2 (en) 2012-11-14 2013-11-13 Array substrate, method for fabricating the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210458462.9A CN102955312B (zh) 2012-11-14 2012-11-14 一种阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN102955312A CN102955312A (zh) 2013-03-06
CN102955312B true CN102955312B (zh) 2015-05-20

Family

ID=47764309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210458462.9A Active CN102955312B (zh) 2012-11-14 2012-11-14 一种阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US9054195B2 (zh)
CN (1) CN102955312B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037233B (zh) * 2014-06-10 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、oled背板和显示装置
CN110010750B (zh) * 2014-06-18 2021-11-09 艾克斯展示公司技术有限公司 微组装led显示器
CN104091809B (zh) * 2014-06-26 2017-01-25 京东方科技集团股份有限公司 一种阵列基板、其制备方法、液晶显示屏及显示装置
CN104091810A (zh) 2014-06-30 2014-10-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104090442A (zh) * 2014-07-15 2014-10-08 京东方科技集团股份有限公司 阵列基板、液晶显示装置和阵列基板的制作方法
CN104253159B (zh) * 2014-08-19 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104882344A (zh) * 2015-05-11 2015-09-02 西安交通大学 基于多孔材料的场致发射型电子源及显示器件
US9412590B1 (en) 2015-08-31 2016-08-09 United Microelectronics Corp. Manufacturing method of oxide semiconductor device
US10475876B2 (en) 2016-07-26 2019-11-12 X-Celeprint Limited Devices with a single metal layer
CN106298649A (zh) * 2016-10-27 2017-01-04 南京华东电子信息科技股份有限公司 一种高透过率薄膜晶体管制备方法
CN106773398A (zh) * 2016-12-28 2017-05-31 深圳市华星光电技术有限公司 像素结构、阵列基板及显示面板
US10749004B2 (en) 2017-06-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a multi-layer diffusion barrier
CN107728364B (zh) * 2017-10-27 2020-06-12 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
CN108039351B (zh) 2017-12-04 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US11189605B2 (en) 2018-02-28 2021-11-30 X Display Company Technology Limited Displays with transparent bezels
US10690920B2 (en) 2018-02-28 2020-06-23 X Display Company Technology Limited Displays with transparent bezels
US10910355B2 (en) 2018-04-30 2021-02-02 X Display Company Technology Limited Bezel-free displays
KR102554048B1 (ko) 2018-07-20 2023-07-10 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR102530672B1 (ko) 2018-07-20 2023-05-08 엘지디스플레이 주식회사 스트레쳐블 표시 장치
EP3608964B1 (en) 2018-08-08 2022-05-11 LG Display Co., Ltd. Stretchable display device
KR20200039973A (ko) * 2018-10-08 2020-04-17 엘지디스플레이 주식회사 스트레쳐블 표시 장치 및 그 제조 방법
CN110112212A (zh) * 2019-04-25 2019-08-09 深圳市华星光电技术有限公司 薄膜晶体管和阵列基板
US11011725B2 (en) * 2019-06-24 2021-05-18 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and mask plate having a through hole penetrating cathode layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728403A (zh) * 2005-07-07 2006-02-01 友达光电股份有限公司 像素电极的开关元件及其制造方法
CN101527321A (zh) * 2008-03-03 2009-09-09 三星移动显示器株式会社 薄膜晶体管及包括该薄膜晶体管的平板显示装置
CN101609843A (zh) * 2008-06-18 2009-12-23 三星移动显示器株式会社 薄膜晶体管、其制造方法及具有薄膜晶体管的平板显示设备
CN101626036A (zh) * 2008-07-08 2010-01-13 三星移动显示器株式会社 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08184853A (ja) * 1994-12-27 1996-07-16 Sharp Corp アクティブマトリクス基板の製造方法およびアクティブマトリクス基板
US7968382B2 (en) * 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728403A (zh) * 2005-07-07 2006-02-01 友达光电股份有限公司 像素电极的开关元件及其制造方法
CN101527321A (zh) * 2008-03-03 2009-09-09 三星移动显示器株式会社 薄膜晶体管及包括该薄膜晶体管的平板显示装置
CN101609843A (zh) * 2008-06-18 2009-12-23 三星移动显示器株式会社 薄膜晶体管、其制造方法及具有薄膜晶体管的平板显示设备
CN101626036A (zh) * 2008-07-08 2010-01-13 三星移动显示器株式会社 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置

Also Published As

Publication number Publication date
US9054195B2 (en) 2015-06-09
CN102955312A (zh) 2013-03-06
US20140131715A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN103219389B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102629585B (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN102751240B (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN103700665B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
KR101985246B1 (ko) 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
CN104835782A (zh) 阵列基板及其制作方法、显示装置
CN105093750A (zh) Tft阵列基板结构及其制作方法
CN105070684A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN103018977A (zh) 一种阵列基板及其制造方法
US9230995B2 (en) Array substrate, manufacturing method thereof and display device
CN102956715B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN104779203A (zh) 一种阵列基板及其制造方法、显示装置
CN102709235B (zh) 阵列基板及其制造方法、显示装置
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN105870132A (zh) Tft阵列基板及其制作方法
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
CN104617039A (zh) 阵列基板及其制作方法、显示装置
CN103117284A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant