CN110112212A - 薄膜晶体管和阵列基板 - Google Patents

薄膜晶体管和阵列基板 Download PDF

Info

Publication number
CN110112212A
CN110112212A CN201910338183.0A CN201910338183A CN110112212A CN 110112212 A CN110112212 A CN 110112212A CN 201910338183 A CN201910338183 A CN 201910338183A CN 110112212 A CN110112212 A CN 110112212A
Authority
CN
China
Prior art keywords
insulating layer
tft
film transistor
layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910338183.0A
Other languages
English (en)
Inventor
陈黎暄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201910338183.0A priority Critical patent/CN110112212A/zh
Priority to PCT/CN2019/086603 priority patent/WO2020215393A1/zh
Publication of CN110112212A publication Critical patent/CN110112212A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

一种薄膜晶体管及应用该薄膜晶体管的阵列基板,在栅极绝缘层中增加一层折射率为1.45~1.75的第一栅极绝缘层,从而可以在保护栅极的同时降低对于单板透过率的影响。

Description

薄膜晶体管和阵列基板
技术领域
本发明涉及显示技术领域,特别涉及一种薄膜晶体管、阵列基板及显示面板。
背景技术
随着高分辨率显示技术的发展,近年来,提出了以氧化铟镓锌(InGaZnOx,IGZO)代替硅半导体膜形成薄膜晶体管的沟道层的方案,被称为IGZO-TFT技术。由于IGZO具有比非晶硅高的迁移率,且能够通过更简便的工艺形成,因此,得到了越来越多的应用。
请参见图1,图1是一种现有的IGZO-TFT技术的阵列基板的结构示意图。如图1所示,所述阵列基板100包括:一衬底基板110,设置于所述衬底基板110上的栅极120,覆盖所述栅极120的栅极绝缘层130,设置于所述栅极绝缘层130上的IGZO膜层140,设置于所述IGZO膜层140上的源极电极151和漏极电极152,覆盖所述源极电极151及所述漏极电极152的第一钝化层160,设置于所述第一钝化层160上的色阻层170,设置于所述色阻层170上的第二钝化层180,以及,设置在所述第二钝化层180上的像素电极190。
在图1所示的阵列基板100中,由于需要排除氢离子-H的影响,所述栅极绝缘层130一般由氧化硅制成。然而,氧化硅的沉积会导致所述栅极120的氧化,影响器件性能。因此,为了防止所述栅极120在化学气相沉积(CVD)制程中被氧化,在所述栅极绝缘层130与所述栅极120之间设置一氮化硅层131。
然而,由于所述氮化硅层131的设置,使得所述阵列基板100的单板透过率降低。
因此,有必要提供一种新的阵列基板及应用该阵列基板的显示面板、显示面板的制造方法、显示器及电子装置,以克服上述缺陷。
发明内容
在本发明的薄膜晶体管及其阵列基板中,在栅极绝缘层中增加一层折射率为1.45~1.75的第一栅极绝缘层,从而可以在保护栅极的同时降低对于单板透过率的影响。
为了达到上述目的,根据本发明的一方面,提供一种薄膜晶体管,包括至少一层使一栅极与一半导体有源层绝缘的栅极绝缘层;所述栅极绝缘层包括一第一栅极绝缘层及设置于所述第一栅极绝缘层上的一第二栅极绝缘层;其中,所述第一栅极绝缘层的折射率为1.45~1.75,并且,所述第一栅极绝缘层的厚度为80~200nm。
在本发明一实施例中,所述薄膜晶体管还包括设置于所述半导体有源层上的源极电极和漏极电极。
在本发明一实施例中,所述折射率在1.45~1.75范围内的有机聚合物为含有不饱和双键的多羟基醇丙烯酸酯的单体,聚酰亚胺(PI),聚丙烯酸(PAA),聚甲基丙烯酸甲酯(PMMA)、聚钛硅氧烷、环氧丙烯酸酯中的一种。
在本发明中,所述第一栅极绝缘层的材料为折射率在1.45~1.75之间、且在本领域中公知的适合于作为薄膜晶体管或阵列基板中的绝缘层的任何已知有机聚合物,例如但不限于1,2-二羟基丙基丙烯酸酯、三羟甲基丙烷三甲基丙烯酸酯或季戊四醇四丙烯酸酯、聚酰亚胺(PI),聚丙烯酸(PAA),聚甲基丙烯酸甲酯(PMMA)、聚钛硅氧烷、环氧丙烯酸酯。
在本发明一实施例中,所述栅极绝缘层还包括一第三栅极绝缘层;所述第三栅极绝缘层设置于所述第一栅极绝缘层与所述第二栅极绝缘层之间;或者,所述第三栅极绝缘层设置于所述第一栅极绝缘层背离所述第二栅极绝缘层的表面上。
在本发明一实施例中,所述第二栅极绝缘层的材料为氧化硅或氧氮化硅制成。
在本发明一实施例中,所述半导体有源层的材料为氧化铟镓锌。
在本发明一实施例中,所述栅极绝缘层的厚度小于等于700nm。
在本发明一较佳实施例中,提供一种薄膜晶体管,包括栅极、覆盖所述栅极的栅极绝缘层以及设置于所述栅极绝缘层上的半导体有源层;所述栅极绝缘层包括:覆盖所述栅极的一第一栅极绝缘层,及设置于所述第一栅极绝缘层上的一第二栅极绝缘层,并且,所述栅极绝缘层的厚度为小于等于700nm;其中,所述第一栅极绝缘层为一聚酰亚胺膜层,并且,所述第一栅极绝缘层的厚度为80~200nm;所述第二绝缘层为一氧化硅层。
在本发明另一较佳实施例中,提供一种薄膜晶体管,包括栅极、覆盖所述栅极的栅极绝缘层以及设置于所述栅极绝缘层上的半导体有源层;所述栅极绝缘层包括:覆盖所述栅极的一第一栅极绝缘层,设置于所述第一栅极绝缘层上的一第三栅极绝缘层,及设置于所述第三栅极绝缘层上的一第二栅极绝缘层;所述栅极绝缘层的厚度为小于等于700nm;其中,所述第一栅极绝缘层为一聚酰亚胺膜层,并且,所述第一栅极绝缘层的厚度为80~200nm;所述第三栅极绝缘层为一氮氧化硅层,所述第二栅极绝缘层为一氧化硅层,并且,所述氮氧化硅层设置于所述第一栅极绝缘层上。
在本发明另一较佳实施例中,提供一种薄膜晶体管,包括栅极、覆盖所述栅极的栅极绝缘层以及设置于所述栅极绝缘层上的半导体有源层;所述栅极绝缘层包括:覆盖所述栅极的一第三栅极绝缘层,设置于所述第三栅极绝缘层上的一第一栅极绝缘层,及设置于所述第一栅极绝缘层上的一第二栅极绝缘层;所述栅极绝缘层的厚度为小于等于700nm;其中,所述第一栅极绝缘层为一聚酰亚胺膜层,并且,所述第一栅极绝缘层的厚度为80~200nm;所述第三栅极绝缘层为一氮氧化硅层,所述第二栅极绝缘层为一氧化硅层,并且,所述氮氧化硅层设置于所述第一栅极绝缘层上。
根据本发明的另一方面,提供一种阵列基板,包括一衬底基板和复数个上述任意一种薄膜晶体管。即,所述阵列基板包括一衬底基板和阵列设置于所述衬底基板上的上述任意一种薄膜晶体管。
在本发明一实施例中,所述阵列基板还包括覆盖所述复数个薄膜晶体管的第一钝化层以及设置于所述第一钝化层上的色阻层。
在本发明一实施例中,所述阵列基板还包括设置于所述色阻层上的第二钝化层以及设置于所述第二钝化层上的像素电极,其中,所述像素电极与所述薄膜晶体管的漏极连接。
根据本发明的另一方面,提供一种显示面板,其特征在于,包括上述任意一种阵列基板。
在本发明的所述薄膜晶体管及其阵列基板中,在栅极绝缘层中增加一层折射率为1.45~1.75的第一栅极绝缘层,从而可以在保护栅极的同时降低对于单板透过率的影响。经实验数据表明,在相同结构,甚至是具有更多栅极绝缘层结构的情况下,包含本发明所述薄膜晶体管的阵列基板相较于传统阵列基板,单板透过率提高了约4~4.5%。
附图说明
图1是现有IGZO-TFT技术中一传统阵列基板的结构示意图;
图2是根据本发明一实施例的薄膜晶体管的结构示意图;
图3A和图3B是根据本发明另一实施例的薄膜晶体管的结构示意图;
图4是根据本发明另一实施例的阵列基板的结构示意图;
图5A至图5C为根据本发明的阵列基板与图1所示传统列基板的透过光谱图;
图6是根据本发明另一实施例的显示面板的结构示意图。
具体实施方式
以下,结合具体实施方式,对本发明的技术进行详细描述。应当知道的是,以下具体实施方式仅用于帮助本领域技术人员理解本发明,而非对本发明的限制。
实施例1.薄膜晶体管
在本实施例中,提供一种薄膜晶体管1,如图2所示,所述薄膜晶体管1形成于一成膜基板10上,并包括:设置于所述成膜基板10上的栅极12,覆盖所述栅极12的栅极绝缘层14,设置于所述栅极绝缘层14上的半导体有源层16,以及,设置于所述半导体有源层16上的源极电极181和漏极电极183。所述半导体有源层16的材料为氧化铟镓锌(IGZO)。
如图2所示,所述栅极绝缘层14包括:覆盖所述栅极12的第一栅极绝缘层141,以及设置于所述第一栅极绝缘层141上的第二栅极绝缘层143。所述栅极绝缘层14的厚度为小于等于700nm,并且,所述第一栅极绝缘层141的厚度为80~200nm。
在本实施例中,所述第一栅极绝缘层141由聚酰亚胺(PI)制成,折射率约为1.6。所述第二栅极绝缘层143由氧化硅(SiOx)制成。
在本发明的其他实施例中,所述第一栅极绝缘层141还可以由折射率在1.45~1.75范围内的有机聚合物制成,例如但不限于1,2-二羟基丙基丙烯酸酯、三羟甲基丙烷三甲基丙烯酸酯或季戊四醇四丙烯酸酯、聚丙烯酸(PAA),聚甲基丙烯酸甲酯(PMMA)、聚钛硅氧烷、环氧丙烯酸酯中的一种。
所述1,2-二羟基丙基丙烯酸酯具有结构通式:
所述三羟甲基丙烷三甲基丙烯酸酯具有结构通式:
所述季戊四醇四丙烯酸酯具有结构通式:
所述聚钛硅氧烷具有结构通式:
实施例2.薄膜晶体管
在本实施例中,提供一种薄膜晶体管2,如图3A和图3B所示,所述薄膜晶体管2形成于一成膜基板20上,并包括:设置于所述成膜基板20上的栅极22,覆盖所述栅极22的栅极绝缘层24,设置于所述栅极绝缘层24上的半导体有源层26,以及,设置于所述半导体有源层26上的源极电极281和漏极电极283。
与实施例1中所述薄膜晶体管1不同的是,本实施例中所述薄膜晶体管2的所述栅极绝缘层24包括第一栅极绝缘层241、第二栅极绝缘层243和第三栅极绝缘层245。在本实施例中,所述第三栅极绝缘层245可以如图3A所示的设置于所述第一栅极绝缘层241与所述第二栅极绝缘层243之间;或者,所述第三栅极绝缘层245也可以如图3B所示的设置于所述栅极22与所述第一栅极绝缘层241之间,并覆盖所述栅极22。
在本实施例中,所述栅极绝缘层24的厚度为小于等于700nm,并且,所述第一栅极绝缘层241的厚度为80~200nm。
与实施例1相似的,在本实施例中,所述第一栅极绝缘层241由聚酰亚胺(PI)制成,折射率约为1.6。或者,所述第一栅极绝缘层241还可以由折射率在1.45~1.75范围内的有机聚合物制成,例如但不限于1,2-二羟基丙基丙烯酸酯、三羟甲基丙烷三甲基丙烯酸酯或季戊四醇四丙烯酸酯、聚丙烯酸(PAA),聚甲基丙烯酸甲酯(PMMA)、聚钛硅氧烷、环氧丙烯酸酯中的一种。
在本实施例中,所述第三栅极绝缘层245由氮氧化硅(SiNO)制成,所述第二栅极绝缘层243由氧化硅(SiOx)制成。
实施例3.阵列基板
在本实施例中,提供一种阵列基板3,所述阵列基板3包括阵列设置的复数个薄膜晶体管。图4所述的是所述阵列基板3上一个像素单元中的薄膜晶体管结构。作为一范例,图4中所示的所述阵列基板3包括:一衬底基板30,设置于所述衬底基板30上的薄膜晶体管1,覆盖所述薄膜晶体管1的第一钝化层32,设置于所述第一钝化层上的色阻层34,设置于所述色阻层34上的第二钝化层36,以及设置于所述第二钝化层36上的像素电极38。如图4所示,所述像素电极38穿过所述第一钝化层32及所述第二钝化层36而与所述薄膜晶体管1的所述漏极电极183连接。
本领域技术人员可以理解是,所述阵列基板3也可以是包括阵列设置的复数个实施例2所述的薄膜晶体管2。此外,本领域技术人员可以理解的是,所述衬底基板30、第一钝化层32、第二钝化层36、像素电机38均由本领域公知的材料通过本领域公知的制程获得。
验证实施例
在本实施例中,将图1所示的传统阵列基板100与本发明所述的阵列基板进行比较。
首先,以包含本发明所述薄膜晶体管1的阵列基板与所述传统阵列基板100进行比较。
如图4所示,在本发明所述的阵列基板3中包含实施例1所述的薄膜晶体管1。所述栅极绝缘层14包括:覆盖所述栅极12的第一栅极绝缘层141,以及设置于所述第一栅极绝缘层141上的第二栅极绝缘层143。所述栅极绝缘层14的厚度为700nm,所述第一栅极绝缘层141的厚度为80~100nm。所述第一栅极绝缘层141由聚酰亚胺制成,折射率约为1.6。
以绿色子像素单元为考察对象,分别检测传统阵列基板100与本发明所述阵列基板3的透过光谱,获得如图5A和图5B所示的光谱图;其中,图5A为阵列基板100的光谱图,图5B为本发明所述阵列基板3的光谱图。如图5A与图5B所示,相较于传统阵列基板100,本发明所述的阵列基板1的单板透过率提高了约4%。
进一步地,以包含本发明所述薄膜晶体管2的阵列基板与所述传统阵列基板100进行比较。在图4所示的本发明所述的阵列基板3中包含实施例2所述的薄膜晶体管2,其中,所述栅极绝缘层24包括第一栅极绝缘层241、第二栅极绝缘层243和第三栅极绝缘层245;如图3A所示地,所述第一栅极绝缘层241覆盖所述栅极22,所述第三栅极绝缘层245设置于所述第一栅极绝缘层241上,所述第二栅极绝缘层243设置于所述第三栅极绝缘层245上。所述栅极绝缘层14的厚度为700nm,所述第一栅极绝缘层141的厚度为80~100nm。所述第一栅极绝缘层141由三羟甲基丙烷三甲基丙烯酸酯制成,折射率约为1.468~1.478。
同样以绿色子像素单元为考察对象,检测该含有所述薄膜晶体管2的阵列基板的透过光谱,获得如图5C所示的光谱图。如图5A与图5C所示,相较于传统阵列基板100,该含有所述薄膜晶体管2的阵列基板的单板透过率提高了约4.5%。
实施例4.显示面板
在本实施例中,提供一种显示面板4,如图6所示,所述显示面板4包括实施例3所述的阵列基板3,与所述阵列基板3平行设置的对置基板40,以及夹设于所述阵列基板3与所述对置基板40之间的液晶层42。本领域技术人员可以理解的是,所述阵列基板3中包括复数个阵列设置的实施例1中所述的薄膜晶体管1,也可以包括复数个阵列设置的实施例2中所述的薄膜晶体管2。
在栅极绝缘层中增加一层折射率为1.45~1.75的第一栅极绝缘层,从而可以在保护栅极的同时降低对于单板透过率的影响。经实验数据表明,在相同结构,甚至是具有更多栅极绝缘层结构的情况下,包含本发明所述薄膜晶体管的阵列基板相较于传统阵列基板,单板透过率提高了约4~4.5%。
本发明已由上述相关实施例加以描述,然而上述实施例仅为实施本发明的范例。必需指出的是,已公开的实施例并未限制本发明的范围。相反地,包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种薄膜晶体管,包括至少一层使一栅极与一半导体有源层绝缘的栅极绝缘层,其特征在于,所述栅极绝缘层包括:一第一栅极绝缘层,以及设置于所述第一栅极绝缘层上的一第二栅极绝缘层;其中,
所述第一栅极绝缘层由折射率在1.45~1.75范围内的有机聚合物制成,
所述栅极绝缘层的厚度小于等于700nm,并且,所述第一栅极绝缘层的厚度为80~200nm。
2.如权利要求1所述的薄膜晶体管,其特征在于,所述薄膜晶体管还包括设置于所述半导体有源层上的源极电极和漏极电极。
3.如权利要求1所述的薄膜晶体管,其特征在于,所述栅极绝缘层还包括一第三栅极绝缘层,其中,
所述第三栅极绝缘层设置于所述第一栅极绝缘层与所述第二栅极绝缘层之间;或者,
所述第三栅极绝缘层设置于所述第一栅极绝缘层背离所述第二栅极绝缘层的表面上。
4.如权利要求3所述的薄膜晶体管,其特征在于,所述第三绝缘层的材料为氮氧化硅。
5.如权利要求1至4中任一项所述的薄膜晶体管,其特征在于,所述折射率在1.45~1.75范围内的有机聚合物为含有不饱和双键的多羟基醇丙烯酸酯的单体、聚酰亚胺、聚丙烯酸、聚甲基丙烯酸甲酯、聚钛硅氧烷、环氧丙烯酸酯中的一种。
6.如权利要求5所述的薄膜晶体管,其特征在于,所述第二栅极绝缘层的材料为氧化硅。
7.如权利要求5所述的薄膜晶体管,其特征在于,所述半导体有源层的材料为氧化铟镓锌。
8.一种阵列基板,其特征在于,所述阵列基板包括一衬底基板和复数个权利要求1所述的薄膜晶体管。
9.如权利要求8所述的阵列基板,其特征在于,所述阵列基板还包括覆盖所述复数个薄膜晶体管的第一钝化层以及设置于所述第一钝化层上的色阻层。
10.如权利要求9所述的阵列基板,其特征在于,所述阵列基板还包括设置于所述色阻层上的第二钝化层以及设置于所述第二钝化层上的像素电极,其中,所述像素电极与所述薄膜晶体管的漏极连接。
CN201910338183.0A 2019-04-25 2019-04-25 薄膜晶体管和阵列基板 Pending CN110112212A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910338183.0A CN110112212A (zh) 2019-04-25 2019-04-25 薄膜晶体管和阵列基板
PCT/CN2019/086603 WO2020215393A1 (zh) 2019-04-25 2019-05-13 薄膜晶体管、阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910338183.0A CN110112212A (zh) 2019-04-25 2019-04-25 薄膜晶体管和阵列基板

Publications (1)

Publication Number Publication Date
CN110112212A true CN110112212A (zh) 2019-08-09

Family

ID=67486707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910338183.0A Pending CN110112212A (zh) 2019-04-25 2019-04-25 薄膜晶体管和阵列基板

Country Status (2)

Country Link
CN (1) CN110112212A (zh)
WO (1) WO2020215393A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854132A (zh) * 2019-10-25 2020-02-28 深圳市华星光电技术有限公司 一种显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202189209U (zh) * 2011-09-05 2012-04-11 京东方科技集团股份有限公司 引线结构、液晶显示屏引线区结构和液晶显示屏
CN102646676A (zh) * 2011-11-03 2012-08-22 京东方科技集团股份有限公司 一种tft阵列基板
CN102683424A (zh) * 2012-04-28 2012-09-19 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
US8343817B2 (en) * 2008-08-08 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102955312A (zh) * 2012-11-14 2013-03-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103456745A (zh) * 2013-09-10 2013-12-18 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN105514116A (zh) * 2015-12-03 2016-04-20 深圳市华星光电技术有限公司 Tft背板结构及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102281846B1 (ko) * 2015-01-02 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20180076661A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
CN106898655B (zh) * 2017-03-22 2019-09-03 上海天马微电子有限公司 薄膜晶体管、阵列基板及显示面板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343817B2 (en) * 2008-08-08 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN202189209U (zh) * 2011-09-05 2012-04-11 京东方科技集团股份有限公司 引线结构、液晶显示屏引线区结构和液晶显示屏
CN102646676A (zh) * 2011-11-03 2012-08-22 京东方科技集团股份有限公司 一种tft阵列基板
CN102683424A (zh) * 2012-04-28 2012-09-19 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN102955312A (zh) * 2012-11-14 2013-03-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103456745A (zh) * 2013-09-10 2013-12-18 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN105514116A (zh) * 2015-12-03 2016-04-20 深圳市华星光电技术有限公司 Tft背板结构及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854132A (zh) * 2019-10-25 2020-02-28 深圳市华星光电技术有限公司 一种显示面板及显示装置
CN110854132B (zh) * 2019-10-25 2022-07-12 Tcl华星光电技术有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
WO2020215393A1 (zh) 2020-10-29

Similar Documents

Publication Publication Date Title
JP5490314B2 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
US10217778B2 (en) Array substrate and manufacturing method thereof
CN107946196B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN106066552A (zh) 液晶显示装置
KR20140037808A (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
US9105730B2 (en) Thin film transistor and fabrication method thereof
US9406701B2 (en) Array substrate and method for fabricating the same, and display device
KR20110072270A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN106847830A (zh) 阵列基板及其制作方法、显示面板
US9812541B2 (en) Array substrate, method for fabricating the same and display device
CN108646487B (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
US20170373101A1 (en) Ffs mode array substrate and manufacturing method thereof
CN110112212A (zh) 薄膜晶体管和阵列基板
CN104040724A (zh) 半导体装置、显示装置和半导体装置的制造方法
CN107507835A (zh) 半导体装置及显示装置
CN107068694A (zh) 半导体器件结构及其制作方法、阵列基板和显示装置
CN103762246B (zh) 一种薄膜电晶体场效应管及其制造方法
US9437661B2 (en) Thin film transistor substrate, display device having the same and method of manufacturing the same
US10002889B2 (en) Low-temperature polysilicon thin film transistor array substrate and method of fabricating the same, and display device
CN107910378B (zh) Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
US20240030240A1 (en) Driver board, display panel
CN113314424B (zh) 薄膜晶体管及其制备方法和阵列基板、显示器件
CN104465786B (zh) 薄膜晶体管及其制造方法、显示基板和显示装置
CN110571226B (zh) 一种显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190809

RJ01 Rejection of invention patent application after publication