JP5490314B2 - 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP5490314B2
JP5490314B2 JP2013510866A JP2013510866A JP5490314B2 JP 5490314 B2 JP5490314 B2 JP 5490314B2 JP 2013510866 A JP2013510866 A JP 2013510866A JP 2013510866 A JP2013510866 A JP 2013510866A JP 5490314 B2 JP5490314 B2 JP 5490314B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
opening
insulating film
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013510866A
Other languages
English (en)
Other versions
JPWO2012144165A1 (ja
Inventor
正生 守口
庸輔 神崎
雄大 高西
崇嗣 楠見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013510866A priority Critical patent/JP5490314B2/ja
Application granted granted Critical
Publication of JP5490314B2 publication Critical patent/JP5490314B2/ja
Publication of JPWO2012144165A1 publication Critical patent/JPWO2012144165A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

本発明は、薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法に関し、特に、酸化物半導体からなる半導体層を用いた薄膜トランジスタ、その薄膜トランジスタが設けられた表示パネル、及びその薄膜トランジスタの製造方法に関するものである。
近年、液晶表示パネルなどを構成する薄膜トランジスタ基板では、画像の最小単位である各副画素のスイッチング素子として、アモルファスシリコンからなる半導体層を用いた従来の薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）に代わって、酸化物半導体からなる半導体層（以下、「酸化物半導体層」とも称する）を用い、高移動度、高信頼性及び低オフ電流などの良好な特性を有するＴＦＴが提案されている。
例えば、特許文献１には、基板上に形成されたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート電極に重なるように設けられ、チャネル領域、ソース領域及びドレイン領域を有する酸化物半導体層と、酸化物半導体層のソース領域及びドレイン領域上に設けられたチタン層と、酸化物半導体層のソース領域及びドレイン領域にチタン層を介してそれぞれ接続された銅製のソース電極及びドレイン電極とを備えたＴＦＴにおいて、酸化物半導体層とソース電極及びドレイン電極との間に配置されたチタン層により、酸化物半導体層とソース電極及びドレイン電極との接触抵抗が低くなることが記載されている。
米国特許出願公開第２０１０／０１７６３９４号明細書
ところで、酸化物半導体層を用いたＴＦＴにおいて、酸化物半導体層とソース電極及びドレイン電極とをそれぞれ接続する場合には、酸化物半導体層とソース電極及びドレイン電極との間に発生する比較的高い接触抵抗により、オン電流が低くなり易いので、例えば、特許文献１のように、酸化物半導体層とソース電極及びドレイン電極との間に、酸化物半導体層よりも還元性の高いチタンなどの金属層を介在させることにより、金属層に接触する酸化物半導体層から酸素を引き抜いて、酸化物半導体層のソース電極及びドレイン電極との接続部分を導電化することが提案されている。
ここで、上記のように、酸化物半導体層とソース電極及びドレイン電極との間に還元性の高い金属層を介在させると、還元性の高い金属層に接触する酸化物半導体層の接続部分に導電化された導電領域が形成されるので、酸化物半導体層とソース電極及びドレイン電極との間の接触抵抗を低くすることができるものの、例えば、後工程の加熱処理により、導電領域が酸化物半導体層内に拡散することにより、酸化物半導体層が全体的に導電化するおそれがある。そうなると、ソース電極及びドレイン電極が短絡した状態になるので、各副画素に設けられたＴＦＴがスイッチング素子として機能しなくなってしまう。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、酸化物半導体からなる半導体層とソース電極及びドレイン電極との接触抵抗を低くすると共に、ソース電極及びドレイン電極の短絡を抑制することにある。
上記目的を達成するために、本発明は、半導体層に対して、還元性の高い金属層と接触する導電領域、及びその導電領域のチャネル領域に対する拡散を抑制するための拡散抑制部を設けるようにしたものである。
具体的に本発明に係る薄膜トランジスタは、基板に設けられたゲート電極と、上記ゲート電極を覆うように設けられたゲート絶縁膜と、上記ゲート絶縁膜上に設けられ、上記ゲート電極に重なるようにチャネル領域が配置されたＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体からなる半導体層と、上記半導体層に該半導体層よりも還元性の高い金属層を介して設けられ、上記チャネル領域を挟んで互いに離間するように配置されたソース電極及びドレイン電極と、上記半導体層に設けられ、上記金属層に接触して還元された導電領域と、上記半導体層に設けられ、上記チャネル領域に対する上記導電領域の拡散を抑制するための拡散抑制部とを備え、上記拡散抑制部は、上記半導体層と上記金属層との接触面積を抑制するように構成され、上記金属層は、上記半導体層の上記基板と反対側に設けられ、上記半導体層には、該半導体層から上記ゲート絶縁膜が露出するように上記拡散抑制部をそれぞれ構成する第１開口部及び第２開口部が設けられ、上記金属層は、上記第１開口部及び第２開口部の各側壁を介して上記半導体層に接触している。ここで、上記第１開口部及び第２開口部の各側壁は、上記ゲート絶縁膜側が突出するように傾斜していてもよい。
上記の構成によれば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体からなる半導体層とソース電極及びドレイン電極との間に半導体層よりも還元性の高い金属層が設けられ、半導体層に金属層との接触により還元された導電領域が設けられているので、半導体層とソース電極及びドレイン電極との接触抵抗が低くなる。
また、半導体層にチャネル領域への導電領域の拡散を抑制するための拡散抑制部が設けられているので、半導体層のチャネル領域の導電化が抑制されることになり、ソース電極及びドレイン電極の短絡が抑制される。ここで、拡散抑制部は、半導体層に設けられた第１開口部及び第２開口部であり、金属層が第１開口部及び第２開口部の各底面でなく各側壁を介して半導体層に接触しているので、半導体層と金属層との接触面積が具体的に小さくなる。すなわち、拡散抑制部は、半導体層と金属層との接触面積を抑制するように構成されているので、半導体層と金属層との界面における不必要な酸化還元反応が抑制される。これにより、半導体層において、導電領域の過度の形成が抑制されるので、例えば、半導体層の特性を向上するために、後工程のアニール工程で加熱されても、半導体層におけるチャネル領域への導電領域の拡散が抑制される。
したがって、半導体層に導電領域及び拡散抑制部が設けられていることにより、酸化物半導体からなる半導体層とソース電極及びドレイン電極との接触抵抗を低くすると共に、ソース電極及びドレイン電極の短絡を抑制することが可能になる。
また、第１開口部及び第２開口部の各側壁が、そのゲート絶縁膜側が突出するように傾斜してテーパー形状に形成されている場合には、金属層を形成するための金属膜が第１開口部及び第２開口部の各側壁の表面に確実に成膜される。
上記半導体層と上記金属層との層間には、無機絶縁膜からなる保護膜が設けられ、上記保護膜には、上記第１開口部に重なるように該第１開口部よりも平面視で大きい第３開口部が設けられていると共に、上記第２開口部に重なるように該第２開口部よりも平面視で大きい第４開口部が設けられ、上記第１開口部の側壁と上記第３開口部の側壁とは、連続していると共に、上記第２開口部の側壁と上記第４開口部の側壁とは、連続していてもよい。ここで、上記第３開口部及び第４開口部の各側壁は、上記半導体層側が突出するように傾斜していてもよい。
上記の構成によれば、半導体層に形成された第１開口部の側壁と保護膜に形成された第３開口部の側壁とが連続していると共に、半導体層に形成された第２開口部の側壁と保護膜に形成された第４開口部の側壁とが連続しているので、半導体層に設けられた第１開口部及び第２開口部の各側壁だけが保護膜から露出することになり、金属層が半導体層の第１開口部及び第２開口部の各側壁だけに具体的に接触することになる。また、第３開口部及び第４開口部の各側壁が、その半導体層側が突出するように傾斜してテーパー形状に形成されている場合には、金属層を形成するための金属膜が第３開口部及び第４開口部の各側壁の表面に確実に成膜される。
上記半導体層と上記金属層との層間には、無機絶縁膜からなる保護膜が設けられ、上記保護膜には、上記第１開口部に重なるように該第１開口部よりも平面視で大きい第３開口部が設けられていると共に、上記第２開口部に重なるように該第２開口部よりも平面視で大きい第４開口部が設けられ、上記半導体層における上記第１開口部の端縁は、上記第３開口部から露出していると共に、上記半導体層における上記第２開口部の端縁は、上記第４開口部から露出していてもよい。ここで、上記第３開口部及び第４開口部の各側壁は、上記半導体層側が突出するように傾斜していてもよい。また、上記半導体層における上記第１開口部及び第２開口部の各端縁が第３開口部及び第４開口部からそれぞれ露出する長さは、０．０５μｍ〜０．５μｍであってもよい。
上記の構成によれば、半導体層における第１開口部の端縁が保護膜の第３開口部から露出していると共に、半導体層における第２開口部の端縁が保護膜の第４開口部から露出しているので、半導体層と保護膜との積層構造において、第１開口部及び第３開口部、並びに第２開口部及び第４開口部がそれぞれ階段状に形成されている。これにより、金属層と半導体層との接触面積が大きくなるので、金属層と半導体層との間で所望のコンタクト特性を確保し易くなる。ここで、半導体層における第１開口部及び第２開口部の各端縁が第３開口部及び第４開口部からそれぞれ露出する長さが０．０５μｍ未満の場合には、所望のコンタクト特性を確保し難くなるおそれがある。また、半導体層における第１開口部及び第２開口部の各端縁が第３開口部及び第４開口部からそれぞれ露出する長さが０．５μｍを超える場合には、ソース電極及びドレイン電極が短絡した状態になるおそれがある。さらに、第３開口部及び第４開口部の各側壁が、その半導体層側が突出するように傾斜してテーパー形状に形成されている場合には、金属層を形成するための金属膜が第３開口部及び第４開口部の各側壁の表面に確実に成膜される。なお、上記所望のコンタクト特性とは、具体的に、コンタクト（接触）抵抗がチャネル抵抗に対して十分に低く（例えば、２０ｋΩ以下）、電流−電圧の特性が線形特性を有することである。
また、本発明に係る薄膜トランジスタは、基板に設けられたゲート電極と、上記ゲート電極を覆うように設けられたゲート絶縁膜と、上記ゲート絶縁膜上に設けられ、上記ゲート電極に重なるようにチャネル領域が配置されたＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体からなる半導体層と、上記半導体層に該半導体層よりも還元性の高い金属層を介して設けられ、上記チャネル領域を挟んで互いに離間するように配置されたソース電極及びドレイン電極と、上記半導体層に設けられ、上記金属層に接触して還元された導電領域と、上記半導体層に設けられ、上記チャネル領域に対する上記導電領域の拡散を抑制するための拡散抑制部とを備え、上記拡散抑制部は、上記半導体層と上記金属層との接触面積を抑制するように構成され、上記半導体層上には、該半導体層の上面を覆い、且つ該半導体層の側面を露出させるように上記拡散抑制部を構成するチャネル保護膜が形成され、上記金属層は、上記チャネル保護膜から露出する上記半導体層の側面に接触している。
上記の構成によれば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体からなる半導体層とソース電極及びドレイン電極との間に半導体層よりも還元性の高い金属層が設けられ、半導体層に金属層との接触により還元された導電領域が設けられているので、半導体層とソース電極及びドレイン電極との接触抵抗が低くなる。
また、半導体層にチャネル領域への導電領域の拡散を抑制するための拡散抑制部が設けられているので、半導体層のチャネル領域の導電化が抑制されることになり、ソース電極及びドレイン電極の短絡が抑制される。ここで、拡散抑制部は、半導体層上に設けられたチャネル保護膜であり、金属層がチャネル保護膜から露出する半導体層の側面に接触しているので、半導体層と金属層との接触面積が具体的に小さくなる。すなわち、拡散抑制部は、半導体層と金属層との接触面積を抑制するように構成されているので、半導体層と金属層との界面における不必要な酸化還元反応が抑制される。これにより、半導体層において、導電領域の過度の形成が抑制されるので、例えば、半導体層の特性を向上するために、後工程のアニール工程で加熱されても、半導体層におけるチャネル領域への導電領域の拡散が抑制される。
したがって、半導体層に導電領域及び拡散抑制部が設けられていることにより、酸化物半導体からなる半導体層とソース電極及びドレイン電極との接触抵抗を低くすると共に、ソース電極及びドレイン電極の短絡を抑制することが可能になる。
また、本発明に係る表示パネルは、上述した何れか１つの薄膜トランジスタが設けられた薄膜トランジスタ基板と、上記薄膜トランジスタ基板に対向するように設けられた対向基板と、上記薄膜トランジスタ基板及び対向基板の間に設けられた表示媒体層とを備えている。
上記の構成によれば、上述した薄膜トランジスタが設けられた薄膜トランジスタ基板と、それに対向するように設けられた対向基板と、それらの両基板の間に設けられた表示媒体層とを備えているので、液晶表示パネルや有機ＥＬ（Electro Luminescence）パネルなどの表示パネルに設けられた薄膜トランジスタにおいて、酸化物半導体からなる半導体層とソース電極及びドレイン電極との接触抵抗を低くすると共に、ソース電極及びドレイン電極の短絡を抑制することが可能になる。
上記表示媒体層は、液晶層であってもよい。
上記の構成によれば、表示媒体層が液晶層であるので、液晶表示パネルに設けられた薄膜トランジスタにおいて、酸化物半導体からなる半導体層とソース電極及びドレイン電極との接触抵抗を低くすると共に、ソース電極及びドレイン電極の短絡を抑制することが可能になる。
また、本発明に係る薄膜トランジスタの製造方法は、基板にゲート電極を形成するゲート電極形成工程と、上記ゲート電極を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、上記ゲート絶縁膜上に、上記ゲート電極に重なるようにチャネル領域が配置されたＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体からなる半導体層を形成する半導体層形成工程と、上記チャネル領域を挟んで互いに離間するようにソース電極及びドレイン電極を上記半導体層に該半導体層よりも還元性の高い金属層を介して形成するソースドレイン形成工程と、上記ソース電極及びドレイン電極が形成された基板を加熱することにより、上記金属層に接触する上記半導体層を還元して、該半導体層に導電領域を形成するアニール工程とを備え、上記半導体層形成工程では、上記半導体層と上記金属層との接触面積を抑制して、上記チャネル領域に対する上記導電領域の拡散を抑制するための拡散抑制部として、上記半導体層に上記ゲート絶縁膜が露出するように第１開口部及び第２開口部をそれぞれ形成する。
上記の方法によれば、ソースドレイン形成工程において、酸化物半導体からなる半導体層とソース電極及びドレイン電極との間に半導体層よりも還元性の高い金属層を形成し、アニール工程において、半導体層に金属層との接触により還元された導電領域を形成するので、半導体層とソース電極及びドレイン電極との接触抵抗が低くなる。
また、半導体層形成工程において、半導体層にチャネル領域への導電領域の拡散を抑制するための拡散抑制部を形成するので、半導体層のチャネル領域の導電化が抑制されることになり、ソース電極及びドレイン電極の短絡が抑制される。ここで、半導体層形成工程において、半導体層に第１開口部及び第２開口部をそれぞれ形成することにより拡散抑制部を形成するので、ソースドレイン形成工程で形成された金属層が第１開口部及び第２開口部の各底面でなく各側壁を介して半導体層に接触することにより、半導体層と金属層との接触面積が具体的に小さくなる。すなわち、半導体層形成工程において、半導体層と金属層との接触面積を抑制するように拡散抑制部を形成するので、半導体層と金属層との界面における不必要な酸化還元反応が抑制される。これにより、半導体層において、導電領域の過度の形成が抑制されるので、例えば、半導体層の特性を向上するために、後工程のアニール工程で加熱されても、半導体層におけるチャネル領域への導電領域の拡散が抑制される。
したがって、半導体層に導電領域及び拡散抑制部を形成することにより、酸化物半導体からなる半導体層とソース電極及びドレイン電極との接触抵抗を低くすると共に、ソース電極及びドレイン電極の短絡を抑制することが可能になる。
上記半導体層を覆うように無機絶縁膜を成膜し、該無機絶縁膜に上記第１開口部に重なるように該第１開口部よりも平面視で大きい第３開口部を形成すると共に、上記第２開口部に重なるように該第２開口部よりも平面視で大きい第４開口部を形成することにより、保護膜を形成する保護膜形成工程を備え、上記保護膜形成工程では、上記第１開口部の側壁と上記第３開口部の側壁とが連続すると共に、上記第２開口部の側壁と第４開口部の側壁とが連続するように、上記第３開口部及び第４開口部を形成してもよい。
上記の方法によれば、半導体層形成工程で半導体層に形成された第１開口部の側壁と保護膜形成工程で保護膜に形成された第３開口部の側壁とが連続していると共に、半導体層形成工程で半導体層に形成された第２開口部の側壁と保護膜形成工程で保護膜に形成された第４開口部の側壁とが連続しているので、半導体層に設けられた第１開口部及び第２開口部の各側壁だけが保護膜から露出することになり、金属層が半導体層の第１開口部及び第２開口部の各側壁だけに具体的に接触することになる。
上記半導体層を覆うように無機絶縁膜を成膜し、該無機絶縁膜に上記第１開口部に重なるように該第１開口部よりも平面視で大きい第３開口部を形成すると共に、上記第２開口部に重なるように該第２開口部よりも平面視で大きい第４開口部を形成することにより、保護膜を形成する保護膜形成工程を備え、上記保護膜形成工程では、上記半導体層における上記第１開口部の端縁が上記第３開口部から露出すると共に、上記半導体層における上記第２開口部の端縁が上記第４開口部から露出するように、上記第３開口部及び第４開口部を形成してもよい。
上記の方法によれば、半導体層形成工程で形成された半導体層における第１開口部の端縁が保護膜形成工程で形成された保護膜の第３開口部から露出していると共に、半導体層形成工程で形成された半導体層における第２開口部の端縁が保護膜形成工程で形成された保護膜の第４開口部から露出しているので、半導体層と保護膜との積層構造において、第１開口部及び第３開口部、並びに第２開口部及び第４開口部がそれぞれ階段状に形成される。これにより、金属層と半導体層との接触面積が大きくなるので、金属層と半導体層との間で所望のコンタクト特性を確保し易くなる。
また、本発明に係る薄膜トランジスタの製造方法は、基板にゲート電極を形成するゲート電極形成工程と、上記ゲート電極を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、上記ゲート絶縁膜上に、上記ゲート電極に重なるようにチャネル領域が配置されたＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体からなる半導体層を形成する半導体層形成工程と、上記チャネル領域を挟んで互いに離間するようにソース電極及びドレイン電極を上記半導体層に該半導体層よりも還元性の高い金属層を介して形成するソースドレイン形成工程と、上記ソース電極及びドレイン電極が形成された基板を加熱することにより、上記金属層に接触する上記半導体層を還元して、該半導体層に導電領域を形成するアニール工程とを備え、上記半導体層形成工程では、上記半導体層を形成する際に、該半導体層の上面を覆い、且つ該半導体層の側面を露出させるようにチャネル保護膜を、上記半導体層と上記金属層との接触面積を抑制して、上記チャネル領域に対する上記導電領域の拡散を抑制するための拡散抑制部として形成する。
上記の方法によれば、ソースドレイン形成工程において、酸化物半導体からなる半導体層とソース電極及びドレイン電極との間に半導体層よりも還元性の高い金属層を形成し、アニール工程において、半導体層に金属層との接触により還元された導電領域を形成するので、半導体層とソース電極及びドレイン電極との接触抵抗が低くなる。
また、半導体層形成工程において、半導体層にチャネル領域への導電領域の拡散を抑制するための拡散抑制部を形成するので、半導体層のチャネル領域の導電化が抑制されることになり、ソース電極及びドレイン電極の短絡が抑制される。ここで、半導体層形成工程において、半導体層上にチャネル保護膜を拡散抑制部として形成し、ソースドレイン形成工程で形成された金属層がチャネル保護膜から露出する半導体の側面に接触するので、半導体層と金属層との接触面積が具体的に小さくなる。すなわち、半導体層形成工程において、半導体層と金属層との接触面積を抑制するように拡散抑制部を形成するので、半導体層と金属層との界面における不必要な酸化還元反応が抑制される。これにより、半導体層において、導電領域の過度の形成が抑制されるので、例えば、半導体層の特性を向上するために、後工程のアニール工程で加熱されても、半導体層におけるチャネル領域への導電領域の拡散が抑制される。
したがって、半導体層に導電領域及び拡散抑制部を形成することにより、酸化物半導体からなる半導体層とソース電極及びドレイン電極との接触抵抗を低くすると共に、ソース電極及びドレイン電極の短絡を抑制することが可能になる。
また、半導体層形成工程において、半導体層とチャネル保護膜とを同一パターンで形成するので、薄膜トランジスタの製造に用いるフォトマスクの枚数が削減され、薄膜トランジスタの製造コストが低減される。
本発明によれば、半導体層に対して、還元性の高い金属層と接触する導電領域、及びその導電領域のチャネル領域に対する拡散を抑制するための拡散抑制部が設けられているので、酸化物半導体からなる半導体層とソース電極及びドレイン電極との接触抵抗を低くすると共に、ソース電極及びドレイン電極の短絡を抑制することができる。
図１は、実施形態１に係る液晶表示パネルの断面図である。 図２は、実施形態１に係るＴＦＴ基板の平面図である。 図３は、図２中のIII−III線に沿ったＴＦＴ基板の断面図である。 図４は、図２中のIV−IV線に沿ったＴＦＴ基板の断面図である。 図５は、実施形態１に係るＴＦＴ基板におけるゲート層とソース層との接続部分の断面図である。 図６は、実施形態１に係るゲート層とソース層との接続部分の第１の変形例の断面図である。 図７は、実施形態１に係るゲート層とソース層との接続部分の第２の変形例の断面図である。 図８は、実施形態１に係るＴＦＴ基板の製造工程を断面で示す説明図である。 図９は、実施例、比較例１及び比較例２の各ＴＦＴ基板におけるドレイン電流対ゲート電圧特性を示すグラフである。 図１０は、実施形態２に係るＴＦＴ基板の断面図である。 図１１は、実施形態３に係るＴＦＴ基板の断面図である。 図１２は、実施形態３に係るＴＦＴ基板の製造工程を断面で示す説明図である。 図１３は、実施形態４に係るＴＦＴ基板の断面図である。 図１４は、実施形態５に係るＴＦＴ基板の断面図である。 図１５は、実施形態６に係るＴＦＴ基板の断面図である。 図１６は、実施形態７に係るＴＦＴ基板の断面図である。 図１７は、実施形態８に係るＴＦＴ基板の断面図である。 図１８は、比較例１のＴＦＴ基板の断面図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
《発明の実施形態１》
図１〜図９は、本発明に係るＴＦＴ、表示パネル及びＴＦＴの製造方法の実施形態１を示している。具体的に、図１は、本実施形態の液晶表示パネル５０の断面図である。また、図２は、液晶表示パネル５０を構成するＴＦＴ基板３０ａの平面図である。さらに、図３は、図２中のIII−III線に沿ったＴＦＴ基板３０ａの断面図であり、図４は、図２中のIV−IV線に沿ったＴＦＴ基板３０ａの断面図である。また、図５は、ＴＦＴ基板３０ａにおけるゲート層とソース層とを接続する部分の断面図である。さらに、図６は、ＴＦＴ基板３０ａにおけるゲート層とソース層とを接続する部分の第１の変形例の断面図であり、図７は、ＴＦＴ基板３０ａにおけるゲート層とソース層とを接続する部分の第２の変形例の断面図である。
液晶表示パネル５０は、図１に示すように、互いに対向するように設けられたＴＦＴ基板３０ａ及び対向基板４０と、ＴＦＴ基板３０ａ及び対向基板４０の間に表示媒体層として設けられた液晶層４５と、ＴＦＴ基板３０ａ及び対向基板４０を互いに接着すると共に、ＴＦＴ基板３０ａ及び対向基板４０の間に液晶層４５を封入するために枠状に設けられたシール材４６とを備えている。また、液晶表示パネル５０では、図１に示すように、シール材４６の内側に画像表示を行う表示領域Ｄが規定されている。
ＴＦＴ基板３０ａは、図２及び図３に示すように、絶縁基板１０と、絶縁基板１０上に互いに平行に延びるように設けられた複数のゲート線１１ａと、各ゲート線１１ａの間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線１１ｂと、各ゲート線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース線１６ａと、各ゲート線１１ａ及び各ソース線１６ａの交差部分毎、すなわち、各副画素毎にそれぞれ設けられた複数のＴＦＴ５ａと、各ＴＦＴ５ａを覆うように設けられた第１層間絶縁膜１７ａと、第１層間絶縁膜１７ａを覆うように設けられた第２層間絶縁膜１８ａと、第２層間絶縁膜１８ａ上にマトリクス状に設けられた複数の画素電極１９ａと、各画素電極１９ａを覆うように設けられた配向膜（不図示）とを備えている。
ゲート線１１ａは、例えば、表示領域Ｄの外側の領域において、図５に示すように、画素電極１９ａと同一層に同一材料により形成された透明導電層１９ｂを介して、ソース線１６ａと同一層に同一材料により形成されたゲート引出線１６ｃに接続されている。ここで、ゲート引出線１６ｃの下層には、図５に示すように、金属層１５ｃがゲート引出線１６ｃから突出するように設けられている。また、金属層１５ｃの下層には、図５に示すように、半導体層１３ｂが金属層１５ｃから突出するように設けられている。そして、ゲート線１１ａとゲート引出線１６ｃとの接続部分では、図５に示すように、ゲート絶縁膜１２ａと、半導体層１３ｂと、金属層１５ｃと、ゲート引出線１６ｃと、第１層間絶縁膜１７ａと（、第２層間絶縁膜１８ａと）が階段状に形成され、透明導電層１９ｂと接触する接触面積が比較的大きくなるので、ゲート層（ゲート線１１ａ）とソース層（ゲート引出線１６ｃ）とを低抵抗で接続することができる。ここで、ゲート層とソース層との接続構造は、例えば、図６に示すように、ゲート線１１ａにソース線１６ａと同一層に同一材料により形成されたゲート引出線１６ｄを直接的に接続する接続構造であっても、図７に示すように、ゲート線１１ａに画素電極１９ａと同一層に同一材料により形成された透明導電層１９ｃを介してソース線１６ａと同一層に同一材料により形成されたゲート引出線１６ｅを接続する接続構造であってもよい。なお、本実施形態及びその各変形例では、ゲート線１１ａをソース線１６ａと同一層に同一材料により形成された各ゲート引出線１６ｃ、１６ｄ及び１６ｅに接続するゲート層とソース層との接続構造を例示したが、ソース線１６ａをゲート線１１ａと同一層に同一材料により形成されたソース引出線に接続するゲート層とソース層との接続構造にも適用することができる。
ＴＦＴ５ａは、図２及び図３に示すように、絶縁基板１０上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ａと、ゲート絶縁膜１２ａ上に設けられ、ゲート電極（１１ａ）に重なるようにチャネル領域Ｃが配置された半導体層１３ａと、半導体層１３ａに金属層１５ａａ及び１５ａｂを介してそれぞれ設けられ、チャネル領域Ｃを挟んで互いに離間するように配置されたソース電極１６ａａ及びドレイン電極１６ａｂとを備えている。
ゲート電極（１１ａ）は、図２に示すように、各ゲート線１１ａの一部である。
半導体層１３ａは、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体により構成されている。また、半導体層１３ａには、図３に示すように、ゲート絶縁膜１２ａが露出するように第１開口部１３ｃａ及び第２開口部１３ｃｂが設けられている。ここで、第１開口部１３ｃａ及び第２開口部１３ｃｂの各側壁は、図３に示すように、ゲート絶縁膜１２ａ側が突出するように順テーパー状に傾斜している。さらに、半導体層１３ａは、第１開口部１３ｃａ及び第２開口部１３ｃｂの各側壁に、図３に示すように、金属層１５ａａ及び１５ａｂに接触して還元された導電領域Ｅが設けられている。また、第１開口部１３ｃａ及び第２開口部１３ｃｂは、チャネル領域Ｃに対する導電領域Ｅの拡散を抑制するための拡散抑制部として、半導体層１３ａと金属層１５ａａ及び１５ａｂとの接触面積を抑制するように設けられている。
半導体層１３ａと金属層１５ａａ及び１５ａｂとの層間には、図３に示すように、保護膜１４ａが設けられている。そして、保護膜１４ａには、図３に示すように、第１開口部１３ｃａに重なるように第１開口部１３ｃａよりも平面視で大きい（大口径の）第３開口部１４ｃａが設けられていると共に、第２開口部１３ｃｂに重なるように第２開口部１３ｃｂよりも平面視で大きい（大口径の）第４開口部１４ｃｂが設けられている。ここで、第３開口部１４ｃａ及び第４開口部１４ｃｂの各側壁は、図３に示すように、半導体層１３ａ側が突出するように順テーパー状に傾斜している。そして、第３開口部１４ｃａの側壁と第１開口部１３ｃａの側壁とは、図３に示すように、連続している。また、第４開口部１４ｃｂの側壁と第２開口部１３ｃｂの側壁とは、図３に示すように、連続している。
金属層１５ａａ及び１５ａｂは、半導体層１３ａよりも還元性の高い、例えば、チタンやモリブデンなどにより構成され、第１開口部１３ｃａ及び第２開口部１３ｃｂの各側壁だけを介して、半導体層１３ａに接触している。
ソース電極１６ａａは、図２に示すように、各ソース線１６ａが各副画素毎にＬ字状に側方に突出した部分である。
ドレイン電極１６ａｂは、図３に示すように、第１層間絶縁膜１７ａ及び第２層間絶縁膜１８ａの積層膜に形成されたコンタクトホールを介して、画素電極１９ａに接続されている。また、ドレイン電極１６ａｂは、図２に示すように、各副画素において容量線１１ｂに重なるように設けられている。そして、ドレイン電極１６ａｂは、図４に示すように、ゲート絶縁膜１２ａ及び金属層１５ａｂを介して容量線１１ｂに重なることにより、補助容量６を構成している。
対向基板４０は、例えば、絶縁基板（不図示）と、絶縁基板上に格子状に設けられたブラックマトリクス（不図示）と、ブラックマトリクスの各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの複数の着色層（不図示）と、ブラックマトリクス、各着色層を覆うように設けられた共通電極（不図示）と、共通電極上に柱状に設けられた複数のフォトスペーサと（不図示）、共通電極を覆うように設けられた配向膜（不図示）とを備えている。
液晶層４５は、電気光学特性を有するネマチックの液晶材料などにより構成されている。
上記構成の液晶表示パネル５０は、ＴＦＴ基板３０ａ上の各画素電極１９ａと対向基板４０上の共通電極との間に配置する液晶層４５に各副画素毎に所定の電圧を印加して、液晶層４５の配向状態を変えることにより、各副画素毎にパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。
次に、本実施形態のＴＦＴ基板３０ａを製造する方法について、図８を用いて説明する。ここで、図８は、ＴＦＴ基板３０ａの製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、ゲート電極形成工程、ゲート絶縁膜形成工程、半導体層形成工程、ソースドレイン形成工程、第１層間絶縁膜形成工程、アニール工程、第２層間絶縁膜形成工程及び画素電極形成工程を備える。
＜ゲート電極形成工程＞
ガラス基板などの絶縁基板１０の基板全体に、例えば、スパッタリング法により、チタン膜（厚さ２０ｎｍ〜５０ｎｍ程度）及び銅膜（厚さ１００ｎｍ〜４００ｎｍ程度）などを順に成膜した後に、その金属積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング、及びレジストの剥離洗浄を行うことにより、図８（ａ）に示すように、ゲート線１１ａ、ゲート電極（１１ａ）及び容量線１１ｂを形成する。
＜ゲート絶縁膜形成工程＞
上記ゲート電極形成工程でゲート線１１ａなどが形成された基板全体に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜（厚さ２００ｎｍ〜４００ｎｍ程度）及び酸化シリコン膜（厚さ１０ｎｍ〜１００ｎｍ程度）などを順に成膜して、図８（ｂ）に示すように、ゲート絶縁膜１２ａを形成する。ここで、本実施形態では、酸化シリコン膜（上層）／窒化シリコン膜（下層）などの積層構造のゲート絶縁膜１２ａを例示したが、ゲート絶縁膜１２ａは、酸化シリコン膜（厚さ８０ｎｍ〜２５０ｎｍ程度）又は窒化シリコン膜（厚さ１６０ｎｍ〜４５０ｎｍ程度）などの単層構造であってもよい。
＜半導体層形成工程（保護膜形成工程を含む）＞
まず、上記ゲート絶縁膜形成工程でゲート絶縁膜１２ａが形成された基板全体に、スパッタリング法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜（厚さ２０ｎｍ〜１００ｎｍ程度）を成膜し、その酸化物半導体膜に対して、フォトリソグラフィ、シュウ酸を用いたウエットエッチング、及びレジストの剥離洗浄を行うことにより、図８（ｃ）に示すように、半導体層形成層１３ａｂを形成する。
続いて、半導体層形成層１３ａｂが形成された基板全体に、例えば、プラズマＣＶＤ法により、例えば、酸化シリコン膜（厚さ５０ｎｍ〜３００ｎｍ程度）などの無機絶縁膜を成膜した後に、その無機絶縁膜に対するフォトリソグラフィ及び四フッ化炭素ガス／酸素ガスを用いたドライエッチング、半導体層形成層１３ａｂに対する塩素ガス／三塩化ホウ素ガスなどを用いたドライエッチング、並びにレジストの剥離洗浄を行うことにより、図８（ｄ）に示すように、第１開口部１３ｃａ及び第２開口部１３ｃｂを有する半導体層１３ａ、並びに第３開口部１４ｃａ及び第４開口部１４ｃｂを有する保護膜１４ａを形成する。
＜ソースドレイン形成工程＞
上記半導体層形成工程で半導体層１３ａ及び保護膜１４ａが形成された基板全体に、例えば、スパッタリング法により、チタン膜（厚さ２０ｎｍ〜５０ｎｍ程度）及び銅膜（厚さ１００ｎｍ〜４００ｎｍ程度）などを順に成膜した後に、その金属積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング、及びレジストの剥離洗浄を行うことにより、図８（ｅ）に示すように、チタン膜により金属層１５ａａ、１５ａｂ及び１５ｃを形成すると共に、銅膜により、ソース線１６ａ、ソース電極１６ａａ、ドレイン電極１６ａｂ及びゲート引出線１６ｃを形成する。なお、本実施形態では、金属層１５ａａ、１５ａｂ及び１５ｃを形成するための金属膜としてチタン膜を例示したが、その金属膜は、モリブデン膜などであってもよい。また、ソース線１６ａ、ソース電極１６ａａ、ドレイン電極１６ａｂ及びゲート引出線１６ｃを形成するための金属膜として銅膜を例示したが、その金属膜は、アルミニウム膜、チタン膜／アルミニウム膜の積層膜、モリブデン膜／アルミニウム膜の積層膜などであってもよい。
＜第１層間絶縁膜形成工程＞
上記ソースドレイン形成工程でソース電極１６ａａ及びドレイン電極１６ａｂなどが形成された基板全体に、例えば、プラズマＣＶＤ法により、例えば、酸化シリコン膜（厚さ５０ｎｍ〜３００ｎｍ程度）などの無機絶縁膜を成膜して、第１層間絶縁膜１７ａを形成する。
＜アニール工程＞
上記第１層間絶縁膜形成工程で第１層間絶縁膜１７ａが形成された基板を３００℃〜４００℃程度で加熱することにより、半導体層１３ａの特性を向上させると共に、金属層１５ａａ、１５ａｂ及び１５ｃに接触する半導体層１３ａ及び１３ｂを還元して、半導体層１３ａ及び１３ｂに導電領域Ｅを形成する。
＜第２層間絶縁膜形成工程＞
まず、上記アニール工程で導電領域Ｅが形成された基板全体に、例えば、スピンコート法又はスリットコート法により、アクリル系の感光性樹脂を厚さ２μｍ程度に塗布し、その塗布膜に対して、露光、現像及び焼成を行うことにより、コンタクトホールを有する第２層間絶縁膜１８ａを形成する。
続いて、第２層間絶縁膜１８ａから露出する第１層間絶縁膜１７ａに対して、ウエットエッチング又はドライエッチングを行うことにより、第１層間絶縁膜１７ａにコンタクトホールを形成する。なお、このとき、ゲート電極１１ａとゲート引出線１６ｃとを接続する部分（図５参照）では、ゲート絶縁膜１２ａにコンタクトホールが形成されるので、製造工程を増加させることなく、ゲート電極１１ａとゲート引出線１６ｃとを接続するためのコンタクトホールを形成することができる。
＜画素電極形成工程＞
上記第２層間絶縁膜形成工程で第２層間絶縁膜１８ａが形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ（Indium Tin Oxide）膜やＩＺＯ（Indium Zinc Oxide）膜などの透明導電膜（厚さ１００ｎｍ程度）を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング、及びレジストの剥離洗浄を行うことにより、画素電極１９ａ及び透明導電層１９ｂを形成する。
以上のようにして、本実施形態のＴＦＴ基板３０ａを製造することができる。
次に、具体的に行った実験について、図９を用いて説明する。ここで、図９は、実施例、比較例１及び比較例２の各ＴＦＴ基板におけるドレイン電流（Ｉｄ）対ゲート電圧（Ｖｇ）特性を示すグラフである。なお、図９中では、曲線Ｘが実施例の特性を示し、曲線Ｙが比較例１の特性を示し、曲線Ｚが比較例２の特性を示している。
詳細には、本発明の実施例として、本実施形態のＴＦＴ基板３０ａを製造し、本発明の比較例１として、図１８に示すようなＴＦＴ基板１３０を製造し、本発明の比較例２として、ＴＦＴ基板１３０における金属層１１５ａ及び１１５ｂを省略したＴＦＴ基板を製造し、各ＴＦＴ基板に対して、ソース電極及びドレイン電極の間の電圧を１０Ｖに設定したときのドレイン電流（Ｉｄ）対ゲート電圧（Ｖｇ）特性を測定した。ここで、ＴＦＴ１３０は、図１８に示すように、絶縁基板１１０と、絶縁基板１１０上に設けられたゲート電極１１１と、ゲート電極１１１を覆うように設けられたゲート絶縁膜１１２と、ゲート絶縁膜１１２上に設けられた半導体層１１３と、半導体層１１３上に設けられた保護膜１１４と、半導体層１１３に金属層１１５ａ及び１１５ｂを介してそれぞれ設けられたソース電極１１６ａ及びドレイン電極１１６ｂと、ソース電極１１６ａ及びドレイン電極１１６ｂを覆うように設けられた第１層間絶縁膜１１７と、第１層間絶縁膜１１７を覆うように設けられた第２層間絶縁膜１１８と、第２層間絶縁膜１１８上に設けられた画素電極１１９とを備え、半導体層１１３に第１開口部及び第２開口部が形成されていないだけで、その他の構成が本実施形態のＴＦＴ基板３０ａと実質的に同じになっている。
実験の結果としては、図９に示すように、実施例（曲線Ｘ）では、オン電流が高くなり、比較例１（曲線Ｙ）では、ソース電極及びドレイン電極の短絡が発生し、比較例２（曲線Ｚ）では、オン電流が低くなることが確認された。
以上の実験により、実施例１では、半導体層１３ａとソース電極１６ａａ及びドレイン電極１６ａｂとの間に還元性の高い金属層１５ａａ及び１５ａｂが介在するので、半導体層１３ａとソース電極１６ａａ及びドレイン電極１６ａｂとの接触抵抗が低くなることにより、高いオン電流が得られると共に、半導体層１３ａの第１開口部１３ｃａ及び第２開口部１３ｃｂにより、半導体層１３ａと金属層１５ａａ及び１５ａｂとの接触面積が相対的に小さいので、半導体層１３ａ内における導電領域Ｅの拡散が抑制されることにより、ソース電極１６ａａ及びドレイン電極１６ａｂの短絡が抑制され、比較例１では、半導体層１１３と金属層１１５ａ及び１１５ｂとの接触面積が相対的に大きいので、半導体層１１３内に金属層１１５ａ及び１１５ｂに起因する導電領域が拡散されて、半導体層１１３が全体的に導電化することにより、ソース電極及びドレイン電極の短絡が発生してしまい、比較例２では、還元性の高い金属層が介在しないので、半導体層とソース電極及びドレイン電極との接触抵抗が高くなることにより、オン電流が低くなって（頭打ちして）しまうことが推察された。なお、図３及び図１８では、半導体層と金属層との各接触面積に大差がないように図示されているが、半導体層の膜厚は、２０μｍ〜１００μｍ程度であり、半導体層に形成される開口部の口径は、最小でも２μｍであるので、実際には、比較例１と比較して実施例の接触面積が１／１００程度になる。
以上説明したように、本実施形態のＴＦＴ５ａ、液晶表示パネル５０及びＴＦＴ５ａの製造方法によれば、ソースドレイン形成工程において、酸化物半導体からなる半導体層１３ａとソース電極１６ａａ及びドレイン電極１６ａｂとの間に半導体層１３ａよりも還元性の高い金属層１５ａａ及び１５ａｂを形成し、アニール工程において、半導体層１３ａに金属層１５ａａ及び１５ａｂとの接触により還元された導電領域Ｅを形成するので、半導体層１３ａとソース電極１６ａａ及びドレイン電極１６ａｂとの接触抵抗を低くすることができる。また、半導体層形成工程において、半導体層１３ａにチャネル領域Ｃへの導電領域Ｅの拡散を抑制するための拡散抑制部として第１開口部１３ｃａ及び第２開口部１３ｃｂを形成するので、半導体層１３ａのチャネル領域Ｃの導電化が抑制されることになり、ソース電極１６ａａ及びドレイン電極１６ａｂの短絡を抑制することができる。したがって、半導体層１３ａに導電領域Ｅ、並びに拡散抑制部として第１開口部１３ｃａ及び第２開口部１３ｃｂを形成することにより、酸化物半導体からなる半導体層１３ａとソース電極１６ａａ及びドレイン電極１６ａｂとの接触抵抗を低くすると共に、ソース電極１６ａａ及びドレイン電極１６ａｂの短絡を抑制することができる。
また、本実施形態のＴＦＴ５ａ、液晶表示パネル５０及びＴＦＴ５ａの製造方法によれば、半導体層形成工程で半導体層１３ａに第１開口部１３ｃａ及び第２開口部１３ｃｂをそれぞれ形成することにより、ソースドレイン形成工程で形成される金属層１５ａａ及び１５ａｂが第１開口部１３ｃａ及び第２開口部１３ｃｂの各底面でなく各側壁だけを介して半導体層１３ａに接触して、半導体層１３ａと金属層１５ａａ及び１５ａｂとの接触面積が具体的に抑制されるので、半導体層１３ａと金属層１５ａａ及び１５ａｂとの界面における不必要な酸化還元反応を抑制することができる。これにより、半導体層１３ａにおいて、導電領域Ｅの過度の形成を抑制することができるので、半導体層１３ａの特性を向上させるために、後工程のアニール工程で基板が加熱されても、半導体層１３ａにおけるチャネル領域Ｃへの導電領域Ｅの拡散を抑制することができる。
《発明の実施形態２》
図１０は、本実施形態のＴＦＴ基板３０ｂの断面図である。なお、以下の各実施形態において、図１〜図９と同じ部分については同じ符号を付して、その詳細な説明を省略する。
上記実施形態１では、第１開口部１３ｃａの側壁と第３開口部１４ｃａの側壁とが連続すると共に、第２開口部１３ｃｂの側壁と第４開口部１４ｃｂの側壁とが連続するＴＦＴ５ａを備えたＴＦＴ基板３０ａ及びその製造方法を例示したが、本実施形態では、第１開口部１３ｃａの側壁と第３開口部１４ｃｃの側壁とが連続しないと共に、第２開口部１３ｃｂの側壁と第４開口部１４ｃｄの側壁とが連続しないＴＦＴ５ｂを備えたＴＦＴ基板３０ｂ及びその製造方法を例示する。
ＴＦＴ基板３０ｂは、図１０に示すように、絶縁基板１０と、絶縁基板１０上に互いに平行に延びるように設けられた複数のゲート線１１ａと、各ゲート線１１ａの間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線（１１ｂ）と、各ゲート線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース線（１６ａ）と、各ゲート線１１ａ及び各ソース線（１６ａ）の交差部分毎、すなわち、各副画素毎にそれぞれ設けられた複数のＴＦＴ５ｂと、各ＴＦＴ５ｂを覆うように設けられた第１層間絶縁膜１７ａと、第１層間絶縁膜１７ａを覆うように設けられた第２層間絶縁膜１８ａと、第２層間絶縁膜１８ａ上にマトリクス状に設けられた複数の画素電極１９ａと、各画素電極１９ａを覆うように設けられた配向膜（不図示）とを備えている。なお、ＴＦＴ基板３０ｂは、上記実施形態１のＴＦＴ基板３０ａと同様に、対向基板（４０）、液晶層（４５）及びシール材（４６）と共に、液晶表示パネル（５０）を構成するものである。
ＴＦＴ５ｂは、図１０に示すように、絶縁基板１０上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ａと、ゲート絶縁膜１２ａ上に設けられ、ゲート電極（１１ａ）に重なるようにチャネル領域Ｃが配置された半導体層１３ａと、半導体層１３ａに金属層１５ｂａ及び１５ｂｂを介してそれぞれ設けられ、チャネル領域Ｃを挟んで互いに離間するように配置されたソース電極１６ｂａ及びドレイン電極１６ｂｂとを備えている。
半導体層１３ａと金属層１５ｂａ及び１５ｂｂとの層間には、図１０に示すように、保護膜１４ｂが設けられている。そして、保護膜１４ｂには、図１０に示すように、第１開口部１３ｃａに重なるように第１開口部１３ｃａよりも平面視で大きい（大口径の）第３開口部１４ｃｃが設けられていると共に、第２開口部１３ｃｂに重なるように第２開口部１３ｃｂよりも平面視で大きい（大口径の）第４開口部１４ｃｄが設けられている。ここで、第３開口部１４ｃｃ及び第４開口部１４ｃｄの各側壁は、図１０に示すように、半導体層１３ａ側が突出するように順テーパー状に傾斜している。そして、半導体層１３ａの第１開口部１３ｃａ及び第２開口部１３ｃｂの各端縁は、図１０に示すように、第３開口部１４ｃｃ及び第４開口部１４ｃｄから露出している。ここで、第１開口部１３ｃａ及び第２開口部１３ｃｂの各端縁が第３開口部１４ｃｃ及び第４開口部１４ｃｄ（の各側壁）からそれぞれ露出する長さＬａ（図１０参照）は、０．０５μｍ〜０．５μｍである。なお、長さＬａが０．０５μｍ未満の場合には、上記実施形態１のＴＦＴ基板３０ａと同等のコンタクト特性を有することになり、長さＬａが０．５μｍを超える場合には、ソース電極１６ｂａ及びドレイン電極１６ｂｂが短絡した状態になるおそれがある。
金属層１５ｂａ及び１５ｂｂは、半導体層１３ａよりも還元性の高い、例えば、チタンやモリブデンなどにより構成され、図１０に示すように、第１開口部１３ｃａ及び第２開口部１３ｃｂの各側壁、並びに半導体層１３ａにおける第１開口部１３ｃａ及び第２開口部１３ｃｂの各端縁の部分を介して、半導体層１３ａに接触している。
ソース電極１６ｂａは、各ソース線（１６ａ、図２参照）が各副画素毎にＬ字状に側方に突出した部分である。
ドレイン電極１６ｂｂは、図１０に示すように、第１層間絶縁膜１７ａ及び第２層間絶縁膜１８ａの積層膜に形成されたコンタクトホールを介して、画素電極１９ａに接続されている。また、ドレイン電極１６ｂｂは、各副画素において容量線（１１ｂ、図２参照）に重なるように設けられている。
ＴＦＴ基板３０ｂは、上記実施形態１の半導体層形成工程において、例えば、四フッ化炭素ガス／酸素ガスの半導体層形成層１３ａｂに対するエッチング速度がその無機絶縁膜（酸化シリコン膜）に対するエッチング速度よりも低いことを利用して、無機絶縁膜及び半導体層形成層１３ａｂに対して、フォトリソグラフィ、四フッ化炭素ガス／酸素ガスを用いたドライエッチング、及びレジストの剥離洗浄を行い、半導体層１３ａ及び保護膜１４ｂを形成することにより、製造することができる。なお、本実施形態では、無機絶縁膜及び半導体層形成層１３ａｂを四フッ化炭素ガス／酸素ガスを用いたドライエッチングを用いて半導体層１３ａ及び保護膜１４ｂを連続的に形成する方法を例示したが、無機絶縁膜をエッチングするためのレジストパターンとは別に、半導体層形成層１３ａｂをエッチングするためのレジストパターンを形成して、半導体層１３ａ及び保護膜１４ｂをそれぞれ形成してもよい。
以上説明したように、本実施形態のＴＦＴ５ｂ、それを備えたＴＦＴ基板３０ｂ及びその製造方法によれば、上記実施形態１と同様に、半導体層１３ａに導電領域Ｅ、並びに拡散抑制部として第１開口部１３ｃａ及び第２開口部１３ｃｂを形成することにより、酸化物半導体からなる半導体層１３ａとソース電極１６ｂａ及びドレイン電極１６ｂｂとの接触抵抗を低くすると共に、ソース電極１６ｂａ及びドレイン電極１６ｂｂの短絡を抑制することができる。
また、本実施形態のＴＦＴ５ｂ及びその製造方法によれば、半導体層形成工程で形成された半導体層１３ａにおける第１開口部１３ｃａの端縁が保護膜形成工程で形成された保護膜１４ｂの第３開口部１４ｃｃから露出していると共に、半導体層形成工程で形成された半導体層１３ａにおける第２開口部１３ｃｂの端縁が保護膜形成工程で形成された保護膜１４ｂの第４開口部１４ｃｄから露出しているので、半導体層１３ａと保護膜１４ｂとの積層構造において、第１開口部１３ｃａ及び第３開口部１４ｃｃ、並びに第２開口部１３ｃｂ及び第４開口部１４ｃｄをそれぞれ階段状に形成することができる。これにより、金属層１５ｂａ及び１５ｂｂと半導体層１３ａとの接触面積が大きくなるので、金属層１５ｂａ及び１５ｂｂと半導体層１３ａとの間で所望のコンタクト特性を確保し易くすることができる。
《発明の実施形態３》
図１１は、本実施形態のＴＦＴ基板３０ｃの断面図である。また、図１２は、ＴＦＴ基板３０ｃの製造工程を断面で示す説明図である。
上記実施形態１及び２では、保護膜１４ａ及び１４ｂが相対的に大きく形成されたＴＦＴ基板３０ａ及び３０ｂ並びにそれらの製造方法を例示したが、本実施形態では、保護膜（チャネル保護膜）１４ｃが相対的に小さく形成されたＴＦＴ基板３０ｃ及びその製造方法を例示する。
ＴＦＴ基板３０ｃは、図１１に示すように、絶縁基板１０と、絶縁基板１０上に互いに平行に延びるように設けられた複数のゲート線１１ａと、各ゲート線１１ａの間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線（１１ｂ）と、各ゲート線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース線（１６ａ）と、各ゲート線１１ａ及び各ソース線（１６ａ）の交差部分毎、すなわち、各副画素毎にそれぞれ設けられた複数のＴＦＴ５ｃと、各ＴＦＴ５ｃを覆うように設けられた第１層間絶縁膜１７ｃと、第１層間絶縁膜１７ｃを覆うように設けられた第２層間絶縁膜１８ｃと、第２層間絶縁膜１８ｃ上にマトリクス状に設けられた複数の画素電極１９ａと、各画素電極１９ａを覆うように設けられた配向膜（不図示）とを備えている。なお、ＴＦＴ基板３０ｃは、上記実施形態１のＴＦＴ基板３０ａと同様に、対向基板（４０）、液晶層（４５）及びシール材（４６）と共に、液晶表示パネル（５０）を構成するものである。
ＴＦＴ５ｃは、図１１に示すように、絶縁基板１０上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ａと、ゲート絶縁膜１２ａ上に設けられ、ゲート電極（１１ａ）に重なるようにチャネル領域Ｃが配置された半導体層１３ｃと、半導体層１３ｃ上に拡散抑制部として設けられ、半導体層１３ｃの上面を覆い、且つ半導体層１３ｃの側面を露出させるように配置されたチャネル保護膜１４ｃと、半導体層１３ｃにチャネル保護膜１４ｃ、金属層１５ｃａ及び１５ｃｂを介してそれぞれ設けられ、チャネル領域Ｃを挟んで互いに離間するように配置されたソース電極１６ｃａ及びドレイン電極１６ｃｂとを備えている。
半導体層１３ｃは、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体により構成されている。また、半導体層１３ｃには、図１１に示すように、金属層１５ｃａ及び１５ｃｂに接触して還元された導電領域Ｅが設けられている。
金属層１５ｃａ及び１５ｃｂは、半導体層１３ｃよりも還元性の高い、例えば、チタンやモリブデンなどにより構成され、図１１に示すように、チャネル保護層１４ｃから露出する半導体層１３ｃの側面に接触している。
ソース電極１６ｃａは、各ソース線（１６ａ、図２参照）が各副画素毎にＬ字状に側方に突出した部分である。
ドレイン電極１６ｃｂは、図１１に示すように、第１層間絶縁膜１７ｃ及び第２層間絶縁膜１８ｃの積層膜に形成されたコンタクトホールを介して、画素電極１９ａに接続されている。また、ドレイン電極１６ｃｂは、各副画素において容量線（１１ｂ、図２参照）に重なるように設けられている。
次に、本実施形態のＴＦＴ基板３０ｃを製造する方法について、図１２を用いて説明する。ここで、本実施形態の製造方法は、ゲート電極形成工程、ゲート絶縁膜形成工程、半導体層形成工程、ソースドレイン形成工程、第１層間絶縁膜形成工程、アニール工程、第２層間絶縁膜形成工程及び画素電極形成工程を備える。
＜ゲート電極形成工程＞
ガラス基板などの絶縁基板１０の基板全体に、例えば、スパッタリング法により、チタン膜（厚さ２０ｎｍ〜５０ｎｍ程度）及び銅膜（厚さ１００ｎｍ〜４００ｎｍ程度）などを順に成膜した後に、その金属積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング、及びレジストの剥離洗浄を行うことにより、図１２（ａ）に示すように、ゲート電極（１１ａ）を形成する。
＜ゲート絶縁膜形成工程＞
上記ゲート電極形成工程でゲート電極（１１ａ）が形成された基板全体に、例えば、プラズマＣＶＤ法により、窒化シリコン膜（厚さ２００ｎｍ〜４００ｎｍ程度）及び酸化シリコン膜（厚さ１０ｎｍ〜２００ｎｍ程度）などを順に成膜して、図１２（ｂ）に示すように、ゲート絶縁膜１２ａを形成する。
＜半導体層形成工程＞
まず、上記ゲート絶縁膜形成工程でゲート絶縁膜１２ａが形成された基板全体に、スパッタリング法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体膜１３（厚さ２０ｎｍ〜１００ｎｍ程度）を成膜する。
続いて、半導体膜１３が成膜された基板全体に、例えば、プラズマＣＶＤ法により、例えば、酸化シリコン膜（厚さ５０ｎｍ〜３００ｎｍ程度）などの無機絶縁膜１４を成膜した後に、半導体膜１３及び無機絶縁膜１４の積層膜に対して、フォトリソグラフィ、四フッ化炭素ガス／酸素ガスや塩素ガス／三塩化ホウ素ガスなどを用いたドライエッチング、及びレジストの剥離洗浄を行うことにより、図１２（ｃ）に示すように、半導体層１３ｃ及びチャネル保護膜１４ｃを形成する。なお、本実施形態では、半導体膜１３に対して、ドライエッチングを行う方法を例示したが、半導体膜１３に対して、シュウ酸を用いたウエットエッチングを行ってもよい。
＜ソースドレイン形成工程＞
上記半導体層形成工程で半導体層１３ｃ及びチャネル保護膜１４ｃが形成された基板全体に、例えば、スパッタリング法により、チタン膜（厚さ２０ｎｍ〜５０ｎｍ程度）及び銅膜（厚さ１００ｎｍ〜４００ｎｍ程度）などを順に成膜した後に、その金属積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング、及びレジストの剥離洗浄を行うことにより、図１２（ｄ）に示すように、チタン膜により金属層１５ｃａ及び１５ｃｂを形成すると共に、銅膜により、ソース電極１６ｃａ及びドレイン電極１６ｃｂを形成する。なお、本実施形態では、金属層１５ｃａ及び１５ｃｂを形成するための金属膜としてチタン膜を例示したが、その金属膜は、モリブデン膜などであってもよい。また、ソース電極１６ｃａ及びドレイン電極１６ｃｂを形成するための金属膜として銅膜を例示したが、その金属膜は、アルミニウム膜、チタン膜／アルミニウム膜の積層膜、モリブデン膜／アルミニウム膜の積層膜などであってもよい。
＜第１層間絶縁膜形成工程＞
上記ソースドレイン形成工程でソース電極１６ｃａ及びドレイン電極１６ｃｂが形成された基板全体に、例えば、プラズマＣＶＤ法により、例えば、酸化シリコン膜（厚さ５０ｎｍ〜３００ｎｍ程度）などの無機絶縁膜を成膜して、第１層間絶縁膜１７ｃを形成する。
＜アニール工程＞
上記第１層間絶縁膜形成工程で第１層間絶縁膜１７ｃが形成された基板を３００℃〜４００℃程度で加熱することにより、半導体層１３ｃの特性を向上させると共に、金属層１５ｃａ及び１５ｃｂに接触する半導体層１３ｃを還元して、半導体層１３ｃに導電領域Ｅを形成する。
＜第２層間絶縁膜形成工程＞
まず、上記アニール工程で導電領域Ｅが形成された基板全体に、例えば、スピンコート法又はスリットコート法により、アクリル系の感光性樹脂を厚さ２μｍ程度に塗布し、その塗布膜に対して、露光、現像及び焼成を行うことにより、コンタクトホールを有する第２層間絶縁膜１８ｃを形成する。
続いて、第２層間絶縁膜１８ｃから露出する第１層間絶縁膜１７ｃに対して、ウエットエッチング又はドライエッチングを行うことにより、第１層間絶縁膜１７ｃにコンタクトホールを形成する。
＜画素電極形成工程＞
上記第２層間絶縁膜形成工程で第２層間絶縁膜１８ｃが形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ膜やＩＺＯ膜などの透明導電膜（厚さ１００ｎｍ程度）を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング、及びレジストの剥離洗浄を行うことにより、画素電極１９ａを形成する。
以上のようにして、本実施形態のＴＦＴ基板３０ｃを製造することができる。
以上説明したように、本実施形態のＴＦＴ５ｃ、それを備えたＴＦＴ基板３０ｃ及びその製造方法によれば、ソースドレイン形成工程において、酸化物半導体からなる半導体層１３ｃとソース電極１６ｃａ及びドレイン電極１６ｃｂとの間に半導体層１３ｃよりも還元性の高い金属層１５ｃａ及び１５ｃｂを形成し、アニール工程において、半導体層１３ｃに金属層１５ｃａ及び１５ｃｂとの接触により還元された導電領域Ｅを形成するので、半導体層１３ｃとソース電極１６ｃａ及びドレイン電極１６ｃｂとの接触抵抗を低くすることができる。また、半導体層形成工程において、半導体層１３ａにチャネル領域Ｃへの導電領域Ｅの拡散を抑制するための拡散抑制部としてチャネル保護膜１４ｃを形成するので、半導体層１３ｃのチャネル領域Ｃの導電化が抑制されることになり、ソース電極１６ｃａ及びドレイン電極１６ｃｂの短絡を抑制することができる。したがって、半導体層１３ｃに導電領域Ｅ、並びに拡散抑制部としてチャネル保護膜１４ｃを形成することにより、酸化物半導体からなる半導体層１３ｃとソース電極１６ｃａ及びドレイン電極１６ｃｂとの接触抵抗を低くすると共に、ソース電極１６ｃａ及びドレイン電極１６ｃｂの短絡を抑制することができる。
《発明の実施形態４》
図１３は、本実施形態のＴＦＴ基板３０ｄの断面図である。
上記各実施形態では、半導体層の上層にソース電極及びドレイン電極が設けられたＴＦＴ５ａ〜５ｃを備えたＴＦＴ基板３０ａ〜３０ｃ並びにそれらの製造方法を例示したが、本実施形態では、半導体層の下層にソース電極及びドレイン電極が設けられたＴＦＴ５ｄを備えたＴＦＴ基板３０ｄ並びにその製造方法を例示する。
ＴＦＴ基板３０ｄは、図１３に示すように、絶縁基板１０と、絶縁基板１０上に互いに平行に延びるように設けられた複数のゲート線１１ａと、各ゲート線１１ａの間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線（１１ｂ）と、各ゲート線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース線（１６ａ）と、各ゲート線１１ａ及び各ソース線（１６ａ）の交差部分毎、すなわち、各副画素毎にそれぞれ設けられた複数のＴＦＴ５ｄと、各ＴＦＴ５ｄを覆うように上側保護膜として設けられた第１層間絶縁膜２６ａと、第１層間絶縁膜２６ａを覆うように設けられた第２層間絶縁膜２７ａと、第２層間絶縁膜２７ａ上にマトリクス状に設けられた複数の画素電極２８ａと、各画素電極２８ａを覆うように設けられた配向膜（不図示）とを備えている。なお、ＴＦＴ基板３０ｄは、上記実施形態１のＴＦＴ基板３０ａと同様に、対向基板（４０）、液晶層（４５）及びシール材（４６）と共に、液晶表示パネル（５０）を構成するものである。
ＴＦＴ５ｄは、図１３に示すように、絶縁基板１０上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ａと、ゲート絶縁膜１２ａに金属層２１ａ及び２１ｂを介して設けられ、ゲート電極（１１ａ）に重なると共に、互いに離間するように配置されたソース電極２２ａ及びドレイン電極２２ｂと、ソース電極２２ａ及びドレイン電極２２ｂ上に設けられ、ソース電極２２ａ及びドレイン電極２２ｂの間にチャネル領域Ｃが配置された半導体層２５ａとを備えている。
金属層２１ａ及び２１ｂは、半導体層２５ａよりも還元性の高い、例えば、チタンやモリブデンなどにより構成され、図１３に示すように、半導体層２５ａの下面の一部に接触している。
ソース電極２２ａは、例えば、各ソース線（１６ａ、図２参照）が各副画素毎にＬ字状に側方に突出した部分である。
ドレイン電極２２ｂは、図１３に示すように、第１層間絶縁膜２６ａ及び第２層間絶縁膜２７ａの積層膜に形成されたコンタクトホールを介して、画素電極２８ａに接続されている。また、ドレイン電極２２ｂは、各副画素において容量線（１１ｂ、図２参照）に重なるように設けられている。
ここで、金属層２１ａ及び２１ｂ、ソース電極２２ａ、並びにドレイン電極２２ｂの各周端部の側面は、図１３に示すように、ゲート絶縁膜１２ａ側が突出するように順テーパー状に傾斜している。そして、金属層２１ａ及び２１ｂの各周端部の側面の傾斜角度は、１０°〜６０°であり、ソース電極２２ａ及びドレイン電極２２ｂの各周端部の側面の傾斜角度よりも低くなっている。
半導体層２５ａは、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体により構成されている。また、半導体層２５ａには、図１３に示すように、チャネル領域Ｃの外側の領域がゲート絶縁膜１２ａから離間するように離間部Ｐが設けられている。さらに、半導体層２５ａは、離間部Ｐの下面の一部に、図１３に示すように、金属層２１ａ及び２１ｂに接触して還元された導電領域Ｅが設けられている。また、離間部Ｐは、チャネル領域Ｃに対する導電領域Ｅの拡散を抑制するための拡散抑制部として、半導体層２５ａと金属層２１ａ及び２１ｂとの接触面積を抑制するように設けられている。
次に、本実施形態のＴＦＴ基板３０ｄを製造する方法について、図１３を用いて説明する。ここで、本実施形態の製造方法は、ゲート電極形成工程、ゲート絶縁膜形成工程、ソースドレイン形成工程、半導体層形成工程、第１層間絶縁膜形成工程、アニール工程、第２層間絶縁膜形成工程及び画素電極形成工程を備える。
＜ゲート電極形成工程＞
ガラス基板などの絶縁基板１０の基板全体に、例えば、スパッタリング法により、チタン膜（厚さ２０ｎｍ〜５０ｎｍ程度）及び銅膜（厚さ１００ｎｍ〜４００ｎｍ程度）などを順に成膜した後に、その金属積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング、及びレジストの剥離洗浄を行うことにより、ゲート電極（１１ａ）を形成する。
＜ゲート絶縁膜形成工程＞
上記ゲート電極形成工程でゲート電極（１１ａ）が形成された基板全体に、例えば、プラズマＣＶＤ法により、窒化シリコン膜（厚さ２００ｎｍ〜４００ｎｍ程度）及び酸化シリコン膜（厚さ１０ｎｍ〜１００ｎｍ程度）などを順に成膜して、ゲート絶縁膜１２ａを形成する。
＜ソースドレイン形成工程＞
上記ゲート絶縁膜形成工程でゲート絶縁膜１２ａが形成された基板全体に、例えば、スパッタリング法により、チタン膜（厚さ２０ｎｍ〜５０ｎｍ程度）及び銅膜（厚さ１００ｎｍ〜４００ｎｍ程度）などを順に成膜した後に、その金属積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング、及びレジストの剥離洗浄を行うことにより、チタン膜により金属層２１ａ及び２１ｂを形成すると共に、銅膜により、ソース電極２２ａ及びドレイン電極２２ｂを形成する。なお、本実施形態では、金属層２１ａ及び２１ｂを形成するための金属膜としてチタン膜を例示したが、その金属膜は、モリブデン膜などであってもよい。また、ソース電極２２ａ及びドレイン電極２２ｂを形成するための金属膜として銅膜を例示したが、その金属膜は、アルミニウム膜、チタン膜／アルミニウム膜の積層膜、モリブデン膜／アルミニウム膜の積層膜などであってもよい。
＜半導体層形成工程＞
まず、上記ソースドレイン形成工程でソース電極２２ａ及びドレイン電極２２ｂが形成された基板全体に、スパッタリング法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜（厚さ２０ｎｍ〜１００ｎｍ程度）を成膜し、その酸化物半導体膜に対して、フォトリソグラフィ、シュウ酸を用いたウエットエッチング、及びレジストの剥離洗浄を行うことにより、半導体層２５ａを形成する。
＜第１層間絶縁膜形成工程＞
上記半導体層形成工程で半導体層２５ａが形成された基板全体に、例えば、プラズマＣＶＤ法により、例えば、酸化シリコン膜（厚さ５０ｎｍ〜３００ｎｍ程度）などの無機絶縁膜を成膜して、第１層間絶縁膜２６ａを形成する。
＜アニール工程＞
上記第１層間絶縁膜形成工程で第１層間絶縁膜２６ａが形成された基板を３００℃〜４００℃程度で加熱することにより、半導体層２５ａの特性を向上させると共に、金属層２１ａ及び２１ｂに接触する半導体層２５ａを還元して、半導体層２５ａに導電領域Ｅを形成する。
＜第２層間絶縁膜形成工程＞
まず、上記アニール工程で導電領域Ｅが形成された基板全体に、例えば、スピンコート法又はスリットコート法により、アクリル系の感光性樹脂を厚さ２μｍ程度に塗布し、その塗布膜に対して、露光、現像及び焼成を行うことにより、コンタクトホールを有する第２層間絶縁膜２７ａを形成する。
続いて、第２層間絶縁膜２７ａから露出する第１層間絶縁膜２６ａに対して、ウエットエッチング又はドライエッチングを行うことにより、第１層間絶縁膜２６ａにコンタクトホールを形成する。
＜画素電極形成工程＞
上記第２層間絶縁膜形成工程で第２層間絶縁膜２７ａが形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ膜やＩＺＯ膜などの透明導電膜（厚さ１００ｎｍ程度）を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング、及びレジストの剥離洗浄を行うことにより、画素電極２８ａを形成する。
以上のようにして、本実施形態のＴＦＴ基板３０ｄを製造することができる。
以上説明したように、本実施形態のＴＦＴ５ｄ、それを備えたＴＦＴ基板３０ｄ及びその製造方法によれば、ソースドレイン形成工程において、ゲート絶縁膜１２ａ上に酸化物半導体よりも還元性の高い金属層２１ａ及び２１ｂを介してソース電極２２ａ及びドレイン電極２２ｂを形成し、半導体層形成工程において、ソース電極２２ａ及びドレイン電極２２ｂとの間にチャネル領域Ｃが配置された酸化物半導体からなる半導体層２５ａを形成し、アニール工程において、半導体層２５ａに金属層２１ａ及び２１ｂとの接触により還元された導電領域Ｅを形成するので、半導体層２５ａとソース電極２２ａ及びドレイン電極２２ｂとの接触抵抗を低くすることができる。また、半導体層形成工程において、チャネル領域Ｃへの導電領域Ｅの拡散を抑制するための拡散抑制部として金属層２１ａ及び２１ｂの側面に接触する離間部Ｐを半導体層２５ａに形成するので、半導体層２５ａのチャネル領域Ｃの導電化が抑制されることになり、ソース電極２２ａ及びドレイン電極２２ｂの短絡を抑制することができる。したがって、半導体層２５ａに導電領域Ｅ、及び拡散抑制部として離間部Ｐを形成することにより、酸化物半導体からなる半導体層２５ａとソース電極２２ａ及びドレイン電極２２ｂとの接触抵抗を低くすると共に、ソース電極２２ａ及びドレイン電極２２ｂの短絡を抑制することができる。
また、本実施形態のＴＦＴ５ｄ、それを備えたＴＦＴ基板３０ｄ及びその製造方法によれば、ソースドレイン形成工程を行った後に、半導体層形成工程を行うので、エッチングによるダメージや反応生成物の影響が少ない半導体層２５ａを形成することができる。
また、本実施形態のＴＦＴ５ｄ、それを備えたＴＦＴ基板３０ｄ及びその製造方法によれば、半導体層２５ａを覆うように第１層間絶縁膜２６ａが上側保護膜として設けられているので、半導体層２５ａのバックチャネル側の界面における信頼性を向上することができる。
《発明の実施形態５》
図１４は、本実施形態のＴＦＴ基板３０ｅの断面図である。
上記実施形態４では、ソース電極２２ａ及びドレイン電極２２ｂの上面及び側面に半導体層２５ａが接触するＴＦＴ５ｄを備えたＴＦＴ基板３０ｄ並びにその製造方法を例示したが、ソース電極２２ａ及びドレイン電極２２ｂの側面だけに半導体層２５ｂが接触するＴＦＴ５ｅを備えたＴＦＴ基板３０ｅ並びにその製造方法を例示する。
ＴＦＴ基板３０ｅは、図１４に示すように、絶縁基板１０と、絶縁基板１０上に互いに平行に延びるように設けられた複数のゲート線１１ａと、各ゲート線１１ａの間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線（１１ｂ）と、各ゲート線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース線（１６ａ）と、各ゲート線１１ａ及び各ソース線（１６ａ）の交差部分毎、すなわち、各副画素毎にそれぞれ設けられた複数のＴＦＴ５ｅと、各ＴＦＴ５ｅを覆うように設けられた層間絶縁膜２７ｂと、層間絶縁膜２７ｂ上にマトリクス状に設けられた複数の画素電極２８ｂと、各画素電極２８ｂを覆うように設けられた配向膜（不図示）とを備えている。なお、ＴＦＴ基板３０ｅは、上記実施形態１のＴＦＴ基板３０ａと同様に、対向基板（４０）、液晶層（４５）及びシール材（４６）と共に、液晶表示パネル（５０）を構成するものである。
ＴＦＴ５ｅは、図１４に示すように、絶縁基板１０上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ａと、ゲート絶縁膜１２ａに金属層２１ａ及び２１ｂを介して設けられ、ゲート電極（１１ａ）に重なると共に、互いに離間するように配置されたソース電極２２ａ及びドレイン電極２２ｂと、ソース電極２２ａ及びドレイン電極２２ｂの上面を覆い、且つソース電極２２ａ及びドレイン電極２２ｂの側面を露出させるように設けられた下側保護膜２４ｂと、下側保護膜２４ｂ上に設けられ、ソース電極２２ａ及びドレイン電極２２ｂの間にチャネル領域Ｃが配置された半導体層２５ｂとを備えている。
半導体層２５ｂは、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体により構成されている。また、半導体層２５ｂには、図１４に示すように、チャネル領域Ｃの外側の領域がゲート絶縁膜１２ａから離間するように離間部Ｐが設けられている。さらに、半導体層２５ｂは、離間部Ｐの下面の一部に、図１４に示すように、金属層２１ａ及び２１ｂに接触して還元された導電領域Ｅが設けられている。また、半導体層２５ｂは、図１４に示すように、下側保護膜２４ｂから露出するソース電極２２ａ及びドレイン電極２２ｂの側面だけに接触している。さらに、離間部Ｐは、チャネル領域Ｃに対する導電領域Ｅの拡散を抑制するための拡散抑制部として、半導体層２５ｂと金属層２１ａ及び２１ｂとの接触面積を抑制するように設けられている。
次に、本実施形態のＴＦＴ基板３０ｅを製造する方法について、図１４を用いて説明する。ここで、本実施形態の製造方法は、ゲート電極形成工程、ゲート絶縁膜形成工程、ソースドレイン形成工程、下側保護膜形成工程、半導体層形成工程、アニール工程、層間絶縁膜形成工程及び画素電極形成工程を備える。なお、本実施形態のゲート電極形成工程、ゲート絶縁膜形成工程及びソースドレイン形成工程は、上記実施形態４のゲート電極形成工程、ゲート絶縁膜形成工程及びソースドレイン形成工程と実質的に同じであるので、本実施形態では、それらの工程の説明を省略し、下側保護膜形成工程以降の工程について説明する。
＜下側保護膜形成工程＞
上記実施形態４のソースドレイン形成工程でソース電極２２ａ及びドレイン電極２２ｂが形成された基板全体に、例えば、プラズマＣＶＤ法により、例えば、酸化シリコン膜（厚さ５０ｎｍ〜３００ｎｍ程度）などの無機絶縁膜を成膜して、下側保護膜２４ｂを形成する。
＜半導体層形成工程＞
上記下側保護膜形成工程で下側保護膜２４ｂが形成された基板全体に、スパッタリング法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜（厚さ２０ｎｍ〜１００ｎｍ程度）を成膜し、その酸化物半導体膜に対して、フォトリソグラフィ、シュウ酸を用いたウエットエッチング、及びレジストの剥離洗浄を行うことにより、半導体層２５ｂを形成する。
＜アニール工程＞
上記半導体層形成工程で半導体層２５ｂが形成された基板を３００℃〜４００℃程度で加熱することにより、半導体層２５ｂの特性を向上させると共に、金属層２１ａ及び２１ｂに接触する半導体層２５ｂを還元して、半導体層２５ｂに導電領域Ｅを形成する。
＜層間絶縁膜形成工程＞
まず、上記アニール工程で導電領域Ｅが形成された基板全体に、例えば、スピンコート法又はスリットコート法により、アクリル系の感光性樹脂を厚さ２μｍ程度に塗布し、その塗布膜に対して、露光、現像及び焼成を行うことにより、コンタクトホールを有する層間絶縁膜２７ｂを形成する。
続いて、層間絶縁膜２７ｂから露出する下側保護膜２４ｂに対して、ウエットエッチング又はドライエッチングを行うことにより、下側保護膜２４ｂにコンタクトホールを形成する。
＜画素電極形成工程＞
上記層間絶縁膜形成工程で層間絶縁膜２７ｂが形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ膜やＩＺＯ膜などの透明導電膜（厚さ１００ｎｍ程度）を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング、及びレジストの剥離洗浄を行うことにより、画素電極２８ｂを形成する。
以上のようにして、本実施形態のＴＦＴ基板３０ｅを製造することができる。
以上説明したように、本実施形態のＴＦＴ５ｅ、それを備えたＴＦＴ基板３０ｅ及びその製造方法によれば、上記実施形態４と同様に、半導体層２５ｂに導電領域Ｅ、及び拡散抑制部として離間部Ｐを形成することにより、酸化物半導体からなる半導体層２５ｂとソース電極２２ａ及びドレイン電極２２ｂとの接触抵抗を低くすると共に、ソース電極２２ａ及びドレイン電極２２ｂの短絡を抑制することができる。
また、本実施形態のＴＦＴ５ｅ、それを備えたＴＦＴ基板３０ｅ及びその製造方法によれば、上記実施形態４と同様に、ソースドレイン形成工程を行った後に、半導体層形成工程を行うので、エッチングによるダメージや反応生成物の影響が少ない半導体層２５ｂを形成することができる。
また、本実施形態のＴＦＴ５ｅ、それを備えたＴＦＴ基板３０ｅ及びその製造方法によれば、半導体層２５ｂがソース電極２２ａ及びドレイン電極２２ｂの各側面だけに接触しているので、半導体層２５ｂの銅やアルミニウムなどによる金属汚染を抑制することができる。
《発明の実施形態６》
図１５は、本実施形態のＴＦＴ基板３０ｆの断面図である。
上記実施形態５では、半導体層２５ｂ上に有機絶縁膜が設けられたＴＦＴ５ｅを備えたＴＦＴ基板３０ｅ及びその製造方法を例示したが、半導体層２５ｂ上に無機絶縁膜が設けられたＴＦＴ５ｅを備えたＴＦＴ基板３０ｆ及びその製造方法を例示する。
ＴＦＴ基板３０ｆは、図１５に示すように、絶縁基板１０と、絶縁基板１０上に互いに平行に延びるように設けられた複数のゲート線１１ａと、各ゲート線１１ａの間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線（１１ｂ）と、各ゲート線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース線（１６ａ）と、各ゲート線１１ａ及び各ソース線（１６ａ）の交差部分毎、すなわち、各副画素毎にそれぞれ設けられた複数のＴＦＴ５ｅと、各ＴＦＴ５ｅを覆うように上側保護膜として設けられた第１層間絶縁膜２６ｃと、第１層間絶縁膜２６ｃを覆うように設けられた第２層間絶縁膜２７ｃと、第２層間絶縁膜２７ｃ上にマトリクス状に設けられた複数の画素電極２８ｃと、各画素電極２８ｃを覆うように設けられた配向膜（不図示）とを備えている。なお、ＴＦＴ基板３０ｆは、上記実施形態１のＴＦＴ基板３０ａと同様に、対向基板（４０）、液晶層（４５）及びシール材（４６）と共に、液晶表示パネル（５０）を構成するものである。
次に、本実施形態のＴＦＴ基板３０ｆを製造する方法について、図１５を用いて説明する。ここで、本実施形態の製造方法は、ゲート電極形成工程、ゲート絶縁膜形成工程、ソースドレイン形成工程、下側保護膜形成工程、半導体層形成工程、第１層間絶縁膜形成工程、アニール工程、第２層間絶縁膜形成工程及び画素電極形成工程を備える。なお、本実施形態のゲート電極形成工程、ゲート絶縁膜形成工程、ソースドレイン形成工程、下側保護膜形成工程及び半導体層形成工程は、上記実施形態５のゲート電極形成工程、ゲート絶縁膜形成工程、ソースドレイン形成工程、下側保護膜形成工程及び半導体層形成工程と実質的に同じであるので、本実施形態では、それらの工程の説明を省略し、第１層間絶縁膜形成工程以降の工程について説明する。
＜第１層間絶縁膜形成工程＞
上記実施形態５の半導体層形成工程で半導体層２５ｂが形成された基板全体に、例えば、プラズマＣＶＤ法により、例えば、酸化シリコン膜（厚さ５０ｎｍ〜３００ｎｍ程度）などの無機絶縁膜を成膜して、第１層間絶縁膜２６ｃを形成する。
＜アニール工程＞
上記第１層間絶縁膜形成工程で第１層間絶縁膜２６ｃが形成された基板を３００℃〜４００℃程度で加熱することにより、半導体層２５ｂの特性を向上させると共に、金属層２１ａ及び２１ｂに接触する半導体層２５ｂを還元して、半導体層２５ｂに導電領域Ｅを形成する。
＜第２層間絶縁膜形成工程＞
まず、上記アニール工程で導電領域Ｅが形成された基板全体に、例えば、スピンコート法又はスリットコート法により、アクリル系の感光性樹脂を厚さ２μｍ程度に塗布し、その塗布膜に対して、露光、現像及び焼成を行うことにより、コンタクトホールを有する第２層間絶縁膜２７ｃを形成する。
続いて、第２層間絶縁膜２７ｃから露出する下側保護膜２４ｂ及び第１層間絶縁膜２６ｃの積層膜に対して、ウエットエッチング又はドライエッチングを行うことにより、下側保護膜２４ｂ及び第１層間絶縁膜２６ｃの積層膜にコンタクトホールを形成する。
＜画素電極形成工程＞
上記層間絶縁膜形成工程で第２層間絶縁膜２７ｃが形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ膜やＩＺＯ膜などの透明導電膜（厚さ１００ｎｍ程度）を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング、及びレジストの剥離洗浄を行うことにより、画素電極２８ｃを形成する。
以上のようにして、本実施形態のＴＦＴ基板３０ｆを製造することができる。
以上説明したように、本実施形態のＴＦＴ５ｅ、それを備えたＴＦＴ基板３０ｆ及びその製造方法によれば、上記実施形態４及び５と同様に、半導体層２５ｂに導電領域Ｅ、及び拡散抑制部として離間部Ｐを形成することにより、酸化物半導体からなる半導体層２５ｂとソース電極２２ａ及びドレイン電極２２ｂとの接触抵抗を低くすると共に、ソース電極２２ａ及びドレイン電極２２ｂの短絡を抑制することができる。
また、本実施形態のＴＦＴ５ｅ、それを備えたＴＦＴ基板３０ｆ及びその製造方法によれば、上記実施形態４及び５と同様に、ソースドレイン形成工程を行った後に、半導体層形成工程を行うので、エッチングによるダメージや反応生成物の影響が少ない半導体層２５ｂを形成することができる。
また、本実施形態のＴＦＴ５ｅ、それを備えたＴＦＴ基板３０ｆ及びその製造方法によれば、上記実施形態５と同様に、半導体層２５ｂがソース電極２２ａ及びドレイン電極２２ｂの各側面だけに接触しているので、半導体層２５ｂの銅やアルミニウムなどによる金属汚染を抑制することができる。
また、本実施形態のＴＦＴ５ｅ、それを備えたＴＦＴ基板３０ｆ及びその製造方法によれば、上記実施形態４と同様に、半導体層２５ｂを覆うように第１層間絶縁膜２６ｃが上側保護膜として設けられているので、半導体層２５ｂのバックチャネル側の界面における信頼性を向上することができる。
《発明の実施形態７》
図１６は、本実施形態のＴＦＴ基板３０ｇの断面図である。
上記実施形態４〜６では、金属層２１ａ及び２１ｂの各周端部の側面と、ソース電極２２ａ及びドレイン電極２２ｂの各周端部の側面とが連続するＴＦＴを備えたＴＦＴ基板３０ｄ〜３０ｆ並びにその製造方法を例示したが、本実施形態では、金属層２１ａｇ及び２１ｂｇの各周端部の側面と、ソース電極２２ａｇ及びドレイン電極２２ｂｇの各周端部の側面とが連続しないＴＦＴ５ｇを備えたＴＦＴ基板３０ｇ並びにその製造方法を例示する。
ＴＦＴ基板３０ｇは、図１６に示すように、絶縁基板１０と、絶縁基板１０上に互いに平行に延びるように設けられた複数のゲート線１１ａと、各ゲート線１１ａの間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線（１１ｂ）と、各ゲート線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース線（１６ａ）と、各ゲート線１１ａ及び各ソース線（１６ａ）の交差部分毎、すなわち、各副画素毎にそれぞれ設けられた複数のＴＦＴ５ｇと、各ＴＦＴ５ｇを覆うように設けられた第１層間絶縁膜２６ｄと、第１層間絶縁膜２６ｄを覆うように設けられた第２層間絶縁膜２７ｄと、第２層間絶縁膜２７ｄ上にマトリクス状に設けられた複数の画素電極２８ａと、各画素電極２８ａを覆うように設けられた配向膜（不図示）とを備えている。なお、ＴＦＴ基板３０ｇは、上記実施形態１のＴＦＴ基板３０ａと同様に、対向基板（４０）、液晶層（４５）及びシール材（４６）と共に、液晶表示パネル（５０）を構成するものである。
ＴＦＴ５ｇは、図１６に示すように、絶縁基板１０上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ａと、ゲート絶縁膜１２ａに金属層２１ａｇ及び２１ｂｇを介して設けられ、ゲート電極（１１ａ）に重なると共に、互いに離間するように配置されたソース電極２２ａｇ及びドレイン電極２２ｂｇと、ソース電極２２ａｇ及びドレイン電極２２ｂｇ上に設けられ、ソース電極２２ａｇ及びドレイン電極２２ｂｇの間にチャネル領域Ｃが配置された半導体層２５ｃとを備えている。
金属層２１ａｇ及び２１ｂｇは、半導体層２５ｃよりも還元性の高い、例えば、チタンやモリブデンなどにより構成され、図１６に示すように、半導体層２５ａの下面の一部に接触している。
ソース電極２２ａｇは、例えば、各ソース線（１６ａ、図２参照）が各副画素毎にＬ字状に側方に突出した部分である。
ドレイン電極２２ｂｇは、図１６に示すように、第１層間絶縁膜２６ｄ及び第２層間絶縁膜２７ｄの積層膜に形成されたコンタクトホールを介して、画素電極２８ａに接続されている。また、ドレイン電極２２ｂｇは、各副画素において容量線（１１ｂ、図２参照）に重なるように設けられている。
ここで、金属層２１ａｇ及び２１ｂｇ、ソース電極２２ａｇ、並びにドレイン電極２２ｂｇの各周端部の側面は、図１６に示すように、ゲート絶縁膜１２ａ側が突出するように順テーパー状に傾斜している。また、金属層２１ａｇ及び２１ｂｇの各周端部は、ソース電極２２ａｇ及びドレイン電極２２ｂｇの各周端部よりも突出している。ここで、金属層２１ａｇ及び２１ｂｇの各周端部がソース電極２２ａｇ及びドレイン電極２２ｂｇの各周端部からそれぞれ突出する長さＬｂ（図１６参照）は、０．０５μｍ〜０．５μｍである。なお、長さＬｂが０．０５μｍ未満の場合には、上記実施形態４のＴＦＴ基板３０ｄと同等のコンタクト特性を有することになり、長さＬｂが０．５μｍを超える場合には、ソース電極２２ａｇ及びドレイン電極２２ｂｇが短絡した状態になるおそれがある。
半導体層２５ｃは、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体により構成されている。また、半導体層２５ｃには、図１６に示すように、チャネル領域Ｃの外側の領域がゲート絶縁膜１２ａから離間するように離間部Ｐが設けられている。さらに、半導体層２５ａは、離間部Ｐの下面の一部に、図１６に示すように、金属層２１ａｇ及び２１ｂｇに接触して還元された導電領域Ｅが設けられている。また、離間部Ｐは、チャネル領域Ｃに対する導電領域Ｅの拡散を抑制するための拡散抑制部として、半導体層２５ｃと金属層２１ａｇ及び２１ｂｇとの接触面積を抑制するように設けられている。
ＴＦＴ基板３０ｇは、上記実施形態４のソースドレイン形成工程において、チタン膜及び銅膜などを順に成膜した後に、その金属積層膜に対するフォトリソグラフィ、上層の銅膜に対する過酸化水素の混酸を用いたウエットエッチング、下層のチタン膜に対するドライエッチング、及びレジストの剥離洗浄を行い、金属層２１ａｇ及び２１ｂｇ、ソース電極２２ａｇ、並びにドレイン電極２２ｂｇを形成し、その後、半導体層２５ｃ、第１層間絶縁膜２６ｄ、第２層間絶縁膜２７ｄ及び画素電極２８ａを適宜形成することにより、製造することができる。なお、本実施形態では、銅膜によりソース電極２２ａｇ及びドレイン電極２２ｂｇを形成する方法を例示したが、アルミニウム膜によりソース電極２２ａｇ及びドレイン電極２２ｂｇを形成する場合には、リン酸、酢酸及び硝酸の混酸を用いてアルミニウム膜に対してウエットエッチングを行えばよい。
以上説明したように、本実施形態のＴＦＴ５ｇ、それを備えたＴＦＴ基板３０ｇ及びその製造方法によれば、上記実施形態４〜６と同様に、半導体層２５ｃに導電領域Ｅ、及び拡散抑制部として離間部Ｐを形成することにより、酸化物半導体からなる半導体層２５ｃとソース電極２２ａｇ及びドレイン電極２２ｂｇとの接触抵抗を低くすると共に、ソース電極２２ａｇ及びドレイン電極２２ｂｇの短絡を抑制することができる。
また、本実施形態のＴＦＴ５ｇ、それを備えたＴＦＴ基板３０ｇ及びその製造方法によれば、上記実施形態４〜６と同様に、ソースドレイン形成工程を行った後に、半導体層形成工程を行うので、エッチングによるダメージや反応生成物の影響が少ない半導体層２５ｃを形成することができる。
また、本実施形態のＴＦＴ５ｇ、それを備えたＴＦＴ基板３０ｇ及びその製造方法によれば、上記実施形態４及び６と同様に、半導体層２５ｃを覆うように第１層間絶縁膜２６ｄが上側保護膜として設けられているので、半導体層２５ｃのバックチャネル側の界面における信頼性を向上することができる。
また、本実施形態のＴＦＴ５ｇ、それを備えたＴＦＴ基板３０ｇ及びその製造方法によれば、ソースドレイン形成工程において、ソース電極２２ａｇ及びドレイン電極２２ｂｇをウエットエッチングを用いて形成するので、ソース電極２２ａｇ及びドレイン電極２２ｂｇの周端部の側面がそのゲート絶縁膜１２ａ側が突出するように傾斜して形成され、その後、ソース電極２２ａｇ及びドレイン電極２２ｂｇよりも突出するように金属層２１ａｇ及び２１ｂｇをドライエッチングを用いて形成するので、金属層２１ａｇ及び２１ｂｇとソース電極２２ａｇ及びドレイン電極２２ｂｇの積層構造における周端部を階段状に形成することができる。これにより、金属層２１ａｇ及び２１ｂｇと半導体層２５ｃとの接触面積が大きくなるので、金属層２１ａｇ及び２１ｂｇと半導体層２５ｃとの間で所望のコンタクト特性を確保し易くすることができる。
《発明の実施形態８》
図１７は、本実施形態のＴＦＴ基板３０ｈの断面図である。
上記各実施形態では、拡散抑制部が半導体層と金属層との接触面積を抑制するように構成されたＴＦＴを備えたＴＦＴ基板３０ａ〜３０ｇ及びその製造方法を例示したが、本実施形態では、拡散抑制部が導電領域Ｅにおける半導体層１３ｈの膜厚を抑制するように構成されたＴＦＴ５ｈを備えたＴＦＴ基板３０ｈ及びその製造方法を例示する。
ＴＦＴ基板３０ｈは、図１７に示すように、絶縁基板１０と、絶縁基板１０上に互いに平行に延びるように設けられた複数のゲート線１１ａと、各ゲート線１１ａの間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線（１１ｂ）と、各ゲート線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース線（１６ａ）と、各ゲート線１１ａ及び各ソース線（１６ａ）の交差部分毎、すなわち、各副画素毎にそれぞれ設けられた複数のＴＦＴ５ｈと、各ＴＦＴ５ｈを覆うように設けられた第１層間絶縁膜１７ａと、第１層間絶縁膜１７ａを覆うように設けられた第２層間絶縁膜１８ａと、第２層間絶縁膜１８ａ上にマトリクス状に設けられた複数の画素電極１９ａと、各画素電極１９ａを覆うように設けられた配向膜（不図示）とを備えている。なお、ＴＦＴ基板３０ｈは、上記実施形態１のＴＦＴ基板３０ａと同様に、対向基板（４０）、液晶層（４５）及びシール材（４６）と共に、液晶表示パネル（５０）を構成するものである。
ＴＦＴ５ｈは、図１７に示すように、絶縁基板１０上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ａと、ゲート絶縁膜１２ａ上に設けられ、ゲート電極（１１ａ）に重なるようにチャネル領域Ｃが配置された半導体層１３ｈと、半導体層１３ｈに金属層１５ａｈ及び１５ｂｈを介してそれぞれ設けられ、チャネル領域Ｃを挟んで互いに離間するように配置されたソース電極１６ａｈ及びドレイン電極１６ｂｈとを備えている。
半導体層１３ｈは、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体により構成されている。また、半導体層１３ｈには、図１７に示すように、チャネル領域Ｃにおける膜厚よりも薄くなるように第１薄膜部Ｔａ及び第２薄膜部Ｔｂが設けられている。ここで、第１薄膜部Ｔａ及び第２薄膜部Ｔｂの各側壁は、図１７に示すように、ゲート絶縁膜１２ａ側が突出するように順テーパー状に傾斜している。さらに、半導体層１３ｈは、第１薄膜部Ｔａ及び第２薄膜部Ｔｂの各側壁及び各底面に、図１７に示すように、金属層１５ａｈ及び１５ｂｈに接触して還元された導電領域Ｅが設けられている。また、第１薄膜部Ｔａ及び第２薄膜部Ｔｂは、チャネル領域Ｃに対する導電領域Ｅの拡散を抑制するための拡散抑制部として、導電領域Ｅにおける半導体層１３ｈの膜厚を抑制するように設けられている。さらに、半導体層１３ｈは、第１薄膜部Ｔａ及び第２薄膜部Ｔｂにおける膜厚がチャネル領域Ｃにおける膜厚の１／１０〜１／２になっている。ここで、半導体層１３ｈの第１薄膜部Ｔａ及び第２薄膜部Ｔｂにおける膜厚が半導体層１３ｈのチャネル領域Ｃにおける膜厚の１／１０よりも小さい場合には、上記実施形態１のＴＦＴ基板３０ａと実質的に同じ効果が得られる。また、半導体層１３ｈの第１薄膜部Ｔａ及び第２薄膜部Ｔｂにおける膜厚が半導体層１３ｈのチャネル領域Ｃにおける膜厚の１／２よりも大きい場合には、ソース電極１６ａｈ及びドレイン電極１６ｂｈが短絡した状態になるおそれがある。
半導体層１３ｈと金属層１５ａｈ及び１５ｂｈとの層間には、図１７に示すように、保護膜１４ｈが設けられている。そして、保護膜１４ｈには、図１７に示すように、第１薄膜部Ｔａに重なるように第１薄膜部Ｔａよりも平面視で大きい（大口径の）第３開口部１４ｃａが設けられていると共に、第２薄膜部Ｔｂに重なるように第２薄膜部Ｔｂよりも平面視で大きい（大口径の）第４開口部１４ｃｂが設けられている。ここで、第３開口部１４ｃａ及び第４開口部１４ｃｂの各側壁は、図１７に示すように、半導体層１３ｈ側が突出するように順テーパー状に傾斜している。そして、第３開口部１４ｃａの側壁と第１薄膜部Ｔａの側壁とは、図１７に示すように、連続している。また、第４開口部１４ｃｂの側壁と第２薄膜部Ｔｂの側壁とは、図１７に示すように、連続している。
金属層１５ａｈ及び１５ｂｈは、半導体層１３ｈよりも還元性の高い、例えば、チタンやモリブデンなどにより構成され、図１７に示すように、第１薄膜部Ｔａ及び第２薄膜部Ｔｂの各側壁及び各底面を介して、半導体層１３ｈに接触している。
ソース電極１６ａｈは、各ソース線（１６ａ、図２参照）が各副画素毎にＬ字状に側方に突出した部分である。
ドレイン電極１６ｂｈは、図１７に示すように、第１層間絶縁膜１７ａ及び第２層間絶縁膜１８ａの積層膜に形成されたコンタクトホールを介して、画素電極１９ａに接続されている。また、ドレイン電極１６ｂｈは、各副画素において容量線（１１ｂ、図２参照）に重なるように設けられている。
ＴＦＴ基板３０ｈは、上記実施形態１の半導体層形成工程において、半導体層形成層１３ａｂが形成された基板全体に、例えば、プラズマＣＶＤ法により、例えば、酸化シリコン膜などの無機絶縁膜を成膜した後に、その無機絶縁膜に対するフォトリソグラフィ及び四フッ化炭素ガス／酸素ガスを用いたドライエッチング、半導体層形成層１３ａｂに対する塩素ガス／三塩化ホウ素ガスなどを用いたドライエッチング、並びにレジストの剥離洗浄を行う際に、半導体形成層１３ａｂのドライエッチングの処理時間を短くして、半導体層１３ｈ及び保護膜１４ａを形成することにより、製造することができる。
以上説明したように、本実施形態のＴＦＴ５ｈ、それを備えたＴＦＴ基板３０ｈ及びその製造方法によれば、ソースドレイン形成工程において、酸化物半導体からなる半導体層１３ｈとソース電極１６ａｈ及びドレイン電極１６ｂｈとの間に半導体層１３ｈよりも還元性の高い金属層１５ａｈ及び１５ｂｈを形成し、アニール工程において、半導体層１３ｈに金属層ａｈ及び１５ｂｈとの接触により還元された導電領域Ｅを形成するので、半導体層１３ｈとソース電極１６ａｈ及びドレイン電極１６ｂｈとの接触抵抗を低くすることができる。また、半導体層形成工程において、半導体層１３ｈにチャネル領域Ｃへの導電領域Ｅの拡散を抑制するための拡散抑制部として、半導体層１３ｈに第１薄膜部Ｔａ及び第２薄膜部Ｔｂを形成し、ソースドレイン形成工程で形成された金属層１５ａｈ及び１５ｂｈが第１薄膜部Ｔａ及び第２薄膜部Ｔｂを介して半導体層１３ｈに接触しているので、半導体層１３ｈと金属層１５ａｈ及び１５ｂｈとの接触面積が大きいことにより、半導体層１３ｈに導電領域Ｅが過度に形成され、後工程のアニール工程で加熱されても、半導体層１３ｈの第１薄膜部Ｔａ及び第２薄膜部Ｔｂがボトルネックとなり、半導体層１３ｈにおけるチャネル領域Ｃへの導電領域Ｅの拡散が抑制され、半導体層１３ｈのチャネル領域Ｃの導電化が抑制されることになり、ソース電極１６ａｈ及びドレイン電極１６ｂｈの短絡を抑制することができる。したがって、半導体層１６ｈに導電領域Ｅ、及び拡散抑制部として第１薄膜部Ｔａ及びＴｂを形成することにより、酸化物半導体からなる半導体層１３ｈとソース電極１６ａｈ及びドレイン電極１６ｂｈとの接触抵抗を低くすると共に、ソース電極１６ａｈ及びドレイン電極１６ｂｈの短絡を抑制することができる。
なお、上記各実施形態では、表示パネルとして、液晶表示パネルを例示したが、本発明は、有機ＥＬ（Electro Luminescence）パネルなどの他の表示パネルにも適用することができる。
また、上記各実施形態では、画素電極に接続されたＴＦＴの電極をドレイン電極としたＴＦＴ基板を例示したが、本発明は、画素電極に接続されたＴＦＴの電極をソース電極と呼ぶＴＦＴ基板にも適用することができる。
また、上記各実施形態では、スイッチング素子として各副画素に設けられたＴＦＴを例示したが、本発明は、インバーター回路やシフトレジスタ回路などの電子回路にも適用することができ、これらの電子回路を各副画素のＴＦＴと同時に形成することにより、コストダウンや狭額縁化などを図ることができる。
また、上記各実施形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体の半導体層を例示したが、本発明は、Ｉｎ-Ｓｉ-Ｚｎ-Ｏ系、Ｉｎ-Ａｌ-Ｚｎ-Ｏ系、Ｓｎ−Ｓｉ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ｇａ−Ｓｉ−Ｚｎ−Ｏ系、Ｇａ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｃｕ−Ｚｎ−Ｏ系、Ｓｎ−Ｃｕ−Ｚｎ−Ｏ系、Ｚｎ−Ｏ系、Ｉｎ−Ｏ系などの酸化物半導体の半導体層にも適用することができる。
以上説明したように、本発明は、酸化物半導体からなる半導体層を用いたＴＦＴにおいて、半導体層とソース電極及びドレイン電極との接触抵抗を低くすると共に、ソース電極及びドレイン電極の短絡を抑制することができるので、液晶表示パネルや有機ＥＬ表示パネルなどの種々の表示パネルを構成するＴＦＴ基板について有用である。
Ｃ チャネル領域
Ｅ 導電領域
Ｐ 離間部（拡散抑制部）
Ｔａ 第１薄膜部（拡散抑制部）
Ｔｂ 第２薄膜部（拡散抑制部）
５ａ〜５ｅ，５ｇ，５ｈ ＴＦＴ
１０ 絶縁基板
１１ａ ゲート電極
１２ａ ゲート絶縁膜
１３ａ，１３ｃ，１３ｈ 半導体層
１３ｃａ 第１開口部（拡散抑制部）
１３ｃｂ 第２開口部（拡散抑制部）
１４ａ，１４ｂ 保護膜
１４ｃａ，１４ｃｃ 第３開口部
１４ｃｂ，１４ｃｄ 第４開口部
１４ｃ チャネル保護膜（拡散抑制部）
１５ａａ，１５ａｂ，１５ｂａ，１５ｂｂ，１５ｃａ，１５ｃｂ，１５ａｈ，１５ｂｈ 金属層
１６ａａ，１６ｂａ，１６ｃａ，１６ａｈ ソース電極
１６ａｂ，１６ｂｂ，１６ｃｂ，１６ｂｈ ドレイン電極
２１ａ，２１ａｇ，２１ｂ，２１ｂｇ 金属層
２２ａ，２２ａｇ ソース電極
２２ｂ，２２ｂｇ ドレイン電極
２４ｂ 下側保護膜
２５ａ〜２５ｃ 半導体層
２６ａ，２６ｃ，２６ｄ 第１層間絶縁膜（上側保護膜）
３０ａ〜３０ｈ ＴＦＴ基板
４０ 対向基板
４５ 液晶層（表示媒体層）
５０ 液晶表示パネル

Claims (10)

  1. 基板に設けられたゲート電極と、
    上記ゲート電極を覆うように設けられたゲート絶縁膜と、
    上記ゲート絶縁膜上に設けられ、上記ゲート電極に重なるようにチャネル領域が配置されたＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体からなる半導体層と、
    上記半導体層に該半導体層よりも還元性の高い金属層を介して設けられ、上記チャネル領域を挟んで互いに離間するように配置されたソース電極及びドレイン電極と、
    上記半導体層に設けられ、上記金属層に接触して還元された導電領域と、
    上記半導体層に設けられ、上記チャネル領域に対する上記導電領域の拡散を抑制するための拡散抑制部とを備え、
    上記拡散抑制部は、上記半導体層と上記金属層との接触面積を抑制するように構成され、
    上記金属層は、上記半導体層の上記基板と反対側に設けられ、
    上記半導体層には、該半導体層から上記ゲート絶縁膜が露出するように上記拡散抑制部をそれぞれ構成する第１開口部及び第２開口部が設けられ、
    上記金属層は、上記第１開口部及び第２開口部の各側壁を介して上記半導体層に接触している、薄膜トランジスタ。
  2. 上記半導体層と上記金属層との層間には、無機絶縁膜からなる保護膜が設けられ、
    上記保護膜には、上記第１開口部に重なるように該第１開口部よりも平面視で大きい第３開口部が設けられていると共に、上記第２開口部に重なるように該第２開口部よりも平面視で大きい第４開口部が設けられ、
    上記第１開口部の側壁と上記第３開口部の側壁とは、連続していると共に、上記第２開口部の側壁と上記第４開口部の側壁とは、連続している、請求項１に記載の薄膜トランジスタ。
  3. 上記半導体層と上記金属層との層間には、無機絶縁膜からなる保護膜が設けられ、
    上記保護膜には、上記第１開口部に重なるように該第１開口部よりも平面視で大きい第３開口部が設けられていると共に、上記第２開口部に重なるように該第２開口部よりも平面視で大きい第４開口部が設けられ、
    上記半導体層における上記第１開口部の端縁は、上記第３開口部から露出していると共に、上記半導体層における上記第２開口部の端縁は、上記第４開口部から露出している、請求項１に記載の薄膜トランジスタ。
  4. 基板に設けられたゲート電極と、
    上記ゲート電極を覆うように設けられたゲート絶縁膜と、
    上記ゲート絶縁膜上に設けられ、上記ゲート電極に重なるようにチャネル領域が配置されたＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体からなる半導体層と、
    上記半導体層に該半導体層よりも還元性の高い金属層を介して設けられ、上記チャネル領域を挟んで互いに離間するように配置されたソース電極及びドレイン電極と、
    上記半導体層に設けられ、上記金属層に接触して還元された導電領域と、
    上記半導体層に設けられ、上記チャネル領域に対する上記導電領域の拡散を抑制するための拡散抑制部とを備え、
    上記拡散抑制部は、上記半導体層と上記金属層との接触面積を抑制するように構成され、
    上記半導体層上には、該半導体層の上面を覆い、且つ該半導体層の側面を露出させるように上記拡散抑制部を構成するチャネル保護膜が形成され、
    上記金属層は、上記チャネル保護膜から露出する上記半導体層の側面に接触している、薄膜トランジスタ。
  5. 請求項１乃至４の何れか１つに記載された薄膜トランジスタが設けられた薄膜トランジスタ基板と、
    上記薄膜トランジスタ基板に対向するように設けられた対向基板と、
    上記薄膜トランジスタ基板及び対向基板の間に設けられた表示媒体層とを備えている、表示パネル。
  6. 上記表示媒体層は、液晶層である、請求項５に記載の表示パネル。
  7. 基板にゲート電極を形成するゲート電極形成工程と、
    上記ゲート電極を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    上記ゲート絶縁膜上に、上記ゲート電極に重なるようにチャネル領域が配置されたＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体からなる半導体層を形成する半導体層形成工程と、
    上記チャネル領域を挟んで互いに離間するようにソース電極及びドレイン電極を上記半導体層に該半導体層よりも還元性の高い金属層を介して形成するソースドレイン形成工程と、
    上記ソース電極及びドレイン電極が形成された基板を加熱することにより、上記金属層に接触する上記半導体層を還元して、該半導体層に導電領域を形成するアニール工程とを備え、
    上記半導体層形成工程では、上記半導体層と上記金属層との接触面積を抑制して、上記チャネル領域に対する上記導電領域の拡散を抑制するための拡散抑制部として、上記半導体層に上記ゲート絶縁膜が露出するように第１開口部及び第２開口部をそれぞれ形成する、薄膜トランジスタの製造方法。
  8. 上記半導体層を覆うように無機絶縁膜を成膜し、該無機絶縁膜に上記第１開口部に重なるように該第１開口部よりも平面視で大きい第３開口部を形成すると共に、上記第２開口部に重なるように該第２開口部よりも平面視で大きい第４開口部を形成することにより、保護膜を形成する保護膜形成工程を備え、
    上記保護膜形成工程では、上記第１開口部の側壁と上記第３開口部の側壁とが連続すると共に、上記第２開口部の側壁と第４開口部の側壁とが連続するように、上記第３開口部及び第４開口部を形成する、請求項７に記載の薄膜トランジスタの製造方法。
  9. 上記半導体層を覆うように無機絶縁膜を成膜し、該無機絶縁膜に上記第１開口部に重なるように該第１開口部よりも平面視で大きい第３開口部を形成すると共に、上記第２開口部に重なるように該第２開口部よりも平面視で大きい第４開口部を形成することにより、保護膜を形成する保護膜形成工程を備え、
    上記保護膜形成工程では、上記半導体層における上記第１開口部の端縁が上記第３開口部から露出すると共に、上記半導体層における上記第２開口部の端縁が上記第４開口部から露出するように、上記第３開口部及び第４開口部を形成する、請求項７に記載の薄膜トランジスタの製造方法。
  10. 基板にゲート電極を形成するゲート電極形成工程と、
    上記ゲート電極を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    上記ゲート絶縁膜上に、上記ゲート電極に重なるようにチャネル領域が配置されたＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体からなる半導体層を形成する半導体層形成工程と、
    上記チャネル領域を挟んで互いに離間するようにソース電極及びドレイン電極を上記半導体層に該半導体層よりも還元性の高い金属層を介して形成するソースドレイン形成工程と、
    上記ソース電極及びドレイン電極が形成された基板を加熱することにより、上記金属層に接触する上記半導体層を還元して、該半導体層に導電領域を形成するアニール工程とを備え、
    上記半導体層形成工程では、上記半導体層を形成する際に、該半導体層の上面を覆い、且つ該半導体層の側面を露出させるようにチャネル保護膜を、上記半導体層と上記金属層との接触面積を抑制して、上記チャネル領域に対する上記導電領域の拡散を抑制するための拡散抑制部として形成する、薄膜トランジスタの製造方法。
JP2013510866A 2011-04-18 2012-04-12 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法 Active JP5490314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013510866A JP5490314B2 (ja) 2011-04-18 2012-04-12 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011092418 2011-04-18
JP2011092418 2011-04-18
JP2013510866A JP5490314B2 (ja) 2011-04-18 2012-04-12 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
PCT/JP2012/002533 WO2012144165A1 (ja) 2011-04-18 2012-04-12 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP5490314B2 true JP5490314B2 (ja) 2014-05-14
JPWO2012144165A1 JPWO2012144165A1 (ja) 2014-07-28

Family

ID=47041299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013510866A Active JP5490314B2 (ja) 2011-04-18 2012-04-12 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US9190526B2 (ja)
JP (1) JP5490314B2 (ja)
KR (1) KR101597886B1 (ja)
CN (1) CN103477441B (ja)
WO (1) WO2012144165A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716292B2 (ja) * 1988-08-12 1995-02-22 株式会社テック ワイヤ駆動装置
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
JP6175740B2 (ja) * 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
TWI613813B (zh) * 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2015023161A (ja) * 2013-07-19 2015-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法ならびに電子機器
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2015087466A1 (ja) * 2013-12-10 2015-06-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
WO2015151337A1 (ja) * 2014-03-31 2015-10-08 株式会社 東芝 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法
WO2016035652A1 (ja) * 2014-09-03 2016-03-10 シャープ株式会社 金属積層膜の製造方法、半導体装置の製造方法、及び液晶表示装置の製造方法
KR102274583B1 (ko) 2014-11-27 2021-07-06 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
JP6259120B2 (ja) * 2014-11-28 2018-01-10 シャープ株式会社 半導体装置およびその製造方法
US10332968B2 (en) 2015-06-29 2019-06-25 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
TWI585954B (zh) * 2016-03-02 2017-06-01 群創光電股份有限公司 電晶體陣列基板及應用之顯示面板
TWI597830B (zh) * 2016-05-13 2017-09-01 群創光電股份有限公司 顯示裝置
CN106098560B (zh) * 2016-06-22 2019-03-12 深圳市华星光电技术有限公司 顶栅型薄膜晶体管的制作方法
CN107146818B (zh) * 2017-06-27 2020-02-18 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
JP7022592B2 (ja) * 2018-01-11 2022-02-18 株式会社ジャパンディスプレイ 表示装置
CN110596974B (zh) * 2018-06-12 2022-04-15 夏普株式会社 显示面板和显示装置
JP6689434B1 (ja) 2019-02-06 2020-04-28 昭和電工株式会社 感光性樹脂組成物、有機ｅｌ素子隔壁、及び有機ｅｌ素子
US11476282B2 (en) * 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
CN111029342B (zh) * 2019-11-07 2024-04-16 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
KR20220019883A (ko) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 디스플레이 장치
CN115377208A (zh) * 2021-05-20 2022-11-22 合肥京东方显示技术有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板和装置
WO2023092562A1 (zh) * 2021-11-29 2023-06-01 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04275436A (ja) * 1991-03-04 1992-10-01 Nec Corp Ｓｏｉｍｏｓトランジスタ
JP2010041058A (ja) * 2008-08-06 2010-02-18 Samsung Electronics Co Ltd 薄膜トランジスタ基板とその製造方法
JP2010045390A (ja) * 2004-09-02 2010-02-25 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010161373A (ja) * 2009-01-12 2010-07-22 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置
JP2010206187A (ja) * 2009-02-06 2010-09-16 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011009719A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011049550A (ja) * 2009-07-31 2011-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2011043300A1 (ja) * 2009-10-09 2011-04-14 シャープ株式会社 半導体装置およびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620719B1 (en) * 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
JP4630420B2 (ja) 2000-05-23 2011-02-09 ティーピーオー ホンコン ホールディング リミテッド パターン形成方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101048996B1 (ko) 2009-01-12 2011-07-12 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101604480B1 (ko) 2009-02-18 2016-03-17 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101671210B1 (ko) * 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
EP2422372A1 (en) * 2009-04-24 2012-02-29 Panasonic Corporation Oxide semiconductor
KR101640812B1 (ko) 2009-05-26 2016-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
EP2256795B1 (en) * 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
US8701452B2 (en) * 2009-06-18 2014-04-22 Gary D. Foster Computer security device
KR102026603B1 (ko) * 2010-02-05 2019-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US8791463B2 (en) * 2010-04-21 2014-07-29 Sharp Kabushiki Kaisha Thin-film transistor substrate
KR101700882B1 (ko) * 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04275436A (ja) * 1991-03-04 1992-10-01 Nec Corp Ｓｏｉｍｏｓトランジスタ
JP2010045390A (ja) * 2004-09-02 2010-02-25 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010041058A (ja) * 2008-08-06 2010-02-18 Samsung Electronics Co Ltd 薄膜トランジスタ基板とその製造方法
JP2010161373A (ja) * 2009-01-12 2010-07-22 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置
JP2010206187A (ja) * 2009-02-06 2010-09-16 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011009719A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011049550A (ja) * 2009-07-31 2011-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2011043300A1 (ja) * 2009-10-09 2011-04-14 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20140018950A (ko) 2014-02-13
US9190526B2 (en) 2015-11-17
CN103477441A (zh) 2013-12-25
KR101597886B1 (ko) 2016-02-26
CN103477441B (zh) 2016-05-18
WO2012144165A1 (ja) 2012-10-26
US20140034947A1 (en) 2014-02-06
JPWO2012144165A1 (ja) 2014-07-28

Similar Documents

Publication Publication Date Title
JP5490314B2 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
US10276593B2 (en) Active matrix substrate and method for manufacturing same, display device using active matrix substrate
JP5855752B2 (ja) 半導体装置およびその製造方法
TWI546975B (zh) 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
US9680122B1 (en) Organic light emitting display device and method of manufacturing the same
US20120199891A1 (en) Semiconductor device and method for manufacturing same
KR102081107B1 (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
US20120112181A1 (en) Oxide semiconductor, thin film transistor including the same and thin film transistor display panel including the same
JP2018170326A (ja) 表示装置
TWI519879B (zh) 顯示面板及包含該顯示面板的顯示裝置
JP6513197B2 (ja) タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法
KR102169684B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2016098651A1 (ja) 半導体装置、その製造方法、および半導体装置を備えた表示装置
US10483285B2 (en) Element substrate and display device
WO2016104216A1 (ja) 半導体装置、表示装置および半導体装置の製造方法
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
WO2018061954A1 (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置
KR20160128518A (ko) 표시장치 및 그 제조방법
US20150097182A1 (en) Display Device and Method of Fabricating the Same
US9508828B2 (en) Array substrate and method of fabricating the same
US9893197B2 (en) Thin film transistor substrate, manufacturing method thereof, and liquid crystal display panel using same
CN109564916B (zh) 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法
KR20130129674A (ko) 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
US9035364B2 (en) Active device and fabricating method thereof
TWI401750B (zh) 薄膜電晶體及其製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140225

R150 Certificate of patent or registration of utility model

Ref document number: 5490314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150