CN109564916B - 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法 - Google Patents

用于电子器件的基板、显示装置、制造用于电子器件的基板的方法 Download PDF

Info

Publication number
CN109564916B
CN109564916B CN201880001624.1A CN201880001624A CN109564916B CN 109564916 B CN109564916 B CN 109564916B CN 201880001624 A CN201880001624 A CN 201880001624A CN 109564916 B CN109564916 B CN 109564916B
Authority
CN
China
Prior art keywords
layer
drain
source
light
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880001624.1A
Other languages
English (en)
Other versions
CN109564916A (zh
Inventor
张扬
苏同上
周斌
李伟
宋威
刘军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN109564916A publication Critical patent/CN109564916A/zh
Application granted granted Critical
Publication of CN109564916B publication Critical patent/CN109564916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种用于电子器件的基板，包括：绝缘层；延伸到绝缘层中的过孔；位于过孔中的遮光层；以及薄膜晶体管，其包括在遮光层上并且在过孔中的有源层。遮光层被配置为遮挡光线以免其照射在有源层上。

Description

用于电子器件的基板、显示装置、制造用于电子器件的基板的 方法
技术领域
本发明涉及显示技术，更具体地，涉及用于电子器件的基板、显示装置和制造用于电子器件的基板的方法。
背景技术
诸如液晶显示器(LCD)和有机发光二极管(OLED)的显示装置已被广泛使用。LCD和OLED显示装置使用薄膜晶体管(TFT)来控制显示面板中的像素。TFT的示例包括非晶硅TFT、多晶硅TFT、单晶硅TFT和金属氧化物TFT。薄膜晶体管可以分为顶栅型和底栅型。
发明内容
一方面，本发明提供一种用于电子器件的基板，包括：绝缘层；延伸到绝缘层中的过孔；位于过孔中的遮光层；以及薄膜晶体管，其包括在遮光层上并且在过孔中的有源层；其中，遮光层被配置为遮挡光线以免其照射在有源层上。
可选地，薄膜晶体管还包括分别连接到有源层的源极和漏极；其中源极的至少一部分与遮光层直接接触；漏极的至少一部分与遮光层直接接触；源极、漏极和遮光层形成遮光结构，该遮光结构被配置为遮挡光线以免其照射在有源层上。
可选地，源极至少包括与遮光层的第一侧面直接接触的第一源极层；漏极至少包括与遮光层的第二侧面直接接触的第一漏极层；第一源极层、第一漏极层和遮光层构成整体结构。
可选地，薄膜晶体管还包括分别连接到有源层的源极和漏极；源极包括第一源极层和第二源极层；漏极包括第一漏极层和第二漏极层。
可选地，第一源极层和第一漏极层分别位于绝缘层上，第一源极层和第一漏极中的每一个至少部分位于过孔内；第二源极层位于第一源极层的远离绝缘层的一侧；并且第二漏极层位于第一漏极层的远离绝缘层的一侧。
可选地，第一源极层、第一漏极层和遮光层位于同一层。
可选地，第一源极层、第一漏极层和遮光层具有实质上相同的厚度。
可选地，有源层包括沟道部分、源极接触部分和漏极接触部分；源极接触部分的至少一部分位于第二源极层的远离第一源极层的一侧；漏极接触部分的至少一部分位于第二漏极层的远离第一漏极层的一侧。
可选地，第一源极层和第一漏极层包括导电材料；并且遮光层包括与导电材料共同的至少一种元素。
可选地，通过等离子体处理从导电材料转换得到遮光层，并且在单个工艺中形成与第一源极层、第一漏极层和遮光层对应的图案。
可选地，第一源极层和第一漏极层包括金属材料；遮光层包括氧化等离子体处理的金属材料；氧化等离子体处理的金属材料是绝缘材料；第一源极层和第一漏极层彼此绝缘。
可选地，氧化等离子体处理的金属材料包括实质上不透明的绝缘金属氧化物材料。
可选地，遮光层至少与有源层的沟道部分直接接触，并且至少覆盖有源层的沟道部分。
可选地，所述基板还包括位于有源层和遮光层之间的绝缘膜。
可选地，第一源极层和第一漏极层中的每一个包括M1，M1为金属或合金；第二源极层和第二漏极层中的每一个包括M2，M2是金属或合金；并且遮光层包括M1Ox，其是实质上不透明的绝缘金属氧化物材料。
可选地，M1和M2相同。
可选地，M1包括铜、银和锰中的一种或其组合；M2包括铜、银、锰、铝、钼、铬、钕、镍、钽和钨中的一种或其组合。
可选地，所述基板为显示基板，该显示基板包括多个子像素；所述多个子像素中的单个子像素包括薄膜晶体管和遮光层。
另一方面，本发明提供一种显示装置，包括本文所述的显示基板或通过本文所述的方法制造的显示基板。
另一方面，本发明提供一种制造用于电子器件的基板的方法，包括：形成绝缘层；形成延伸到绝缘层中的过孔；在过孔中形成遮光层；形成薄膜晶体管；其中形成薄膜晶体管包括在遮光层上并且在过孔中形成有源层；并且遮光层形成为遮挡光线以免其照射在有源层上。
附图说明
以下附图仅是根据各种公开的实施例的用于说明性目的的示例，不旨在限制本发明的范围。
图1是示出根据本公开的一些实施例中的用于电子器件的基板的结构的示意图。
图2是示出根据本公开的一些实施例中的用于电子器件的基板的结构的示意图。
图3是示出根据本公开的一些实施例中的用于电子器件的基板的结构的示意图。
图4是示出根据本公开的一些实施例中的用于电子器件的基板的结构的示意图。
图5是示出根据本公开的一些实施例中的用于电子器件的基板的结构的示意图。
图6是示出根据本公开的一些实施例中的用于电子器件的基板的结构的示意图。
图7A至图7L示出了根据本公开的一些实施例中的制造用于电子器件的基板的过程。
具体实施方式
现在将参考以下实施例更具体地描述本公开。应注意，本文仅出于说明和描述的目的呈现了一些实施例的以下描述。其并非旨在穷举或限于所公开的精确形式。
本公开特别提供了用于电子器件的基板，显示装置和制造用于电子器件的基板的方法，其实质上消除了由于相关技术的局限和缺点而导致的问题中的一个或多个。一方面，本公开提供了一种用于电子器件的基板。在一些实施例中，用于电子器件的基板包括：绝缘层；延伸到绝缘层中的过孔；过孔中的遮光层；以及薄膜晶体管，其包括在遮光层上并且在过孔中的有源层。可选地，遮光层被配置为遮挡光线以免其照射在有源层上。
图1是示出根据本公开的一些实施例中的用于电子器件的基板的结构的示意图。参考图1，在一些实施例中，基板包括：绝缘层10；延伸到绝缘层10中的过孔V；位于过孔中的遮光层20；以及薄膜晶体管，其包括有源层30、栅极绝缘层60、栅电极70、源极40和漏极50。有源层30位于遮光层20上并且位于过孔V中。
可选地，绝缘层10是所述基板的衬底基板。可选地，参考图1，过孔V部分地延伸到绝缘层10中。可以使用各种适当的半导体材料和各种适当的制造方法来制作衬底基板。用于制作绝缘层10的适当材料的示例包括玻璃、硅、石英和诸如聚酰亚胺、聚碳酸酯、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚芳酯和纤维增强塑料的柔性材料。可选地，衬底基板是透明的衬底基板。通过使用衬底基板来形成过孔V，可以将基板制造为具有减小的厚度。
在一些实施例中，薄膜晶体管是顶栅型薄膜晶体管。栅极绝缘层60位于有源层30的远离遮光层20的一侧，并且栅电极70位于栅极绝缘层60的远离有源层30的一侧。可选地，栅极绝缘层60至少部分地位于过孔V中，例如，栅极绝缘层60的至少底侧位于绝缘层10的顶侧下方。可选地，栅极绝缘层60位于过孔V的外部，例如，栅极绝缘层60的底侧位于绝缘层10的顶侧上方。可选地，栅极绝缘层60至少部分地位于过孔V的外部，例如，栅极绝缘层60的至少顶侧位于绝缘层10的顶侧上方。可选地，栅电极70至少部分地位于过孔V中，例如，栅电极70的至少底侧位于绝缘层10的顶侧下方。可选地，栅电极70位于过孔V的外部，例如，栅电极70的底侧位于绝缘层10的顶侧上方。可选地，栅电极70至少部分地位于过孔V的外部，例如，栅电极70的至少顶侧位于绝缘层10的顶侧上方。参考图1，术语“顶侧”和“底侧”是相对于绝缘层10的相对术语。例如，层的顶侧和底侧是该层的两个相对侧，该层的顶侧是背对绝缘层10或遮光层20的一侧，该层的底侧是面对绝缘层10或遮光层20的一侧。
源极40和漏极50至少部分地位于过孔V中。可选地，源极40从过孔V外部的区域延伸到过孔V内的区域。可选地，漏极50从过孔V外部的区域延伸到过孔V内的区域。
在一些实施例中，有源层30包括沟道部分30c、源极接触部分30s和漏极接触部分30d。有源层30通过源极接触部分30s电连接到源极40，并且通过漏极接触部分30d电连接到漏极50。遮光层20至少覆盖有源层30的沟道部分30c。例如，遮光层20在绝缘层10上的正投影实质上覆盖有源层30的沟道部分30c在绝缘层10上的正投影。
在一些实施例中，源极40、漏极50和遮光层20形成遮光结构，该遮光结构被配置为遮挡光线以免其照射在有源层上。参考图1，源极40的至少一部分与遮光层20的第一侧面(例如，左侧面)直接接触，并且漏极50的至少一部分与遮光层20的第二侧面(例如，右侧面)直接接触。有源层30位于遮光层20上。因此，由源极40、漏极50和遮光层20形成的独特的遮光结构被配置为不仅遮挡来自有源层30的底侧的光，而且遮挡从侧面照射的光，以免其照射在有源层30上。
在一些实施例中，遮光层20与有源层30直接接触(例如，在其间没有任何中间结构或层)，例如，与有源层30的沟道部分30c直接接触。通过使遮光层20与有源层30直接接触，遮光层20可以更有效地遮挡光线以免其照射在有源层30上。例如，在传统的具有薄膜晶体管的基板中，遮光层通常通过缓冲层与有源层间隔开。在传统的基板中，遮光层能够遮挡外部环境光，然而，由于将有源层与遮光层间隔开的缓冲层的存在，基板内部被金属迹线和金属层反射的光线仍然可以照射在有源层上，导致薄膜晶体管的性能不稳定。当显示面板具有高的金属迹线分布密度时，例如在大尺寸有机发光二极管显示面板中，该问题变得特别成问题。通过使遮光层20与有源层30直接接触，可以使有源层30完全免受外部和内部光线的影响，从而显著提高薄膜晶体管的性能和稳定性。
在传统的基板中，遮光层通常由金属材料制成，从而形成薄膜晶体管的双栅结构。遮光层与薄膜晶体管的电极之间的电容耦合效应有时会严重影响薄膜晶体管的性能。在根据本公开的基板中，在一些实施例中，遮光层包括实质上不透明的绝缘材料。因此，在本基板中可以避免双栅结构，显著增强了薄膜晶体管的性能。
图2是示出根据本公开的一些实施例中的用于电子器件的基板的结构的示意图。参考图2，在一些实施例中，薄膜晶体管是底栅型薄膜晶体管。基板还包括衬底基板100和位于衬底基板100上的栅电极70。绝缘层10位于栅电极70的远离衬底基板100的一侧，并且绝缘层10用作薄膜晶体管的栅极绝缘层。过孔V延伸到绝缘层10中。遮光层20位于绝缘层10的远离栅电极70的一侧，并且有源层30位于遮光层20的远离栅电极70的一侧。
可以使用各种适当的绝缘材料和各种适当的制造方法来制作绝缘层10。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺在衬底上沉积绝缘材料。用于制作绝缘层10的适当绝缘材料的示例包括但不限于丙烯酸材料、硅的氧化物(SiOy)、硅的氮化物(SiNy，例如，Si3N4)、硅的氮氧化物(SiOxNy)、聚酰亚胺和其他外涂层材料。
可以使用各种适当的半导体材料和各种适当的制造方法来制作有源层30。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺将半导体材料沉积在衬底上并对其图案化。用于制作有源层30的适当半导体材料的示例包括但不限于金属氧化物(例如，ITO、IZTO、IGTO)、非晶硅、多晶硅、单晶硅、有机半导体材料等。可选地，半导体材料可以部分或全部由一种或多种金属元素、一种或多种非金属元素或其组合掺杂。
可以使用各种适当的电极材料和各种适当的制造方法来制作栅电极70、源极40和漏极50。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺将电极材料沉积在衬底上并对其图案化。用于制作栅电极70、源极40和漏极50的适当电极材料的示例包括但不限于碳纳米管、石墨烯、导电树脂、诸如铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等的各种金属和合金。
参考图1和图2，在一些实施例中，基板还包括在源极40和漏极50的远离绝缘层10的一侧的钝化层80。可以使用各种适当的绝缘材料和各种适当的制造方法来制作钝化层80。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺在衬底上沉积绝缘材料。用于制作钝化层80的适当绝缘材料的示例包括但不限于硅的氧化物(SiOy)、硅的氮化物(SiNy，例如，Si3N4)和硅的氮氧化物(SiOxNy)。
图3是示出根据本公开的一些实施例中的用于电子器件的基板的结构的示意图。参考图3，在一些实施例中，源极包括第一源极层40a和第二源极层40b，并且在一些实施例中，漏极包括第一漏极层50a和第二漏极层50b。第一源极层40a和第一漏极层50a分别位于绝缘层10上，第一源极层40a和第一漏极层50a中的每一个至少部分位于过孔V内。如图3所示，所述过孔V可选的贯穿绝缘层10。第二源极层40b位于第一源极层40a的远离绝缘层10的一侧。第二漏极层50b位于第一漏极层50a的远离绝缘层10的一侧。
在一些实施例中，源极40、漏极50和遮光层20形成遮光结构，该遮光结构被配置为遮挡光线以免其照射在有源层上。参考图3，至少第一源极层40a与遮光层20的第一侧面(例如，左侧面)直接接触，并且至少第一漏极层50a与遮光层20的侧面第二侧面(例如，右侧面)直接接触。可选地，第一源极层40a、第一漏极层50a和遮光层20构成整体结构。有源层30位于遮光层20上。因此，由源极40、漏极50和遮光层20形成的独特的遮光结构被配置为不仅遮挡来自有源层30的底侧的光，而且遮挡从侧面照射的光，以免其照射在有源层30上。
在一些实施例中，第一源极层40a位于绝缘层10上，从过孔V外部的区域延伸到过孔V内的区域；第一漏极层50a位于绝缘层10上，从过孔V外部的区域延伸到过孔V内的区域。在一些实施例中，第二源极层40b位于第一源极层40a的远离绝缘层10的一侧，从过孔V外部的区域延伸到过孔V内的区域；第二漏极层50b位于第一漏极层50a的远离绝缘层10的一侧，从过孔V外部的区域延伸到过孔V内的区域。
在一些实施例中，第一源极层40a、第一漏极层50a和遮光层20位于同一层中，例如，包括相同的材料，并且使用相同的掩膜板在单个构图工艺中制造。如本文所用，术语“同一层”是指在同一步骤中同时形成的层之间的关系。在一个示例中，第一源极层40a、第一漏极层50a和遮光层20在作为在同一材料层中执行同一构图工艺的一个或多个步骤的结果而形成时处于同一层中。在另一示例中，通过同时执行形成第一源极层40a的步骤、形成第一漏极层50a的步骤和形成遮光层20的步骤，可以在同一层中形成第一源极层40a、第一漏极层50a和遮光层20。术语“同一层”并不总是意味着层的厚度或层的高度在横截面图中是相同的。
参考图3，在一些实施例中，因为第一源极层40a、第一漏极层50a和遮光层20位于同一层，所以这三层具有大致相同的厚度。可选地，第一源极层40a、第一漏极层50a和遮光层20中的每一个的厚度在约100nm至约600nm的范围内，例如，在约100nm至约200nm的范围内、在约200nm至约300nm的范围内、在约300nm至约400nm的范围内、在约400nm至约500nm的范围内、以及在约500nm至约600nm的范围内。
可选地，第二源极层40b和第二漏极层50b中的每一个的厚度在约100nm至约600nm的范围内，例如，在约100nm至约200nm的范围内、在约200nm至约300nm的范围内、在约300nm至约400nm的范围内、在约400nm至约500nm的范围内、以及在约500nm至约600nm的范围内。
可以使用各种适当的电极材料和各种适当的制造方法来制作第一源极层40a和第一漏极层50a。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺将电极材料沉积在衬底上并对其图案化。用于制作第一源极层40a和第一漏极层50a的适当电极材料的示例包括但不限于各种金属和合金，例如铜、银、锰、铝、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，第一源极层40a和第一漏极层50a中的每一个包括铜、银和锰中的一种或其组合。
可以使用各种适当的电极材料和各种适当的制造方法来制作第二源极层40b和第二漏极层50b。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺将电极材料沉积在衬底上并对其图案化。用于制作第二源极层40b和第二漏极层50b的适当电极材料的示例包括但不限于各种金属和合金，例如铜、银、锰、铝、钼、铬、钕、镍、钽、钨、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，第二源极层40b和第二漏极层50b中的每一个包括铜、银、锰、铝、钼、铬、钕、镍、钽和钨中的一种或其组合。
可选地，第一源极层40a、第一漏极层50a、第二源极层40b和第二漏极层50b由相同的材料制成。
可选地，第一源极层和第一漏极层中的每一个包括M1，M1是金属或合金。可选地，第二源极层和第二漏极层中的每一个包括M2，M2是金属或合金。可选地，M1和M2相同。可选地，M1和M2彼此不同。
可以使用各种适当的电极材料和各种适当的制造方法来制作遮光层20。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺将遮光材料沉积在衬底上并对其图案化。在一些实施例中，遮光层20可以是由导电材料转换而来的绝缘的、实质上不透明的材料。如本文所用，术语“实质上不透明”是指可见波长范围内至少50％(例如，至少60％、至少70％、至少80％、至少90％、和至少95％)的光被遮挡或不透过遮光层20。
在一些实施例中，遮光层20包括与第一源极层40a和第一漏极层50a的金属材料共同的至少一种元素，例如，遮光层20至少包括M1，M1是金属或合金。在一些实施例中，通过用氧化处理对导电材料进行处理来形成遮光层20。可选地，遮光层包括M1Ox，M1Ox是实质上不透明的绝缘金属氧化物材料。在一些实施例中，通过用等离子体处理对导电材料进行处理来形成遮光层20，并且在单个工艺中形成与第一源极层40a、第一漏极层50a和遮光层20对应的图案。可选地，第一源极层40a和第一漏极层50a包括金属材料，遮光层20包括氧化等离子体处理的金属材料，氧化等离子体处理的金属材料是绝缘材料。在本公开中，源极和漏极彼此绝缘。例如，第一源极层40a和第一漏极层50a彼此绝缘，并且第二源极层40b和第二漏极层50b彼此绝缘。可以实践各种适当的实施方式来确保源极和漏极之间绝缘。可选地，遮光层20与第一源极层40a和第一漏极层50a间隔开(并且还与第二源极层40b和第二漏极层50b间隔开)，并且至少在与有源层接触的部分中绝缘。可选地，整个遮光层20是绝缘的。在一个示例中，整个遮光层20是绝缘的，并且遮光层20连接到第一源极层40a和第一漏极层50a(例如，作为整层)，并且第一源极层40a和第一漏极层50a通过遮光层20彼此绝缘。可选地，氧化等离子体处理的金属材料包括实质上不透明的绝缘金属氧化物材料。可选地，遮光层20至少与有源层30的沟道部分30c直接接触，并且至少覆盖有源层30的沟道部分30c。可选地，遮光层20与有源层30的沟道部分30c、源极接触部分30s和漏极接触部分30d直接接触，并且覆盖有源层30的沟道部分30c、源极接触部分30s和漏极接触部分30d。
参考图3，有源层30包括沟道部分30c、源极接触部分30s和漏极接触部分30d。在一些实施例中，源极接触部分30s的至少一部分位于第二源极层40b的远离第一源极层40a的一侧，并且漏极接触部分30d的至少一部分位于第二漏极层50b的远离第一漏极层50a的一侧。通过这种设计，可以有效地增强有源层30和源极之间的接触，以及有源层30和漏极之间的接触。
图4是示出根据本公开的一些实施例中的用于电子器件的基板的结构的示意图。参考图4，在一些实施例中，源极仅包括单层，即包括第二源极层40b，但不包括第一源极层；在一些实施例中，漏极仅包括单层，即包括第二漏极层50b，但不包括第一漏极层。遮光层20与源极(即，第二源极层40b)、有源层30和漏极(即，第二漏极层50b)的组合实质上共同延伸。可选地，遮光层20在衬底基板100上的正投影与第二源极层40b、有源层30和第二漏极层50b在衬底基板100上的正投影的组合实质上重叠。如本文所用，术语“实质上重叠”是指两个正投影至少50％(例如，至少60％、至少70％、至少80％、至少90％、至少95％、至少99％)相互重叠。可选地，遮光层20在衬底基板100上的正投影与第二源极层40b、有源层30和第二漏极层50b在衬底基板100上的正投影的组合完全重叠。
参考图4，有源层30包括沟道部分30c、源极接触部分30s和漏极接触部分30d。在一些实施例中，源极接触部分30s的至少一部分位于第二源极层40b的远离遮光层20的一侧，并且漏极接触部分30d的至少一部分位于第二漏极层50b的远离遮光层20的一侧。通过这种设计，可以有效地增强有源层30和源极之间的接触，以及有源层30和漏极之间的接触。
参考图4，在一些实施例中，遮光层20形成遮光结构，该遮光结构被配置为不仅遮挡来自有源层30的底侧的光，而且还遮挡从侧面照射的光，以免其照射在有源层30上。
图5是示出根据本公开的一些实施例中的用于电子器件的基板的结构的示意图。参考图5，有源层30的源极接触部分30s与第二源极层40b的侧面接触，并且有源层30的漏极接触部分30d与第二漏极层50b的侧面接触。可选地，有源层30、第二源极层40b和第二漏极层50b具有实质上相同的厚度。可选地，有源层30、第二源极层40b和第二漏极层50b中的每一个的厚度在约100nm至约600nm的范围内，例如，在约100nm至约200nm的范围内、在约200nm至约300nm的范围内、在约300nm至约400nm的范围内、在约400nm至约500nm的范围内、以及在约500nm至约600nm的范围内。
图6是示出根据本公开的一些实施例中的用于电子器件的基板的结构的示意图。参考图6，在一些实施例中，基板还包括位于有源层30(例如，至少有源层30的沟道部分30c)和遮光层20之间的绝缘膜20i。通过在有源层30和遮光层20之间形成绝缘膜20i，可以提高薄膜晶体管的稳定性。可选地，如图6所示，遮光层20与第一源极层40a和第一漏极层50a间隔开(例如，通过绝缘膜20i)。可选地，遮光层20与第一源极层40a和第一漏极层50a接触，但是，整个遮光层20是绝缘的。
在一些实施例中，基板是显示基板，例如，具有多个薄膜晶体管的阵列的显示面板的阵列基板，每个薄膜晶体管是本文所述的薄膜晶体管(例如，在图1至图6中描述的薄膜晶体管)。在一些实施例中，显示基板还包括多条栅线和多条数据线，用于驱动阵列基板中的图像显示。所述多个薄膜晶体管中的每一个的源极连接到多条数据线中的一条，所述多个薄膜晶体管中的每一个的栅电极连接到多条栅线中的一条。可选地，所述多个薄膜晶体管中的每一个的漏极连接到像素电极。可选地，显示基板是液晶显示基板。可选地，显示基板为有机发光二极管显示基板。可选地，显示基板是电泳显示基板。可选地，显示基板是触控基板。显示基板具有多个子像素，每个子像素包括本文所述的薄膜晶体管(例如，图1至图6中描述的薄膜晶体管)。
另一方面，本公开提供一种显示面板，其具有本文所述的显示基板或通过本文所述的方法制造的显示基板。
另一方面，本公开提供一种显示装置，其具有本文所述的显示面板，或者具有本文所述的显示基板或通过本文所述的方法制造的显示基板。可选地，显示装置是液晶显示装置。可选地，显示装置是有机发光二极管显示装置。可选地，显示装置是电泳显示装置。在一些实施例中，显示装置包括以阵列形式排布的多个子像素，该阵列具有多个行和多个列。可选地，所述多个子像素中的每一个包括至少一个本文所述的薄膜晶体管或者通过本文所述的方法制造的薄膜晶体管。适当的显示装置的示例包括但不限于电子纸、移动电话、平板电脑、电视、监视器、笔记本电脑、数码相册、GPS等。
另一方面，本公开提供了一种制造用于电子器件的基板的方法。在一些实施例中，该方法包括：形成绝缘层；形成延伸到绝缘层中的过孔；在过孔中形成遮光层；以及形成薄膜晶体管。在一些实施例中，形成薄膜晶体管的步骤包括在遮光层上并且在过孔中形成有源层。遮光层形成为遮挡光线以免其照射在有源层上。可选地，形成薄膜晶体管的步骤还包括形成分别连接到有源层的源极和漏极。
在一些实施例中，形成源极的步骤包括形成第一源极层和形成第二源极层，形成漏极的步骤包括形成第一漏极层和形成第二漏极层。可选地，第一源极层和第一漏极层分别形成在绝缘层上，第一源极层和第一漏极层中的每一个至少部分地形成在过孔内。可选地，第二源极层形成在第一源极层的远离绝缘层的一侧。可选地，第二漏极层形成在第一漏极层的远离绝缘层的一侧。
在一些实施例中，第一源极层、第一漏极层和遮光层例如使用相同的材料形成在同一层中，并且使用相同的掩膜板在单个构图工艺中形成。可选地，第一源极层、第一漏极层和遮光层形成为具有实质上相同的厚度。
在一些实施例中，有源层形成为包括沟道部分、源极接触部分和漏极接触部分。可选地，源极接触部分和漏极接触部分形成为使得源极接触部分的至少一部分位于第二源极层的远离第一源极层的一侧，并且漏极接触部分的至少一部分位于第二漏极层的远离第一漏极层的一侧。
在一些实施例中，第一源极层和第一漏极层由导电材料制成，并且遮光层由具有与导电材料共同的至少一种元素的材料制成。
在一些实施例中，形成第一源极层、第一漏极层和遮光层的步骤包括形成导电材料层，将导电材料层的与有源层的沟道部分对应的部分转换为形成遮光层，从而形成作为导电材料层的未转换的部分的第一源极层和第一漏极层。可选地，将导电材料层的一部分转换为遮光层的步骤通过等离子体处理(例如，在含氧气氛中的氧化等离子体处理)来进行。在单个工艺中形成与第一源极层、第一漏极层和遮光层对应的图案。可选地，导电材料层是金属材料层，等离子体处理是氧化等离子体处理。在氧化等离子体处理之后，遮光层形成为包括氧化等离子体处理的金属材料，其是绝缘材料。可选地，遮光层形成为与第一源极层和第一漏极层间隔开，并且至少在与待形成的有源层接触的部分中是绝缘的。可选地，实质上整个遮光层是绝缘的。可选地，氧化等离子体处理的金属材料是实质上不透明的绝缘金属氧化物材料。
在一些实施例中，在形成遮光层之后，在遮光层上形成有源层，并且有源层形成为与遮光层直接接触。遮光层形成为至少覆盖有源层的沟道部分。
在一些实施例中，在形成遮光层之后，该方法还包括在遮光层上形成绝缘膜，并且有源层形成在绝缘膜的远离遮光层的一侧。有源层和遮光层通过绝缘膜进一步绝缘。
在一些实施例中，第一源极层和第一漏极层中的每一个由M1制成，M1是金属或合金，第二源极层和第二漏极层中的每一个由M2制成，M2是金属或合金，并且遮光层形成为包括M1Ox，M1Ox是实质上不透明的绝缘金属氧化物材料。可选地，M1和M2相同。可选地，M1包括铜、银和锰中的一种或其组合。可选地，M2包括铜、银、锰、铝、钼、铬、钕、镍、钽和钨中的一种或其组合。
在一些实施例中，绝缘层形成在衬底基板上。
在一些实施例中，绝缘层是基板的衬底基板，并且过孔形成为仅部分地延伸到绝缘层中。
可选地，基板是显示基板，例如，阵列基板。可选地，形成显示基板包括形成多个薄膜晶体管的阵列。
图7A至图7L示出了根据本公开的一些实施例中的制造用于电子器件的基板的过程。参考图7A，在衬底基板100上形成绝缘层10，并且形成过孔V以延伸到绝缘层10中，例如，贯穿绝缘层10。参考图7B，在绝缘层10的远离衬底基板100的一侧形成第一导电材料层110，在第一导电材料层110的远离绝缘层10的一侧形成第二导电材料层120。参考图7C，在第二导电材料层120的远离第一导电材料层110的一侧形成第一光刻胶层90a。第一光刻胶层90a、第一导电材料层110和第二导电材料层120均形成在过孔V内的区域和过孔V外的区域中。
参考图7D，用半色调掩膜板或灰色调掩膜板M对第一光刻胶层90a进行曝光。半色调掩模板或灰色调掩膜板M包括透光区域、挡光区域和半透射区域。对曝光后的光刻胶进行显影以获得光刻胶图案，其具有与源极和漏极对应的第一部分I、与遮光层对应的第二部分II、以及位于第一部分I和第二部分II外部的第三部分III，第三部分III被完全曝光，第一部分I实质上未被曝光，第二部分II被部分曝光，在第三部分III中光刻胶材料被去除。
参考图7E，在第三部分III中光刻胶材料被去除，并且第一部分I和第二部分II中的光刻胶材料的厚度减小，从而形成第二光刻胶层90b。
参考图7F，去除第三部分III中的第一导电材料层110和第二导电材料层120的导电材料，从而形成第三导电材料层110'和第四导电材料层120'。
参考图7G，去除第二部分II中的光刻胶材料，同时保留第一部分I中的光刻胶材料，从而暴露第二部分II中的第四导电材料层120'。
参考图7H，然后蚀刻第二部分II中的暴露的导电材料，然而，在第二部分II中保留至少一些一定厚度的导电材料。例如，完全去除第二部分II中的第四导电材料层的导电材料，从而形成第二源极层40b和第二漏极层50b。在第二部分II中暴露第三导电材料层110'。
参考图7I，用氧化等离子体处理对第三导电材料层110'的暴露的导电材料进行处理，将第二部分II中的导电材料氧化成非透明的金属氧化物，从而形成第二部分II中的遮光层20，以及第一部分I中的第一源极层40a和第一漏极层50a。
参考图7J，在遮光层20的远离绝缘层10的一侧形成有源层30。
参考图7K，在有源层30的远离遮光层20的一侧形成栅极绝缘层60，并且在栅极绝缘层60的远离有源层30的一侧形成栅电极70。随后，可以使用栅电极70和栅极绝缘层60作为用于掺杂工艺的掩膜板来掺杂有源层30，从而形成沟道部分30c、源极接触部分30s和漏极接触部分30d。源极接触部分30s的至少一部分形成在第二源极层40b的远离第一源极层40a的一侧。漏极接触部分30d的至少一部分位于第二漏极层50b的远离第一漏极层50a的一侧。
参考图7L，在栅电极70、第二源极层40b和第二漏极层50b的远离衬底基板100的一侧形成钝化层80。
本制造方法总共仅需要六个掩膜板，而制作基板的传统制造方法通常需要至少八个掩膜板。因此，本制造方法提供了制造基板的简化方法。
已经出于说明和描述的目的呈现了本发明的实施例的上述描述。其并非旨在穷举或将本发明限制为所公开的确切形式或示例性实施例。因此，上述描述应当被认为是示意性的而非限制性的。显然，许多修改和变形对于本领域技术人员而言将是显而易见的。选择和描述这些实施例是为了解释本发明的原理和其最佳方式的实际应用，从而使本领域技术人员能够通过各种实施例及适用于特定用途或所构思的实施方式的各种变型来理解本发明。本发明的范围旨在由所附权利要求及其等同形式限定，其中除非另有说明，否则所有术语以其最宽的合理意义解释。因此，术语“发明”、“本发明”等不一定将权利范围限制为具体实施例，并且对本发明示例性实施例的参考不隐含对本发明的限制，并且不应推断出这种限制。本发明仅由随附权利要求的精神和范围限定。此外，这些权利要求可涉及使用跟随有名词或元素的“第一”、“第二”等术语。这种术语应当理解为一种命名方式而不应解释为对由这种命名方式修饰的元素的数量进行限制，除非已给出具体数量。所描述的任何优点和益处不一定适用于本发明的全部实施例。应当认识到的是，本领域技术人员在不脱离随附权利要求所限定的本发明的范围的情况下可以对所描述的实施例进行变型。此外，本公开中没有元件和组件是意在贡献给公众的，无论该元件或组件是否明确地记载在随附权利要求中。

Claims (16)

1.一种用于电子器件的基板，包括：
绝缘层；
过孔，其延伸到所述绝缘层中；
遮光层，其位于所述过孔中；以及
薄膜晶体管，其包括在所述遮光层上并且在所述过孔中的有源层；
其中，所述遮光层被配置为遮挡光线以免其照射在所述有源层上，所述薄膜晶体管还包括分别连接到所述有源层的源极和漏极；
其中，所述源极的至少一部分与所述遮光层直接接触；
所述漏极的至少一部分与所述遮光层直接接触；并且，所述源极至少包括与所述遮光层的第一侧面直接接触的第一源极层；所述漏极至少包括与所述遮光层的第二侧面直接接触的第一漏极层，所述遮光层包括氧化等离子体处理的金属材料；所述氧化等离子体处理的金属材料是绝缘材料，
所述第一源极层和所述第一漏极层包括导电材料；并且
所述遮光层包括与所述导电材料共同的至少一种元素；通过等离子体处理从所述导电材料转换得到所述遮光层，所述氧化等离子体处理的金属材料包括实质上不透明的绝缘金属氧化物材料；
所述基板还包括位于所述有源层和所述遮光层之间的绝缘膜。
2.根据权利要求1所述的基板，其中，
所述源极、所述漏极和所述遮光层形成遮光结构，所述遮光结构被配置为遮挡光线以免其照射在所述有源层上。
3.根据权利要求2所述的基板，其中，
所述第一源极层、所述第一漏极层和所述遮光层构成整体结构。
4. 根据权利要求1所述的基板，其中，所述薄膜晶体管还包括分别连接到所述有源层的源极和漏极；
所述源极包括第一源极层和第二源极层；并且
所述漏极包括第一漏极层和第二漏极层。
5. 根据权利要求4所述的基板，其中，所述第一源极层和所述第一漏极层分别位于所述绝缘层上，所述第一源极层和所述第一漏极中的每一个至少部分位于所述过孔内；
所述第二源极层位于所述第一源极层的远离所述绝缘层的一侧；并且
所述第二漏极层位于所述第一漏极层的远离所述绝缘层的一侧。
6.根据权利要求5所述的基板，其中，所述第一源极层、所述第一漏极层和所述遮光层位于同一层。
7.根据权利要求6所述的基板，其中，所述第一源极层、所述第一漏极层和所述遮光层具有实质上相同的厚度。
8. 根据权利要求5所述的基板，其中，所述有源层包括沟道部分、源极接触部分和漏极接触部分；
所述源极接触部分的至少一部分位于所述第二源极层的远离所述第一源极层的一侧；并且
所述漏极接触部分的至少一部分位于所述第二漏极层的远离所述第一漏极层的一侧。
9.根据权利要求8所述的基板，其中，在单个工艺中形成与所述第一源极层、所述第一漏极层和所述遮光层对应的图案。
10.根据权利要求9所述的基板，其中，所述第一源极层和所述第一漏极层包括金属材料；
所述第一源极层和所述第一漏极层彼此绝缘。
11. 根据权利要求4至10中任一项所述的基板，其中，所述第一源极层和所述第一漏极层中的每一个包括M1，M1为金属或合金；
所述第二源极层和所述第二漏极层中的每一个包括M2，M2是金属或合金；并且
所述遮光层包括M1Ox，M1Ox是实质上不透明的绝缘金属氧化物材料。
12. 根据权利要求11所述的基板，其中，M1和M2相同。
13.根据权利要求11所述的基板，其中，M1包括铜、银和锰中的一种或其组合；并且
M2包括铜、银、锰、铝、钼、铬、钕、镍、钽和钨中的一种或其组合。
14.根据权利要求1至10中任一项所述的基板，其中，所述基板为显示基板，所述显示基板包括多个子像素；并且
所述多个子像素中的单个子像素包括所述薄膜晶体管和所述遮光层。
15.一种显示装置，包括根据权利要求14所述的显示基板。
16.一种制造用于电子器件的基板的方法，包括：
形成绝缘层；
形成延伸到所述绝缘层中的过孔；
在所述过孔中形成遮光层；
形成薄膜晶体管；
其中形成所述薄膜晶体管包括在所述遮光层上并且在所述过孔中形成有源层；并且
所述遮光层形成为遮挡光线以免其照射在所述有源层上；其中，
所述薄膜晶体管还包括分别连接到所述有源层的源极和漏极；
其中，所述源极的至少一部分与所述遮光层直接接触；
所述漏极的至少一部分与所述遮光层直接接触；并且，所述源极至少包括与所述遮光层的第一侧面直接接触的第一源极层；所述漏极至少包括与所述遮光层的第二侧面直接接触的第一漏极层，所述遮光层包括氧化等离子体处理的金属材料；所述氧化等离子体处理的金属材料是绝缘材料，
所述第一源极层和所述第一漏极层包括导电材料；并且
所述遮光层包括与所述导电材料共同的至少一种元素；通过等离子体处理从所述导电材料转换得到所述遮光层，所述氧化等离子体处理的金属材料包括实质上不透明的绝缘金属氧化物材料；
所述基板还包括位于所述有源层和所述遮光层之间的绝缘膜。
CN201880001624.1A 2018-10-12 2018-10-12 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法 Active CN109564916B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/110017 WO2020073308A1 (en) 2018-10-12 2018-10-12 Substrate for electronic device, display apparatus, method of fabricating substrate for electronic device

Publications (2)

Publication Number Publication Date
CN109564916A CN109564916A (zh) 2019-04-02
CN109564916B true CN109564916B (zh) 2022-06-28

Family

ID=65872623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880001624.1A Active CN109564916B (zh) 2018-10-12 2018-10-12 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法

Country Status (3)

Country Link
US (1) US11239260B2 (zh)
CN (1) CN109564916B (zh)
WO (1) WO2020073308A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400811B (zh) * 2019-08-30 2021-12-17 合肥鑫晟光电科技有限公司 阵列基板和显示装置
CN112599604B (zh) * 2020-12-11 2022-09-27 北海惠科光电技术有限公司 一种薄膜晶体管及其制作方法、显示面板
CN117995909A (zh) * 2024-04-07 2024-05-07 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367165A (zh) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及显示器
CN103809320A (zh) * 2012-11-12 2014-05-21 乐金显示有限公司 液晶显示设备的阵列基板以及制造该阵列基板的方法
CN107507867A (zh) * 2017-08-24 2017-12-22 京东方科技集团股份有限公司 顶栅自对准薄膜晶体管层叠结构及其制作方法
CN108573956A (zh) * 2018-04-17 2018-09-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2018184403A1 (en) * 2017-04-06 2018-10-11 Boe Technology Group Co., Ltd. Thin-film transistor, manufacturing method thereof, array substrate and display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101339001B1 (ko) 2012-07-04 2013-12-09 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 제조방법
CN103811503A (zh) * 2014-02-19 2014-05-21 合肥鑫晟光电科技有限公司 阵列基板及制备方法、显示面板
CN104465675B (zh) 2014-12-31 2017-08-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、液晶面板以及液晶显示器
CN107302032B (zh) 2017-06-19 2020-05-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103809320A (zh) * 2012-11-12 2014-05-21 乐金显示有限公司 液晶显示设备的阵列基板以及制造该阵列基板的方法
CN103367165A (zh) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及显示器
WO2018184403A1 (en) * 2017-04-06 2018-10-11 Boe Technology Group Co., Ltd. Thin-film transistor, manufacturing method thereof, array substrate and display device
CN107507867A (zh) * 2017-08-24 2017-12-22 京东方科技集团股份有限公司 顶栅自对准薄膜晶体管层叠结构及其制作方法
CN108573956A (zh) * 2018-04-17 2018-09-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US11239260B2 (en) 2022-02-01
US20210335848A1 (en) 2021-10-28
CN109564916A (zh) 2019-04-02
WO2020073308A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
JP4139346B2 (ja) 平板表示装置及びその製造方法
US9711542B2 (en) Method for fabricating display panel
KR101446249B1 (ko) 반도체장치 제조방법
JP4215068B2 (ja) 電気光学装置および電子機器
US8018013B2 (en) Pixel structure and method for manufacturing thereof
US11374074B2 (en) Display panel, display apparatus, and method of fabricating the display panel
KR20180076661A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
WO2016061940A1 (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
KR20100045938A (ko) 반도체 장치의 제작 방법
TWI519879B (zh) 顯示面板及包含該顯示面板的顯示裝置
CN109564916B (zh) 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法
US11133488B2 (en) Display substrate, display apparatus, and method of fabricating display substrate having enclosure ring in buffer area
WO2017177734A1 (zh) 阵列基板、制造方法以及显示面板和电子装置
US8187929B2 (en) Mask level reduction for MOSFET
WO2019242600A1 (zh) 有机电致发光显示面板、其制作方法及显示装置
US11450773B2 (en) Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor
US20180053788A1 (en) Backplane for display device and method of manufacturing the same
JP2010040848A (ja) 液晶表示装置
US7738049B2 (en) Active device array substrate, electro-optical apparatus and method for fabricating the same
US8519393B2 (en) Thin film transistor array panel and manufacturing method thereof
CN109937484B (zh) 薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法
US8021972B1 (en) Method of manufacturing array substrate
CN105206616B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示装置
CN113690180B (zh) 阵列基板及制作方法
JP2010114160A (ja) 半導体素子およびその製造方法並びに表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant