CN107507867A - 顶栅自对准薄膜晶体管层叠结构及其制作方法 - Google Patents
顶栅自对准薄膜晶体管层叠结构及其制作方法 Download PDFInfo
- Publication number
- CN107507867A CN107507867A CN201710735365.2A CN201710735365A CN107507867A CN 107507867 A CN107507867 A CN 107507867A CN 201710735365 A CN201710735365 A CN 201710735365A CN 107507867 A CN107507867 A CN 107507867A
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- film transistor
- grid
- aligned thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 61
- 238000010276 construction Methods 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 91
- 238000002161 passivation Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 238000012216 screening Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical group [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000000475 sunscreen effect Effects 0.000 claims description 4
- 239000000516 sunscreening agent Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 238000004062 sedimentation Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 15
- 239000002184 metal Substances 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 235000014692 zinc oxide Nutrition 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000011149 active material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- -1 indium gallium zinc oxide indium gallium zinc oxides Chemical class 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003340 mental effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011513 prestressed concrete Substances 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Abstract
本发明公开一种顶栅自对准薄膜晶体管层叠结构及其制作方法，顶栅自对准薄膜晶体管层叠结构包括衬底、遮光材料层、有源层以及依次设于有源层之上的栅极介质层、栅极层、钝化层和源漏极层。遮光材料层设于衬底之上且形成有凹槽结构。有源层设于凹槽结构的槽底。本发明利用遮光材料层的凹槽结构完全避免了底光照对器件电学特性的影响，提高器件的光照稳定性。另外，与现有具有金属遮光层的器件相比，本发明进一步避免了金属遮光层对器件电学特性的影响，保证了像素电路中驱动管与开关晶体管的特性一致性。本发明结构简单，降低了生产成本，同时也提高了开口率。
Description
技术领域
本发明涉及顶栅自对准薄膜晶体管层叠结构及其制作方法。
背景技术
由于顶栅自对准薄膜晶体管的栅电极(Gate)和源漏电极(SD)不存在交叠区域，因此具有较小的寄生电容，减小了RC电路延迟，反映到像素电路中即具有更高的开关速度，从而容易实现较高分辨率的OLED显示。因此，业内对顶栅自对准结构的薄膜晶体管(ThinFilm Transistor，简称TFT)器件展开了相关研究。
然而，对于普遍使用的氧化物薄膜晶体管(Oxide Thin Film Transistor，简称Oxide TFT)而言，由于氧化物(Oxide)本身对光照比较敏感，在光照下Oxide TFT的电学特性会发生变化，而采用顶栅(Top gate)结构的Oxide TFT，由于缺少了底栅对有源层(Active)的遮挡作用，TFT的阈值电压容易发生较大漂移，应用在OLED像素电路中容易造成画面显示的诸多问题。例如残像、线缺陷等。
为了解决上述问题，参阅图1，图1代表性地示出了一种现有顶栅自对准薄膜晶体管层叠结构的示意图。如图1所示，该层叠结构主要包括依次设置的衬底101、有源层103、栅极介质层104、栅极层105、钝化层106和源漏极层107。在制作上述顶栅自对准薄膜晶体管时，通常在衬底101上制作一层金属遮光层102(Shield Mental)以起到挡光的作用，且金属遮光层102和源漏极层107的SD端的低电位相连，防止金属上产生感应电荷对TFT特性造成影响。但是实际情况是，增加的金属遮光层102并不能将光完全遮挡住，导致器件在光照下的阈值电压漂移比较大。
发明内容
本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种光照稳定性较佳且避免对薄膜晶体管特性产生影响的顶栅自对准薄膜晶体管层叠结构。
本发明的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种上述顶栅自对准薄膜晶体管的制作方法。
为实现上述目的，本发明采用如下技术方案：
根据本发明的一个方面，提供一种顶栅自对准薄膜晶体管层叠结构，其中，所述顶栅自对准薄膜晶体管层叠结构包括衬底、遮光材料层、有源层以及依次设于所述有源层之上的栅极介质层、栅极层、钝化层和源漏极层。所述遮光材料层设于所述衬底之上且形成有凹槽结构。所述有源层设于所述凹槽结构的槽底。
根据本发明的其中一个实施方式，所述栅极介质层和栅极层位于所述凹槽结构的槽腔中。和/或，所述钝化层和源漏极层部分位于所述凹槽结构的槽腔中。
根据本发明的其中一个实施方式，所述遮光材料层的材质为有机遮光材料或无机遮光材料。
根据本发明的其中一个实施方式，所述有源层的材质为氧化锌基材料。
根据本发明的其中一个实施方式，所述栅极介质层的材质为氧化硅、氮化硅、氮氧化硅。
根据本发明的其中一个实施方式，所述栅极层的材质为钼、铝、钛、金、铜、铪或钽。
根据本发明的其中一个实施方式，所述钝化层的材质为氧化硅、氮化硅或氮氧化硅。
根据本发明的另一个方面，提供一种顶栅自对准薄膜晶体管制作方法，其中，包括以下步骤：
在衬底之上沉积一层遮光材料层，并对遮光材料层进行图案化工艺而形成凹槽结构；
在凹槽结构的槽底之上形成有源层并进行图案化工艺；
在有源层之上依次形成栅极介质层和栅极层，并对有源层进行导体化处理；
在栅极层之上形成钝化层；以及
在钝化层之上形成源漏极层。
根据本发明的其中一个实施方式，栅极介质层和栅极层的形成包括以下步骤：
在有源层之上依次连续沉积栅极介质材料和栅极材料；
对栅极材料进行图案化工艺而形成栅极层；以及
以栅极层为掩膜对栅极介质材料进行刻蚀而形成栅极介质层。
根据本发明的其中一个实施方式，钝化层的形成包括以下步骤：
在栅极层之上沉积钝化材料；以及
对钝化材料进行图案化工艺而形成供源漏极层设置的孔。
由上述技术方案可知，本发明提出的顶栅自对准薄膜晶体管层叠结构及其制作方法的优点和积极效果在于：
本发明提出的顶栅自对准薄膜晶体管层叠结构及其制作方法，通过在衬底上设置一层遮光材料层，并图案化形成凹槽结构，然后再以此制备顶栅自对准结构的薄膜晶体管。据此，本发明利用遮光材料层的凹槽结构完全避免了底光照对器件电学特性的影响，提高器件的光照稳定性。另外，与现有具有金属遮光层的器件相比，本发明进一步避免了金属遮光层对器件电学特性的影响，保证了像素电路中驱动管与开关晶体管的特性一致性。本发明结构简单，降低了生产成本，同时也提高了开口率。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是一种现有顶栅自对准薄膜晶体管层叠结构的示意图；
图2是根据一示例性实施方式示出的一种顶栅自对准薄膜晶体管层叠结构的示意图；
图3是图2示出的顶栅自对准薄膜晶体管层叠结构工艺图一。
图4是图2示出的顶栅自对准薄膜晶体管层叠结构工艺图二；
图5是图2示出的顶栅自对准薄膜晶体管层叠结构工艺图三；
图6是图2示出的顶栅自对准薄膜晶体管层叠结构工艺图四；
图7是图2示出的顶栅自对准薄膜晶体管层叠结构工艺图五。
其中，附图标记说明如下：
101.衬底；
102.金属遮光层；
103.有源层；
104.栅极介质层；
105.栅极层；
106.钝化层；
107.源漏极层；
201.衬底；
202.遮光材料层；
2021.凹槽结构；
203.有源层；
204.栅极介质层；
205.栅极层；
206.钝化层；
207.源漏极层。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本发明的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构、系统和步骤。应理解，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“底部”、“之中”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
顶栅自对准薄膜晶体管层叠结构实施方式
参阅图2，其代表性地示出了本发明提出的顶栅自对准薄膜晶体管层叠结构的示意图。在该示例性实施方式中，本发明提出的顶栅自对准薄膜晶体管层叠结构是以具有顶栅自对准薄膜晶体管结构的OLED产品为例进行说明。本领域技术人员容易理解的是，为将本发明的相关设计应用于其他类似的显示产品中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本发明提出的顶栅自对准薄膜晶体管层叠结构的原理的范围内。
如图2所示，在本实施方式中，本发明提出的顶栅自对准薄膜晶体管层叠结构，主要包括衬底201、遮光材料层202、有源层203、栅极介质层204、栅极层205、钝化层206和源漏极层207。以下结合附图，对本发明提出的顶栅自对准薄膜晶体管层叠结构的各主要组成部分的结构或材质进行详细说明。
如图2所示，在本实施方式中，衬底201作为层叠结构的底面，其可优选为现有OLED产品中应用的多种玻璃衬底。在其他实施方式中，衬底201亦可采用其他结构或材质的现有结构，并不以本实施方式为限。
如图2所示，在本实施方式中，遮光材料层202设置在衬底201之上且形成有凹槽结构2021。具体而言，遮光材料层202在衬底201上的形成可以通过沉积一层遮光材料的方式实现。并且，将遮光材料沉积于衬底201之上后，再对遮光材料进行图案化工艺，从而形成具有凹槽结构2021的遮光材料层202。
进一步地，在本实施方式中，形成遮光材料层202的遮光材料的材质可以优选为有机遮光材料或无机遮光材料。另外，当遮光材料层202采用有机遮光材料(例如BM材料)时，遮光材料层202的厚度可达到2.7μm，如此将薄膜晶体管形成在凹槽结构2021中时，源漏极层207在栅极层205上的走线段差至少可减小0.7μm，有利于提升产品良率。另外，相比与现有金属遮光层与S端短接，采用具有凹槽结构2021的有机遮光材料的遮光材料层202时，无需再接电位，且没有寄生电容产生。
更进一步地，遮光材料的材质可以采用例如二氧化钛或硅胶等，并不以此为限。
如图2所示，在本实施方式中，有源层203设置在遮光材料层202的凹槽结构2021的槽底。并且，栅极介质层204和栅极层205依次设置在有源层203之上，并均位于凹槽结构2021的槽腔中。在其他实施方式中，根据有源层203、栅极介质层204和栅极层205各自所需的层叠厚度或其他设计需要，栅极介质层204和栅极层205并不限于完全位于凹槽结构2021的槽腔中。例如，栅极层205的一部分位于凹槽结构2021的槽腔中，而另一部分露出于凹槽结构2021的槽口。
进一步地，在本实施方式中，有源层203的材质可以优选为氧化锌基材料。更进一步地，有源层203的材质可以采用IGZO(indium gallium zinc oxide铟镓锌氧化物)薄膜材料，并不以此为限。
进一步地，在本实施方式中，栅极介质层204的材质可以优选为氧化硅、氮化硅或氮氧化硅等。在其他实施方式中，栅极介质层204的材质亦可以采用其他种类的绝缘材料，并不以本实施方式为限。
进一步地，在本实施方式中，栅极层205的材质可以优选为钼、铝、钛、金、铜、铪或钽等。在其他实施方式中，栅极层205的材质亦可以采用显示器件常用的其他种类的金属，并不以本实施方式为限。
如图2所示，在本实施方式中，钝化层206和源漏极层207依次设置在栅极层205之上，且钝化层206和源漏极层207部分位于凹槽结构2021的槽腔中。具体而言，基于本实施方式中栅极层205的图案化工艺和对栅极介质层204的刻蚀，栅极层205与栅极介质层204对应的图案尺寸小于下方的有源层203尺寸，即小于凹槽结构2021的槽腔(槽底)的尺寸，因此设置在栅极层205之上的钝化层206的一部分是设置在处于栅极介质层204覆盖范围之外的有源层203之上，即钝化层206的该部分是位于凹槽结构2021的槽腔之内。类似地，基于本实施方式中，钝化层206的该部分进一步开设有供源漏极层207设置的孔，因此源漏极伸入钝化层206的部分是位于凹槽结构2021的槽腔之内。在其他实施方式中，根据有层叠结构各层所需的层叠厚度或其他设计需要，钝化层206和源漏极层207与凹槽结构2021的关系亦不限于本实施方式中的上述设计。
进一步地，在本实施方式中，钝化层206的材质可以优选为氧化硅、氮化硅或氮氧化硅。在其他实施方式中，钝化层206的材质亦可以采用其他种类的绝缘材料，并不以本实施方式为限。
在此应注意，附图中示出而且在本说明书中描述的顶栅自对准薄膜晶体管层叠结构仅仅是能够采用本发明原理的许多种层叠结构中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的层叠结构的任何细节或层叠结构的任何部件。
顶栅自对准薄膜晶体管制作方法实施方式
参阅图3至图7，分别代表性地示出了本发明提出的顶栅自对准薄膜晶体管制作方法中部分工艺下的层叠结构的工艺图。在该示例性实施方式中，本发明提出的顶栅自对准薄膜晶体管制作方法是以制作所述的顶栅自对准薄膜晶体管层叠结构为例进行说明。本领域技术人员容易理解的是，为将本发明的制作方法应用于其他类似的显示产品的制作中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本发明提出的顶栅自对准薄膜晶体管制作方法的原理的范围内。
在本实施方式中，本发明提出的顶栅自对准薄膜晶体管制作方法主要包括以下步骤：
在衬底201之上沉积一层遮光材料层202，并对遮光材料层202进行图案化工艺而形成凹槽结构2021；
在凹槽结构2021的槽底之上形成有源层203并进行图案化工艺；
在有源层203之上依次形成栅极介质层204和栅极层205，并对有源层203进行导体化处理；
在栅极层205之上形成钝化层206；以及
在钝化层206之上形成源漏极层207。
承上所述，图3至图7分别示出了顶栅自对准薄膜晶体管制作方法中，实施各步骤或工艺时的顶栅自对准薄膜晶体管的层叠结构。具体而言，图3代表性地示出了形成遮光材料层202后的层叠结构；图4代表性地示出了沉积有源层203、栅极介质层204和栅极层205后的层叠结构；图5代表性地示出了图4基础上进一步对栅极层205进行图案化工艺时的层叠结构；图6代表性地示出了形成钝化层206后的层叠结构；图7代表性地示出了形成源漏极层207后的层叠结构。以下结合上述附图，对本发明提出的顶栅自对准薄膜晶体管制作方法各主要步骤或工艺进行详细说明。
如图3所示，在本实施方式中，遮光材料层202的形成具体可包括，先将遮光材料沉积在衬底201之上，在对这层遮光材料进行图案化工艺，从而形成具有凹槽结构2021的遮光材料层202。需说明的是，在衬底201使用之前，可采用现有显示器件制作常用的标准方法对衬底201进行清洗，在此不予赘述。
进一步地，在本实施方式中，遮光材料层202的形成可采用半色调(halftone)薄膜工艺实现，从而使具有凹槽结构2021的遮光材料层202在产线中仅需一道工序(Mask)即可实现，进一步降低工艺成本，提高制作效率。
如图4所示，在本实施方式中，有源层203的形成具体可包括，形成遮光材料层202后，首先将有源材料沉积在凹槽结构2021的槽底之上。然后再对这层有源材料进行图案化工艺，从而形成与之后栅极介质层204和栅极层205匹配的有源层203图案。
如图4和图5所示，在本实施方式中，栅极介质层204和栅极层205的形成具体可包括，形成有源层203后，首先将栅极介质材料和栅极材料依次连续地沉积在有源层203之上。然后再对栅极材料进行图案化工艺而形成栅极层205。最终以栅极层205(栅极图案)为掩膜对其下方的栅极介质材料进行刻蚀而形成栅极介质层204。其中，栅极介质层204与栅极层205采用一次工艺形成，节省了时序，降低了生产成本。
在本实施方式中，在形成栅极介质层204和栅极层205之后，对有源层203进行导体化处理，例如采用过刻的方式对有源层203进行导体化处理，但并不以此为限。
如图6所示，在本实施方式中，钝化层206的形成可包括，在形成栅极介质层204和栅极层205并对有源层203进行导体化处理之后，首先在栅极层205之上沉积钝化材料。然后再对钝化材料进行图案化工艺而形成供源漏极层207设置的孔。
如图7所示，在本实施方式中，源漏极层207的形成可包括，在钝化层206形成并开孔之后，首先在钝化层206之上沉积源漏极金属。然后再根据钝化层206的孔的大致位置，对这层源漏极金属进行图案化处理，从而形成源漏极层207的图案。
需说明的是，在针对上述步骤的描述中，是结合附图对顶栅自对准薄膜晶体管层叠结构的简要说明。上述各步骤分别可采用显示器件层叠结构的各种现有制作工艺，并不以本实施方式为限。并且，与现有工艺相同或类似的步骤在本说明书中并未详细说明，但并不限制本发明提出的顶栅自对准薄膜晶体管制作方法采用相关工艺。举例来说，在上述各层结构的制作中所涉及的图案化处理，可以优选为光刻处理。在其他实施方式中，亦可采用例如化学刻等其他处理方式实现上述工艺。各步骤的工艺可根据显示器件各部分的材质或具体实施过程中的制作需要灵活选择，并不以本实施方式为限。
在此应注意，附图中示出而且在本说明书中描述的顶栅自对准薄膜晶体管制作方法仅仅是能够采用本发明原理的许多种制作方法中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的制作方法的任何细节或制作方法的任何部件。
综上所述，本发明提出的顶栅自对准薄膜晶体管层叠结构及其制作方法，通过在衬底上设置一层遮光材料层，并图案化形成凹槽结构，然后再以此制备顶栅自对准结构的薄膜晶体管。据此，本发明利用遮光材料层的凹槽结构完全避免了底光照对器件电学特性的影响，提高器件的光照稳定性。另外，与现有具有金属遮光层的器件相比，本发明进一步避免了金属遮光层对器件电学特性的影响，保证了像素电路中驱动管与开关晶体管的特性一致性。本发明结构简单，降低了生产成本，同时也提高了开口率。
以上详细地描述和/或图示了本发明提出的顶栅自对准薄膜晶体管层叠结构及其制作方法的示例性实施方式。但本发明的实施方式不限于这里所描述的特定实施方式，相反，每个实施方式的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施方式的每个组成部分和/或每个步骤也可与其它实施方式的其它组成部分和/或步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
虽然已根据不同的特定实施例对本发明提出的顶栅自对准薄膜晶体管层叠结构及其制作方法进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本发明的实施进行改动。
Claims (10)
1.一种顶栅自对准薄膜晶体管层叠结构，其特征在于，所述顶栅自对准薄膜晶体管层叠结构包括：
衬底；
遮光材料层，设于所述衬底之上且形成有凹槽结构；
有源层，设于所述凹槽结构的槽底；以及
依次设于所述有源层之上的栅极介质层、栅极层、钝化层和源漏极层。
2.根据权利要求1所述的顶栅自对准薄膜晶体管层叠结构，其特征在于，所述栅极介质层和栅极层位于所述凹槽结构的槽腔中；和/或，所述钝化层和源漏极层部分位于所述凹槽结构的槽腔中。
3.根据权利要求1或2所述的顶栅自对准薄膜晶体管层叠结构，其特征在于，所述遮光材料层的材质为有机遮光材料或无机遮光材料。
4.根据权利要求1或2所述的顶栅自对准薄膜晶体管层叠结构，其特征在于，所述有源层的材质为氧化锌基材料。
5.根据权利要求1或2所述的顶栅自对准薄膜晶体管层叠结构，其特征在于，所述栅极介质层的材质为氧化硅、氮化硅、氮氧化硅。
6.根据权利要求1或2所述的顶栅自对准薄膜晶体管层叠结构，其特征在于，所述栅极层的材质为钼、铝、钛、金、铜、铪或钽。
7.根据权利要求1或2所述的顶栅自对准薄膜晶体管层叠结构，其特征在于，所述钝化层的材质为氧化硅、氮化硅或氮氧化硅。
8.一种顶栅自对准薄膜晶体管制作方法，其特征在于，包括以下步骤：
在衬底之上沉积一层遮光材料层，并对遮光材料层进行图案化工艺而形成凹槽结构；
在凹槽结构的槽底之上形成有源层并进行图案化工艺；
在有源层之上依次形成栅极介质层和栅极层，并对有源层进行导体化处理；
在栅极层之上形成钝化层；以及
在钝化层之上形成源漏极层。
9.根据权利要求8所述的顶栅自对准薄膜晶体管制作方法，其特征在于，栅极介质层和栅极层的形成包括以下步骤：
在有源层之上依次连续沉积栅极介质材料和栅极材料；
对栅极材料进行图案化工艺而形成栅极层；以及
以栅极层为掩膜对栅极介质材料进行刻蚀而形成栅极介质层。
10.根据权利要求8所述的顶栅自对准薄膜晶体管制作方法，其特征在于，钝化层的形成包括以下步骤：
在栅极层之上沉积钝化材料；以及
对钝化材料进行图案化工艺而形成供源漏极层设置的孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710735365.2A CN107507867A (zh) | 2017-08-24 | 2017-08-24 | 顶栅自对准薄膜晶体管层叠结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710735365.2A CN107507867A (zh) | 2017-08-24 | 2017-08-24 | 顶栅自对准薄膜晶体管层叠结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107507867A true CN107507867A (zh) | 2017-12-22 |
Family
ID=60692723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710735365.2A Pending CN107507867A (zh) | 2017-08-24 | 2017-08-24 | 顶栅自对准薄膜晶体管层叠结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107507867A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799570A (zh) * | 2017-10-09 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法 |
| CN108807549A (zh) * | 2018-06-01 | 2018-11-13 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板及其制造方法 |
| CN109037243A (zh) * | 2018-08-01 | 2018-12-18 | 京东方科技集团股份有限公司 | 用于显示装置的基板及其制作方法、显示装置 |
| CN109564916A (zh) * | 2018-10-12 | 2019-04-02 | 京东方科技集团股份有限公司 | 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法 |
| CN111208687A (zh) * | 2020-01-13 | 2020-05-29 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN112928125A (zh) * | 2021-01-22 | 2021-06-08 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
| WO2024007389A1 (zh) * | 2022-07-04 | 2024-01-11 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164875A (ja) * | 1998-11-26 | 2000-06-16 | Nec Corp | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
| CN1366626A (zh) * | 2000-04-21 | 2002-08-28 | 精工爱普生株式会社 | 电光学装置、投影显示装置及电光学装置的制造方法 |
| JP2004271903A (ja) * | 2003-03-07 | 2004-09-30 | Sharp Corp | 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置 |
| CN1174274C (zh) * | 2000-03-27 | 2004-11-03 | 精工爱普生株式会社 | 电光装置、其制造方法和电子设备 |
| CN103261959A (zh) * | 2010-12-10 | 2013-08-21 | 夏普株式会社 | 半导体装置和半导体装置的制造方法以及液晶显示装置 |
-
2017
- 2017-08-24 CN CN201710735365.2A patent/CN107507867A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164875A (ja) * | 1998-11-26 | 2000-06-16 | Nec Corp | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
| CN1174274C (zh) * | 2000-03-27 | 2004-11-03 | 精工爱普生株式会社 | 电光装置、其制造方法和电子设备 |
| CN1366626A (zh) * | 2000-04-21 | 2002-08-28 | 精工爱普生株式会社 | 电光学装置、投影显示装置及电光学装置的制造方法 |
| JP2004271903A (ja) * | 2003-03-07 | 2004-09-30 | Sharp Corp | 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置 |
| CN103261959A (zh) * | 2010-12-10 | 2013-08-21 | 夏普株式会社 | 半导体装置和半导体装置的制造方法以及液晶显示装置 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799570A (zh) * | 2017-10-09 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法 |
| WO2019071725A1 (zh) * | 2017-10-09 | 2019-04-18 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法 |
| US10403757B2 (en) | 2017-10-09 | 2019-09-03 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Top-gate self-aligned metal oxide semiconductor TFT and method of making the same |
| CN108807549A (zh) * | 2018-06-01 | 2018-11-13 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板及其制造方法 |
| WO2019228457A1 (zh) * | 2018-06-01 | 2019-12-05 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板及其制造方法 |
| US11302822B2 (en) | 2018-06-01 | 2022-04-12 | Boe Technology Group Co., Ltd. | Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof |
| CN108807549B (zh) * | 2018-06-01 | 2021-03-23 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板及其制造方法 |
| CN109037243B (zh) * | 2018-08-01 | 2022-01-11 | 京东方科技集团股份有限公司 | 用于显示装置的基板及其制作方法、显示装置 |
| CN109037243A (zh) * | 2018-08-01 | 2018-12-18 | 京东方科技集团股份有限公司 | 用于显示装置的基板及其制作方法、显示装置 |
| CN109564916A (zh) * | 2018-10-12 | 2019-04-02 | 京东方科技集团股份有限公司 | 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法 |
| US11239260B2 (en) | 2018-10-12 | 2022-02-01 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Substrate for electronic device, display apparatus, method of fabricating substrate for electronic device |
| CN109564916B (zh) * | 2018-10-12 | 2022-06-28 | 京东方科技集团股份有限公司 | 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法 |
| CN111208687A (zh) * | 2020-01-13 | 2020-05-29 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN112928125A (zh) * | 2021-01-22 | 2021-06-08 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
| WO2024007389A1 (zh) * | 2022-07-04 | 2024-01-11 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107507867A (zh) | 顶栅自对准薄膜晶体管层叠结构及其制作方法 | |
| CN106486522B (zh) | 有机发光显示装置及其制造方法 | |
| US5828082A (en) | Thin film transistor having dual insulation layer with a window above gate electrode | |
| CN108538890A (zh) | 一种有机发光显示装置 | |
| US10304860B2 (en) | Array substrate and method of forming the same | |
| CN109326609A (zh) | 一种阵列基板及其制作方法 | |
| CN108022948A (zh) | 有机发光显示装置及其制造方法 | |
| CN110416278A (zh) | 显示基板及其制备方法、显示装置 | |
| CN106206620B (zh) | 薄膜晶体管阵列基板及其制备方法和显示器件 | |
| CN106597770B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| TWI458100B (zh) | 薄膜電晶體結構及其製造方法 | |
| US5721164A (en) | Method of manufacturing thin film transistors | |
| CN109994525A (zh) | 有机发光显示面板和使用它的有机发光显示设备 | |
| CN109686793A (zh) | 薄膜晶体管及制备方法、阵列基板、显示装置 | |
| CN106876386A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示面板 | |
| DE102009044337A1 (de) | Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben | |
| US6265249B1 (en) | Method of manufacturing thin film transistors | |
| CN107078165A (zh) | 半导体装置、液晶显示装置和半导体装置的制造方法 | |
| US9263480B2 (en) | Method for fabricating array substrate of display using multiple photoresists | |
| KR20090128998A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| WO2018223430A1 (zh) | 阵列基板及其制造方法、显示面板 | |
| US20180350680A1 (en) | Oled display panel and manufacturing method for same | |
| CN100539193C (zh) | Tft阵列衬底、其制造方法以及显示装置 | |
| CN107946368B (zh) | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| CN103219392A (zh) | 薄膜晶体管、阵列基板、制备方法以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171222 |
|
| RJ01 | Rejection of invention patent application after publication |