CN108807549A - 薄膜晶体管及其制造方法、阵列基板及其制造方法 - Google Patents

薄膜晶体管及其制造方法、阵列基板及其制造方法 Download PDF

Info

Publication number
CN108807549A
CN108807549A CN201810558748.1A CN201810558748A CN108807549A CN 108807549 A CN108807549 A CN 108807549A CN 201810558748 A CN201810558748 A CN 201810558748A CN 108807549 A CN108807549 A CN 108807549A
Authority
CN
China
Prior art keywords
layer
active layer
underlay substrate
film transistor
shielding part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810558748.1A
Other languages
English (en)
Other versions
CN108807549B (zh
Inventor
刘凤娟
于东慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810558748.1A priority Critical patent/CN108807549B/zh
Publication of CN108807549A publication Critical patent/CN108807549A/zh
Priority to PCT/CN2019/089295 priority patent/WO2019228457A1/zh
Priority to US16/618,941 priority patent/US11302822B2/en
Application granted granted Critical
Publication of CN108807549B publication Critical patent/CN108807549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管及其制造方法、阵列基板及其制造方法。该薄膜晶体管，包括：衬底基板；位于所述衬底基板上的栅电极、有源层、源电极和漏电极；所述薄膜晶体管还包括位于所述有源层和所述衬底基板之间的遮光部，其中所述遮光部包括凹槽，所述有源层位于所述凹槽中。通过将有源层设置在遮光部的凹槽中，能够减少甚至阻挡入射到有源层的侧表面上的光。

Description

薄膜晶体管及其制造方法、阵列基板及其制造方法
技术领域
本公开实施例涉及一种薄膜晶体管及其制造方法以及包括该薄膜晶体管的阵列基板及其制造方法。
背景技术
目前，有机发光二极管(OLED)阵列基板一般采用背面不遮光、或者金属遮光。然而，金属遮光只能阻挡从阵列基板下方入射的光，对于侧面入射的光无法起到遮挡作用。而且，入射光光会在衬底基板上各层之间被多次反射，容易从有源层的侧表面入射到有源层的沟道中，影响薄膜晶体管的性能。
发明内容
本公开实施例提供一种薄膜晶体管及其制造方法，以及包括该薄膜晶体管的阵列基板及其制造方法。
本公开第一方面提供了一种薄膜晶体管，包括：衬底基板；位于所述衬底基板上的栅电极、有源层、源电极和漏电极；所述薄膜晶体管还包括位于所述有源层之下的遮光部，其中所述遮光部包括凹槽，所述有源层位于所述凹槽中。
至少一个实施例中，所述凹槽的侧壁位于所述有源层的周围。
至少一个实施例中，所述遮光部包括隔垫层和位于所述隔垫层上的遮光层，所述凹槽位于所述遮光层中。
至少一个实施例中，所述隔垫层限定开口，所述遮光层至少覆盖所述开口的底部和侧壁。
至少一个实施例中，所述隔垫层和遮光层由相同材料制成并且一体成型。
至少一个实施例中，所述遮光部远离所述衬底基板的最顶表面与所述衬底基板之间的距离大于或等于所述有源层远离所述衬底基板的表面与所述衬底基板之间的距离。
本公开第二方面提供了一种薄膜晶体管的制造方法，包括：提供衬底基板；在所述衬底基板上形成栅电极、有源层、源电极和漏电极；所述制造方法还包括：形成位于所述有源层和所述衬底基板之间的遮光部，其中所述遮光部包括凹槽，所述有源层形成在所述凹槽中。
至少一个实施例中，所述形成位于所述有源层和所述衬底基板之间的遮光部包括：形成遮光薄膜；以及图案化所述遮光薄膜以形成包括所述凹槽的遮光部，其中所述凹槽的侧壁位于所述有源层的周围。
至少一个实施例中，所述形成位于所述有源层和所述衬底基板之间的遮光部包括：在所述衬底基板上形成限定开口的隔垫层；以及在所述隔垫层上形成遮光层，所述凹槽形成在所述遮光层中；其中所述遮光层至少覆盖所述开口的底部和侧壁，所述开口的侧壁位于所述有源层的周围。
本公开第三方面提供了一种阵列基板，包括前述的薄膜晶体管。
至少一个实施例中，所述阵列基板还包括：位于所述衬底基板上的多条栅线和多条数据线，其中所述多条栅线和所述多条数据线彼此交叉以限定多个子区域，所述多个子区域包括设有所述薄膜晶体管的至少一个像素区；其中所述薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一有源层和位于所述第一有源层和所述衬底基板之间的共用遮光部，所述共用遮光部包括共用凹槽；所述第二薄膜晶体管包括第二有源层；所述共用遮光部延伸到所述第二有源层和所述衬底基板之间，使得所述第一有源层和所述第二有源层均位于所述共用凹槽中。
至少一个实施例中，所述共用凹槽的侧壁位于所述第一有源层和所述第二有源层二者的周围。
至少一个实施例中，所述至少一个像素区还设有有机发光二极管器件；其中所述有机发光二极管器件包括第一电极、第二电极和位于所述第一电极和第二电极之间的像素界定层，所述像素界定层配置为分隔相邻的两个有机发光二极管器件；其中所述共用凹槽的侧壁位于所述像素界定层所在区域中，使得所述共用遮光部在所述衬底基板上的正投影与所述像素界定层在所述衬底基板上的正投影至少部分重叠。
至少一个实施例中，所述共用遮光部包括共用隔垫层和位于所述共用隔垫层上的共用遮光层，所述共用凹槽形成在所述共用遮光层中，所述共用隔垫层在所述衬底基板上的正投影位于所述像素界定层在所述衬底基板上的正投影中。
至少一个实施例中，所述多个子区域还包括至少一个无像素区，所述至少一个无像素区仅设有缓冲层。
本公开第四方面提供了一种阵列基板的制造方法，包括：在所述衬底基板上形成多条栅线和多条数据线；其中所述多条栅线和所述多条数据线彼此交叉以限定多个子区域，所述多个子区域包括至少一个像素区；以及在所述至少一个像素区中形成第一薄膜晶体管和第二薄膜晶体管，其中所述第一薄膜晶体管包括第一有源层和位于所述第一有源层和所述衬底基板之间的共用遮光部，所述共用遮光部包括共用凹槽；所述第二薄膜晶体管包括第二有源层；所述共用遮光部延伸到所述第二有源层和所述衬底基板之间，使得所述第一有源层和所述第二有源层均位于所述共用凹槽中。
至少一个实施例中，所述制造方法还包括：在所述至少一个像素区中形成有机发光二极管器件；其中所述有机发光二极管器件包括第一电极、第二电极和位于所述第一电极和第二电极之间的像素界定层，所述像素界定层配置为分隔相邻的两个有机发光二极管器件；其中所述共用凹槽的侧壁形成在所述像素界定层所在区域中，使得所述共用遮光部在所述衬底基板上的正投影与所述像素界定层在所述衬底基板上的正投影至少部分重叠。
至少一个实施例中，所述共用遮光部的形成包括：在所述衬底基板上形成共用隔垫层，所述共用隔垫层在所述衬底基板上的正投影位于所述像素界定层在所述衬底基板上的正投影中；在所述共用隔垫层上形成共用遮光层；以及在所述共用遮光层中形成所述共用凹槽。
至少一个实施例中，在所述共用遮光部形成之后，所述制造方法还包括：在所述至少一个所述像素区和所述至少一个所述无像素区中同时形成缓冲层；其中所述第一薄膜晶体管、第二薄膜晶体管和所述有机发光二极管器件在所述至少一个所述像素区的所述缓冲层上形成，所述无像素区中仅保留所述缓冲层。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1是本公开实施例的薄膜晶体管的结构示意图；
图2是沿图1的I-I线的截面图；
图3(a)是本公开实施例的遮光部与有源层的结构示意图；
图3(b)是本公开另一实施例的遮光部与有源层的结构示意图；
图4(a)至图4(f)示出本公开实施例的遮光部的多个示例；
图5是本公开又一实施例的遮光部的截面图；
图6是本公开另一实施例的遮光部的截面图；
图7是本公开再一实施例的遮光部的截面图；
图8(a)至图8(f)示出本公开实施例的隔垫层的多个示例；
图9是本公开另一实施例的薄膜晶体管的截面图；
图10(a)至图10(b)是本公开实施例的遮光部的制作方法中的各步骤示意图；
图11(a)至图11(c)是本公开另一实施例的遮光部的制作方法中的各步骤示意图；
图12是本公开实施例的OLED阵列基板的结构示意图；
图13是本公开实施例的OLED阵列基板的制造方法中形成隔垫层的示意图；
图14是沿图12的I-I线的截面图；
图15是本公开实施例的OLED阵列基板的制造方法中形成遮光层的示意图；
图16是沿图15的I-I线的截面图；
图17是本公开实施例的OLED阵列基板的制造方法中形成缓冲层和有源层的示意图；
图18是沿图17的I-I线的截面图；
图19是沿图17的II-II线的截面图；
图20是本公开实施例的OLED阵列基板的制造方法中形成栅电极的示意图；
图21是沿图20的I-I线的截面图；
图22是本公开实施例的OLED阵列基板的制造方法中形成源电极和漏电极的示意图；
图23是沿图22的I-I线的截面图；
图24是本公开实施例的OLED阵列基板的制造方法中形成第一电极的示意图；
图25是沿图24的I-I线的截面图；
图26是本公开实施例的OLED阵列基板的制造方法中形成像素界定层的示意图；
图27是沿图26的I-I线的截面图；
图28是本公开实施例的OLED阵列基板的局部截面图；
图29是本公开实施例的OLED阵列基板的两个有源层与共用遮光部的结构示意图；
图30是本公开实施例的薄膜晶体管的制造方法的流程图；
图31是本公开实施例的OLED阵列基板的制造方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
需要说明的是，在本公开的所有实施例中，对各个方向的指定是以薄膜晶体管中的衬底基板为参考的。例如，以有源层为例，有源层的“上表面”指的是有源层远离衬底基板的表面，有源层的“下表面”指的是有源层靠近衬底基板的表面，有源层的“侧表面”为夹设在上表面和下表面之间的表面。当有源层的“上表面”没有处于同一水平面内时，有源层的“最顶表面”指的是距离衬底基板最远的上表面。另外，本公开实施例中使用的术语“凹槽”指的是盲孔，即不贯穿该凹槽所在层的孔，术语“开口”可以是盲孔或通孔。
本公开实施例提供一种薄膜晶体管，包括：衬底基板；位于所述衬底基板上的栅电极、有源层、源电极和漏电极；所述薄膜晶体管还包括位于所述有源层和所述衬底基板之间的遮光部，其中所述遮光部包括凹槽，所述有源层位于所述凹槽中。
在上述薄膜晶体管中，通过将有源层设置在遮光部的凹槽中，能够减少甚至阻挡入射到有源层的侧表面上的光，从而减小由光生载流子引起的漏电流，避免对薄膜晶体管性能的影响。
图1是本公开实施例的薄膜晶体管的结构示意图，图2是沿图1的I-I线的截面图。如图1和图2所示，衬底基板上设有多条栅线GL和多条数据线DL，多条栅线GL和多条数据线DL交叉限定了多个像素单元，每个像素单元包括至少一个薄膜晶体管。该薄膜晶体管包括：衬底基板100；位于所述衬底基板100上的栅电极104、有源层108、源电极112s和漏电极112d。该薄膜晶体管还包括位于有源层108和所述衬底基板100之间的遮光部102，所述遮光部102包括凹槽130，所述有源层108位于所述凹槽130中。
上述薄膜晶体管中，通过将有源层108设置在遮光部102的凹槽130中，能够减少甚至阻挡入射到有源层108的侧表面上的光，从而减小由光生载流子引起的漏电流，避免对薄膜晶体管性能的影响。
需要说明的是，设置遮光部102以阻挡光照射到有源层108的侧表面上包括：遮光部102设置为使得有源层108的一部分侧表面不被光照射；或者遮光部102设置为使得有源层108的全部侧表面不被光照射。
例如，薄膜晶体管还包括栅绝缘层106、第一介电层110、第二介电层114和像素电极PE等膜层。栅电极104与栅线GL连接，数据线DL与源电极112s连接。源电极112s通过位于第一介电层110中的第一接触孔与有源层108连接，漏电极112d的一端通过位于第一介电层110中的第二接触孔与有源层108连接，另一端通过位于第二介电层114中的第三接触孔与像素电极PE连接。
例如，所述凹槽130包括底部132和侧壁134，其中，侧壁134位于所述有源层108的周围并且构成围堰结构。例如，图3(a)是本公开实施例的遮光部与有源层的结构示意图。如图3(a)所示，凹槽130包括底部132和四个侧壁134a、134b、134c、134d，四个侧壁134a至134d首尾相接形成围堰结构。四个侧壁134与底部132连接，且环绕于有源层108的四周。底部132配置为遮挡从衬底基板100下方射入的光(例如背光源发出的光)，围堰结构可以遮挡入射到有源层108侧表面的光，因此，本公开实施例的凹槽130能进一步有效防止从各个方向入射到有源层108的光，从而避免对薄膜晶体管性能的影响。
可以理解的是，围堰结构在平行于衬底基板100所在平面中的截面形状并不限于图3(a)中所示出的矩形环，在其他实施例中，围堰结构的形状可以是诸如圆形环、椭圆形环、多边形环等规则形状，或者其他不规则形状，其形状、尺寸可以根据有源层的形状、面积等因素确定。图3(b)是本公开另一实施例的遮光部与有源层的结构示意图。凹槽130包括圆形底部132和圆环形侧壁134，侧壁134与底部132连接，且环绕于有源层108的四周。圆环形侧壁134在任意位置的厚度相同，这样，能够实现各个方向较均匀的遮光效果。在其他实施例中，侧壁的厚度也可以不一致，同样能实现防止从各个方向入射到有源层108的光。
另外，可以理解的是，围堰结构在垂直于衬底基板100所在平面中的截面形状并不限于图2所示的等腰梯形，图4(a)至图4(f)示出本公开实施例的遮光部的多个示例。围堰结构在垂直于衬底基板100所在平面中的截面形状还包括矩形、椭圆形、普通梯形等规则形状，或其他不规则形状。另外，围堰结构的内、外表面可以具有相同的形状，也可以具有不同的形状。例如，围堰结构内表面的形状包括垂直于衬底基板所在平面的竖直面(如图4(e)和图4(f)所示)、相对于衬底基板所在平面呈倾斜的斜面(如图4(b)所示)、凸面(如4(d)所示)、凹面(如图4(a)所示)、或台阶面(如图4(c)所示)等等。围堰结构的外表面的形状同样包括竖直面、斜面、凸面、凹面或台阶面。在本公开实施例中，上述围堰结构在垂直于衬底基板100所在平面中的截面形状在任意位置相同，这样能降低制造工艺的难度。在其他实施例中，围堰结构可以为分段构成，例如由不连续的多段侧壁构成，每段侧壁在垂直于衬底基板100所在平面中的的截面形状彼此不同。
遮光部102的形成方法可以有多种，例如一体成型或分体成型。一体成型指的是遮光部采用一体结构，在同一工艺步骤中即可形成，分体成型指的是遮光部由几个部分构成，这几个部分在不同工艺步骤中形成。
例如，先形成遮光薄膜，然后图案化所述遮光薄膜以形成包括所述凹槽的遮光部。再例如，遮光部包括隔垫层和位于所述隔垫层上的遮光层，隔垫层和遮光层由相同材料制成且在同一工艺步骤中形成，该一体成型的方法便于降低制造工艺和成本。
图5至图7示出本公开实施例的包括隔垫层和遮光层的遮光部的多个示例。
例如，如图5所示，所述凹槽130形成于所述遮光层142中。遮光部102包括隔垫层140和位于所述隔垫层上的遮光层142，所述凹槽130形成于所述遮光层142中。隔垫层140限定了开口，例如，开口形成在隔垫层140中，所述遮光层142覆盖所述开口的底部152和侧壁154。需要说明的是，开口可以是盲孔或通孔，盲孔指的是不贯穿隔垫层140，通孔指的是贯穿隔垫层140。例如，上述开口为形成在隔垫层140中、贯穿隔垫层140的通孔，或者，上述开口是在隔垫层140中形成的盲孔。本公开实施例中以开口为通孔为例进行说明。例如，遮光层142以与开口共形的方式设置在开口的底部152和侧壁154上以形成凹槽130；或者，在开口中填满遮光层142，然后在遮光层142中形成凹槽130，其中形成凹槽的方式包括但不限于刻蚀、纳米压印、钻孔等方式。由于开口贯穿隔垫层140，衬底基板100在开口130的底部152处暴露，遮光层142覆盖在位于底部152的衬底基板100上。
例如，如图6所示，遮光层142覆盖所述开口130的底部152、侧壁154以及隔垫层140的顶表面156。与图5所示的遮光层相比，图5的遮光层142进一步延伸到开口130周边的外表面，这样，遮光层142不仅可以防止入射到有源层侧表面的光，还可以防止来自衬底基板下方的、入射到有源层下表面的光。可以理解的是，虽然图6的遮光层142覆盖隔垫层140的全部顶表面156，然而在其他实施例中，遮光层142可以覆盖隔垫层140的部分顶表面156，同样能够实现上述目的。
例如，如图7所示，遮光层142覆盖所述开口130的底部152、侧壁154、隔垫层140的顶表面156和隔垫层140的外表面158。与图6相比，图7的遮光层142进一步延伸到隔垫层140的外表面158，这样，遮光层142将隔垫层140全部包裹。由于在隔垫层140的内表面(即侧壁154)和外表面158上均设置有遮光层142，能够对入射到有源层侧表面的光起到双重遮挡的作用，进一步增强遮光部的遮光效果。
例如，隔垫层140可以由任何材料形成，包括绝缘材料。在一个示例中，隔垫层140由诸如丙烯酸酯或聚酰亚胺树脂的有机材料形成，丙烯酸酯或聚酰亚胺树脂具有耐高温的特性。隔垫层140的厚度可以根据实际需要设定，例如，厚度在1μm至5μm的范围内。在一个示例中，隔垫层140的厚度大于遮光层142的厚度，例如隔垫层140的厚度在1.5μm至3μm的范围内。
可以理解的是，隔垫层140在垂直于衬底基板所在平面中的截面形状并不限于图5至图7所示的梯形，在其他实施例中，隔垫层140可以是诸如矩形、圆形、椭圆形等规则形状，也可以是台阶状等不规则形状。图8(a)至图8(f)示出本公开实施例的隔垫层的多个示例。图8(a)至图8(f)的隔垫层的截面形状可以参考前面实施例中对围堰结构在垂直于衬底基板所在平面中的截面形状的描述，此处不再赘述。
例如，所述遮光层142可以由任何具有遮光功能的材料形成。例如，遮光层142可以由具有遮光功能的绝缘材料形成，例如黑色树脂。在一个示例中，遮光层142由添加有有机黑颜料的丙烯酸酯、或添加有有机黑颜料的聚酰亚胺、或者上述二者的混合物形成。遮光层还可以由具有遮光功能的导电材料(例如，金属或合金)或半导体材料形成。需要注意的是，当遮光部由导电材料或半导体材料制成时，为了与栅电极104绝缘，例如，在遮光部102和栅电极104之间设置一层绝缘层。可以理解的是，图5至图7中的隔垫层140和遮光层142可以由相同材料形成，也就是二者可以是一体成型，这样便于降低制造工艺和成本。例如，隔垫层140和遮光层142均由具有遮光功能的材料形成。
例如，为了有效防止光入射到有源层108的侧表面，所述遮光部102远离所述衬底基板100的最顶表面与所述衬底基板100之间的距离d1大于或等于所述有源层108远离所述衬底基板100的最顶表面与所述衬底基板100之间的距离d2，如图2所示。例如，当d1等于d2时，遮光部102能阻挡平行于衬底基板的光照射到有源层108的侧表面；当d1大于d2时，遮光部102不仅能阻挡平行于衬底基板的光照射到有源层108的侧表面，而且还可以阻挡相对于衬底基板以倾斜方向入射的光照射到有源层108的侧表面上，从而进一步提高对有源层108的遮光效果。再例如，凹槽130的深度大于或等于所述有源层108的远离所述衬底基板100的最顶表面到所述衬底基板的距离。再例如，所述凹槽130的深度大于或等于栅电极104、栅绝缘层106和有源层108的总厚度。
例如，如图2所示，栅电极104、栅绝缘层106和有源层108均位于凹槽130中，其中栅绝缘层106位于栅电极104与有源层108之间，并且覆盖整个遮光部102。即，栅绝缘层106覆盖遮光部102的整个上表面。可以理解的是，栅绝缘层106的设置方式不限于此，在其他实施例中，栅绝缘层106至少覆盖栅电极104的全部上表面。例如，栅绝缘层106仅覆盖栅电极104的全部上表面，或者，栅绝缘层106覆盖栅电极104的全部上表面和凹槽130的底部132，或者，栅绝缘层106覆盖栅电极104的全部上表面、凹槽130的底部以及四个侧壁134a、134b、134c、134d。
图1至图2示出将遮光部适用于底栅型薄膜晶体管的结构，然而，本公开实施例的遮光部不仅适用于底栅型的薄膜晶体管，还可以适用于顶栅型的薄膜晶体管。图9是本公开实施例的另一薄膜晶体管的结构示意图。
如图9所示，薄膜晶体管包括：衬底基板200；位于所述衬底基板200上的栅电极208、有源层204、源电极212s和漏电极212d。该薄膜晶体管还包括位于所述有源层和所述衬底基板之间的遮光部202，所述遮光部202包括凹槽230，所述有源层204位于所述凹槽230中。
上述薄膜晶体管中，通过将有源层204设置在遮光部202的凹槽230中，能够减少甚至阻挡入射到有源层108的侧表面上的光，从而减小由光生载流子引起的漏电流，避免对薄膜晶体管性能的影响。
需要说明的是，设置遮光部202以阻挡光照射到有源层204的侧表面上包括：遮光部202设置为使得有源层204的一部分侧表面不被光照射；或者遮光部202设置为使得有源层204的全部侧表面不被光照射。
例如，薄膜晶体管还包括栅绝缘层206、第一介电层210、第二介电层214和像素电极PE等膜层。它们与薄膜晶体管的栅电极208、源电极212s和漏电极212d之间的连接关系与前述实施例相似，此处不再赘述。
例如，所述凹槽230包括底部232和侧壁234，其中，侧壁234位于所述有源层204的周围。有关凹槽230的具体构造可以参考前述实施例中对凹槽130的描述，此处不再赘述。同理，遮光部202的具体构造可以参考前面实施例中对凹槽201的描述，此处不再赘述。
例如，为了有效防止光入射到有源层204的侧表面，如图9所示，所述遮光部202远离所述衬底基板200的最顶表面与所述衬底基板100之间的距离d1大于或等于所述有源层204远离所述衬底基板100的最顶表面(即上表面)与所述衬底基板100之间的距离d2。例如，当d1等于d2时，遮光部202能阻挡平行于衬底基板的光照射到有源层204的侧表面；当d1大于d2时，遮光部202不仅能阻挡平行于衬底基板的光照射到有源层204的侧表面，而且还可以阻挡相对于衬底基板以倾斜方向入射的光照射到有源层204的侧表面上，从而进一步提高对有源层204的遮光效果。例如，所述凹槽230的深度大于或等于所述有源层204的远离所述衬底基板200的上表面到所述衬底基板200的距离。与图2相比，由于有源层204相对于栅电极208更靠近衬底基板200，所述凹槽130的深度大于或等于有源层204的厚度即可。
例如，为了阻隔水氧等从底层材料中扩散进入有源层，保证有源层的膜层质量和界面特性，保证TFT特性，薄膜晶体管还包括位于有源层204和遮光部202之间的缓冲层。缓冲层的材料和结构将在下面实施例中描述。
本公开实施例还提供一种薄膜晶体管的制造方法，该制造方法包括：提供衬底基板；在所述衬底基板上形成栅电极、有源层、源电极和漏电极；所述制造方法还包括：形成位于所述有源层和所述衬底基板之间的遮光部，其中所述遮光部包括凹槽，所述有源层形成在所述凹槽中。
在上述薄膜晶体管的制造方法中，通过将有源层设置在遮光部的凹槽中，能够减少甚至阻挡入射到有源层的侧表面上的光，从而减小由光生载流子引起的漏电流，避免对薄膜晶体管性能的影响。
例如，遮光部可以一体成型，也可以分体成型。
例如，当遮光一体成型时，如图10(a)和10(b)所示，形成遮光部302包括：在衬底基板300上形成遮光薄膜320；以及图案化所述遮光薄膜320以形成包括所述凹槽的遮光部302。
例如，图案化工艺包括光刻构图工艺等。光刻构图工艺例如可以包括：在需要被构图的遮光薄膜320上涂覆光刻胶层322，使用双色调或灰色调掩模板324对光刻胶层322进行曝光，对曝光的光刻胶层进行显影以得到光刻胶图案，使用光刻胶图案作为掩模对遮光薄膜320进行蚀刻，然后灰化光刻胶图案，再以灰化后的光刻胶图案作为掩模板，对剩余的遮光薄膜进行二次蚀刻，然后去除剩余的光刻胶层，最终得到遮光部302。遮光部302的具体材料参考前面实施例对遮光部的具体描述，此处不再赘述。可以理解的是，除了光刻构图工艺外，本领域中适于在遮光薄膜上使用的图案化方法均包含在本公开实施例中，例如喷墨打印等。
再例如，当遮光部分体成型时，如图11(a)至11(c)所示，形成遮光部402包括：在所述衬底基板400上形成限定开口的隔垫层440；以及在所述隔垫层440上形成遮光层442，所述凹槽形成在所述遮光层442中；其中所述遮光层442覆盖所述开口的底部452、侧壁454以及隔垫层140的顶表面456，所述侧壁454位于所述有源层的周围。有关遮光层442与隔垫层440各自的具体材料及设置方式可以参考前面实施例中的描述，此处不再赘述。
为便于理解，下面以制造顶栅型的薄膜晶体管为例详细说明薄膜晶体管的制造方法。
例如，如图30所示，图9的薄膜晶体管的制造方法包括：
S101：提供衬底基板100，并且在衬底基板100上形成包括凹槽230的遮光部202。
例如，衬底基板100由非晶硅或石英等材料制成。遮光部202的材料、结构和制备工艺可以参见前面对遮光部的描述，此处不再赘述。
S102：在遮光部202的凹槽230中形成有源层204。
例如，有源层的材料可以包括非晶硅、多晶硅、以及氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化镓锌(GZO)等金属氧化物等。
S103：在有源层204上形成栅绝缘层206和栅电极208。
例如，栅绝缘层的材料可以包括氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、氮化铝(AlN)或其他适合的材料等。例如，栅绝缘层可以是单层，也可以是多层。
例如，栅电极的材料可以为铜基金属，例如，铜(Cu)、铜钼合金(Cu/Mo)、铜钛合金(Cu/Ti)、铜钼钛合金(Cu/Mo/Ti)、铜钼钨合金(Cu/Mo/W)、铜钼铌合金(Cu/Mo/Nb)等；该栅电极的材料也可以为铬基金属，例如，铬钼合金(Cr/Mo)、铬钛合金(Cr/Ti)、铬钼钛合金(Cr/Mo/Ti)等；该栅电极的材料还可以为铝或铝合金等。
S104：在栅电极208上形成源电极212s和漏电极212d。例如，先形成第一介电层210，该第一介电层210形成有两个接触孔，然后形成源电极212s和漏电极212d，其中，源电极212s通过其中一个接触孔与有源层204连接，漏电极212d通过另一接触孔与有源层204连接。
例如，第一介电层的材料可以包括氮化硅(SiNx)、氧化硅(SiOx)以及丙烯酸类树脂等。例如，源电极和漏电极的材料可以包括金属及合金材料，可以形成单层或多层结构，例如，形成为单层铝结构、单层钼结构、或者由两层钼夹设一层铝的结构。本公开实施例中的第二介电层可以采用与第一介电层相同的材料，在其他实施例中，两个介电层的材料可以彼此不同。
例如，为了阻隔水氧等从底层材料中扩散进有源层，保证有源层的膜层质量和界面特性，在步骤S101和S102之间，上述制造方法还包括：在遮光部202和有源层204之间形成缓冲层。
需要说明的是，上述实施例以制造顶栅型的薄膜晶体管为例对薄膜晶体管的制造方法进行说明，在制作底栅型的薄膜晶体管的制造方法时，以上各步骤的形成顺序将有所调整，例如栅极在有源层之前形成等等，这些改变和调整都包含在本公开实施例中。
本公开实施例还提供一种阵列基板，包括前述任一实施例的薄膜晶体管。在阵列基板中，薄膜晶体管的有源层设置在遮光部的凹槽中，因此阵列基板具有与前面实施例描述的薄膜晶体管相同的技术效果，此处不再赘述。
例如，该阵列基板还包括位于衬底基板上的多条栅线和多条数据线，这些栅线和数据线彼此交叉由此限定了排列为矩阵的子像素单元(或称为子区域)。
例如，在应用于薄膜晶体管液晶显示装置(TFT-LCD)时，该阵列基板的每个子像素单元包括前述任一实施例的薄膜晶体管以作为开关元件，还包括用于控制液晶的排列的像素电极和公共电极。例如，每个像素的薄膜晶体管的栅极与相应的栅线连接或一体成型，源极与相应的数据线连接或一体成型，漏极与相应的像素电极连接或一体成型。
例如，在应用于发光二极管显示装置(TFT-LCD)时，上述阵列基板为包括前述任一实施例的薄膜晶体管的有机发光二极管(OLED)阵列基板。
例如，该OLED阵列基板还包括，位于所述衬底基板上的多条栅线和多条数据线，其中所述多条栅线和所述多条数据线彼此交叉以限定多个子区域，所述多个子区域包括设有所述薄膜晶体管的至少一个像素区；其中所述薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一有源层和位于所述第一有源层和所述衬底基板之间的共用遮光部，所述共用遮光部包括共用凹槽；所述第二薄膜晶体管包括第二有源层；所述共用遮光部延伸到所述第二有源层和所述衬底基板之间，使得所述第一有源层和所述第二有源层均位于所述共用凹槽中。
上述OLED阵列基板中，通过将第一有源层和第二有源层设置在共用遮光部的共用凹槽中，能够减少甚至阻挡入射到两个有源层的侧表面上的光，从而减小由光生载流子引起的漏电流，避免对第一薄膜晶体管和第二薄膜晶体管性能的影响。
图12是本公开实施例的OLED阵列基板的结构示意图。如图12所示，该OLED阵列基板包括显示区域AA(Active Area)和显示区域之外的外围区域PA，显示区域AA一般用于实现显示，外围区域可用于设置驱动电路、进行显示面板的封装等。在显示区域AA中设有多条栅线和多条数据线(未示出)，所述多条栅线和所述多条数据线彼此交叉以限定多个子区域P，所述多个子区域P包括设有所述薄膜晶体管的至少一个像素区MP和至少一个非像素区NP。像素区MP指的是包含诸如薄膜晶体管或发光单元的电子元件的区域。非像素区NP指的是不包含任何发光元件或电子元件的区域，例如显示装置中的透明开口区。如图12所示，每一行上的像素区MP和非像素区NP交替设置，且同一列上的区域相同，都为像素区或都为非像素区。在至少一个实施例中，这样的设置能够便于走线的排布。可以理解的是，像素区MP或非像素区NP的大小、数量和排布并不局限于图12中所描绘的情况，这些参数取决于实际应用中对显示效果的需求。例如，可以设定非像素区NP的总面积占整个显示区域的20％至80％，其余区域均设为像素区MP。
图17是本公开实施例的OLED阵列基板制造方法中形成缓冲层和有源层后的俯视图，图18和19分别是沿图17的I-I线和II-II线的截面图。图22是本公开实施例的OLED阵列基板制造方法中形成驱动晶体管和开关晶体管后的俯视图。图28是本公开实施例的OLED阵列基板的局部截面图。如图17、19和22所示，该OLED阵列基板包括驱动晶体管T1和开关晶体管T2。驱动晶体管T1包括有源层504和位于有源层504和衬底基板500之间的共用遮光部502，共用遮光部502包括共用凹槽。开关晶体管T2包括有源层604，共用遮光部502延伸到有源层604和衬底基板500之间，使得两个有源层504和604均位于所述共用遮光部502的共用凹槽530中。例如，所述共用凹槽530的侧壁位于有源层504和有源层604二者的周围。
上述OLED阵列基板中，通过将有源层504和604设置在共用遮光部502的共用凹槽530中，能够减少甚至阻挡入射到有源层504和604的侧表面上的光，从而减小由光生载流子引起的漏电流，避免对驱动晶体管T1和开关晶体管T2性能的影响。
例如，图19中，有源层504和604均位于同一缓冲层503上，且二者具有相同的厚度，因此，它们到衬底基板500的距离彼此相同。此时，共用遮光部502的最顶表面到衬底基板500的距离大于或等于有源层504和有源层604中任一个上表面到衬底基板500的距离。图19的晶体管T1和T2均采用底栅型的薄膜晶体管，然而，两个晶体管T1和T2还可以采用顶栅型的薄膜晶体管，或者一个是顶栅型，另一个是底栅型。因此，两个有源层504和604的位置关系并不局限于图19所示的情况。而且，两个有源层的厚度可以不同，两个有源层也可以设置在不同层上，这些均包括在本公开的实施例中。
例如，当两个有源层设置在不同层上时，或者当两个有源层厚度不同，导致两个有源层的最顶表面到衬底基板500的距离彼此不同时，共用遮光部502的最顶表面到衬底基板500的距离大于或等于距离衬底基板500较大的有源层的最顶表面到衬底基板的距离。假设，T1的有源层的最顶表面到衬底基板500的距离为d11，T2的有源层的最顶表面到衬底基板500的距离为d12，且d11大于d12，那么共用遮光部502到衬底基板500的距离大于或等于d11。这样，能够保证两个晶体管T1和T2的有源层同时避免光照的影响。
例如，遮光层可以包括两个凹槽，有源层504和604分别设置在两个凹槽中，同样能够实现本公开的目的。另外，图17中共用遮光部502在两个有源层504和604周围的环绕方式也可以有多种。例如，如图29所示，共用凹槽530的侧壁534沿着有源层504和604的外轮廓延伸，首尾相接后形成一围堰结构，这种方式同样能实现本公开的目的。该围堰结构还可以是诸如矩形环、圆形环、椭圆形环等规则形状或其他不规则形状，具体构造可以参见前面实施例中的描述。
如图28所示，所述至少一个像素区MP还设有有机发光二极管器件。有机发光二极管器件包括第一电极516、第二电极522和位于所述第一电极516和第二电极522之间的像素界定层518，所述像素界定层518配置为分隔相邻的两个有机发光二极管器件。例如，共用凹槽503的侧壁位于所述像素界定层518所在区域中，使得所述共用遮光部502在所述衬底基板500上的正投影与所述像素界定层518在所述衬底基板500上的正投影至少部分重叠。
通过将共用遮光部502设置在像素界定层518所在区域中，不仅能够减少甚至阻挡入射到两个晶体管T1和T2的光，而且能够减少甚至阻挡入射到位于像素界定层内部的电子器件的光，例如入射到有机发光二极管器件或存储电容上的光等，尤其在应用到顶发射型OLED时，能进一步避免环境光对OLED发光效果的影响。可以理解的是，共用遮光部502在所述衬底基板500上的正投影与所述像素界定层518在所述衬底基板500上的正投影也可以彼此不重叠，同样能实现本公开的目的。
例如，像素界定层518通常采用有机绝缘材料(例如，丙烯酸类树脂)或者无机绝缘材料(例如，氮化硅SiNx或者氧化硅SiOx)形成。第一电极516和第二电极522可以采用同一材料，适于制作电极的材料例如包括第一金属导电层、透明导电层或者第一金属导电层和透明导电层形成的叠层结构。在本公开实施例中，第一电极516和第二电极522均采用透明导电材料构成，这样便于透明显示。例如，该透明导电材料包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)氧化锌(ZnO)、氧化铟(In2O3)、氧化铝锌(AZO)和碳纳米管等。
继续参考图28，所述共用遮光部502包括共用隔垫层540和位于所述共用隔垫层540上的共用遮光层542，所述共用凹槽530形成在所述共用遮光层542中，所述共用隔垫层540在所述衬底基板500上的正投影位于所述像素界定层518在所述衬底基板上的正投影中。也就是说，共用隔垫层540的正投影的面积小于或等于像素界定层518的正投影的面积。这样，在制作共用隔垫层540时，可以采用与制作像素界定层518相同的掩模板，减少了掩模板的使用数量，而且避免对开口率的影响。
继续参考图28，在所述无像素区NP中仅设有缓冲层503。例如缓冲层503由无机材料形成，这样可以提高衬底基板的表面平整性。在形成图27所示的像素界定层518之后，仅在像素区MP中形成有机功能层520、第二电极522，例如，所述有机功能层516包括发光层、电子注入层、电子传输层、空穴注入层和空穴传输层。然而，在无像素区NP中，缓冲层503上不再形成任何层或结构，只保留缓冲层503。与现有无像素区中形成有与像素区相同的层结构相比，本公开实施例能提高无像素区的透过率。
本公开实施例还提供一种阵列基板的制造方法，其中阵列基板包括薄膜晶体管，所述薄膜晶体管采用前面任一实施例的方法制造。
在上述阵列基板的制造方法中，由于薄膜晶体管的有源层设置在遮光部的凹槽中，阵列基板具有与前面实施例描述的薄膜晶体管相同的技术效果。
例如，上述阵列基板为OLED阵列基板，该OLED阵列基板的制造方法包括：
S201：在衬底基板上形成多条栅线和多条数据线，其中多条栅线和多条数据线彼此交叉以限定多个子区域，多个子区域包括至少一个像素区和至少一个无像素区。
例如，如图12和图22所示，所述多条栅线GL和所述多条数据线DL彼此交叉以限定多个子区域P，所述多个子区域P包括至少一个像素区MP和至少一个无像素区NP。
S202：在至少一个像素区中形成第一薄膜晶体管和第二薄膜晶体管，其中所述第一薄膜晶体管包括第一有源层和位于所述第一有源层和所述衬底基板之间的共用遮光部，所述共用遮光部包括共用凹槽；所述第二薄膜晶体管包括第二有源层；所述共用遮光部延伸到所述第二有源层和所述衬底基板之间，使得所述第一有源层和所述第二有源层均位于所述共用凹槽中。
在上述OLED阵列基板的制造方法中，通过将第一有源层和第二有源层设置在共用遮光部的共用凹槽中，能够减少甚至阻挡入射到两个有源层的侧表面上的光，从而减小由光生载流子引起的漏电流，避免对第一薄膜晶体管和第二薄膜晶体管性能的影响。
例如，如图17至图22所示，在至少一个像素区MP中形成驱动晶体管T1和开关晶体管T2，所述驱动晶体管T1和所述开关晶体管T2各自包括有源层504和604，两个所述有源层504和604均位于同一凹槽中，即位于所述共用遮光部502的共用凹槽530中。
例如，如图17至图28所示，上述制造方法还包括：在所述至少一个像素区MP中形成有机发光二极管器件。例如，所述有机发光二极管器件包括第一电极516、第二电极522和位于所述第一电极516和第二电极522之间的像素界定层518，所述像素界定层518配置为分隔相邻的两个有机发光二极管器件。所述共用凹槽530的侧壁形成在所述像素界定层518所在区域中，使得所述共用遮光部502在所述衬底基板500上的正投影与所述像素界定层518在所述衬底基板500上的正投影至少部分重叠。如前面实施例中所述，通过将共用遮光部502设置在像素界定层518所在区域中，不仅能够减少甚至阻挡入射到两个晶体管T1和T2的光，而且能够减少甚至阻挡入射到位于像素界定层内部的电子器件的光，进一步避免环境光对顶发射OLED发光效果的影响。
例如，如图15和图16所示，当遮光部由隔垫层和遮光层两部分组成时，共用遮光部502的形成包括：在所述衬底基板500上形成共用隔垫层540，所述共用隔垫层540在所述衬底基板500上的正投影位于所述像素界定层518在所述衬底基板500上的正投影中；在所述共用隔垫层540上形成共用遮光层542；以及在所述共用遮光层542中形成共用凹槽530。
例如，如图17至图19所示，在所述共用遮光部502形成之后，上述制造方法还包括：在所述至少一个所述像素区MP和所述至少一个所述无像素区NP中同时形成缓冲层503；其中薄膜晶体管T1和T2以及有机发光二极管器件形成在所述至少一个所述像素区MP的缓冲层上，所述无像素区MP中仅保留所述缓冲层503。也就是说，在执行封装工艺之前，无像素区MP中只有缓冲层503，而没有其他层或结构。在后续执行显示装置的封装工艺时，OLED阵列基板通过封装材料与盖板密封，由于无像素区MP中仅保留所述缓冲层503，封装材料可直接接触缓冲层503，从而提高无像素区的光透过率。
上述OLED阵列基板的制造方法中，由于将驱动晶体管T1的有源层504和开关晶体管T2的有源层604设置在共用遮光部502的共用凹槽530中，减少甚至阻挡入射到有源层504和604的侧表面上的光，从而减小由光生载流子引起的漏电流，避免对薄膜晶体管T1和T2性能的影响。
为便于理解，下面提供OLED阵列基板的制造方法的具体示例。例如，如图31所示，该OLED的制造方法包括：
S301：提供衬底基板，包括至少一个像素区和至少一个无像素区，在所述衬底基板上的至少一个像素区中形成包括共用凹槽的共用遮光部。
例如，如图13和图14所示，在衬底基板500的像素区MP中形成共用隔垫层540，为了减少制作工艺中掩模板的数量，如图26所示，共用隔垫层540形成在与要形成像素界定层518对应的位置上，即共用隔垫层540在所述衬底基板500上的正投影位于像素界定层518在所述衬底基板500上的正投影中；然后，如图15和图16所示，在所述共用隔垫层540上形成共用遮光层542，所述共用凹槽530形成在所述共用遮光层542中；最终，共用遮光部502形成在衬底基板500上。有关隔垫层和遮光层的具体材料及制备方法可以参见前面实施例中的描述。
S302：同时在所述至少一个所述像素区和所述至少一个所述无像素区中形成缓冲层和有源层。
例如，如图17至图19所示，同时在像素区MP和无像素区NP中形成缓冲层503，然后在缓冲层503上同时形成三个有源层504、604、704。有源层504为驱动晶体管T1的有源层，有源层604为开关晶体管T2的有源层，二者均位于同一像素区中。有源层704位于非像素区中。例如，有源层504、604、704采用图案化工艺形成。无像素区中的有源层704在后续图案化有机发光二极管器件的第一电极516时被一起去除，保留有源层704的作用在于防止有源层之上的绝缘层刻蚀时造成的界面粗糙。例如，如图17所示，在形成有源层504和604、704的同时，步骤S302还包括：形成第一电极板804。例如，该第一电极板804采用与有源层相同的材料制成，用于形成存储电容，例如可以采用氧化物半导体或低温多晶硅材料。例如，该第一电极板804与有源层504、604位于同一共用凹槽中，能避免光入射到该第一电极板804的底部或侧表面。
S303：在所述至少一个所述像素区中形成栅绝缘层、栅电极和栅线。
本实施例中，以制造驱动晶体管T1为例进行描述，由于开关晶体管T2的构造与驱动晶体管T1相同，为避免重复或混淆，下面的描述中将其省略。
例如，如图20和图21所示，在像素区MP中形成驱动晶体管T1的栅绝缘层506、栅电极508和栅线GL。
在步骤S303中，例如，形成栅绝缘层包括：形成栅绝缘薄膜以覆盖至少一个所述像素区和至少一个所述非像素区；以及图案化所述栅绝缘薄膜以形成位于至少一个所述像素区中的栅绝缘层，其中位于至少一个所述非像素区中的部分栅绝缘薄膜被去除。
在步骤S303中，例如，形成栅电极包括：在形成所述栅绝缘层之后，在栅绝缘层上形成栅电极薄膜以覆盖至少一个所述像素区和至少一个所述非像素区；以及图案化所述栅电极薄膜以形成位于至少一个所述像素区中的栅电极，其中位于至少一个所述非像素区中的部分栅电极薄膜被去除。
S304：在所述至少一个所述像素区中的所述栅电极上形成源电极、漏电极和数据线。
例如，如图22和图23所示，在像素区MP的栅电极508上形成第一介电层510，接着，在该第一介电层510中形成两个接触孔，然后在第一介电层510上形成驱动晶体管T1的源电极512s、漏电极512d和数据线DL，其中源电极512s通过其中一个接触孔与有源层504的源区连接，漏电极512d通过另一个接触孔与有源层504的漏区连接，在源区和漏区之间为沟道区。例如，在形成源电极512s、漏电极512d和数据线DL的同时，该步骤S304还包括：形成第二电极板812。例如，该第二电极板812与第一电极板804形成存储电容，在二者之间的绝缘层为中间介电层。
在步骤S304中，例如，形成源电极和漏电极包括：在形成所述栅电极之后，形成源漏电极薄膜以覆盖至少一个所述像素区和至少一个所述非像素区；以及图案化所述源漏电极薄膜以形成位于至少一个所述像素区中的源电极和漏电极，其中位于至少一个所述非像素区中的部分源漏电极薄膜被去除。
S305：在所述至少一个所述像素区中的所述源电极、漏电极上形成有机发光二极管器件。
例如，形成有机发光二极管器件包括形成第一电极、像素界定层、有机功能层和第二电极，其中，所述隔垫层在所述衬底基板上的正投影位于所述像素界定层在所述衬底基板上的正投影中。
例如，如图24和25所示，在像素区MP的源电极512s和漏电极512d上形成第二介电层514和第一电极516，例如在形成第一电极516时，同时去除位于无像素区NP中的有源层704，使得无像素区NP中仅保留缓冲层503；接下来，如图26和27所示，在第一电极516上形成像素界定层518，所述共用隔垫层540在所述衬底基板500上的正投影位于所述像素界定层518在所述衬底基板500上的正投影中；最后，在像素界定层518限定的开口中依次形成有机功能层520和第二电极522，如图28所示。
本文中，有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
本领域技术人员应当理解，本公开无需上述一个或多个具体的细节便可实现，或者也可采用其他元器件、材料、方法等实现。在其他实例中，周知的结构、材料或操作并未详细示出或描述以免模糊本公开的各个方面。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (19)

1.一种薄膜晶体管，包括：
衬底基板；
位于所述衬底基板上的栅电极、有源层、源电极和漏电极；
所述薄膜晶体管还包括位于所述有源层和所述衬底基板之间的遮光部，其中所述遮光部包括凹槽，所述有源层位于所述凹槽中。
2.如权利要求1所述的薄膜晶体管，其中所述凹槽的侧壁位于所述有源层的周围。
3.如权利要求1所述的薄膜晶体管，其中所述遮光部包括隔垫层和位于所述隔垫层上的遮光层，所述凹槽位于所述遮光层中。
4.如权利要求3所述的薄膜晶体管，其中所述隔垫层限定开口，所述遮光层至少覆盖所述开口的底部和侧壁。
5.如权利要求3所述的薄膜晶体管，其中所述隔垫层和遮光层由相同材料制成并且一体成型。
6.如权利要求1至5任一项所述的薄膜晶体管，其中所述遮光部远离所述衬底基板的最顶表面与所述衬底基板之间的距离大于或等于所述有源层远离所述衬底基板的表面与所述衬底基板之间的距离。
7.一种薄膜晶体管的制造方法，包括：
提供衬底基板；
在所述衬底基板上形成栅电极、有源层、源电极和漏电极；
所述制造方法还包括：形成位于所述有源层和所述衬底基板之间的遮光部，其中所述遮光部包括凹槽，所述有源层形成在所述凹槽中。
8.如权利要求7所述的制造方法，其中所述形成位于所述有源层和所述衬底基板之间的遮光部包括：
形成遮光薄膜；以及
图案化所述遮光薄膜以形成包括所述凹槽的遮光部，其中所述凹槽的侧壁位于所述有源层的周围。
9.如权利要求7所述的制造方法，其中所述形成位于所述有源层和所述衬底基板之间的遮光部包括：
在所述衬底基板上形成限定开口的隔垫层；以及
在所述隔垫层上形成遮光层，所述凹槽形成在所述遮光层中；
其中所述遮光层至少覆盖所述开口的底部和侧壁，所述开口的侧壁位于所述有源层的周围。
10.一种阵列基板，包括权利要求1至6任一项所述的薄膜晶体管。
11.如权利要求10所述的阵列基板，还包括：位于所述衬底基板上的多条栅线和多条数据线，其中所述多条栅线和所述多条数据线彼此交叉以限定多个子区域，所述多个子区域包括设有所述薄膜晶体管的至少一个像素区；
其中所述薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一有源层和位于所述第一有源层和所述衬底基板之间的共用遮光部，所述共用遮光部包括共用凹槽；所述第二薄膜晶体管包括第二有源层；所述共用遮光部延伸到所述第二有源层和所述衬底基板之间，使得所述第一有源层和所述第二有源层均位于所述共用凹槽中。
12.如权利要求11所述的阵列基板，其中所述共用凹槽的侧壁位于所述第一有源层和所述第二有源层二者的周围。
13.如权利要求11或12所述的阵列基板，其中所述至少一个像素区还设有有机发光二极管器件；其中所述有机发光二极管器件包括第一电极、第二电极和位于所述第一电极和第二电极之间的像素界定层，所述像素界定层配置为分隔相邻的两个有机发光二极管器件；其中所述共用凹槽的侧壁位于所述像素界定层所在区域中，使得所述共用遮光部在所述衬底基板上的正投影与所述像素界定层在所述衬底基板上的正投影至少部分重叠。
14.如权利要求13所述的阵列基板，其中所述共用遮光部包括共用隔垫层和位于所述共用隔垫层上的共用遮光层，所述共用凹槽形成在所述共用遮光层中，所述共用隔垫层在所述衬底基板上的正投影位于所述像素界定层在所述衬底基板上的正投影中。
15.如权利要求11所述的阵列基板，其中所述多个子区域还包括至少一个无像素区，所述至少一个无像素区仅设有缓冲层。
16.一种阵列基板的制造方法，包括：
在衬底基板上形成多条栅线和多条数据线；其中所述多条栅线和所述多条数据线彼此交叉以限定多个子区域，所述多个子区域包括至少一个像素区和至少一个无像素区；以及
在所述至少一个像素区中形成第一薄膜晶体管和第二薄膜晶体管，其中所述第一薄膜晶体管包括第一有源层和位于所述第一有源层和所述衬底基板之间的共用遮光部，所述共用遮光部包括共用凹槽；所述第二薄膜晶体管包括第二有源层；所述共用遮光部延伸到所述第二有源层和所述衬底基板之间，使得所述第一有源层和所述第二有源层均位于所述共用凹槽中。
17.如权利要求16所述的制造方法，还包括：在所述至少一个像素区中形成有机发光二极管器件；其中所述有机发光二极管器件包括第一电极、第二电极和位于所述第一电极和第二电极之间的像素界定层，所述像素界定层配置为分隔相邻的两个有机发光二极管器件；其中所述共用凹槽的侧壁形成在所述像素界定层所在区域中，使得所述共用遮光部在所述衬底基板上的正投影与所述像素界定层在所述衬底基板上的正投影至少部分重叠。
18.如权利要求17所述的制造方法，其中所述共用遮光部的形成包括：
在所述衬底基板上形成共用隔垫层，所述共用隔垫层在所述衬底基板上的正投影位于所述像素界定层在所述衬底基板上的正投影中；
在所述共用隔垫层上形成共用遮光层；以及
在所述共用遮光层中形成所述共用凹槽。
19.如权利要求17或18所述的制造方法，其中在所述共用遮光部形成之后，所述制造方法还包括：
在所述至少一个所述像素区和所述至少一个所述无像素区中同时形成缓冲层；
其中所述第一薄膜晶体管、第二薄膜晶体管和所述有机发光二极管器件在所述至少一个所述像素区的所述缓冲层上形成，所述无像素区中仅保留所述缓冲层。
CN201810558748.1A 2018-06-01 2018-06-01 薄膜晶体管及其制造方法、阵列基板及其制造方法 Active CN108807549B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810558748.1A CN108807549B (zh) 2018-06-01 2018-06-01 薄膜晶体管及其制造方法、阵列基板及其制造方法
PCT/CN2019/089295 WO2019228457A1 (zh) 2018-06-01 2019-05-30 薄膜晶体管及其制造方法、阵列基板及其制造方法
US16/618,941 US11302822B2 (en) 2018-06-01 2019-05-30 Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810558748.1A CN108807549B (zh) 2018-06-01 2018-06-01 薄膜晶体管及其制造方法、阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN108807549A true CN108807549A (zh) 2018-11-13
CN108807549B CN108807549B (zh) 2021-03-23

Family

ID=64090236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810558748.1A Active CN108807549B (zh) 2018-06-01 2018-06-01 薄膜晶体管及其制造方法、阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US11302822B2 (zh)
CN (1) CN108807549B (zh)
WO (1) WO2019228457A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019228457A1 (zh) * 2018-06-01 2019-12-05 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
CN110993696A (zh) * 2019-05-24 2020-04-10 友达光电股份有限公司 半导体装置
CN111077712A (zh) * 2020-01-02 2020-04-28 上海中航光电子有限公司 液晶装置及其制作方法、光固化打印设备
CN111403489A (zh) * 2020-04-15 2020-07-10 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及其制作方法
CN112928125A (zh) * 2021-01-22 2021-06-08 武汉华星光电技术有限公司 阵列基板及显示面板
CN113066818A (zh) * 2019-12-13 2021-07-02 华为技术有限公司 一种显示屏和电子设备
CN113889526A (zh) * 2021-09-30 2022-01-04 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及显示基板的制备方法
EP4084080A4 (en) * 2019-12-31 2023-02-08 Guangdong Oppo Mobile Telecommunications Corp., Ltd. DISPLAY SCREEN AND ELECTRONIC DEVICE

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7325384B2 (ja) * 2020-07-22 2023-08-14 三菱電機株式会社 半導体装置の製造方法
KR20220072930A (ko) * 2020-11-25 2022-06-03 삼성디스플레이 주식회사 표시 장치
CN113284945B (zh) * 2021-04-13 2022-07-29 武汉华星光电半导体显示技术有限公司 薄膜晶体管及制备方法、显示基板
US20230024248A1 (en) * 2021-07-26 2023-01-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164875A (ja) * 1998-11-26 2000-06-16 Nec Corp 液晶表示装置用薄膜トランジスタ基板およびその製造方法
US20020071073A1 (en) * 2000-12-07 2002-06-13 Nec Corporation Active matrix type liquid crystal display device
JP2011003650A (ja) * 2009-06-17 2011-01-06 Sharp Corp 多層配線基板及びそれを備えた半導体装置
CN103529608A (zh) * 2012-07-04 2014-01-22 乐金显示有限公司 用于液晶显示设备的阵列基板及其制造方法
CN104752436A (zh) * 2013-12-26 2015-07-01 乐金显示有限公司 阵列基板
CN104752637A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 有机发光显示装置及其制造方法
US20160077397A1 (en) * 2014-09-11 2016-03-17 Samsung Display Co., Ltd. Display panel and display device comprising the same
CN107507867A (zh) * 2017-08-24 2017-12-22 京东方科技集团股份有限公司 顶栅自对准薄膜晶体管层叠结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102012854B1 (ko) * 2012-11-12 2019-10-22 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
CN103117285B (zh) * 2013-02-04 2015-12-02 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN104392999B (zh) * 2014-09-30 2017-03-29 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN104900531A (zh) * 2015-06-08 2015-09-09 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN105093763A (zh) * 2015-08-19 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN105206568B (zh) * 2015-10-16 2018-06-05 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制备方法及其阵列基板
CN106876386B (zh) * 2017-02-17 2019-12-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板
CN108807549B (zh) 2018-06-01 2021-03-23 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
CN109686640B (zh) 2019-01-18 2024-05-28 茆占湖 一种平板倍增影像增强器及倍增方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164875A (ja) * 1998-11-26 2000-06-16 Nec Corp 液晶表示装置用薄膜トランジスタ基板およびその製造方法
US20020071073A1 (en) * 2000-12-07 2002-06-13 Nec Corporation Active matrix type liquid crystal display device
JP2011003650A (ja) * 2009-06-17 2011-01-06 Sharp Corp 多層配線基板及びそれを備えた半導体装置
CN103529608A (zh) * 2012-07-04 2014-01-22 乐金显示有限公司 用于液晶显示设备的阵列基板及其制造方法
CN104752436A (zh) * 2013-12-26 2015-07-01 乐金显示有限公司 阵列基板
CN104752637A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 有机发光显示装置及其制造方法
US20160077397A1 (en) * 2014-09-11 2016-03-17 Samsung Display Co., Ltd. Display panel and display device comprising the same
CN107507867A (zh) * 2017-08-24 2017-12-22 京东方科技集团股份有限公司 顶栅自对准薄膜晶体管层叠结构及其制作方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019228457A1 (zh) * 2018-06-01 2019-12-05 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
US11302822B2 (en) 2018-06-01 2022-04-12 Boe Technology Group Co., Ltd. Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof
CN110993696A (zh) * 2019-05-24 2020-04-10 友达光电股份有限公司 半导体装置
CN110993696B (zh) * 2019-05-24 2023-06-20 友达光电股份有限公司 半导体装置
CN113066818B (zh) * 2019-12-13 2022-10-04 华为技术有限公司 一种显示屏和电子设备
CN113066818A (zh) * 2019-12-13 2021-07-02 华为技术有限公司 一种显示屏和电子设备
EP4084080A4 (en) * 2019-12-31 2023-02-08 Guangdong Oppo Mobile Telecommunications Corp., Ltd. DISPLAY SCREEN AND ELECTRONIC DEVICE
CN111077712A (zh) * 2020-01-02 2020-04-28 上海中航光电子有限公司 液晶装置及其制作方法、光固化打印设备
CN111403489A (zh) * 2020-04-15 2020-07-10 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及其制作方法
CN111403489B (zh) * 2020-04-15 2023-06-27 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及其制作方法
CN112928125A (zh) * 2021-01-22 2021-06-08 武汉华星光电技术有限公司 阵列基板及显示面板
CN113889526A (zh) * 2021-09-30 2022-01-04 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及显示基板的制备方法
CN113889526B (zh) * 2021-09-30 2024-04-26 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及显示基板的制备方法

Also Published As

Publication number Publication date
US11302822B2 (en) 2022-04-12
WO2019228457A1 (zh) 2019-12-05
US20210328071A1 (en) 2021-10-21
CN108807549B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
CN108807549A (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法
WO2022068409A1 (zh) 显示基板及其制备方法、显示装置
KR102578544B1 (ko) 전계발광 표시장치
WO2020063128A1 (zh) 阵列基板、显示面板及显示装置
CN108538890A (zh) 一种有机发光显示装置
WO2022111094A1 (zh) 显示基板及其制备方法、显示装置
US11785821B2 (en) Display substrate and related device
CN108231830A (zh) 有机发光显示装置
KR20180071538A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
CN108511621A (zh) 一种显示面板及其制造方法
KR20150005264A (ko) 유기 발광 표시 장치 및 그 제조 방법
WO2021062951A1 (zh) 显示面板及显示装置
TWI627744B (zh) 有機發光顯示裝置及製造該有機發光顯示裝置的方法
CN110265470A (zh) 显示装置、显示面板及其制造方法
WO2021022594A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
CN110212111B (zh) 显示基板及制作方法、显示面板、显示装置
CN108598114A (zh) 有机发光显示面板及其制备方法、显示装置
CN109671722B (zh) 有机发光二极管阵列基板及其制造方法
KR102591549B1 (ko) 유기 발광 표시 장치
WO2023143311A1 (zh) 显示基板及显示装置
WO2015109667A1 (zh) 一种阵列基板及其制作方法、显示装置及电子产品
CN110416274B (zh) 一种基板及其制备方法和oled显示面板
CN109037277A (zh) 一种oled显示面板的制备方法及oled显示面板、显示装置
KR20090005541A (ko) 유기전계발광표시장치
CN111415963B (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant